JP7006879B2 - 積層セラミックコンデンサ及び回路基板 - Google Patents

積層セラミックコンデンサ及び回路基板 Download PDF

Info

Publication number
JP7006879B2
JP7006879B2 JP2018171044A JP2018171044A JP7006879B2 JP 7006879 B2 JP7006879 B2 JP 7006879B2 JP 2018171044 A JP2018171044 A JP 2018171044A JP 2018171044 A JP2018171044 A JP 2018171044A JP 7006879 B2 JP7006879 B2 JP 7006879B2
Authority
JP
Japan
Prior art keywords
ceramic capacitor
external electrode
monolithic ceramic
electrode
ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018171044A
Other languages
English (en)
Other versions
JP2020043272A (ja
Inventor
隆 笹木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiyo Yuden Co Ltd
Original Assignee
Taiyo Yuden Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiyo Yuden Co Ltd filed Critical Taiyo Yuden Co Ltd
Priority to JP2018171044A priority Critical patent/JP7006879B2/ja
Priority to KR1020190108977A priority patent/KR20200031042A/ko
Priority to US16/566,185 priority patent/US10950388B2/en
Priority to CN201910852975.XA priority patent/CN110895992B/zh
Publication of JP2020043272A publication Critical patent/JP2020043272A/ja
Priority to JP2021206588A priority patent/JP7231703B2/ja
Application granted granted Critical
Publication of JP7006879B2 publication Critical patent/JP7006879B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/008—Selection of materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G5/00—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture
    • H01G5/04—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of effective area of electrode
    • H01G5/14—Capacitors in which the capacitance is varied by mechanical means, e.g. by turning a shaft; Processes of their manufacture using variation of effective area of electrode due to longitudinal movement of electrodes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

本発明は、積層セラミックコンデンサ及びそれが実装された回路基板に関する。
特許文献１及び２に記載されているような積層セラミックコンデンサが知られている。これらの積層セラミックコンデンサは、長さ方向両端部に設けられた第１外部電極及び第２外部電極に加えて、側面に第３外部電極が形成されており、３端子型とも称される。
特開２０１６－１２７２６２号公報 特開２０１７－２８２４０号公報
近年、積層セラミックコンデンサに対しては、小型化及び高容量化が要求されている。小型化及び高容量化が進んだ場合、実装後の発熱量も大きくなりやすい。３端子型の側面の外部電極では、実装基板からの放射熱を受けやすく排熱しにくい構成のため、特に接続信頼性の高い構成が求められる。
以上のような事情に鑑み、本発明の目的は、外部電極の接続信頼性を高めることが可能な積層セラミックコンデンサ及びそれが実装された回路基板を提供することにある。
上記目的を達成するため、本発明の一形態に係る積層セラミックコンデンサは、セラミック素体と、第１外部電極と、第２外部電極と、第３外部電極と、を具備する。
上記セラミック素体は、第１方向に相互に対向する第１端面及び第２端面と、上記第１方向に直交する第２方向に相互に対向する第１側面及び第２側面と、を有し、上記第１端面及び上記第２端面に引き出された複数の第１内部電極と、上記第１側面及び、または上記第２側面に引き出された複数の第２内部電極と、が誘電体層を介して交互に積層される。
上記第１外部電極は、上記第１端面を被覆し上記第１側面及び上記第２側面の各々に延出する、上記複数の第１内部電極に接続される。
上記第２外部電極は、上記第２端面を被覆し上記第１側面及び上記第２側面の各々に延出し、上記複数の第１内部電極に接続される。
上記第３外部電極は、上記第１側面に形成された第１側面領域と、上記第２側面に形成された第２側面領域と、を有し、上記複数の第２内部電極に接続される。
上記第１側面領域と上記第２側面領域とは、上記第１方向に沿って相互にずれて形成され、かつ、少なくとも一部が上記第２方向に相互に対向している。
上記構成では、実装基板の接続電極に半田付けされる際に、まず最初に最も熱が伝わりやすい中央の第３外部電極下の半田が溶解する。第１側面領域と第２側面領域とが第１方向に沿って相互にずれて形成され、かつ、少なくとも一部が第２方向に相互に対向していることで、半田の表面張力によって積層セラミックコンデンサが積層方向を軸として回転しやすくなる。これにより、半田中のボイドが抜けやすくなり、接続信頼性を高めることができる。
より具体的には、上記第３外部電極の上記第１方向に沿った寸法をＤ３とし、上記第１側面領域の上記第１方向における中心線と上記第２側面領域の上記第１方向における中心線との間の上記第１方向におけるずらし量をＧとしたときに、上記Ｄ３及び上記Ｇが０．０３≦Ｇ／Ｄ３≦０．５０の関係を満たすとよい。
これにより、積層セラミックコンデンサに対して、第３外部電極における半田の表面張力由来の回転モーメントを適度に与えることができる。すなわち、半田中のボイドの除去作用に加えて、積層セラミックコンデンサがリフロー時に過度に回転することを抑制し、設計上の実装位置に近い位置に実装させることができる。したがって、接続信頼性をさらに向上させることができる。
また、上記Ｄ３及び上記Ｇが０．０４≦Ｇ／Ｄ３≦０．４０の関係を満たすと接続信頼性はよりよくなり、０．０６≦Ｇ／Ｄ３≦０．４０の関係を満たすとさらによい。
さらに、上記第１外部電極の上記第１方向における寸法をＤ１とし、上記第２外部電極の上記第１方向における寸法をＤ２とし、上記第３外部電極の上記第１方向に沿った寸法をＤ３とし、上記第１側面領域の上記第１方向における中心線と上記第２側面領域の上記第１方向における中心線との間の上記第１方向におけるずらし量をＧとしたときに、上記Ｇ、上記Ｄ１，上記Ｄ２及び上記Ｄ３が５．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦４００の関係を満たすとよい。
上記構成では、第３外部電極における半田の表面張力によって積層セラミックコンデンサ１０が回転した場合、第１外部電極及び第２外部電極の下の半田がその後引き続き溶解して、その表面張力に基づく回転モーメントが第１外部電極及び第２外部電極に付与される。これにより、第３外部電極における半田の表面張力由来の回転モーメントとは逆向きの回転モーメントが付与されることとなる。つまり、積層セラミックコンデンサが設計上の実装位置から回転した場合でも、その後当該実装位置に戻す力が作用し、当該実装位置に近い位置に実装されることとなる。したがって、接続信頼性をさらに向上させることができる。
また、上記Ｇ、上記Ｄ１，上記Ｄ２及び上記Ｄ３が１０．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦２５０の関係を満たすと接続信頼性はよりよくなり、２０．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦１００の関係を満たすと接続信頼性はさらによい。
また、上記セラミック素体の上記第２方向における寸法が、０．２ｍｍ以上１．０ｍｍ以下であることで、積層セラミックコンデンサの重量を好ましい範囲とし、適度な回転を付与することができる。
さらに、上記積層セラミックコンデンサは、２３μＦ以上３０μＦ未満の静電容量を有しているとよく、さらに３０μＦ以上４７μＦ以下の静電容量を有しているとよりよい。
これにより、積層セラミックコンデンサの大容量化を実現できる。
本発明の他の実施形態に係る回路基板は、
セラミック素体と、上記セラミック素体にそれぞれ形成された第１外部電極、第２外部電極及び第３外部電極と、を有する積層セラミックコンデンサと、
第１半田を介して上記第１外部電極に接続された第１接続電極と、第２半田を介して上記第２外部電極に接続された第２接続電極と、第３半田を介して上記第３外部電極に接続された第３接続電極と、を有する実装基板と、
を具備する。
上記セラミック素体は、
第１方向に相互に対向する第１端面及び第２端面と、上記第１方向に直交する第２方向に相互に対向する第１側面及び第２側面と、を含み、上記第１端面及び上記第２端面に引き出された複数の第１内部電極と、上記第１側面及びまたは上記第２側面に引き出された複数の第２内部電極と、が誘電体層を介して交互に積層される。
上記第１外部電極は、
上記第１端面を被覆し上記第１側面及び上記第２側面の各々に延出し、かつ上記複数の第１内部電極に接続される。
上記第２外部電極は、
上記第２端面を被覆し上記第１側面及び上記第２側面の各々に延出し、かつ上記複数の第１内部電極に接続される。
上記第３外部電極は、
上記第１側面に形成された第１側面領域と、上記第２側面に形成された第２側面領域と、を有し、上記複数の第２内部電極に接続される。
上記第１側面領域と上記第２側面領域とは、上記第１方向に沿って相互にずれて形成され、かつ、少なくとも一部が上記第２方向に相互に対向している。
以上のように、本発明によれば、外部電極の接続信頼性を高めることが可能な積層セラミックコンデンサ及びそれが実装された回路基板を提供することができる。
本発明の一実施形態に係る積層セラミックコンデンサの斜視図である。 上記積層セラミックコンデンサの図１のＡ－Ａ'線に沿った断面図である。 上記積層セラミックコンデンサの図１のＢ－Ｂ'線に沿った断面図である。 上記積層セラミックコンデンサのセラミック素体の分解斜視図である。 上記積層セラミックコンデンサの製造方法を示すフローチャートである。 上記積層セラミックコンデンサの製造過程を示す斜視図である。 上記積層セラミックコンデンサの上面図である。 上記積層セラミックコンデンサの側面図である。 上記積層セラミックコンデンサを実装した回路基板の側面図である。 上記積層セラミックコンデンサを実装した回路基板の上面図である。 上記積層セラミックコンデンサを実装した回路基板の上面図である。 本発明の他の実施形態に係る積層セラミックコンデンサの斜視図である。
以下、図面を参照しながら、本発明の実施形態を説明する。
図面には、相互に直交するＸ軸、Ｙ軸、及びＺ軸が適宜示されている。Ｘ軸、Ｙ軸、及びＺ軸は全図において共通である。
［積層セラミックコンデンサ１０の構成］
図１～３は、本発明の第１実施形態に係る積層セラミックコンデンサ１０を示す図である。図１は、積層セラミックコンデンサ１０の斜視図である。図２は、積層セラミックコンデンサ１０の図１のＡ－Ａ'線に沿った断面図である。図３は、積層セラミックコンデンサ１０の図１のＢ－Ｂ'線に沿った断面図である。
積層セラミックコンデンサ１０は、セラミック素体１１と、第１外部電極１４と、第２外部電極１５と、第３外部電極１６と、を具備する３端子型の積層セラミックコンデンサである。
積層セラミックコンデンサ１０では、例えば、外部電極１４，１５がスルー電極として構成され、外部電極１６がグランド電極として構成される。第１外部電極１４及び第２外部電極１５を端面外部電極１４，１５とも称し、第３外部電極１６を側面外部電極１６とも称する。
セラミック素体１１は、全体として直方体形状で構成される。セラミック素体１１は、Ｘ軸方向に対向する２つの端面１１ａ，１１ｂと、Ｙ軸方向に対向する２つの側面１１ｃ，１１ｄと、Ｚ軸方向に対向する２つの主面１１ｅ，１１ｆと、を有する。セラミック素体１１の各面を接続する稜部は面取りされているが、これに限定されない。なお、図１では外部電極１４，１５，１６に覆われたセラミック素体１１の構成を破線で示している。
セラミック素体１１は、Ｘ軸方向における長さ寸法Ｌと、Ｙ軸方向における幅寸法Ｗと、Ｚ軸方向における高さ寸法Ｔと、を有する。長さ寸法Ｌ、幅寸法Ｗ及び高さ寸法Ｔは、セラミック素体１１のＸ軸方向、Ｙ軸方向及びＺ軸方向に沿った寸法のうち、それぞれ最も大きい寸法とする。
セラミック素体１１の幅寸法Ｗは、０．２ｍｍ以上１．６ｍｍ以下とすることができる。これにより、積層セラミックコンデンサ１０を小型化でき、後述するように半田付け時における積層セラミックコンデンサ１０の回転を容易にすることができる。
また、セラミック素体１１のＸ軸方向における長さ寸法Ｌは、例えば０．４ｍｍ以上３．２ｍｍ以下とすることができ、セラミック素体１１のＺ軸方向における高さ寸法Ｔは、例えば０．２ｍｍ以上１．６ｍｍ以下とすることができる。
端面外部電極１４，１５は、Ｘ軸方向に相互に対向し、端面１１ａ，１１ｂを覆うように形成される。端面外部電極１４，１５は、いずれも後述する第１内部電極１２に接続され、同一の極性を有する。端面外部電極１４，１５は、本実施形態において、端面１１ａ，１１ｂから主面１１ｅ，１１ｆ及び側面１１ｃ，１１ｄにも延出している。端面外部電極１４，１５の主面１１ｆ側の領域は、後述するように外部の回路基板に接続され得る領域であり、それぞれ接続領域１４ｆ，１５ｆと称する。
側面外部電極１６は、セラミック素体１１の側面１１ｃに形成された第１側面領域１６ａと、他方の側面１１ｄに形成された第２側面領域１６ｂと、を有する。各側面領域１６ａ，１６ｂは、それぞれ一方の主面１１ｅから他方の主面１１ｆまでＺ軸方向に延びる帯状に形成される。本実施形態では、各側面領域１６ａ，１６ｂが主面１１ｅ，１１ｆ上で離間して、別の電極として構成されている。側面外部電極１６の主面１１ｆ側の領域は、後述するように外部の回路基板に接続され得る領域であり、接続領域１６ｆと称する。
各側面領域１６ａ，１６ｂは、いずれも後述する第２内部電極１３に接続され、同一の極性を有するともに、端面外部電極１４，１５とは異なる極性を有する。
また、第１側面領域１６ａ及び第２側面領域１６ｂは、Ｘ軸方向に相互にずれて配置される。詳細については、後述する。
外部電極１４，１５，１６は、電気の良導体により形成されている。外部電極１４，１５，１６を形成する電気の良導体としては、例えば、銅（Ｃｕ）、ニッケル（Ｎｉ）、錫（Ｓｎ）、パラジウム（Ｐｄ）、白金（Ｐｔ）、銀（Ａｇ）、金（Ａｕ）などを主成分とする金属又は合金が挙げられる。
図４は、セラミック素体１１を示す分解斜視図である。セラミック素体１１は、実際には分解できないが、図４では説明のため分解して示している。
セラミック素体１１は、積層部１８と、カバー部１９と、を有する。積層部１８は、内部電極１２，１３がセラミック層１７を介してＺ軸方向に交互に積層された構成を有する。カバー部１９は、積層部１８のＺ軸方向上下面をそれぞれ覆っている。
内部電極１２，１３は、電気の良導体であって、金属導体により形成されている。内部電極１２，１３を形成する材料としては、例えばニッケル（Ｎｉ）を主成分とする金属又は合金が挙げられる。
第１内部電極１２は、セラミック素体１１のＸ軸方向全長にわたって延びる帯状に形成される。第１内部電極１２は、端面１１ａ，１１ｂに引き出され、端面外部電極１４，１５に接続される。
第２内部電極１３は、セラミック素体１１のＸＹ平面内の中央部に形成される。第２内部電極１３は、側面１１ｃ，１１ｄに引き出され側面外部電極１６に接続される引出部１３ａ，１３ｂを有する。引出部１３ａ，１３ｂは、Ｘ軸方向に相互にずれていてもよいし、ずれていなくてもよい。なお、第１内部電極１２のＹ軸方向の幅寸法と第２内部電極１３の引出部１３ａ，１３ｂを除くＹ軸方向の幅寸法とはほぼ同一に形成される。
積層セラミックコンデンサ１０では、端面外部電極１４，１５と側面外部電極１６の間に電圧が印加されると、第１内部電極１２と第２内部電極１３との間の複数のセラミック層１７に電圧が加わる。これにより、積層セラミックコンデンサ１０では、端面外部電極１４，１５と側面外部電極１６との間の電圧に応じた電荷が蓄えられる。
積層セラミックコンデンサ１０は、例えば、２３μＦ以上３０μＦ未満の静電容量を有していてもよく、さらに３０μＦ以上４７μＦ以下の静電容量を有していてもよい。このように比較的高容量の製品は通電稼働時に発熱量も大きくなるが、良好に半田実装できるので効率よく廃熱することができる。積層セラミックコンデンサ１０の静電容量は、セラミック層１７の材料、内部電極１２，１３の層数及びセラミック層１７のＺ軸方向における厚み寸法等で調整できる。
高誘電率を実現できるセラミック層１７の材料としては、例えば、チタン酸バリウム（ＢａＴｉＯ３）に代表される、バリウム（Ｂａ）及びチタン（Ｔｉ）を含むペロブスカイト構造の材料が挙げられる。あるいは、セラミック層１７は、チタン酸ストロンチウム（ＳｒＴｉＯ３）系、チタン酸カルシウム（ＣａＴｉＯ３）系、チタン酸マグネシウム（ＭｇＴｉＯ３）系、ジルコン酸カルシウム（ＣａＺｒＯ３）系、チタン酸ジルコン酸カルシウム（Ｃａ（Ｚｒ，Ｔｉ）Ｏ３）系、ジルコン酸バリウム（ＢａＺｒＯ３）系、酸化チタン（ＴｉＯ２）系などで構成してもよい。
なお、カバー部１９も、誘電体セラミックスによって形成されている。カバー部１９を形成する材料は、絶縁性セラミックスであればよいが、セラミック層１７と同様の誘電体セラミックスを用いることによりセラミック素体１１における内部応力が抑制される。
内部電極１２，１３の層数は、例えば数十～数百程度とすることができる。
また、内部電極１２，１３間のセラミック層１７のＺ軸方向に沿った厚み寸法は、所望の静電容量、内部電極１２，１３の層数やセラミック層１７の材料、セラミック素体１１のサイズ等を考慮して設定でき、例えば０．３μｍ～２．０μｍ程度とすることができる。
［積層セラミックコンデンサ１０の製造方法］
図５は、積層セラミックコンデンサ１０の製造方法を示すフローチャートである。図６は積層セラミックコンデンサ１０の製造過程を模式的に示す図である。以下、積層セラミックコンデンサ１０の製造方法について、図５及び図６を適宜参照しながら説明する。
（ステップＳ１１：未焼成のセラミック素体１１１作製）
ステップＳ１１では、セラミック層１７に対応するセラミックグリーンシートに、未焼成の内部電極１２，１３を形成し、図４に示すように積層することで、図６に示す未焼成のセラミック素体１１１を作製する。
セラミックグリーンシートは、誘電体セラミックスを主成分とする未焼成の誘電体グリーンシートとして構成される。未焼成の内部電極１２，１３が形成されたセラミックグリーンシートの積層体は、未焼成の積層部１８に対応する。未焼成の積層部１８のＺ軸方向上下面には、内部電極が形成されないセラミックグリーンシートが積層され、未焼成のカバー部１９が形成される。
積層されたセラミックグリーンシートは、圧着され一体化される。これにより、図６に示す未焼成のセラミック素体１１１が作製される。この圧着には、例えば、静水圧加圧や一軸加圧などが用いられる。
図６に示すように、セラミック素体１１１では、端面１１１ａ，１１１ｂに第１内部電極１２が露出しており、側面１１１ｃ，１１１ｄに第２内部電極１３が露出している。
なお、以上では１つのセラミック素体１１に相当する未焼成のセラミック素体１１１について説明したが、実際には、個片化されていない大判のシートとして構成された積層シートが形成され、セラミック素体１１１ごとに個片化される。
（ステップＳ１２：焼成）
ステップＳ１２では、ステップＳ１１で得られた未焼成のセラミック素体１１１を焼結させることにより、図１～４に示すセラミック素体１１を作製する。焼成は、例えば、還元雰囲気、又は低酸素分圧雰囲気で行うことができる。なお、未焼成のセラミック素体１１１を焼成した後、バレル研磨等で面取りしてもよい。
（ステップＳ１３：外部電極１４，１５，１６形成）
ステップＳ１３では、セラミック素体１１に外部電極１４，１５，１６を形成する。外部電極１４，１５，１６は、セラミック素体１１に導電性ペーストを塗布し、当該導電性ペーストを焼き付けることにより形成される。セラミック素体１１への導電性ペーストの塗布は、例えば、ディップ法、印刷法などの任意の方法で行うことができる。
なお、未焼成のセラミック素体１１１に外部電極１４，１５，１６形成用の導電性ペーストを塗布し、セラミック素体１１及び導電性ペーストを同時に焼成してもよい。
以下、外部電極１４，１５，１６の構成を詳細に説明する。
［外部電極１４，１５，１６の詳細な構成］
図７は、積層セラミックコンデンサ１０の上面図であり、図８は積層セラミックコンデンサ１０の側面図である。
側面外部電極１６の第１側面領域１６ａと第２側面領域１６ｂとは、Ｘ軸方向に相互にずれて形成され、かつ、少なくとも一部がＹ軸方向に相互に対向している。つまり、第１側面領域１６ａと第２側面領域１６ｂとは、完全にはオフセットされておらず、Ｘ軸方向において一部が重なるように形成されている。これにより、後述するように、積層セラミックコンデンサ１０が回路基板に実装された際の接続信頼性を高めることができる。
より具体的に説明すると、本実施形態の積層セラミックコンデンサ１０は、ずらし量Ｇ及び側面外部電極１６の側面電極幅Ｄ３が、０．０３≦Ｇ／Ｄ３≦０．５０、好ましくは０．０４≦Ｇ／Ｄ３≦０．４０、より好ましくは０．０６≦Ｇ／Ｄ３≦０．４０の関係を満たすように構成される。
ずらし量Ｇは、第１側面領域１６ａのＸ軸方向における中心線Ｌａと第２側面領域１６ｂのＸ軸方向における中心線Ｌｂとの間のＸ軸方向における距離とする。
中心線Ｌａは、第１側面領域１６ａをＸ軸方向に２等分するようにＺ軸方向に延びる線であって、セラミック素体１１の高さ寸法Ｔの１／２の位置におけるＸ軸方向の中心点Ｃａを通る線である。同様に、中心線Ｌｂは、第２側面領域１６ｂをＸ軸方向に２等分するようにＺ軸方向に延びる線であって、セラミック素体１１の高さ寸法Ｔの１／２の位置におけるＸ軸方向の中心点Ｃｂを通る線である。
側面電極幅Ｄ３は、側面外部電極１６のＸ軸方向に沿った寸法であり、セラミック素体１１の高さ寸法Ｔの１／２の位置における第１側面領域１６ａ及び第２側面領域１６ｂのＸ軸方向に沿った寸法の平均値とする。
さらに、積層セラミックコンデンサ１０の基板実装後の接続信頼性を高める観点から、ずらし量Ｇ及び側面電極幅Ｄ３、並びに端面外部電極１４，１５の電極幅Ｄ１，Ｄ２は、以下の関係を満たすことが好ましい。すなわち、第１外部電極１４のＸ軸方向における寸法を端面電極幅Ｄ１とし、第２外部電極１５のＸ軸方向における寸法を端面電極幅Ｄ２とする。このとき、Ｇ，Ｄ１，Ｄ２及びＤ３は、例えば、５．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦４００の関係を満たすとよく、好ましくは１０．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦２５０、より好ましくは２０．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦１００の関係を満たすとよい。
端面電極幅Ｄ１，Ｄ２は、セラミック素体１１の高さ寸法Ｔの１／２の位置における端面外部電極１４，１５のＸ軸方向に沿った寸法であり、Ｙ軸方向に対向する領域各々の寸法の平均値とする。
積層セラミックコンデンサ１０は、外部電極１４，１５，１６が例えばリフロー方式によって半田付けされることで回路基板１００に実装される。
［積層セラミックコンデンサ１０を実装した回路基板１００の構成］
図９～図１１は、積層セラミックコンデンサ１０を実装した回路基板１００を示す図であり、図９は側面図、図１０及び図１１は上面図である。
回路基板１００は、積層セラミックコンデンサ１０と、実装基板１１０と、を備える。
実装基板１１０は、第１半田Ｈ１を介して第１外部電極１４に接続された第１接続電極（ランド）１２１と、第２半田Ｈ２を介して第２外部電極１５に接続された第２接続電極（ランド）１２２と、第３半田Ｈ３を介して第３外部電極１６に接続された第３接続電極（ランド）１２３と、を有する。
積層セラミックコンデンサ１０は、主面１１ｆと実装基板１１０とがＺ軸方向に対向するように、ランド１２１，１２２，１２３上に配置される。
ランド１２１，１２２はスルー電極端子として機能し、ランド１２３はグランド電極端子として機能する。
ランド１２１，１２２，１２３は、それぞれ、外部電極１４，１５，１６の接続領域１４ｆ，１５ｆ，１６ｆよりも大きな略矩形状であって、外縁の各辺が積層セラミックコンデンサ１０のＸ軸方向及びＹ軸方向に平行となるような位置及び形状で設計されている。例えばランド１２３は、第１側面領域１６ａ及び第２側面領域１６ｂの双方の接続領域１６ｆをカバーするように、Ｙ軸方向に沿った寸法がセラミック素体１１の幅寸法Ｗよりも大きな略矩形状となるように構成される。ランド１２１，１２２，１２３における設計上の接続領域１４ｆ，１５ｆ，１６ｆの実装位置を、「設計位置」と称する。
半田Ｈ１，Ｈ２，Ｈ３は、それぞれ加熱され溶融し、その後冷却されて固化することで、外部電極１４，１５，１６とランド１２１，１２２，１２３とを接続する。半田Ｈ１，Ｈ２，Ｈ３は、接続領域１４ｆ，１５ｆ，１６ｆの全面を覆うように形成される。
リフロー時には、実装基板１１０からの放射熱及び伝導熱を受けやすい半田Ｈ３が、半田Ｈ１，Ｈ２よりも早く溶融する。このとき、溶融した半田Ｈ３の表面張力によって、側面外部電極１６にＹ軸方向に沿った力が付加される。この表面張力は、図１０に示すように、例えば中心点Ｃａ及び中心点Ｃｂに付加されるＹ軸方向の力Ｆ３と表すことができる。
力Ｆ３の作用点である第１側面領域１６ａ及び第２側面領域１６ｂは、相互にずれて形成されている。このため、第１側面領域１６ａの中心点Ｃａ及び第２側面領域１６ｂの中心点Ｃｂを結ぶ直線と、力Ｆ３に平行なＹ軸方向に沿った直線とは、回転角αをなす。つまり、側面外部電極１６には、力Ｆ３によって、以下の式（１）で表されるＺ軸まわりの回転モーメントＭ３が付加されることになる。
Ｍ３＝（Ｗ／２ｃｏｓα）×（ｓｉｎα・Ｆ３）＝（Ｗ×Ｆ３×ｔａｎα）／２
Ｍ３＝（Ｆ３×Ｇ）／２ ・・・（１）
上記式（１）から、ずらし量Ｇが大きいほど回転モーメントＭ３は大きくなる。その一方で、実際には、側面電極幅Ｄ３が大きいほど半田Ｈ３の量も多くなり、積層セラミックコンデンサ１０の回転動作が妨げられる。このため、ずらし量Ｇを、側面外部電極１６の側面電極幅Ｄ３に対して０．０３≦Ｇ／Ｄ３≦０．５０、好ましくは０．０４≦Ｇ／Ｄ３≦０．４０、より好ましくは０．０６≦Ｇ／Ｄ３≦０．４０の関係を満たすように規定することで、実装基板１１０に対して積層セラミックコンデンサ１０の回転を適度に促すことができる。
積層セラミックコンデンサ１０が回転することにより、溶融している半田Ｈ３が流動し、たとえば大気である外系と接触することによって、半田Ｈ３中のボイドが除去される。これにより、側面外部電極１６とランド１２３との接続強度を高め、接続信頼性を高めることができるとともに、半田Ｈ３における放熱性を高めることができる。
半田Ｈ３が溶融した後、例えば少し遅れて半田Ｈ１，Ｈ２が溶融し始める。このとき、図１１に示すように、半田Ｈ１，Ｈ２の表面張力によってＸ軸方向に沿った力Ｆ１が端面外部電極１４，１５に付加される。回転モーメントＭ３等によって積層セラミックコンデンサ１０が設計位置から回転していた場合、力Ｆ１によってその回転を打ち消す逆方向の回転モーメントＭ１が付加され得る。つまり、半田Ｈ１，Ｈ２，Ｈ３の表面張力により、積層セラミックコンデンサ１０が設計位置に配置されるように自動的に調整される。
このようないわゆるセルフアライメント作用は、上述の側面外部電極１６に係るモーメントＭ３と端面外部電極１４，１５に係る力Ｆ１由来のモーメントＭ１とのバランスに基づいて発揮される。
力Ｆ１は、端面外部電極１４，１５の接続領域１４ｆ，１５ｆとランド１２１，１２２との接続面積と相関を有するため、接続領域１４ｆ，１５ｆのＸ軸方向の長さ寸法に相当する（Ｄ１＋Ｄ２）とも相関を有する。
一方で、式（１）を参照し、回転モーメントＭ３は、ずらし量Ｇと力Ｆ３との積で表される。力Ｆ３は、接続領域１６ｆとランド１２３との間の接続面積に相関を有するため、接続領域１６ｆのＸ軸方向の長さ寸法に相当するＤ３とも相関を有する。これにより、（Ｄ１＋Ｄ２）と（Ｇ×Ｄ３）のバランスを、例えば５．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦４００の関係を満たすとよく、好ましくは１０．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦２５０、より好ましくは２０．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦１００の関係を満たすとよい。の関係を満たすように調整することで、ボイドの除去作用に加えて、上記セルフアライメント作用を発揮させることができる。
積層セラミックコンデンサ１０がランド１２１，１２２，１２３上の設計位置に接続されることで、積層セラミックコンデンサ１０と実装基板１１０との接続をより確実なものとでき、接続信頼性を高めることができる。さらに、実装基板１１０における積層セラミックコンデンサ１０の実装スペースを最小化でき、回路基板１００が搭載される電子部品の小型化に寄与できる。
［他の実施形態］
積層セラミックコンデンサ１０の側面外部電極１６は、例えば図１２に示すように、セラミック素体１１の主面１１ｅ，１１ｆ及び側面１１ｃ，１１ｄを周回する構成でもよい。この場合は、側面外部電極１６のうち、セラミック素体１１の側面１１ｃに形成された領域を第１側面領域１６ａとし、他方の側面１１ｄに形成された領域を第２側面領域１６ｂとする。このような構成でも、上述の実施形態と同様の作用効果を得ることができる。
［実施例及び比較例］
本実施形態の実施例及び比較例として、セラミック素体のサイズ、第３外部電極のずらし量及び外部電極幅を変更した積層セラミックコンデンサのサンプルを作製し、半田中のボイドの有無について確認した。
まず、Ｘ軸方向における長さ寸法Ｌが１．０ｍｍ、Ｙ軸方向における幅寸法Ｗ及びＺ軸方向における高さ寸法Ｔがそれぞれ０．５ｍｍのセラミック素体を作製した。これらのセラミック素体に、ずらし量Ｇが１５μｍ，１００μｍ、端面電極幅Ｄ１，Ｄ２を７０μｍ～２７０μｍ、側面電極幅Ｄ３を２５０～４５０μｍとして、外部電極を形成し、積層セラミックコンデンサのサンプルを作製した。これらの各サンプルを実施例１～１８とした。実施例１～９の具体的な端面電極幅を、表１及び表２に示す。
また、上記寸法のセラミック素体に、側面外部電極をずらさずに形成した（ずらし量Ｇは０）サンプルを作製し、比較例１とした。
また、上記寸法のセラミック素体に、側面外部電極の対向する領域が完全にオフセットした状態のサンプルを作製し、比較例２とした。このとき、側面外部電極の側面電極幅Ｄ３は３５０μｍ、ずらし量Ｇは３５０μｍとした。
同様に、Ｘ軸方向における長さ寸法Ｌが１．２ｍｍ、Ｙ軸方向における幅寸法Ｗ及びＺ軸方向における高さ寸法Ｔがそれぞれ０．９ｍｍのセラミック素体を作製した。これらのセラミック素体に、ずらし量Ｇが１５μｍ、端面電極幅Ｄ１，Ｄ２を７０μｍ～２７０μｍ、側面電極幅Ｄ３を２５０μｍ～４５０μｍとして、外部電極を形成し、積層セラミックコンデンサのサンプルを作製した。これらの各サンプルを実施例１９～３６とした。実施例１９～３６の具体的な端面電極幅を、表１及び表２に示す。
また、上記寸法のセラミック素体に、側面外部電極をずらさずに形成した（ずらし量Ｇは０）サンプルを作製し、比較例３とした。
さらに、上記寸法のセラミック素体に、側面外部電極の対向する領域が完全にオフセットした状態のサンプルを作製し、比較例４とした。このとき、側面外部電極の側面電極幅Ｄ３は３５０μｍ、ずらし量Ｇは３５０μｍとした。
同様に、Ｘ軸方向における長さ寸法Ｌが０．６ｍｍ、Ｙ軸方向における幅寸法Ｗ及びＺ軸方向における高さ寸法Ｔがそれぞれ０．３ｍｍのセラミック素体を作製した。これらのセラミック素体に、ずらし量Ｇが１５μｍ、端面電極幅Ｄ１，Ｄ２を７０μｍ～２７０μｍ、側面電極幅Ｄ３を２５０μｍ～４５０μｍとして、外部電極を形成し、積層セラミックコンデンサのサンプルを作製した。これらの各サンプルを実施例３７～５４とした。実施例３７～５４の具体的な端面電極幅を、表１及び表２に示す。
また、上記寸法のセラミック素体に、側面外部電極をずらさずに形成した（ずらし量Ｇは０）サンプルを作製し、比較例５とした。
さらに、上記寸法のセラミック素体に、側面外部電極の対向する領域が完全にオフセットした状態のサンプルを作製し、比較例６とした。このとき、側面外部電極の側面電極幅Ｄ３は３５０μｍ、ずらし量Ｇは３５０μｍとした。
Figure 0007006879000001
Figure 0007006879000002
実施例１～５４について、各電極幅Ｄ１，Ｄ２，Ｄ３及びずらし量Ｇの値から、Ｇ／Ｄ３、（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）の値をそれぞれ算出した。前者の結果を表１に、後者の結果を表２に示す。実施例１～２７では、いずれも、０．０３≦Ｇ／Ｄ３≦０．５０、及び５．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦４００の関係を満たしていた。
続いて、各積層セラミックコンデンサのサンプルを回路基板のランド上にリフロー方式により半田付けし、半田中のボイドの有無を確認した。
具体的には、半田付け後の回路基板において、積層セラミックコンデンサと基板本体との間にある半田を実装面に平行な１断面で観察した。観察は、８００～１５００倍の光学顕微鏡で、各実施例及び各比較例ごとに１００個のサンプルについて行った。また、２．５μｍ以上のボイドが観察された場合に、ボイド有りと判定した。
その結果、実施例１～５４では、いずれも半田中のボイドは観察されなかった。一方で、側面外部電極におけるずれのない比較例１，３，５では、半田中のボイドが観察された。また、側面外部電極が完全にオフセットされた比較例２，４，６では、半田中のボイドは観察されなかったものの、積層セラミックコンデンサがランドに対して斜めに実装されており、設計位置に実装されなかった。
以上より、本実施例１～５４に係る積層セラミックコンデンサ及び回路基板は、半田中のボイドが無く、かつ設計位置に近い位置で実装されており、高い接続信頼性を実現できることが確認された。
以上、本発明の各実施形態について説明したが、本発明は上述の実施形態にのみ限定されるものではなく、本発明の要旨を逸脱しない範囲内において種々変更を加え得ることは勿論である。
１０…積層セラミックコンデンサ
１１…セラミック素体
１１ａ，１１ｂ…端面
１１ｃ，１１ｄ…側面
１１ｅ，１１ｆ…主面
１４…第１外部電極
１５…第２外部電極
１６…第３外部電極
１６ａ…第１側面領域
１６ｂ…第２側面領域
１００…回路基板
１１０…実装基板

Claims (11)

  1. 第１方向に相互に対向する第１端面及び第２端面と、前記第１方向に直交する第２方向に相互に対向する第１側面及び第２側面と、を有し、前記第１端面及び前記第２端面に引き出された複数の第１内部電極と、前記第１側面及び前記第２側面の少なくとも一方に引き出された複数の第２内部電極と、が誘電体層を介して交互に積層されたセラミック素体と、
    前記第１端面を被覆し前記第１側面及び前記第２側面の各々に延出し、前記複数の第１内部電極に接続された第１外部電極と、
    前記第２端面を被覆し前記第１側面及び前記第２側面の各々に延出し、前記複数の第１内部電極に接続された第２外部電極と、
    前記第１側面に形成された第１側面領域と、前記第２側面に形成された第２側面領域と、を有し、前記複数の第２内部電極に接続された第３外部電極と、
    を具備し、
    前記第１側面領域と前記第２側面領域とは、前記第１方向に沿って相互にずれて形成され、かつ、少なくとも一部が前記第２方向に相互に対向している
    積層セラミックコンデンサ。
  2. 請求項１に記載の積層セラミックコンデンサであって、
    前記第３外部電極の前記第１方向に沿った寸法をＤ３とし、前記第１側面領域の前記第１方向における中心線と前記第２側面領域の前記第１方向における中心線との間の前記第１方向におけるずらし量をＧとしたときに、前記Ｄ３及び前記Ｇが０．０３≦Ｇ／Ｄ３≦０．５０の関係を満たす
    積層セラミックコンデンサ。
  3. 請求項２に記載の積層セラミックコンデンサであって、
    前記Ｄ３及び前記Ｇが０．０４≦Ｇ／Ｄ３≦０．４０の関係を満たす
    積層セラミックコンデンサ。
  4. 請求項３に記載の積層セラミックコンデンサであって、
    前記Ｄ３及び前記Ｇが０．０６≦Ｇ／Ｄ３≦０．４０の関係を満たす
    積層セラミックコンデンサ。
  5. 請求項１から４のいずれか一項に記載の積層セラミックコンデンサであって、
    前記第１外部電極の前記第１方向における寸法をＤ１とし、前記第２外部電極の前記第１方向における寸法をＤ２とし、前記第３外部電極の前記第１方向に沿った寸法をＤ３とし、前記第１側面領域の前記第１方向における中心線と前記第２側面領域の前記第１方向における中心線との間の前記第１方向におけるずらし量をＧとしたときに、前記Ｇ、前記Ｄ１，前記Ｄ２及び前記Ｄ３が５．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦４００の関係を満たす
    積層セラミックコンデンサ。
  6. 請求項５に記載の積層セラミックコンデンサであって、
    前記Ｇ、前記Ｄ１，前記Ｄ２及び前記Ｄ３が１０．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦２５０の関係を満たす
    積層セラミックコンデンサ。
  7. 請求項６に記載の積層セラミックコンデンサであって、
    前記Ｇ、前記Ｄ１，前記Ｄ２及び前記Ｄ３が２０．０≦（Ｇ×Ｄ３）／（Ｄ１＋Ｄ２）≦１００の関係を満たす
    積層セラミックコンデンサ。
  8. 請求項１から７のいずれか一項に記載の積層セラミックコンデンサであって、
    前記セラミック素体の前記第２方向における寸法が、０．２ｍｍ以上１．０ｍｍ以下である
    積層セラミックコンデンサ。
  9. 請求項１から８のいずれか一項に記載の積層セラミックコンデンサであって、
    ２３μＦ以上３０μＦ未満の静電容量を有する
    積層セラミックコンデンサ。
  10. 請求項１から８のいずれか一項に記載の積層セラミックコンデンサであって、
    ３０μＦ以上４７μＦ以下の静電容量を有する
    積層セラミックコンデンサ。
  11. セラミック素体と、前記セラミック素体にそれぞれ形成された第１外部電極、第２外部電極及び第３外部電極と、を有する積層セラミックコンデンサと、
    第１半田を介して前記第１外部電極に接続された第１接続電極と、第２半田を介して前記第２外部電極に接続された第２接続電極と、第３半田を介して前記第３外部電極に接続された第３接続電極と、を有する実装基板と、
    を具備し、
    前記セラミック素体は、
    第１方向に相互に対向する第１端面及び第２端面と、前記第１方向に直交する第２方向に相互に対向する第１側面及び第２側面と、を含み、前記第１端面及び前記第２端面に引き出された複数の第１内部電極と、前記第１側面及び前記第２側面の少なくとも一方に引き出された複数の第２内部電極と、が誘電体層を介して交互に積層され、
    前記第１外部電極は、
    前記第１端面を被覆し前記第１側面及び前記第２側面の各々に延出し、かつ前記複数の第１内部電極に接続され、
    前記第２外部電極は、
    前記第２端面を被覆し前記第１側面及び前記第２側面の各々に延出し、かつ前記複数の第１内部電極に接続され、
    前記第３外部電極は、
    前記第１側面に形成された第１側面領域と、前記第２側面に形成された第２側面領域と、を有し、前記複数の第２内部電極に接続され、
    前記第１側面領域と前記第２側面領域とは、前記第１方向に沿って相互にずれて形成され、かつ、少なくとも一部が前記第２方向に相互に対向している
    回路基板。
JP2018171044A 2018-09-13 2018-09-13 積層セラミックコンデンサ及び回路基板 Active JP7006879B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2018171044A JP7006879B2 (ja) 2018-09-13 2018-09-13 積層セラミックコンデンサ及び回路基板
KR1020190108977A KR20200031042A (ko) 2018-09-13 2019-09-03 적층 세라믹 콘덴서 및 회로 기판
US16/566,185 US10950388B2 (en) 2018-09-13 2019-09-10 Multi-layer ceramic capacitor and circuit board
CN201910852975.XA CN110895992B (zh) 2018-09-13 2019-09-10 层叠陶瓷电容器和电路板
JP2021206588A JP7231703B2 (ja) 2018-09-13 2021-12-21 積層セラミックコンデンサ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2018171044A JP7006879B2 (ja) 2018-09-13 2018-09-13 積層セラミックコンデンサ及び回路基板

Related Child Applications (1)

Application Number Title Priority Date Filing Date
JP2021206588A Division JP7231703B2 (ja) 2018-09-13 2021-12-21 積層セラミックコンデンサ

Publications (2)

Publication Number Publication Date
JP2020043272A JP2020043272A (ja) 2020-03-19
JP7006879B2 true JP7006879B2 (ja) 2022-02-10

Family

ID=69774353

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018171044A Active JP7006879B2 (ja) 2018-09-13 2018-09-13 積層セラミックコンデンサ及び回路基板

Country Status (4)

Country Link
US (1) US10950388B2 (ja)
JP (1) JP7006879B2 (ja)
KR (1) KR20200031042A (ja)
CN (1) CN110895992B (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US11101069B2 (en) * 2018-10-11 2021-08-24 Murata Manufacturing Co., Ltd. Electronic component
JP2020167236A (ja) * 2019-03-28 2020-10-08 株式会社村田製作所 ３端子型積層セラミックコンデンサおよび３端子型積層セラミックコンデンサの製造方法
JP2022149065A (ja) 2021-03-25 2022-10-06 太陽誘電株式会社 積層セラミック電子部品及び回路基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078664A (ja) 2006-09-22 2008-04-03 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
JP2011054864A (ja) 2009-09-04 2011-03-17 Murata Mfg Co Ltd コンデンサ実装構造
JP2015019084A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 コンデンサ及びコンデンサの実装構造体
JP2016127262A (ja) 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3812377B2 (ja) * 2001-07-10 2006-08-23 株式会社村田製作所 貫通型三端子電子部品
JP4059181B2 (ja) * 2003-09-29 2008-03-12 株式会社村田製作所 多端子型積層セラミック電子部品の製造方法
JP4637674B2 (ja) * 2005-07-26 2011-02-23 京セラ株式会社 積層コンデンサ
US7961453B2 (en) * 2007-01-09 2011-06-14 Samsung Electro-Mechanics Co., Ltd. Multilayer chip capacitor
KR100887124B1 (ko) * 2007-08-06 2009-03-04 삼성전기주식회사 적층형 칩 커패시터
KR100956237B1 (ko) * 2008-05-08 2010-05-04 삼성전기주식회사 적층형 칩 커패시터
KR100983122B1 (ko) * 2008-08-08 2010-09-17 삼성전기주식회사 적층형 칩 커패시터
JP2012156315A (ja) * 2011-01-26 2012-08-16 Murata Mfg Co Ltd 積層セラミック電子部品
JP5708586B2 (ja) * 2012-07-26 2015-04-30 株式会社村田製作所 積層セラミック電子部品およびその製造方法
US9786434B2 (en) * 2013-10-22 2017-10-10 Samsung Electro-Mechanics Co., Ltd. Multilayer ceramic electronic component and printed circuit board having the same
JP6390342B2 (ja) * 2014-10-24 2018-09-19 Tdk株式会社 電子部品
US9922770B2 (en) * 2014-12-26 2018-03-20 Taiyo Yuden Co., Ltd. Through-type multilayer ceramic capacitor
JP6373247B2 (ja) * 2015-07-27 2018-08-15 太陽誘電株式会社 積層セラミック電子部品及びその製造方法
JP2017216331A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2017216330A (ja) * 2016-05-31 2017-12-07 株式会社村田製作所 セラミックコンデンサ
JP2018093164A (ja) * 2016-12-02 2018-06-14 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品及びその実装基板
JP2018113300A (ja) * 2017-01-10 2018-07-19 株式会社村田製作所 積層電子部品の製造方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2008078664A (ja) 2006-09-22 2008-04-03 Samsung Electro-Mechanics Co Ltd 積層型チップキャパシタ
JP2011054864A (ja) 2009-09-04 2011-03-17 Murata Mfg Co Ltd コンデンサ実装構造
JP2015019084A (ja) 2014-08-13 2015-01-29 株式会社村田製作所 コンデンサ及びコンデンサの実装構造体
JP2016127262A (ja) 2014-12-26 2016-07-11 太陽誘電株式会社 貫通型積層セラミックコンデンサ

Also Published As

Publication number Publication date
US10950388B2 (en) 2021-03-16
KR20200031042A (ko) 2020-03-23
US20200090872A1 (en) 2020-03-19
JP2020043272A (ja) 2020-03-19
CN110895992B (zh) 2022-05-13
CN110895992A (zh) 2020-03-20

Similar Documents

Publication Publication Date Title
JP7103835B2 (ja) 積層セラミック電子部品及びその製造方法、並びに回路基板
CN109559893B (zh) 层叠陶瓷电容器
KR101927731B1 (ko) 적층 세라믹 콘덴서
JP7006879B2 (ja) 積層セラミックコンデンサ及び回路基板
JP7235388B2 (ja) 積層セラミック電子部品
KR101718307B1 (ko) 세라믹 전자 부품 및 그 제조 방법
WO2018146990A1 (ja) 積層セラミック電子部品
JP2018121011A (ja) 積層セラミック電子部品
JP2021015950A (ja) 積層セラミックコンデンサ
CN111816445B (zh) 层叠陶瓷电子部件和电路板
JP2024121017A (ja) 電子機器
JP2014216637A (ja) 積層セラミック電子部品及びその実装基板
US11636981B2 (en) Multi-layer ceramic electronic component, multi-layer ceramic electronic component mounting substrate, multi-layer ceramic electronic component package, and method of producing a multi-layer ceramic electronic component
JP2017103377A (ja) 積層セラミック電子部品
CN113571337A (zh) 层叠陶瓷电子部件及其制造方法和电路板
JP7065735B2 (ja) 積層セラミック電子部品
JPH10144561A (ja) 端子電極ペーストおよび積層セラミックコンデンサ
JP4677798B2 (ja) 電子機器
JP7231703B2 (ja) 積層セラミックコンデンサ
JP7307547B2 (ja) 積層セラミック電子部品及び回路基板
JP7359595B2 (ja) 積層セラミックコンデンサ、回路基板及び積層セラミックコンデンサの製造方法
JP2023025982A (ja) セラミック電子部品及び回路基板
CN111755248B (zh) 层叠陶瓷电容器
JP2022008696A (ja) 積層セラミック電子部品及びその実装基板
KR20170065444A (ko) 적층 세라믹 전자부품

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20210114

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20211126

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20211207

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20211222

R150 Certificate of patent or registration of utility model

Ref document number: 7006879

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150