JP2017103377A - 積層セラミック電子部品 - Google Patents

積層セラミック電子部品 Download PDF

Info

Publication number
JP2017103377A
JP2017103377A JP2015236327A JP2015236327A JP2017103377A JP 2017103377 A JP2017103377 A JP 2017103377A JP 2015236327 A JP2015236327 A JP 2015236327A JP 2015236327 A JP2015236327 A JP 2015236327A JP 2017103377 A JP2017103377 A JP 2017103377A
Authority
JP
Japan
Prior art keywords
external electrode
electrode
main surface
main
multilayer ceramic
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2015236327A
Other languages
English (en)
Inventor
太田　裕
Yutaka Ota
裕 太田
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2015236327A priority Critical patent/JP2017103377A/ja
Priority to KR1020160154833A priority patent/KR101859098B1/ko
Priority to US15/365,169 priority patent/US10312024B2/en
Publication of JP2017103377A publication Critical patent/JP2017103377A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C1/00—Details
    • H01C1/14—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors
    • H01C1/148—Terminals or tapping points or electrodes specially adapted for resistors; Arrangements of terminals or tapping points or electrodes on resistors the terminals embracing or surrounding the resistive element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/008—Thermistors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01C—RESISTORS
    • H01C7/00—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material
    • H01C7/18—Non-adjustable resistors formed as one or more layers or coatings; Non-adjustable resistors made from powdered conducting material or powdered semi-conducting material with or without insulating material comprising a plurality of layers stacked between terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/0006—Printed inductances
    • H01F17/0013—Printed inductances with stacked layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F17/00—Fixed inductances of the signal type 
    • H01F17/04—Fixed inductances of the signal type  with magnetic core
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01F—MAGNETS; INDUCTANCES; TRANSFORMERS; SELECTION OF MATERIALS FOR THEIR MAGNETIC PROPERTIES
    • H01F27/00—Details of transformers or inductances, in general
    • H01F27/28—Coils; Windings; Conductive connections
    • H01F27/29—Terminals; Tapping arrangements for signal inductances
    • H01F27/292—Surface mounted devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G2/00—Details of capacitors not covered by a single one of groups H01G4/00-H01G11/00
    • H01G2/02—Mountings
    • H01G2/06—Mountings specially adapted for mounting on a printed-circuit support
    • H01G2/065—Mountings specially adapted for mounting on a printed-circuit support for surface mounting, e.g. chip capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
    • H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N30/00—Piezoelectric or electrostrictive devices
    • H10N30/80—Constructional details
    • H10N30/87—Electrodes or interconnections, e.g. leads or terminals
    • H10N30/872—Connection electrodes of multilayer piezoelectric or electrostrictive devices, e.g. external electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES OR LIGHT-SENSITIVE DEVICES, OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics

Abstract

【課題】実装時における積層セラミック電子部品の傾きを抑制しうる積層セラミック電子部品を提供する。
【解決手段】積層セラミック電子部品としての積層セラミックコンデンサ１０は、複数のセラミック層１６を含み、主面１２ａ，１２ｂ、側面１２ｃ，１２ｄ、端面１２ｅ，１２ｆを有する積層体１２と、積層体１２の内部に配置され、一部が主面１２ｂに引き出された内部電極１８と、主面１２ｂ上に配置され、内部電極１８に接続される外部電極１４と、を有する。外部電極１４は、側面１２ｃ，１２ｄの一部にまで配置される外部電極側面部２６ａ，２６ｂと、端面１２ｅ，１２ｆの一部にまで配置される外部電極端面部２８ａ，２８ｂとを有しており、外部電極側面部２６ａ，２６ｂの主面１２ａ，１２ｂを結ぶ方向の長さをＡとし、外部電極端面部２８ａ，２８ｂの主面１２ａ，１２ｂを結ぶ方向の長さをＢとしたとき、１．４０≦Ａ／Ｂ≦３．３３である。
【選択図】図２

Description

この発明は、積層セラミックコンデンサなどの積層セラミック電子部品に関する。
近年、モバイル電子機器の小型化が進んでいる。モバイル電子機器には、多数の積層セラミック電子部品が搭載されているが、モバイル電子機器の小型化に伴って、積層セラミック電子部品についても小型化が要求されている。さらに、内部電極を有する積層体の両端面に外部電極を形成した積層セラミック電子部品では、回路基板の配線パターンに実装するために、外部電極と配線パターンとの間に山の裾野のように広がる半田フィレットを形成することが必要となる。そのため、積層セラミック電子部品の端面から半田フィレットの分だけ回路基板の配線パターンを大きく形成する必要があり、積層セラミック電子部品の実装スペースが大きくなる。ところが、モバイル電子機器の小型化に伴って、積層セラミック電子部品の小型化に加えて、回路基板に実装される部品同士の実装間隔を小さくして、その実装スペースを小さくすることも要求されている。
そこで、図７に示すように、回路基板への実装面に垂直になるように内部電極２が形成され、実装面に形成された外部電極３に内部電極２が引き出された積層セラミック電子部品１がある。このような積層セラミック電子部品１では、１つの実装面に形成された外部電極３によって回路基板の配線パターンに実装することができるため、積層セラミック電子部品の端部から外側に広がる半田フィレットが不要であり、積層セラミック電子部品１の実装スペースを小さくすることができる（特許文献１参照）。
また、特許文献２に記載されるように、外部電極を実装面のみに形成するのではなく、実装面に対して垂直に交わる面に対しても外部電極が形成された積層セラミック電子部品も提案されている。
特開平１０−２８９８３７号公報 実開昭６２−１３５４２７号公報
しかしながら、特許文献１あるいは特許文献２に記載されるような形状の積層セラミック電子部品では、実装時に半田の濡れ固まる際の応力などにより、十分に積層セラミック電子部品の傾きを抑制することができず、実装後に積層セラミック電子部品が傾き、外観上の問題や、一定方向の固着強度の低下が問題となることがあった。
それゆえに、この発明の主たる目的は、回路基板への実装時における積層セラミック電子部品の傾きを抑制しうる積層セラミック電子部品を提供することである。
この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、第１の主面または第２の主面を実装面とする積層体と、積層体の内部に配置され、一部が第１の端面側の第１または第２の主面のうちのいずれか一方の面にのみ引き出された第１の内部電極と、積層体の内部に配置され、第１の内部電極とは異なる位置において、一部が第２の端面側の第１または第２の主面のうちのいずれか一方の面にのみ引き出された第２の内部電極と、第１または第２の主面上に配置され、第１の内部電極に接続される第１の外部電極と、第１または第２の主面上に配置され、第２の内部電極に接続される第２の外部電極と、を有する積層セラミック電子部品であって、第１の外部電極は、第１または第２の主面上から第１の側面および第２の側面の一部にまで配置される第１の外部電極側面部と、第１または第２の主面上から第１の端面の一部にまで配置される第１の外部電極端面部と、第２の外部電極は、第１または第２の主面上から第１の側面および第２の側面の一部にまで配置される第２の外部電極側面部と、第１または第２の主面上から第２の端面の一部にまで配置される第２の外部電極端面部と、を有しており、第１の外部電極側面部および第２の外部電極側面部の第１の主面および第２の主面を結ぶ方向の長さをＡ、第１の外部電極端面部および第２の外部電極端面部の第１の主面および第２の主面を結ぶ方向の長さをＢとしたとき、１．４０≦Ａ／Ｂ≦３．３３である、積層セラミック電子部品である。
また、この発明にかかる積層セラミック電子部品は、積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、第１の主面または第２の主面を実装面とする積層体と、積層体の内部に配置され、一部が第１の端面側の第１および第２の主面に引き出された第１の内部電極と、積層体の内部に配置され、第１の内部電極とは異なる位置において、一部が第２の端面側の第１および第２の主面に引き出された第２の内部電極と、第１および第２の主面上に配置され、第１の内部電極に接続される第１の外部電極と、第１および第２の主面上に配置され、第２の内部電極に接続される第２の外部電極と、を有する積層セラミック電子部品であって、第１の外部電極は、第１および第２の主面上から第１の側面および第２の側面の一部にまで配置される第１の外部電極側面部と、第１および第２の主面上から第１の端面の一部にまで配置される第１の外部電極端面部と、第２の外部電極は、第１および第２の主面上から第１の側面および第２の側面の一部にまで配置される第２の外部電極側面部と、第１および第２の主面上から第２の端面の一部にまで配置される第２の外部電極端面部と、を有しており、第１の外部電極側面部および第２の外部電極側面部の第１の主面および第２の主面を結ぶ方向の長さをＡ、第１の外部電極端面部および第２の外部電極端面部の第１の主面および第２の主面を結ぶ方向の長さをＢとしたとき、１．４０≦Ａ／Ｂ≦３．３３である、積層セラミック電子部品である。
この発明にかかる積層セラミック電子部品では、第１の外部電極側面部および第２の外部電極側面部の第１の主面および第２の主面を結ぶ方向の長さをＡ、第１の外部電極端面部および第２の外部電極端面部の第１の主面および第２の主面を結ぶ方向の長さをＢとしたとき、１．４０≦Ａ／Ｂ≦３．３３であるので、実装時の接合材の溶融時に発現する積層セラミックコンデンサ１０に対するダウンフォースで実装姿勢が決められることから、回路基板等に対して実装した時の積層セラミック電子部品の傾きを抑制することができる。
ダウンフォースは、実装面と対向する電極の高さに影響するため、端面と側面で電極高さが高い方が実装姿勢を決定する。ここで、外部電極側面部の高さを外部電極端面部の高さよりも大きくすることで、側面の４箇所で発現するダウンフォースが大きくなるため、端面の２箇所で発現するダウンフォースより多い側面の効果が高くなり、傾きを抑制することができる。
この発明によれば、回路基板への実装時における積層セラミック電子部品の傾きを抑制しうる積層セラミック電子部品を得ることができる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
この発明にかかる積層セラミックコンデンサの第１の実施の形態を示す外観斜視図である。 （ａ）は図１に示す積層セラミックコンデンサの正面図であり、（ｂ）は側面図である。 図１および図２に示す積層体の分解斜視図である。 この発明にかかる積層セラミックコンデンサの第２の実施の形態を示す外観斜視図である。 （ａ）は図４に示す積層セラミックコンデンサの正面図であり、（ｂ）は側面図である。 図１および図２に示す積層体の分解斜視図である。 従来の積層セラミックコンデンサの一例を示す分解斜視図である。
１．積層セラミック電子部品
（１）第１の実施の形態
この発明の第１の実施の形態にかかる積層セラミック電子部品について説明する。この実施の形態では、積層セラミック電子部品の一例として、積層セラミックコンデンサを示す。図１は、この発明にかかる積層セラミックコンデンサの第１の実施の形態を示す外観斜視図であり、図２（ａ）は図１に示す積層セラミックコンデンサの正面図であり、図２（ｂ）は側面図である。図３は、図１および図２に示す積層体の分解斜視図である。
積層セラミックコンデンサ１０は、直方体状の積層体１２と、外部電極１４とを含む。
積層体１２は、複数のセラミック層１６と複数の内部電極１８とを含む。積層体１２は、互いに対向する第１の主面１２ａと第２の主面１２ｂと、積層方向に対向し互いに対向する第１の側面１２ｃおよび第２の側面１２ｄと、互いに対向する第１の端面１２ｅおよび第２の端面１２ｆとを有する。第１の主面１２ａおよび第２の主面１２ｂは、それぞれ、長さ方向Ｌおよび幅方向Ｗに沿って延在する。第１の側面１２ｃおよび第２の側面１２ｄは、それぞれ、長さ方向Ｌおよび厚み方向Ｔに沿って延在する。第１の端面１２ｅおよび第２の端面１２ｆは、それぞれ、幅方向Ｗおよび厚み方向Ｔに沿って延在する。第１の主面１２ａおよび第２の主面１２ｂは、積層セラミックコンデンサ１０が実装される面（実装面）に対して平行な面をさす。したがって、長さ方向Ｌとは、一対の端面同士を結んだ方向であり、幅方向Ｗとは、一対の側面同士を結んだ方向であり、厚み方向Ｔとは、一対の主面同士を結んだ方向である。
また、積層体１２は、角部および稜線部に丸みがつけられていることが好ましい。ここで、角部は、積層体１２の３面が交わる部分であり、稜線部は、積層体１２の２面が交わる部分である。
セラミック層１６は、外層部１６ａと内層部１６ｂとを含む。外層部１６ａは、積層体１２の第１の側面１２ｃおよび第２の側面１２ｄ側に位置し、第１の側面１２ｃと最も第１の側面１２ｃに近い内部電極１８との間に位置するセラミック層１６、および第２の側面１２ｄと最も第２の側面１２ｄに近い内部電極１８との間に位置するセラミック層１６である。外層部１６ａの厚みは、１８μｍ以上であることが好ましい。そして、両外層部１６ａに挟まれた領域が内層部１６ｂである。
セラミック層１６は、たとえば、誘電体材料により形成することができる。誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。上記の誘電体材料を主成分として含む場合、所望する積層セラミックコンデンサ１０の特性に応じて、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの主成分よりも含有量の少ない成分を添加したものを用いてもよい。
なお、積層体１２に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極１８は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
焼成後のセラミック層１６の厚みは、０．５μｍ以上２μｍ以下であることが好ましい。
図２および図３に示すように、積層体１２は、複数の内部電極１８として、複数の第１の内部電極１８ａおよび複数の第２の内部電極１８ｂを有する。第１の内部電極１８ａは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第１の対向電極部２０ａを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。また、第２の内部電極１８ｂは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第２の対向電極部２０ｂを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。したがって、第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂに対して垂直に配置される。第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の内において交互に積層され、第１の内部電極１８ａの第１の対向電極部２０ａと第２の内部電極１８ｂの第２の対向電極部２０ｂとが互いに対向するように配置される。
また、第１の内部電極１８ａが配置される層、および第２の内部電極１８ｂが配置される層に、補助電極が形成されていてもよい。
第１の内部電極１８ａは、第１の引出し電極部２２ａによって積層体１２の第２の主面１２ｂに引き出される。第１の引出し電極部２２ａは、積層体１２の第１の端面１２ｅ側に引き出される。第２の内部電極１８ｂは、第２の引出し電極部２２ｂによって積層体１２の第２の主面１２ｂに引き出される。第２の引出し電極部２２ｂは、第１の引出し電極部２２ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出される。第１の内部電極１８ａおよび第２の内部電極１８ｂは、積層体１２の第１の主面１２ａ、両側面１２ｃおよび１２ｄ、ならびに両端面１２ｅおよび１２ｆには露出していない。
なお、第１の内部電極１８ａの一部が第１の端面１２ｅに引き出されていてもよく、第２の内部電極１８ｂの一部が第２の端面１２ｆに引き出されていてもよい。
また、第１の内部電極１８ａの第１の引出し電極部２２ａは、第１の主面１２ａにのみ引き出されてもよく、この場合、第２の内部電極１８ｂの第２の引出し電極部２２ｂは、第１の主面１２ａにのみ引き出される。
また、積層体１２は、第１の対向電極部２０ａの長さ方向Ｌの一端と第１の端面１２ｅとの間および第１の対向電極部２０ａの長さ方向Ｌの他端と第２の端面１２ｆとの間に形成される積層体１２の側部（ギャップ）を含む。同様に、積層体１２は、第２の対向電極部２０ｂの長さ方向Ｌの一端と第１の端面１２ｅとの間および第２の対向電極部２０ｂの長さ方向Ｌの他端と第２の端面１２ｆとの間に形成される積層体１２の側部（ギャップ）を含む。
さらに、積層体１２は、第１の内部電極１８ａの引出電極部２２ａとは反対側の端部と第２の主面１２ａとの間および第２の内部電極１８ｂの引出電極部２２ｂとは反対側の端部と第１の主面１２ａとの間に形成される積層体１２の端部（ギャップ）を含む。
第１の内部電極１８ａおよび第２の内部電極１８ｂの材料としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、Ｐｄ、Ａｕなどの金属や、これらの金属の一種を含むたとえばＡｇ−Ｐｄ合金などの合金により構成することができる。第１の内部電極１８ａおよび第２の内部電極１８ｂは、さらに、セラミック層１６に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。第１の内部電極１８ａおよび第２の内部電極１８ｂそれぞれの厚みは、０．１μｍ以上２．０μｍ以下であることが好ましい。
積層体１２の第２の主面１２ｂには、外部電極１４が形成される。外部電極１４は、第１の引出し電極部２２ａに電気的に接続されるようにして形成される第１の外部電極１４ａと、第２の引出し電極部２２ｂに電気的に接続されるようにして形成される第２の外部電極１４ｂとを有する。
積層体１２内においては、第１の対向電極部２０ａと第２の対向電極部２０ｂとがセラミック層１６を介して対向することにより、電気特性（たとえば、静電容量）が発生する。そのため、第１の内部電極１８ａが接続された第１の外部電極１４ａと第２の内部電極１８ｂが接続された第２の外部電極１４ｂとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミック電子部品はコンデンサとして機能する。
第１の外部電極１４ａは、第２の主面１２ｂに配置される第１の外部電極主面部２４ａと、第１の外部電極主面部２４ａから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第１の外部電極側面部２６ａと、第１の外部電極主面部２４ａから延伸して第１の端面１２ｅに至るように配置される第１の外部電極端面部２８ａと、を有する。
第２の外部電極１４ｂは、第２の主面１２ｂに配置される第２の外部電極主面部２４ｂと、第２の外部電極主面部２４ｂから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第２の外部電極側面部２６ｂと、第２の外部電極主面部２４ｂから延伸して第２の端面１２ｆに至るように配置される第２の外部電極端面部２８ｂと、を有する。
第１の外部電極１４ａの第１の外部電極主面部２４ａは、積層体１２の第２の主面１２ｂにおいて、第１の端面１２ｅに沿って配置される。また、第２の外部電極１４ｂの第２の外部電極主面部２４ｂは、第１の外部電極主面部２４ａと間隔を隔てて第２の端面１２ｆに沿って配置される。
ここで、第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さが、第１の外部電極端面部２８ａおよび第２の外部電極端面部２８ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さよりも長い。
より好ましくは、第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＡとし、第１の外部電極端面部２８ａおよび第２の外部電極端面部２８ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＢとしたとき、１．４０≦Ａ／Ｂ≦３．３３である。
Ａ寸法およびＢ寸法の測長方法は以下のとおりである。
まず、積層セラミックコンデンサ１０の外観をマイクロスコープで観察しながら、寸法測定機能を用いて、積層セラミックコンデンサ１０の第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂの長さ方向Ｌにおける中央部の高さ（Ａ寸法）と、第１の外部電極端面部２８ａおよび第２の外部電極端面部２８ｂの幅方向Ｗにおける中央部の高さ（Ｂ寸法）とを測定する。なお、Ａ寸法は、第１の外部電極側面部２６ａの値と第２の外部電極側面部２６ｂの値とを平均化した値とする。また、Ｂ寸法は、第１の外部電極側面部２８ａの値と第２の外部電極側面部２８ｂの値とを平均化した値とする。
積層体１２の第２の主面１２ｂを下にして第１の側面１２ｃが映る状態で、第１の主面１２ａおよび第２の主面１２ｂに基づく平行線に対して法線を作成し、その法線と平行するＡ寸法を測長する。同様に、積層体１２の第２の主面１２ｂを下にして第１の端面１２ｅが映る状態で、第１の主面１２ａおよび第２の主面１２ｂに基づく平行線に対して法線を作成し、その法線と平行するＢ寸法を測長する。
外部電極１４は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。下地電極層は、それぞれ焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含むが、ここでは焼付け層で形成された下地電極層について説明する。
焼付け層は、ガラスおよび金属を含む。焼付け層の金属としては、たとえば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ−Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、複数層であってもよい。焼付け層は、ガラスおよび金属を含む導電性ペーストを積層体１２に塗布して焼き付けることにより形成される。焼付け層は、セラミック層１６および内部電極１８と同時に焼成したものでもよく、セラミック層１６および内部電極１８を焼成した後に焼き付けたものでもよい。焼付け層のうちの最も厚い部分の厚みは、１０μｍ以上５０μｍ以下であることが好ましい。
焼付け層の表面に、導電性粒子と熱硬化性樹脂とを含む樹脂層が形成されてもよい。なお、樹脂層は、焼付け層を形成せずに積層体１２上に直接形成してもよい。また、樹脂層は、複数層であってもよい。樹脂層のうちの最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
また、薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
また、めっき層としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎなどから選ばれる１種の金属または当該金属を含む合金のめっきを含むことが好ましい。
めっき層は、複数層によって形成されてもよい。めっき層は、焼付け層の表面に設けられた第１めっき層と、第１めっき層の表面に設けられた第２めっき層とを含む２層構造であることが好ましい。
第１めっき層はＮｉを用いるのが好ましい。なお、内部電極１８にＮｉを含む場合は、第１めっき層としては、Ｎｉと接合性のよいＣｕを用いることが好ましい。
また、第２めっき層は、複数層から形成されていてもよく、好ましくは、Ｎｉめっき、Ｓｎめっきの２層構造である。Ｎｉめっき層は、下地電極層が積層セラミックコンデンサを実装する際の半田によって侵食されることを防止するために用いられる。また、Ｓｎめっき層は、積層セラミックコンデンサを実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。なお、第２めっき層は必要に応じて形成されるものであり、外部電極１４は、積層体１２上に直接設けられ、内部電極１８と直接接続されるめっき層、すなわち、第１めっき層から構成されたものであってもよい。ただし、前処理として積層体１２上に触媒を設けてもよい。
また、第２めっき層をめっき層の最外層として設けてもよく、第２めっき層の表面に他のめっき層を設けてもよい。
めっき層一層あたりの厚みは、１μｍ以上１０μｍ以下であることが好ましい。また、めっき層は、ガラスを含まないことが好ましい。さらに、めっき層は、単位体積あたりの金属割合が９９体積％以上であることが好ましい。また、めっき層は、厚み方向に沿って粒成長したものであり、柱状である。
なお、積層セラミックコンデンサ１０の長さ方向Ｌの寸法をＬ寸法とし、積層体１２、第１の外部電極１４ａおよび第２の外部電極１４ｂを含む積層セラミックコンデンサ１０の厚み方向Ｔの寸法をＴ寸法とし、積層体１２、第１の外部電極１４ａおよび第２の外部電極１４ｂを含む積層セラミックコンデンサ１０の幅方向Ｗの寸法をＷ寸法とする。
積層体１２の寸法は、特に限定されないが、長さ方向ＬのＬ寸法が０．３８ｍｍ以上３．５０ｍｍ以下、幅方向ＷのＷ寸法が０．１８ｍｍ以上２．８０ｍｍ以下、厚み方向ＴのＴ寸法が０．１８ｍｍ以上２．８０ｍｍ以下であることが好ましい。なお、積層セラミックコンデンサ１０の寸法は、マイクロスコープにより測定することができる。
この積層セラミックコンデンサ１０では、第１の外部電極側面部２６ａおよび第２の外部電極側面部２６ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さが、第１の外部電極端面部２８ａおよび第２の外部電極端面部２８ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さよりも長いので、実装時の接合材の溶融時に発現する積層セラミックコンデンサ１０に対するダウンフォースで実装姿勢が決められることから、回路基板等に対して実装した時の積層セラミックコンデンサ１０の傾きを抑制することができる。
ダウンフォースは、実装面と対向する電極の高さに影響するため、端面と側面で電極高さが高い方が実装姿勢を決定する。ここで、外部電極側面部の高さを外部電極端面部の高さよりも大きくすることで、側面の４箇所で発現するダウンフォースが大きくなるため、端面の２箇所で発現するダウンフォースより多い側面の効果が高くなり、傾きを抑制することができる。
以上より、この積層セラミックコンデンサ１０では、実装時の積層セラミックコンデンサ１０の姿勢を効果的に抑制することができる。
（２）第２の実施の形態
次に、この発明の第２の実施の形態にかかる積層セラミック電子部品について説明する。この実施の形態についても、積層セラミック電子部品の一例として、積層セラミックコンデンサを示す。図４は、この発明にかかる積層セラミックコンデンサの第２の実施の形態を示す外観斜視図であり、図５（ａ）は図４に示す積層セラミックコンデンサの正面図であり、図５（ｂ）は側面図である。図６は、図４および図５に示す積層体の分解斜視図である。なお、図４ないし図６に示す積層セラミックコンデンサ１１０において、図１ないし図３に示した積層セラミックコンデンサ１０と同一の部分には、同一の符号を付し、その説明を省略する。
図４ないし図６に示す積層セラミックコンデンサ１１０の構成が図１ないし図３に示す積層セラミックコンデンサ１０の構成と異なる点は、内部電極１１８が、両主面１２ａおよび１２ｂに引き出されているため、外部電極１５がさらに第１の主面１２ａに配置されている点である。
積層セラミックコンデンサ１１０は、直方体状の積層体１２と、外部電極１４，１５とを含む。
積層体１２は、複数のセラミック層１６と複数の内部電極１１８とを含む。
図５および図６に示すように、積層セラミックコンデンサ１１０における積層体１２は、複数の内部電極１１８として、複数の第１の内部電極１１８ａおよび複数の第２の内部電極１１８ｂを有する。第１の内部電極１１８ａは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第１の対向電極部２０ａを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。また、第２の内部電極１１８ｂは、第１の側面１２ｃおよび第２の側面１２ｄに対向する第２の対向電極部２０ｂを有し、第１の側面１２ｃと第２の側面１２ｄとを結ぶ方向に積層されている。したがって、第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、積層体１２の第１の主面１２ａおよび第２の主面１２ｂに対して垂直に配置される。第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、積層体１２の内において交互に積層され、第１の内部電極１１８ａの第１の対向電極部２０ａと第２の内部電極１１８ｂの第２の対向電極部２０ｂとが互いに対向するように配置される。
第１の内部電極１１８ａは、第１の引出し電極部２２ａによって積層体１２の第２の主面１２ｂに引き出され、第１の引出し電極部２３ａによって積層体１２の第１の主面１２ａに引き出される。第１の引出し電極部２２ａおよび２３ａは、積層体１２の第１の端面１２ｅ側に引き出される。第２の内部電極１１８ｂは、第２の引出し電極部２２ｂによって積層体１２の第２の主面１２ｂに引き出され、第２の引出し電極部２３ｂによって積層体１２の第１の主面１２ａに引き出される。第２の引出し電極部２２ｂは、第１の引出し電極部２２ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出され、第２の引出し電極部２３ｂは、第１の引出し電極部２３ａと間隔を隔てて、積層体１２の第２の端面１２ｆ側に引き出される。第１の内部電極１１８ａおよび第２の内部電極１１８ｂは、両側面１２ｃおよび１２ｄ、ならびに両端面１２ｅおよび１２ｆには露出していない。
なお、第１の内部電極１１８ａの一部が第１の端面１２ｅに引き出されていてもよく、第２の内部電極１１８ｂの一部が第２の端面１２ｆに引き出されていてもよい。
積層体１２の第２の主面１２ｂには、外部電極１４が形成され、積層体１２の第１の主面１２ａには、外部電極１５が形成される。外部電極１４は、第１の引出し電極部２２ａに電気的に接続されるようにして形成される第１の外部電極１４ａと、第２の引出し電極部２２ｂに電気的に接続されるようにして形成される第２の外部電極１４ｂとを有する。また、外部電極１５は、第１の引出し電極部２３ａに電気的に接続されるようにして形成される第１の外部電極１５ａと、第２の引出し電極部２３ｂに電気的に接続されるようにして形成される第２の外部電極１５ｂとを有する。
第１の外部電極１４ａは、第２の主面１２ｂに配置される第１の外部電極主面部２４ａと、第１の外部電極主面部２４ａから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第１の外部電極側面部２６ａと、第１の外部電極主面部２４ａから延伸して第１の端面１２ｅに至るように配置される第１の外部電極端面部２８ａと、を有する。
第２の外部電極１４ｂは、第２の主面１２ｂに配置される第２の外部電極主面部２４ｂと、第２の外部電極主面部２４ｂから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第２の外部電極側面部２６ｂと、第２の外部電極主面部２４ｂから延伸して第２の端面１２ｆに至るように配置される第２の外部電極端面部２８ｂと、を有する。
第１の外部電極１５ａは、第１の主面１２ａに配置される第１の外部電極主面部２５ａと、第１の外部電極主面部２５ａから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第１の外部電極側面部２７ａと、第１の外部電極主面部２５ａから延伸して第１の端面１２ｅに至るように配置される第１の外部電極端面部２９ａと、を有する。
第２の外部電極１５ｂは、第１の主面１２ａに配置される第２の外部電極主面部２５ｂと、第２の外部電極主面部２５ｂから延伸して第１の側面１２ｃおよび第２の側面１２ｄにそれぞれ至るように配置される第２の外部電極側面部２７ｂと、第２の外部電極主面部２５ｂから延伸して第２の端面１２ｆに至るように配置される第２の外部電極端面部２９ｂと、を有する。
第１の外部電極１４ａの第１の外部電極主面部２４ａは、積層体１２の第２の主面１２ｂにおいて、第１の端面１２ｅに沿って配置され、第１の外部電極１５ａの第１の外部電極主面部２５ａは、積層体１２の第１の主面１２ａにおいて、第１の端面１２ｅに沿って配置される。また、第２の外部電極１４ｂの第２の外部電極主面部２４ｂは、第１の外部電極主面部２４ａと間隔を隔てて第２の端面ｆに沿って配置され、第２の外部電極１５ｂの第２の外部電極主面部２５ｂは、第１の外部電極主面部２５ａと間隔を隔てて第２の端面１２ｆに沿って配置される。
ここで、第１の外部電極側面部２６ａ，２７ａおよび第２の外部電極側面部２６ｂ，２７ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さが、第１の外部電極端面部２８ａ，２９ａおよび第２の外部電極端面部２８ｂ，２９ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さよりも長い。
より好ましくは、第１の外部電極側面部２６ａ，２７ａおよび第２の外部電極側面部２６ｂ，２７ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＡとし、第１の外部電極端面部２８ａ，２９ａおよび第２の外部電極端面部２８ｂ，２９ｂにおける第１の主面１２ａと第２の主面１２ｂとを結ぶ方向の長さをＢとしたとき、１．４０≦Ａ／Ｂ≦３．３３である。
なお、Ａ寸法およびＢ寸法の測長方法は、第１の実施の形態において説明した方法と同様である。
外部電極１４および１５は、積層体１２側から順に、下地電極層およびめっき層を有することが好ましい。
この積層セラミックコンデンサ１１０では、上述の積層セラミックコンデンサ１０と同様の効果を奏するとともに、次の効果も奏する。
すなわち、この積層セラミックコンデンサ１１０では、積層体１２の第１の主面１２ａに外部電極１５が配置され、第２の主面１２ｂに外部電極１４が配置されているので、第１の主面１２ａ側、および第２の主面１２ｂ側のいずれも実装面とすることができることから、実装時の方向選別が不要になるという効果を有する。したがって、積層セラミックコンデンサ１１０を回路基板に対して効率よく実装することができる。
２．積層セラミック電子部品の製造方法
次に、この積層セラミック電子部品の製造方法について説明する。以下では、積層セラミックコンデンサ１０の製造方法を中心に説明する。
まず、セラミックグリーンシートと、内部電極用の導電性ペーストとを準備する。セラミックグリーンシートや内部電極用の導電性ペーストは、バインダ（たとえば、公知の有機バインダなど）および溶剤（たとえば、有機溶剤など）を含む。
次に、セラミックグリーンシート上に、たとえば、スクリーン印刷やグラビア印刷などにより所定のパターンで内部電極用の導電性ペーストを印刷し、内部電極パターンを形成する。このようにして、内部電極パターンが印刷された内層用のセラミックグリーンシートを作製する。また、内部電極パターンが印刷されていない外層用のセラミックグリーンシートも作製する。
そして、内部電極パターンが印刷されていない外層用のセラミックグリーンシートを所定枚数積層し、その表面に内部電極パターンが印刷された内層用のセラミックグリーンシートを順次積層し、その表面に外層用のセラミックグリーンシートを所定枚数積層することにより、積層シートを作製する。
さらに、積層シートを静水圧プレスなどの手段により積層方向にプレスし、積層ブロックを作製する。
つづいて、積層ブロックを所定のサイズにカットすることにより積層チップを作製する。このとき、バレル研磨などにより積層チップの角部および稜線部に丸みが形成されてもよい。
次に、積層チップを焼成することにより積層体を作製する。焼成温度は、セラミックや内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
このとき、積層体１２の第２の主面１２ｂからは、第１の内部電極１８ａの第１の引出し電極部２２ａが露出している。そして、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ａの第１の引出し電極部２２ａを覆うようにして、第１の外部電極１４ａの下地電極層が形成される。また、積層体１２の第２の主面１２ｂからは、第２の内部電極１８ｂの第２の引出し電極部２２ｂが露出している。そして、積層体１２の第２の主面１２ｂから露出している第２の内部電極１８ｂの第２の引出し電極部２２ｂを覆うようにして、第２の外部電極１４ｂの下地電極層が形成される。
第１の外部電極１４ａの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ａの第１の引出電極部２２ａの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。また、同様に、第２の外部電極１４ｂの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第２の内部電極１８ｂの引出し電極部２２ｂの露出部分に外部電極用導電性ペーストが塗布されて焼き付けられる。このとき、焼き付け温度は、７００℃以上９００℃以下であることが好ましい。なお、必要に応じて、下地電極層の表面に、１層以上のめっき膜を形成して、外部電極１４が形成される。
また、第１の外部電極１４ａの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ａの引出し電極部２２ａの露出部分にめっき処理を施してもよい。また、同様に、第２の外部電極１４ｂの下地電極層を形成するために、たとえば、積層体１２の第２の主面１２ｂから露出している第１の内部電極１８ｂの引出し電極部２２ｂの露出部分にめっき処理を施してもよい。めっき処理を行うにあたって、電解めっきおよび無電解めっきのどちらを採用してもよいが、無電解めっきは、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっき法を用いることが好ましい。なお、表面導体を形成する場合は、あらかじめ最外層のセラミックグリーンシートの表面に表面導体パターンを印刷して、積層体と同時焼成してもよく、また、焼成後の積層体の主面上に表面導体を印刷してから焼き付けてもよい。また、必要に応じて、下地電極層の表面に、１層以上のめっき膜を形成して、外部電極１４が形成される。
上述のようにして、図１に示す積層セラミックコンデンサ１０が製造される。
以上のようにして得られた積層セラミック電子部品の効果は、次の実験例からも明らかになるであろう。
３．実験例
以下、この発明の効果を確認するために発明者らが行った実験例について説明する。
実験例では、積層セラミックコンデンサについて、第１の外部電極側面部および第２の外部電極側面部における第１の主面と第２の主面とを結ぶ方向の長さ（Ａ寸法）と、第１の外部電極端面部および第２の外部電極端面部における第１の主面と第２の主面とを結ぶ方向の長さ（Ｂ寸法）との関係を用いて、積層セラミックコンデンサを回路基板に実装したときの姿勢の安定性の評価を行った。
上記評価のために準備した試料１ないし試料１４の積層セラミックコンデンサのスペックは以下の通りである。なお、サイズなどの寸法は設計値である。各試料のサンプル数は、１００個とした。
サイズ：Ｌ×Ｗ×Ｔ＝３．２ｍｍ×１．６ｍｍ×１．６ｍｍ
セラミック層の材料：ＢａＴｉＯ3
内部電極の材料：Ｎｉ
外部電極の構造
焼付け層：金属粉（Ｃｕ）とガラスを含むペーストを塗布して焼付け
めっき層：Ｎｉめっき層、Ｓｎめっき層からなる２層構造
（傾き試験による評価方法）
各試料を、共晶、もしくはＬＦ半田を用いて、回路基板としてのガラスエポキシ基板に実装した。その後、積層セラミックコンデンサの端面方向から実体顕微鏡のカメラで撮像し、回路基板に対して垂直方向の法線と、積層セラミックコンデンサの側面の平行線でできる角度を測定した。角度を測定した結果、傾きが２．５°以上の試料のサンプルが存在した場合にＮＧと評価した。
（Ａ寸法およびＢ寸法の測定方法）
試料のサンプルである積層セラミックコンデンサの外観をマイクロスコープで観察しながら、寸法測定機能を用いて、積層セラミックコンデンサの第１の外部電極側面部および第２の外部電極側面部の長さ方向Ｌにおける中央部の高さ（Ａ寸法）と、第１の外部電極端面部および第２の外部電極端面部の幅方向Ｗにおける中央部の高さ（Ｂ寸法）とを測定した。なお、Ａ寸法は、第１の外部電極側面部２６ａと第２の外部電極側面部２６ｂの値とを平均化した値とした。また、Ｂ寸法は、第１の外部電極端面部２８ａの値と第２の外部電極端面部２８ｂの値とを平均化した値とした。
積層体の第２の主面を下にして第１の側面が映る状態で、第１の主面および第２の主面の平行線に対して法線を作成し、その法線と平行するＡ寸法を測長した。同様に、積層体１２の第２の主面１２ｂを下にして第１の端面が映る状態で、第１の主面および第２の主面の平行線に対して法線を作成し、その法線と平行するＢ寸法を測長した。
表１は、試料１ないし試料１４の各試料のＡ／Ｂに対する傾き試験の評価結果を示す。試料１ないし試料７は、Ａ寸法を０．１２８ｍｍで固定した場合の結果であり、試料８ないし試料１４は、Ａ寸法を０．６００ｍｍで固定した場合の結果である。なお、表中の＊印を付した試料は、本発明の範囲外である。
以上の結果から、試料３ないし試料６および試料１０ないし試料１２では、外部電極側面部の高さ（Ａ寸法）を外部電極端面部の高さ（Ｂ寸法）よりも大きく、１．４０≦Ａ／Ｂ≦３．３３を満たしているので、側面の外部電極側面部における４箇所で発現するダウンフォースが大きくなるため、端面の外部電極端面部における２箇所で発現するダウンフォースより効果が高くなり、ＮＧと評価されたサンプルは生じず、実装時の傾きが抑制されていることが確認された。
すなわち、これは、外部電極側面部の第１の主面と第２の主面とを結ぶ方向の長さ（Ａ寸法）が、外部電極端面部の第１の主面と第２の主面とを結ぶ方向の長さ（Ｂ寸法）よりも長くなっていることで、実装時の接合材の溶融時に発現する積層セラミックコンデンサに対するダウンフォースで実装姿勢が決められるためと考えられる。また、ダウンフォースは、実装面と対向する電極の高さに影響するため、端面と側面で電極高さが高い方が実装姿勢を決定すると考えられる。
一方、試料１、試料２、試料７、試料８、試料９、試料１３および試料１４では、ＮＧのサンプルが生じた。
なお、この発明は、前記実施の形態に限定されるものではなく、その要旨の範囲内で種々に変形される。
１０、１１０ 積層セラミックコンデンサ
１２ 積層体
１４、１５ 外部電極
１４ａ、１５ａ 第１の外部電極
１４ｂ、１５ｂ 第２の外部電極
１６ セラミック層
１６ａ 外層部
１６ｂ 内層部
１８、１１８ 内部電極
１８ａ、１１８ａ 第１の内部電極
１８ｂ、１１８ｂ 第２の内部電極
２０ａ 第１の対向電極部
２０ｂ 第２の対向電極部
２２ａ、２３ａ 第１の引出し電極部
２２ｂ、２３ｂ 第２の引出し電極部
２４ａ、２５ａ 第１の外部電極主面部
２４ｂ、２５ｂ 第２の外部電極主面部
２６ａ、２７ａ 第１の外部電極側面部
２６ｂ、２７ｂ 第２の外部電極側面部
２８ａ、２９ａ 第１の外部電極端面部
２８ｂ、２９ｂ 第２の外部電極端面部

Claims (2)

  1. 積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、前記第１の主面または前記第２の主面を実装面とする積層体と、
    前記積層体の内部に配置され、一部が前記第１の端面側の前記第１または前記第２の主面のうちのいずれか一方の面にのみ引き出された第１の内部電極と、
    前記積層体の内部に配置され、前記第１の内部電極とは異なる位置において一部が前記第２の端面側の前記第１または第２の主面のうちのいずれか一方の面にのみ引き出された第２の内部電極と、
    前記第１または前記第２の主面上に配置され、前記第１の内部電極に接続される第１の外部電極と、
    前記第１または前記第２の主面上に配置され、前記第２の内部電極に接続される第２の外部電極と、
    を有する積層セラミック電子部品であって、
    前記第１の外部電極は、前記第１または前記第２の主面上から前記第１の側面および前記第２の側面の一部にまで配置される第１の外部電極側面部と、前記第１または前記第２の主面上から前記第１の端面の一部にまで配置される第１の外部電極端面部と、
    前記第２の外部電極は、前記第１または前記第２の主面上から前記第１の側面および前記第２の側面の一部にまで配置される第２の外部電極側面部と、前記第１または前記第２の主面上から前記第２の端面の一部にまで配置される第２の外部電極端面部と、
    を有しており、
    前記第１の外部電極側面部および前記第２の外部電極側面部の前記第１の主面および前記第２の主面を結ぶ方向の長さをＡ、前記第１の外部電極端面部および前記第２の外部電極側面部の第１の主面および前記第２の主面を結ぶ方向の長さをＢとしたとき、１．４０≦Ａ／Ｂ≦３．３３である、積層セラミック電子部品。
  2. 積層された複数のセラミック層を含み、相対する第１の主面および第２の主面と、積層方向に対向し相対する第１の側面および第２の側面と、相対する第１の端面および第２の端面と、を有し、前記第１の主面または前記第２の主面を実装面とする積層体と、
    前記積層体の内部に配置され、一部が前記第１の端面側の前記第１および前記第２の主面に引き出された第１の内部電極と、
    前記積層体の内部に配置され、前記第１の内部電極とは異なる位置において、一部が前記第２の端面側の前記第１および前記第２の主面に引き出された第２の内部電極と、
    前記第１および前記第２の主面上に配置され、前記第１の内部電極に接続される第１の外部電極と、
    前記第１および前記第２の主面上に配置され、前記第２の内部電極に接続される第２の外部電極と、
    を有する積層セラミック電子部品であって、
    前記第１の外部電極は、前記第１および前記第２の主面上から前記第１の側面および前記第２の側面の一部にまで配置される第１の外部電極側面部と、前記第１および前記第２の主面上から前記第１の端面の一部にまで配置される第１の外部電極端面部と、
    前記第２の外部電極は、前記第１および前記第２の主面上から前記第１の側面および前記第２の側面の一部にまで配置される第２の外部電極側面部と、前記第１および前記第２の主面上から前記第２の端面の一部にまで配置される第２の外部電極端面部と、
    を有しており、
    前記第１の外部電極側面部および前記第２の外部電極側面部の前記第１の主面および前記第２の主面を結ぶ方向の長さをＡ、前記第１の外部電極端面部および前記第２の外部電極端面部の前記第１の主面および前記第２の主面を結ぶ方向の長さをＢとしたとき、１．４０≦Ａ／Ｂ≦３．３３である、積層セラミック電子部品。
JP2015236327A 2015-12-03 2015-12-03 積層セラミック電子部品 Pending JP2017103377A (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2015236327A JP2017103377A (ja) 2015-12-03 2015-12-03 積層セラミック電子部品
KR1020160154833A KR101859098B1 (ko) 2015-12-03 2016-11-21 적층 세라믹 전자부품
US15/365,169 US10312024B2 (en) 2015-12-03 2016-11-30 Multilayer ceramic electronic component

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2015236327A JP2017103377A (ja) 2015-12-03 2015-12-03 積層セラミック電子部品

Publications (1)

Publication Number Publication Date
JP2017103377A true JP2017103377A (ja) 2017-06-08

Family

ID=58799836

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2015236327A Pending JP2017103377A (ja) 2015-12-03 2015-12-03 積層セラミック電子部品

Country Status (3)

Country Link
US (1) US10312024B2 (ja)
JP (1) JP2017103377A (ja)
KR (1) KR101859098B1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017004350T5 (de) 2016-08-30 2019-05-23 Denso Corporation Kältekreisvorrichtung
JP2020096148A (ja) * 2018-12-12 2020-06-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102077617B1 (ko) * 2017-07-24 2020-02-13 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 콘덴서
KR102463331B1 (ko) * 2017-10-16 2022-11-04 삼성전기주식회사 인덕터 어레이

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62135427U (ja) 1986-02-20 1987-08-26
JPH0869938A (ja) 1994-08-26 1996-03-12 Tokin Corp 積層セラミックコンデンサ及びその製造方法
DE69603687T2 (de) * 1995-06-19 2000-02-17 Koninkl Philips Electronics Nv Piezoelektrisches material, piezoelektrisches element und herstellungsverfahren
JPH10208979A (ja) 1997-01-22 1998-08-07 Taiyo Yuden Co Ltd 積層電子部品及びその製造方法
JPH10289837A (ja) 1997-04-15 1998-10-27 Murata Mfg Co Ltd 積層電子部品
DE102008029185A1 (de) * 2008-06-19 2009-12-24 Epcos Ag Piezoelektrisches Bauelement und Verfahren zur Herstellung eines elektrischen Kontaktes
JP2011228326A (ja) 2010-04-15 2011-11-10 Murata Mfg Co Ltd 電子部品
JP5589891B2 (ja) 2010-05-27 2014-09-17 株式会社村田製作所 セラミック電子部品及びその製造方法
JP2012169594A (ja) 2011-01-26 2012-09-06 Murata Mfg Co Ltd セラミック電子部品の製造方法及びセラミック電子部品
JP2012209540A (ja) * 2011-03-15 2012-10-25 Murata Mfg Co Ltd セラミック電子部品
CN103489639B (zh) * 2012-06-12 2016-07-06 株式会社村田制作所 层叠电容器
JP6282111B2 (ja) * 2013-03-26 2018-02-21 株式会社村田製作所 セラミック電子部品

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE112017004350T5 (de) 2016-08-30 2019-05-23 Denso Corporation Kältekreisvorrichtung
JP2020096148A (ja) * 2018-12-12 2020-06-18 サムソン エレクトロ−メカニックス カンパニーリミテッド． 積層セラミック電子部品
JP7315285B2 (ja) 2018-12-12 2023-07-26 サムソン エレクトロ－メカニックス カンパニーリミテッド． 積層セラミック電子部品
US11817259B2 (en) 2018-12-12 2023-11-14 Samsung Electro-Mechanics Co., Ltd. Multi-layered ceramic electronic component

Also Published As

Publication number Publication date
KR20170065438A (ko) 2017-06-13
US20170162329A1 (en) 2017-06-08
KR101859098B1 (ko) 2018-05-17
US10312024B2 (en) 2019-06-04

Similar Documents

Publication Publication Date Title
US10366838B2 (en) Laminated ceramic electronic component and method for manufacturing same
JP2017157805A (ja) 電子部品の実装構造及びその電子部品の製造方法
JP7092053B2 (ja) 積層セラミックコンデンサ
JP7234951B2 (ja) 積層セラミックコンデンサ
JP6714840B2 (ja) 積層セラミック電子部品およびその製造方法
JP2020057738A (ja) 電子部品、回路基板、および電子部品の回路基板への実装方法
JP2017108057A (ja) 積層セラミックコンデンサ
JP2018067562A (ja) 積層セラミックコンデンサおよびその実装構造体
JP2018206813A (ja) 積層セラミック電子部品
JP7103573B2 (ja) キャパシタ及びその製造方法
KR101859098B1 (ko) 적층 세라믹 전자부품
JP2018022832A (ja) 電子部品
JP6373247B2 (ja) 積層セラミック電子部品及びその製造方法
JP2023052903A (ja) 積層セラミック電子部品
JP2021120977A (ja) 積層セラミック電子部品及び積層セラミック電子部品の実装構造
JP2017103375A (ja) 積層セラミック電子部品
JP2018022833A (ja) 電子部品
JP2021086972A (ja) 積層セラミックコンデンサ
JP2020004826A (ja) 積層セラミック電子部品
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP2018160500A (ja) 電子部品の製造方法
JP2016171181A (ja) セラミック電子部品
JP2021174793A (ja) 積層セラミック電子部品
CN216015095U (zh) 层叠陶瓷电容器
CN217035414U (zh) 层叠陶瓷电容器