JP2023052903A - 積層セラミック電子部品 - Google Patents
積層セラミック電子部品 Download PDFInfo
- Publication number
- JP2023052903A JP2023052903A JP2023015552A JP2023015552A JP2023052903A JP 2023052903 A JP2023052903 A JP 2023052903A JP 2023015552 A JP2023015552 A JP 2023015552A JP 2023015552 A JP2023015552 A JP 2023015552A JP 2023052903 A JP2023052903 A JP 2023052903A
- Authority
- JP
- Japan
- Prior art keywords
- layer
- main surface
- laminate
- electrode
- electronic component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 134
- 238000003475 lamination Methods 0.000 claims abstract description 22
- 238000007747 plating Methods 0.000 claims description 131
- 229920005989 resin Polymers 0.000 claims description 19
- 239000011347 resin Substances 0.000 claims description 19
- 239000002184 metal Substances 0.000 claims description 17
- 229910052751 metal Inorganic materials 0.000 claims description 17
- 229910000765 intermetallic Inorganic materials 0.000 claims description 12
- 150000001875 compounds Chemical class 0.000 claims description 11
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052759 nickel Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 claims description 5
- 229910002113 barium titanate Inorganic materials 0.000 claims description 5
- 229910052451 lead zirconate titanate Inorganic materials 0.000 claims description 5
- CPLXHLVBOLITMK-UHFFFAOYSA-N magnesium oxide Inorganic materials [Mg]=O CPLXHLVBOLITMK-UHFFFAOYSA-N 0.000 claims description 5
- 239000000377 silicon dioxide Substances 0.000 claims description 5
- 229910052718 tin Inorganic materials 0.000 claims description 5
- 229910052763 palladium Inorganic materials 0.000 claims description 4
- 229910001252 Pd alloy Inorganic materials 0.000 claims description 3
- 229910052745 lead Inorganic materials 0.000 claims description 3
- 229910003465 moissanite Inorganic materials 0.000 claims description 3
- 229910010271 silicon carbide Inorganic materials 0.000 claims description 3
- 229910000859 α-Fe Inorganic materials 0.000 claims description 3
- 229910000990 Ni alloy Inorganic materials 0.000 claims description 2
- 239000011324 bead Substances 0.000 claims description 2
- 229910052742 iron Inorganic materials 0.000 claims description 2
- 230000008018 melting Effects 0.000 claims 2
- 238000002844 melting Methods 0.000 claims 2
- 229910002971 CaTiO3 Inorganic materials 0.000 claims 1
- 229910002976 CaZrO3 Inorganic materials 0.000 claims 1
- 229910002370 SrTiO3 Inorganic materials 0.000 claims 1
- 229910052681 coesite Inorganic materials 0.000 claims 1
- 229910052593 corundum Inorganic materials 0.000 claims 1
- 229910052906 cristobalite Inorganic materials 0.000 claims 1
- 235000012239 silicon dioxide Nutrition 0.000 claims 1
- 229910052682 stishovite Inorganic materials 0.000 claims 1
- 229910052905 tridymite Inorganic materials 0.000 claims 1
- 229910001845 yogo sapphire Inorganic materials 0.000 claims 1
- 239000003985 ceramic capacitor Substances 0.000 abstract description 106
- 239000000758 substrate Substances 0.000 abstract description 16
- 238000009413 insulation Methods 0.000 abstract description 3
- 238000000034 method Methods 0.000 description 18
- 229910000679 solder Inorganic materials 0.000 description 16
- 230000004048 modification Effects 0.000 description 12
- 238000012986 modification Methods 0.000 description 12
- 238000000605 extraction Methods 0.000 description 8
- 239000002245 particle Substances 0.000 description 8
- 229910010293 ceramic material Inorganic materials 0.000 description 6
- 239000000443 aerosol Substances 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 4
- 229920000877 Melamine resin Polymers 0.000 description 4
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 4
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 4
- 230000000694 effects Effects 0.000 description 4
- 239000003822 epoxy resin Substances 0.000 description 4
- 239000011737 fluorine Substances 0.000 description 4
- 229910052731 fluorine Inorganic materials 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- HFGPZNIAWCZYJU-UHFFFAOYSA-N lead zirconate titanate Chemical compound [O-2].[O-2].[O-2].[O-2].[O-2].[Ti+4].[Zr+4].[Pb+2] HFGPZNIAWCZYJU-UHFFFAOYSA-N 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 229920000647 polyepoxide Polymers 0.000 description 4
- 238000007650 screen-printing Methods 0.000 description 4
- 229920002050 silicone resin Polymers 0.000 description 4
- 238000010304 firing Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 229920001187 thermosetting polymer Polymers 0.000 description 3
- 239000010409 thin film Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- 239000004640 Melamine resin Substances 0.000 description 2
- ISWSIDIOOBJBQZ-UHFFFAOYSA-N Phenol Chemical compound OC1=CC=CC=C1 ISWSIDIOOBJBQZ-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 229920001807 Urea-formaldehyde Polymers 0.000 description 2
- 238000005452 bending Methods 0.000 description 2
- 239000011230 binding agent Substances 0.000 description 2
- 230000015572 biosynthetic process Effects 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 239000003054 catalyst Substances 0.000 description 2
- 238000005229 chemical vapour deposition Methods 0.000 description 2
- 238000000151 deposition Methods 0.000 description 2
- 238000007598 dipping method Methods 0.000 description 2
- 238000007772 electroless plating Methods 0.000 description 2
- 238000009713 electroplating Methods 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- 239000010408 film Substances 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- LNEPOXFFQSENCJ-UHFFFAOYSA-N haloperidol Chemical compound C1CC(O)(C=2C=CC(Cl)=CC=2)CCN1CCCC(=O)C1=CC=C(F)C=C1 LNEPOXFFQSENCJ-UHFFFAOYSA-N 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910044991 metal oxide Inorganic materials 0.000 description 2
- 150000004706 metal oxides Chemical class 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000004065 semiconductor Substances 0.000 description 2
- 229920006337 unsaturated polyester resin Polymers 0.000 description 2
- RUDFQVOCFDJEEF-UHFFFAOYSA-N yttrium(III) oxide Inorganic materials [O-2].[O-2].[O-2].[Y+3].[Y+3] RUDFQVOCFDJEEF-UHFFFAOYSA-N 0.000 description 2
- 238000012935 Averaging Methods 0.000 description 1
- 239000004593 Epoxy Substances 0.000 description 1
- 229910002367 SrTiO Inorganic materials 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 229910052797 bismuth Inorganic materials 0.000 description 1
- 239000012159 carrier gas Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 230000008021 deposition Effects 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000010419 fine particle Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 238000013007 heat curing Methods 0.000 description 1
- 230000002706 hydrostatic effect Effects 0.000 description 1
- 238000007654 immersion Methods 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000002923 metal particle Substances 0.000 description 1
- 230000005012 migration Effects 0.000 description 1
- 238000013508 migration Methods 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 239000003960 organic solvent Substances 0.000 description 1
- 230000000704 physical effect Effects 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 238000003825 pressing Methods 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000002904 solvent Substances 0.000 description 1
- 229910052596 spinel Inorganic materials 0.000 description 1
- 239000011029 spinel Substances 0.000 description 1
- 239000007921 spray Substances 0.000 description 1
- 238000005507 spraying Methods 0.000 description 1
- 238000004544 sputter deposition Methods 0.000 description 1
- 238000007751 thermal spraying Methods 0.000 description 1
- 238000007740 vapor deposition Methods 0.000 description 1
- 229910052725 zinc Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
- Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
- Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
【課題】積層セラミック電子部品に対する機械的強度を向上させ、かつ、実装基板への安定した実装を実現しうる積層セラミック電子部品を提供する。【解決手段】本発明にかかる積層セラミック電子部品である積層セラミックコンデンサ１０は、積層された複数のセラミック層１４と複数の内部電極層１６とを有し、直方体状に形成される積層体１２と、積層体１２の両端面を覆い、両端面から延伸して少なくとも第１の主面を覆って配置される外部電極２２、を有する。積層体１２の第１の主面側のセラミック層１４から積層体１２の第１の主面上に位置する両外部電極の端縁部を覆うように連続して配置される絶縁層を有する。積層体の第１の主面の表面から絶縁層の第１の主面側における表面までの積層方向をｔ１とし、積層体の第１の主面の表面から両外部電極の第１の主面側における表面までの積層方向の寸法をｔ２としたとき、ｔ２＞ｔ１である。【選択図】図４
Description
この発明は、積層セラミック電子部品に関し、特にたとえば、積層セラミックコンデンサ等に関する。
従来の積層セラミックコンデンサは、積層体の両主面側にセラミックスにより形成された外層部を備える。そして、積層体の両端面に、外層部を覆うように外部電極が配置される。このような積層セラミックコンデンサを実装基板に半田を用いて実装した場合、基板が撓んだときに、外部電極と半田の接合部の端部を起点とするクラックが発生する場合がある。
そこで、このような撓みクラックに対応するための積層セラミックコンデンサが特開平９－１８０９５７号公報に開示されている（特許文献１参照）。この積層セラミックコンデンサでは、誘電体セラミックス内に内部電極が層状に埋設され、両端に下地電極とＮｉメッキ層と、Ｓｎ含有メッキ層からなる端子電極（外部電極）が形成されている。そして、この積層型セラミックコンデンサは、端子電極の誘電体セラミックスとの接触端部の一部が、半田に対して濡れ性の低い電気絶縁層により被覆されている。
しかしながら、このような積層セラミックコンデンサが備える電気絶縁層を端子電極形成後に底面部に形成されると、実装基板の表面に設けられるランド電極の上面に配置される半田と端子電極の導体面との間に距離が生じることとなり、半田によるリフロー実装時において、ツームストン現象等の不具合が生じやすいといった問題を有していた。
それゆえに、この発明の主たる目的は、積層セラミック電子部品に対する機械的強度を向上させ、かつ、実装基板への安定した実装を実現しうる積層セラミック電子部品を提供することにある。
この発明に係る積層セラミック電子部品は、積層された複数のセラミック層と複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、積層方向に直交する幅方向に相対する第１の側面および第２の側面と、積層方向および幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、第１の端面を覆い、第１の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置される第１の外部電極と、第２の端面を覆い、第２の端面から延伸して第１の主面、第２の主面、第１の側面および第２の側面を覆って配置される第２の外部電極と、を有する積層セラミック電子部品であって、積層体の第１の主面側のセラミック層から積層体の第１の主面上に位置する第１の外部電極の端縁部を覆うように連続して配置され、かつ積層体の第１の主面側のセラミック層から積層体の第１の主面上に位置する第２の外部電極の端縁部を覆うように連続して配置される絶縁層を有し、積層体の第１の主面の表面から絶縁層の第１の主面側における表面までの積層方向をｔ１とし、積層体の第１の主面の表面から第１の外部電極の第１の主面側における表面までの積層方向の寸法、および積層体の第１の主面の表面から第２の外部電極の第１の主面側における表面までの積層方向の寸法をｔ２としたとき、ｔ２＞ｔ１である、積層セラミック電子部品である。
この発明によれば、積層セラミック電子部品に対する機械的強度を向上させ、かつ、実装基板への安定した実装を実現しうる積層セラミック電子部品が得られる。
この発明の上述の目的、その他の目的、特徴および利点は、図面を参照して行う以下の発明を実施するための形態の説明から一層明らかとなろう。
１．積層セラミック電子部品
（第１の実施の形態）
この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサについて説明する。
図１は、この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図２は、この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す他の外観斜視図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける断面図である。図４は、図３に示す積層セラミックコンデンサの断面図における外部電極の拡大断面図である。図５は、図１の線Ｖ－Ｖにおける断面図である。
（第１の実施の形態）
この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサについて説明する。
図１は、この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図２は、この発明の第１の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す他の外観斜視図である。図３は、図１の線ＩＩＩ－ＩＩＩにおける断面図である。図４は、図３に示す積層セラミックコンデンサの断面図における外部電極の拡大断面図である。図５は、図１の線Ｖ－Ｖにおける断面図である。
積層セラミックコンデンサ１０は、たとえば図１ないし図５に示すように、たとえば直方体状の積層体１２を備える。積層体１２は、積層された複数のセラミック層１４と複数の内部電極層１６とを有する。さらに、積層体１２は、積層方向ｘに相対する第１の主面１２ａおよび第２の主面１２ｂと、積層方向ｘに直交する幅方向ｙに相対する第１の側面１２ｃおよび第２の側面１２ｄと、積層方向ｘおよび幅方向ｙに直交する長さ方向ｚに相対する第１の端面１２ｅおよび第２の端面１２ｆとを有する。この積層体１２には、角部および稜線部に丸みがつけられていることが好ましい。なお、角部とは、積層体の隣接する３面が交わる部分のことであり、稜線部とは、積層体の隣接する２面が交わる部分のことである。
積層体１２のセラミック層１４の誘電体材料としては、たとえば、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、Ｐｂ、Ｆｅフェライトビーズ、またはＣａＺｒＯ3などの成分を含む誘電体セラミックを用いることができる。また、これらの成分に、たとえば、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの化合物を主成分より少ない含有量範囲で添加したものを用いてもよい。また、セラミック層１４の積層方向ｘの寸法は、たとえば、０．３μｍ以上、５．０μｍ以下であることが好ましい。
なお、積層体１２に、圧電体セラミックを用いた場合、積層セラミック電子部品は、セラミック圧電素子として機能する。圧電セラミック材料の具体例としては、たとえば、ＰＺＴ（チタン酸ジルコン酸鉛）系セラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
また、積層体１２に、半導体セラミックを用いた場合、積層セラミック電子部品は、サーミスタ素子として機能する。半導体セラミック材料の具体例としては、たとえば、スピネル系セラミック材料などが挙げられる。
また、積層体１２に、磁性体セラミックを用いた場合、積層セラミック電子部品は、インダクタ素子として機能する。また、インダクタ素子として機能する場合は、内部電極層１６は、コイル状の導体となる。磁性体セラミック材料の具体例としては、たとえば、フェライトセラミック材料などが挙げられる。
積層体１２は、第１の主面１２ａと第２の主面１２ｂとを結ぶ積層方向ｘにおいて、内部電極層１６同士が対向する有効層部１５ａと、最も第１の主面１２ａに近い内部電極層１６と第１の主面１２ａとの間に位置する第１の外層部１５ｂと、最も第２の主面１２ｂに近い内部電極層１６と第２の主面１２ｂとの間に位置する第２の外層部１５ｃと、を有する。
第１の外層部１５ｂは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。
第２の外層部１５ｃは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。
第１の外層部１５ｂと第２の外層部１５ｃに挟まれた領域が有効層部１５ａである。
なお、外層部１５ａの厚みは、１０μｍ以上３０００μｍ以下であることが好ましい。
第１の外層部１５ｂは、積層体１２の第１の主面１２ａ側に位置し、第１の主面１２ａと最も第１の主面１２ａに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。
第２の外層部１５ｃは、積層体１２の第２の主面１２ｂ側に位置し、第２の主面１２ｂと最も第２の主面１２ｂに近い内部電極層１６との間に位置する複数枚のセラミック層１４の集合体である。
第１の外層部１５ｂと第２の外層部１５ｃに挟まれた領域が有効層部１５ａである。
なお、外層部１５ａの厚みは、１０μｍ以上３０００μｍ以下であることが好ましい。
なお、積層体１２の寸法は、積層方向ｘの寸法が、１００μｍ以上４ｍｍ以下であり、長さ方向ｚの寸法が、１００μｍ以上３ｍｍ以下であり、幅方向ｙの寸法が、１００μｍ以上３ｍｍ以下である。セラミック層１４の積層枚数は、両外層部１５ｂ、１５ｃも含んで、たとえば１００枚以上、１４００枚以下であることが好ましい。
積層体１２は、たとえば図３および図５に示すように、複数の内部電極層１６として、たとえば略矩形状の複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂを有する。複数の第１の内部電極層１６ａおよび複数の第２の内部電極層１６ｂは、積層体１２の積層方向ｘに沿って等間隔に交互に配置されるように埋設されている。
第１の内部電極層１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された第１の引出電極部１８ａを有する。第２の内部電極層１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された第２の引出電極部１８ｂを有する。具体的には、第１の内部電極層１６ａの一端側の第１の引出電極部１８ａは、積層体１２の第１の端面１２ｅに露出している。また、第２の内部電極層１６ｂの一端側の第２の引出電極部１８ｂは、積層体１２の第２の端面１２ｆに露出している。
第１の内部電極層１６ａの一端側には、積層体１２の第１の端面１２ｅに引き出された第１の引出電極部１８ａを有する。第２の内部電極層１６ｂの一端側には、積層体１２の第２の端面１２ｆに引き出された第２の引出電極部１８ｂを有する。具体的には、第１の内部電極層１６ａの一端側の第１の引出電極部１８ａは、積層体１２の第１の端面１２ｅに露出している。また、第２の内部電極層１６ｂの一端側の第２の引出電極部１８ｂは、積層体１２の第２の端面１２ｆに露出している。
積層体１２は、たとえば図３および図５に示すように、セラミック層１４の有効層部１５ａにおいて、第１の内部電極層１６ａと第２の内部電極層１６ｂとが対向する対向電極部２０ａを含む。また、積層体１２は、対向電極部２０ａの幅方向ｙの一端と第１の側面１２ｃとの間および対向電極部２０ａの幅方向ｙの他端と第２の側面１２ｄとの間に形成される積層体１２の側部（以下、「Ｗギャップ」という。）２０ｂを含む。さらに、積層体１２は、第１の内部電極層１６ａの第１の引出電極部１８ａとは反対側の端部と第２の端面１２ｆとの間および第２の内部電極層１６ｂの第２の引出電極部１８ｂとは反対側の端部と第１の端面１２ｅとの間に形成される積層体１２の端部（以下、「Ｌギャップ」という。）２０ｃを含む。ここで、積層体１２の端部のＬギャップ２０ｃの長さは、１０μｍ以上３００μｍ以下であることが好ましい。また、積層体１２の側部のＷギャップ２０ｂの長さは、５μｍ以上３００μｍ以下であることが好ましい。
積層体１２内においては、たとえば図３および図５に示すように、各対向電極部２０ａで第１の内部電極層１６ａと第２の内部電極層１６ｂとがセラミック層１４を介して対向することにより、静電容量が形成されている。そのため、第１の内部電極層１６ａが接続された第１の外部電極２２ａと第２の内部電極層１６ｂが接続された第２の外部電極２２ｂとの間に、静電容量を得ることができる。したがって、このような構造の積層セラミック電子部品はコンデンサとして機能する。
内部電極層１６は、たとえば、Ｎｉ、Ｃｕ、Ａｇなどの金属を含有している。内部電極層１６は、さらにセラミック層１４に含まれるセラミックスと同一組成系の誘電体粒子を含んでいてもよい。内部電極層１６の厚みは、０．１μｍ以上、３．０μｍ以下であることが好ましい。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２が形成される。外部電極２２は、第１の外部電極２２ａおよび第２の外部電極２２ｂを有する。
積層体１２の第１の端面１２ｅ側には、第１の外部電極２２ａが形成される。第１の外部電極２２ａは、積層体１２の第１の端面１２ｅを覆い、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第１の外部電極２２ａは、第１の内部電極層１６ａの第１の引出電極部１８ａと電気的に接続される。
積層体１２の第２の端面１２ｆ側には、第２の外部電極２２ｂが形成される。第２の外部電極２２ｂは、積層体１２の第２の端面１２ｆを覆い、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第２の外部電極２２ｂは、第２の内部電極層１６ｂの第２の引出電極部１８ｂと電気的に接続される。
第１の外部電極２２ａおよび第２の外部電極２２ｂは、図３に示すように、積層体１２側から順に下地電極層２６と、めっき層２６とを有する。
下地電極層２４は、第１の下地電極層２４ａおよび第２の下地電極層２４ｂを有する。
第１の下地電極層２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
第２の下地電極層２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
下地電極層２４は、それぞれ、焼付け層、樹脂層、薄膜層などから選ばれる少なくとも１つを含む。焼付け層は、たとえば、Ｓｉを含むガラス成分と、金属成分としてのＣｕとを含む。焼付け層の金属成分としては、例えば、Ｃｕ、Ｎｉ、Ａｇ、Ｐｄ、Ａｇ-Ｐｄ合金、Ａｕ等から選ばれる少なくとも１つを含む。焼付け層は、ガラス成分および金属成分を含む導電性ペーストを積層体１２に塗布して焼き付けたものであり、内部電極層１６と同時に焼成したものでもよく、また、セラミック層１４および内部電極層１６を焼成した後に焼き付けたものでもよい。また、焼付け層は、複数層であってもよい。焼付け層のうちの最も厚い部分の厚みは、１０μｍ以上１５０μｍ以下であることが好ましい。
樹脂層は、焼付け層の上に形成してもよく、また、焼付け層を形成せずに積層体１２上に直接形成してもよい。さらに、樹脂層は、複数層であってもよい。
樹脂層を焼き付け層の上に形成する場合、樹脂層は、たとえば導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層のうちの最も厚い部分の厚みは、０．１μｍ以上５０μｍ以下であることが好ましい。
樹脂層を焼き付け層の上に形成する場合、樹脂層は、たとえば導電性粒子と熱硬化性樹脂とを含む樹脂層であってもよい。樹脂層のうちの最も厚い部分の厚みは、０．１μｍ以上５０μｍ以下であることが好ましい。
薄膜層は、スパッタ法または蒸着法等の薄膜形成法により形成され、金属粒子が堆積された１μｍ以下の層である。
めっき層２６は、第１のめっき層２６ａおよび第２のめっき層２６ｂを有する。
第１のめっき層２６ａは、第１の下地電極層２４ａを覆うように配置される。具体的には、第１のめっき層２６ａは、第１の下地電極層２４ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２４ａの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第１のめっき層２６ａは、後述される第１の主面１２ａ側に配置される第１の絶縁層４０ａの表面の一部も覆うように配置される。
第２のめっき層２６ｂは、第２の下地電極層２４ｂを覆うように配置される。具体的には、第２のめっき層２６ｂは、第２の下地電極層２４ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２４ｂの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２のめっき層２６ｂは、後述される第１の主面１２ａ側に配置される第２の絶縁層４０ｂの表面の一部も覆うように配置される。
めっき層２６としては、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕ等から選ばれる少なくとも１種類が用いられる。
めっき層２６は、複数層によって形成されてもよい。この場合、めっき層２６は、下地電極層２４上に形成されるＮｉめっきによる下層めっき層２８と、下層めっき層２８上に形成されるＳｎめっきによる上層めっき層３０の２層構造であることが好ましい。
すなわち、第１のめっき層２６ａは、第１の下層めっき層２８ａと、下層めっき層２８ａの表面に位置する第１の上層めっき層３０ａとを有する。
また、第２のめっき層２６ｂは、第２の下層めっき層２８ｂと、第２の下層めっき層２８ｂの表面に位置する第２の上層めっき層３０ｂとを有する。
Ｎｉめっきによる下層めっき層２８は、下地電極層２４が積層セラミックコンデンサ１０を実装する際の半田によって侵食されることを防止するために用いられ、Ｓｎめっきによる上層めっき層３０は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。
めっき層一層あたりの厚みは、０．１μｍ以上、５．０μｍ以下であることが好ましい。
めっき層２６は、複数層によって形成されてもよい。この場合、めっき層２６は、下地電極層２４上に形成されるＮｉめっきによる下層めっき層２８と、下層めっき層２８上に形成されるＳｎめっきによる上層めっき層３０の２層構造であることが好ましい。
すなわち、第１のめっき層２６ａは、第１の下層めっき層２８ａと、下層めっき層２８ａの表面に位置する第１の上層めっき層３０ａとを有する。
また、第２のめっき層２６ｂは、第２の下層めっき層２８ｂと、第２の下層めっき層２８ｂの表面に位置する第２の上層めっき層３０ｂとを有する。
Ｎｉめっきによる下層めっき層２８は、下地電極層２４が積層セラミックコンデンサ１０を実装する際の半田によって侵食されることを防止するために用いられ、Ｓｎめっきによる上層めっき層３０は、積層セラミックコンデンサ１０を実装する際の半田の濡れ性を向上させて、容易に実装することができるようにするために用いられる。
めっき層一層あたりの厚みは、０．１μｍ以上、５．０μｍ以下であることが好ましい。
なお、外部電極２２がめっき層で形成される場合、外部電極２２は、積層体１２の上に直接設けられ、内部電極層１６と直接、接続されるめっき層を有する。この場合、前処理として積層体１２の上に触媒を設けるようにしてもよい。また、めっき層は、下層めっき層と、下層めっき層上に設けられた上層のめっき層とを含むことが好ましい。下層めっき層および上層めっき層は、例えば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金のめっきを含むことが好ましい。例えば、内部電極層としてＮｉを用いた場合、下層めっき層としては、Ｎｉと接合性のよいＣｕを用いることが好ましい。また、上層めっき層としては、はんだ濡れ性のよいＳｎやＡｕを用いることが好ましく、下層めっき層としては、はんだバリア性能を有するＮｉを用いることが好ましい。
上層めっき層は、必要に応じて形成されるものであり、外部電極２２は、下層めっき層で形成されたものであってもよい。上層めっき層は、めっき層の最外層として設けてもよく、上層めっき層の上に、他のめっき層を設けるようにしてもよい。各めっき層１層あたりの厚みは、１μｍ以上１０μｍ以下であることが好ましい。また、めっき層には、ガラスを含まないことが好ましい。さらに、めっき層の単位体積あたりの金属割合は、たとえば９９体積％以上であることが好ましい。また、めっき層は、厚み方向に沿って粒成長したものであり、柱状となっている。
積層体１２の第１の主面１２ａ側に配置される外部電極２２の端縁部の全体のみを覆うように、絶縁層４０が配置される。絶縁層４０は、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ上に位置する第１の外部電極２２ａの端縁部を覆うように連続して配置され、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ上に位置する第２の外部電極２２ｂの端縁部を覆うように連続して配置される。本実施の形態に係る積層セラミックコンデンサ１０は、絶縁層４０は、下地電極層２４の端縁部の全体のみを覆うように、絶縁層４０が配置される。
絶縁層４０は、第１の絶縁層４０ａおよび第２の絶縁層４０ｂを有する。
第１の絶縁層４０ａは、第１の主面１２ａ側に位置する第１の下地電極層２４ａの端縁部２４ａ１の全体のみを覆うように配置される。より具体的には、第１の絶縁層４０ａは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第１の下地電極層２４ａの表面にかけて連続して配置される。
第２の絶縁層４０ｂは、第１の主面１２ａに位置する第２の下地電極層２４ｂの端縁部２４ｂ１の全体のみを覆うように配置される。より具体的には、第２の絶縁層４０ｂは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第２の下地電極層２４ｂの表面にかけて連続して配置される。
第１の絶縁層４０ａは、第１の主面１２ａ側に位置する第１の下地電極層２４ａの端縁部２４ａ１の全体のみを覆うように配置される。より具体的には、第１の絶縁層４０ａは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第１の下地電極層２４ａの表面にかけて連続して配置される。
第２の絶縁層４０ｂは、第１の主面１２ａに位置する第２の下地電極層２４ｂの端縁部２４ｂ１の全体のみを覆うように配置される。より具体的には、第２の絶縁層４０ｂは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第２の下地電極層２４ｂの表面にかけて連続して配置される。
第１の絶縁層４０ａの表面の一部には、第１の主面１２ａ側に位置する第１のめっき層２６ａの一部が覆うように配置される。
第２の絶縁層４０ｂの表面の一部には、第１の主面１２ａ側に位置する第２のめっき層２６ｂの一部が覆うように配置される。
第２の絶縁層４０ｂの表面の一部には、第１の主面１２ａ側に位置する第２のめっき層２６ｂの一部が覆うように配置される。
積層体１２の第１の主面１２ａの表面から第１の絶縁層４０ａの第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２の絶縁層４０ｂの第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ１とし、積層体１２の第１の主面１２ａの表面から第１のめっき層２６ａ（第１の外部電極２２ａ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２のめっき層２６ｂ（第２の外部電極２２ｂ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ２としたとき、ｔ２＞ｔ１である。
これにより、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。
これにより、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。
また、第１の絶縁層４０ａの第１の端面１２ｅ側に位置する端縁は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂが対向する対向電極部２０ａよりも長さ方向ｚにおける第１の端面１２ｅ側の外側に位置することが好ましく、第２の絶縁層４０ｂの第２の端面１２ｆ側に位置する端縁は、第１の内部電極層１６ａおよび第２の内部電極層１６ｂが対向する対向電極部２０ａよりも長さ方向ｚにおける第２の端面１２ｆ側の外側に位置することが好ましい。これにより、第１の主面１２ａ上に位置する第１の外部電極２２ａの端縁部および第２の外部電極２２ｂの端縁部に集中する応力を両端端面１２ｅ、１２ｆ側に位置させることができるので、有効層部へのクラックの発生を抑制することができる。
絶縁層４０は、セラミックにより形成することができる。絶縁層４０が、セラミックにより形成される場合、Ａｌ2Ｏ3、ＰＺＴ、ＳｉＣ、ＳｉＯ2、またはＭｇＯなどから選ばれる少なくとも１種類が用いられる。絶縁層４０がセラミックにより形成されると、この積層セラミックコンデンサ１０の応力に対する機械的強度をより向上させることができる。また、絶縁層４０がセラミックにより形成される場合、セラミック層１４に含まれるセラミックの粒径と絶縁層４０に含まれるセラミックの粒径とを比較したとき、絶縁層４０に含まれるセラミックの粒径の方が小さいことが好ましい。
また、絶縁層４０が、樹脂により形成される場合、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、チタン酸バリウム、アルミナ、シリカ、イットリア、ジルコニアのいずれか１つ以上を含み得る。この場合、プリント基板のソルダーレジストとして用いられる金属酸化物を用いた熱硬化性エポキシ樹脂やシリコーン樹脂、フッ素系樹脂、フェノール系樹脂、メラミン樹脂、チタン酸バリウム、アルミナ、シリカなどが好適に用いられる。
なお、積層体１２と絶縁層４０とは、エネルギー分散型Ｘ線分光法（ＥＤＸ）を用いることで、その境界線を判別することができる。また、積層体１２のセラミック層１４と絶縁層４０との成分が同じ場合、集束イオンビーム走査電子顕微鏡（ＦＩＢ－ＳＥＭ）等を用いて観測することにより、判別することができる。
絶縁層４０の充填率は、以下に示すようにして算出される。すなわち、積層セラミックコンデンサ１０を幅方向ｙの中央部の積層体１２の長さ方向ｚおよび積層方向ｘを含む断面（以下、「ＬＴ断面」という）を露出させ、積層セラミックコンデンサ１０が研磨される。そして、そのＬＴ断面を集束イオンビーム走査電子顕微鏡（ＦＩＢ－ＳＥＭ）により空隙の量を測定することで求められる。より詳細には、所定の視野における画像に対して画像処理を行うことにより、空隙部とそれ以外の領域にわけ、その視野における画像全体に対する空隙部以外の領域の割合を算出することで、充填率が算出される。
絶縁層４０の厚みは、たとえば、５μｍ以下に形成されることが好ましい。５μｍ以下にすることで、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。この絶縁層４０の厚みは、幅方向ｙの中央部の断面の中心部の厚さとして測定される。
図１に示す積層セラミックコンデンサ１０は、第１の絶縁層４０ａが、第１の絶縁層４０ａは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第１の下地電極層２４ａの表面にかけて連続して配置され、第２の絶縁層４０ｂが、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第２の下地電極層２４ｂの表面にかけて連続して配置されているので、積層セラミックコンデンサ１０を実装基板に実装した場合に、積層セラミックコンデンサ１０の応力集中する部分が絶縁層４０ａ、４０ｂにより覆われていることから、この積層セラミックコンデンサ１０への応力に対する機械的強度を向上させることができる。
また、図１に示す積層セラミックコンデンサ１０は、積層体１２の第１の主面１２ａの表面から第１の絶縁層４０ａの第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２の絶縁層４０ｂの第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ１とし、積層体１２の第１の主面１２ａの表面から第１のめっき層２６ａ（第１の外部電極２２ａ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２のめっき層２６ｂ（第２の外部電極２２ｂ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ２としたとき、ｔ２＞ｔ１であるので、積層セラミックコンデンサ１０を実装基板へ実装する際に、外部電極２２が絶縁層４０ａ、４０ｂよりも先に実装基板に配置されるランド電極上面に配置される半田とが接するので、実装基板への安定した実装を実現しうることから、たとえば、ツームストン現象などの不具合を抑制することができる。
（第１の実施の形態の第１の変形例）
次に、この発明の第１の実施の形態の第１の変形例に係る積層セラミック電子部品の一例として、積層セラミックコンデンサについて説明する。なお、本実施の形態では、積層セラミック電子部品の一例として積層セラミックコンデンサ１０Ａについて説明するが、積層セラミックコンデンサに限定されない。
本発明の変形例である積層セラミックコンデンサ１０Ａは、絶縁層４０Ａの配置が、下地電極層２４を覆うと共に複数の層により形成されるめっき層２６の間に配置される点を除いて、積層セラミックコンデンサ１０の構成と同様のものである。従って、積層セラミックコンデンサ１０と同一の部分には、同一の符号を付してその説明は省略する。
次に、この発明の第１の実施の形態の第１の変形例に係る積層セラミック電子部品の一例として、積層セラミックコンデンサについて説明する。なお、本実施の形態では、積層セラミック電子部品の一例として積層セラミックコンデンサ１０Ａについて説明するが、積層セラミックコンデンサに限定されない。
本発明の変形例である積層セラミックコンデンサ１０Ａは、絶縁層４０Ａの配置が、下地電極層２４を覆うと共に複数の層により形成されるめっき層２６の間に配置される点を除いて、積層セラミックコンデンサ１０の構成と同様のものである。従って、積層セラミックコンデンサ１０と同一の部分には、同一の符号を付してその説明は省略する。
図６は、この発明の第１の実施の形態の第１の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサであって、図３に対応した断面図である。図７は、図６に示す積層セラミックコンデンサの断面図における外部電極の拡大断面図である。
第１の外部電極２２ａおよび第２の外部電極２２ｂは、図６に示すように、積層体１２側から順に下地電極層２６と、めっき層２６とを有する。
下地電極層２４は、第１の下地電極層２４ａおよび第２の下地電極層２４ｂを有する。
第１の下地電極層２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
第２の下地電極層２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
めっき層２６は、第１のめっき層２６ａおよび第２のめっき層２６ｂを有する。
第１のめっき層２６ａは、第１の下地電極層２４ａを覆うように配置される。具体的には、第１のめっき層２６ａは、第１の下地電極層２４ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２４ａの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第１のめっき層２６ａは、後述される第１の主面１２ａ側に配置される第１の絶縁層４０Ａａの表面の一部も覆うように配置される。
第２のめっき層２６ｂは、第２の下地電極層２４ｂを覆うように配置される。具体的には、第２のめっき層２６ｂは、第２の下地電極層２４ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２４ｂの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄにも至るように設けられていることが好ましい。なお、第２のめっき層２６ｂは、後述される第１の主面１２ａ側に配置される第２の絶縁層４０Ａｂの表面の一部も覆うように配置される。
めっき層２６は、複数層によって形成される。この場合、めっき層２６は、下地電極層２４上に形成されるＮｉめっきによる下層めっき層２８と、下層めっき層２８上に形成されるＳｎめっきによる上層めっき層３０の２層構造であることが好ましい。
すなわち、第１のめっき層２６ａは、第１の下層めっき層２８ａと、下層めっき層２８ａの表面に位置する第１の上層めっき層３０ａとを有する。
また、第２のめっき層２６ｂは、第２の下層めっき層２８ｂと、第２の下層めっき層２８ｂの表面に位置する第２の上層めっき層３０ｂとを有する。
すなわち、第１のめっき層２６ａは、第１の下層めっき層２８ａと、下層めっき層２８ａの表面に位置する第１の上層めっき層３０ａとを有する。
また、第２のめっき層２６ｂは、第２の下層めっき層２８ｂと、第２の下層めっき層２８ｂの表面に位置する第２の上層めっき層３０ｂとを有する。
積層体１２の第１の主面１２ａ側に配置される下地電極層２４を覆うように配置される下層めっき層２８の端縁部の全体のみを覆うように、絶縁層４０Ａが配置される。
絶縁層４０Ａは、第１の絶縁層４０Ａａおよび第２の絶縁層４０Ａｂを有する。
第１の絶縁層４０Ａａは、第１の主面１２ａ側に位置する第１の下層めっき層２８ａの端縁部２８ａ１の全体のみを覆うように配置される。より具体的には、第１の絶縁層４０Ａａは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第１の下層めっき層２８ａの表面にかけて連続して配置される。
第２の絶縁層４０Ａｂは、第１の主面１２ａに位置する第２の下層めっき層２８ｂの端縁部２８ｂ１の全体のみを覆うように配置される。より具体的には、第２の絶縁層４０Ａｂは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第２の下層めっき層２８ｂの表面にかけて連続して配置される。
第１の絶縁層４０Ａａは、第１の主面１２ａ側に位置する第１の下層めっき層２８ａの端縁部２８ａ１の全体のみを覆うように配置される。より具体的には、第１の絶縁層４０Ａａは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第１の下層めっき層２８ａの表面にかけて連続して配置される。
第２の絶縁層４０Ａｂは、第１の主面１２ａに位置する第２の下層めっき層２８ｂの端縁部２８ｂ１の全体のみを覆うように配置される。より具体的には、第２の絶縁層４０Ａｂは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第２の下層めっき層２８ｂの表面にかけて連続して配置される。
第１の絶縁層４０Ａａの表面の一部には、第１の主面１２ａ側に位置する第１のめっき層２６ａの一部が覆うように配置される。より具体的には、第１の絶縁層４０Ａａの表面の一部には、第１の主面１２ａ側に位置する第１の上層めっき層３０ａの一部が覆うように配置される。
第２の絶縁層４０Ａｂの表面の一部には、第１の主面１２ａ側に位置する第２のめっき層２６ｂの一部が覆うように配置される。より具体的には、第２の絶縁層４０Ａｂの表面の一部には、第１の主面１２ａ側に位置する第２の上層めっき層３０ｂの一部が覆うように配置される。
第２の絶縁層４０Ａｂの表面の一部には、第１の主面１２ａ側に位置する第２のめっき層２６ｂの一部が覆うように配置される。より具体的には、第２の絶縁層４０Ａｂの表面の一部には、第１の主面１２ａ側に位置する第２の上層めっき層３０ｂの一部が覆うように配置される。
積層体１２の第１の主面１２ａの表面から第１の絶縁層４０Ａａの第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２の絶縁層４０Ａｂの第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ１とし、積層体１２の第１の主面１２ａの表面から第１のめっき層２６ａ（第１の外部電極２２ａ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２のめっき層２６ｂ（第２の外部電極２２ｂ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ２としたとき、ｔ２＞ｔ１である。
これにより、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。
これにより、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。
図６および図７に示す第１の実施の形態の第１の変形例に係る積層セラミックコンデンサ１０Ａでは、第１の実施の形態に係る積層セラミックコンデンサ１０と同一の効果を奏する。
（第１の実施の形態の第２の変形例）
この発明の第１の実施の形態の第２の変形例に係る積層セラミック電子部品の一例として、積層セラミックコンデンサについて説明する。なお、本実施の形態では、積層セラミック電子部品の一例として積層セラミックコンデンサ１０Ｂについて説明するが、積層セラミックコンデンサに限定されない。
第１の実施の形態の第２の変形例に係る積層セラミックコンデンサ１０Ｂは、積層体１２の第１の主面１２ａ側に位置するめっき層２６が、絶縁層４０Ｂを覆っていない点を除き、図１に示した第１の実施の形態の積層セラミックコンデンサ１０の構造と同様のものである。従って、積層セラミックコンデンサ１０と同一の部分には同一の符号を付してその説明は省略する。
この発明の第１の実施の形態の第２の変形例に係る積層セラミック電子部品の一例として、積層セラミックコンデンサについて説明する。なお、本実施の形態では、積層セラミック電子部品の一例として積層セラミックコンデンサ１０Ｂについて説明するが、積層セラミックコンデンサに限定されない。
第１の実施の形態の第２の変形例に係る積層セラミックコンデンサ１０Ｂは、積層体１２の第１の主面１２ａ側に位置するめっき層２６が、絶縁層４０Ｂを覆っていない点を除き、図１に示した第１の実施の形態の積層セラミックコンデンサ１０の構造と同様のものである。従って、積層セラミックコンデンサ１０と同一の部分には同一の符号を付してその説明は省略する。
図８は、この発明の第１の実施の形態の第２の変形例に係る積層セラミック電子部品の一例である積層セラミックコンデンサであって、図３に対応した断面図である。図９は、図８に示す積層セラミックコンデンサの断面図における外部電極の拡大断面図である。
第１の外部電極２２ａおよび第２の外部電極２２ｂは、図３に示すように、積層体１２側から順に下地電極層２６と、めっき層２６とを有する。
下地電極層２４は、第１の下地電極層２４ａおよび第２の下地電極層２４ｂを有する。
第１の下地電極層２４ａは、積層体１２の第１の端面１２ｅの表面に配置され、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
第２の下地電極層２４ｂは、積層体１２の第２の端面１２ｆの表面に配置され、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの一部分を覆うように形成される。
めっき層２６は、第１のめっき層２６ａおよび第２のめっき層２６ｂを有する。
第１のめっき層２６ａは、第１の下地電極層２４ａの一部を覆うように配置される。具体的には、第１のめっき層２６ａは、第１の下地電極層２４ａの表面の第１の端面１２ｅに配置され、第１の下地電極層２４ａの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの表面の一部にも至るように設けられていることが好ましい。なお、第１のめっき層２６ａは、後述される第１の主面１２ａ側に配置される第１の絶縁層４０Ｂａの表面を覆わないように配置される。
第２のめっき層２６ｂは、第２の下地電極層２４ｂの一部を覆うように配置される。具体的には、第２のめっき層２６ｂは、第２の下地電極層２４ｂの表面の第２の端面１２ｆに配置され、第２の下地電極層２４ｂの表面の第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄのそれぞれの表面の一部にも至るように設けられていることが好ましい。なお、第２のめっき層２６ｂは、後述される第１の主面１２ａ側に配置される第２の絶縁層４０Ｂｂの表面を覆わないように配置される。
積層体１２の第１の主面１２ａ側に配置される下地電極層２４の端縁部の全体のみを覆うように、絶縁層４０Ｂが配置される。
絶縁層４０Ｂは、第１の絶縁層４０Ｂａおよび第２の絶縁層４０Ｂｂを有する。
第１の絶縁層４０Ｂａは、第１の主面１２ａ側に位置する第１の下地電極層２４ａの端縁部２４ａ１の全体のみを覆うように配置される。より具体的には、第１の絶縁層４０Ｂａは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第１の下地電極層２４ａの表面にかけて連続して配置される。
第２の絶縁層４０Ｂｂは、第１の主面１２ａに位置する第２の下地電極層２４ｂの端縁部２４ｂ１の全体のみを覆うように配置される。より具体的には、第２の絶縁層４０Ｂｂは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第２の下地電極層２４ｂの表面にかけて連続して配置される。
第１の絶縁層４０Ｂａは、第１の主面１２ａ側に位置する第１の下地電極層２４ａの端縁部２４ａ１の全体のみを覆うように配置される。より具体的には、第１の絶縁層４０Ｂａは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第１の下地電極層２４ａの表面にかけて連続して配置される。
第２の絶縁層４０Ｂｂは、第１の主面１２ａに位置する第２の下地電極層２４ｂの端縁部２４ｂ１の全体のみを覆うように配置される。より具体的には、第２の絶縁層４０Ｂｂは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第２の下地電極層２４ｂの表面にかけて連続して配置される。
第１の絶縁層４０Ｂａの表面には、第１の主面１２ａ側に位置する第１のめっき層２６ａは覆われない。
第２の絶縁層４０Ｂｂの表面には、第１の主面１２ａ側に位置する第２のめっき層２６ｂは覆われない。
第２の絶縁層４０Ｂｂの表面には、第１の主面１２ａ側に位置する第２のめっき層２６ｂは覆われない。
積層体１２の第１の主面１２ａの表面から第１の絶縁層４０Ｂａの第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２の絶縁層４０Ｂｂの第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ１とし、積層体１２の第１の主面１２ａの表面から第１のめっき層２６ａ（第１の外部電極２２ａ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２のめっき層２６ｂ（第２の外部電極２２ｂ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ２としたとき、ｔ２＞ｔ１である。
これにより、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。
これにより、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。
図８および図９に示す第１の実施の形態の第２の変形例に係る積層セラミックコンデンサ１０Ｂでは、第１の実施の形態に係る積層セラミックコンデンサ１０と同一の効果を奏する。
（第２の実施の形態）
この発明の第２の実施の形態に係る積層セラミック電子部品の一例として、積層セラミックコンデンサについて説明する。なお、本実施の形態では、積層セラミック電子部品の一例として積層セラミックコンデンサ１０Ｃについて説明するが、積層セラミックコンデンサに限定されない。
第２の実施の形態に係る積層セラミックコンデンサ１０Ｃは、絶縁層４０Ｃが、積層セラミックコンデンサ１０Ｃの第１の主面１２ｂ側の全体を覆っており、外部電極２２がその最外部に最外電極５０をさらに含む点を除いて、積層セラミックコンデンサ１０の構成と同様のものである。従って、積層セラミックコンデンサ１０と同一の部分には、同一の符号を付してその説明は省略する。
この発明の第２の実施の形態に係る積層セラミック電子部品の一例として、積層セラミックコンデンサについて説明する。なお、本実施の形態では、積層セラミック電子部品の一例として積層セラミックコンデンサ１０Ｃについて説明するが、積層セラミックコンデンサに限定されない。
第２の実施の形態に係る積層セラミックコンデンサ１０Ｃは、絶縁層４０Ｃが、積層セラミックコンデンサ１０Ｃの第１の主面１２ｂ側の全体を覆っており、外部電極２２がその最外部に最外電極５０をさらに含む点を除いて、積層セラミックコンデンサ１０の構成と同様のものである。従って、積層セラミックコンデンサ１０と同一の部分には、同一の符号を付してその説明は省略する。
図１０は、この発明の第２の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す外観斜視図である。図１１は、この発明の第２の実施の形態に係る積層セラミック電子部品の一例である積層セラミックコンデンサを示す他の外観斜視図である。図１２は、図１０の線ＸＩＩ－ＸＩＩにおける断面図である。図１３は、図１２に示す積層セラミックコンデンサの断面図における外部電極の拡大断面図である。図１４は、図１０の線ＸＩＶ－ＸＩＶにおける断面図である。
積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側には、外部電極２２が形成される。外部電極２２は、第１の外部電極２２ａおよび第２の外部電極２２ｂを有する。
積層体１２の第１の端面１２ｅ側には、第１の外部電極２２ａが形成される。第１の外部電極２２ａは、積層体１２の第１の端面１２ｅを覆い、第１の端面１２ｅから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第１の外部電極２２ａは、第１の内部電極層１６ａの第１の引出電極部１８ａと電気的に接続される。
積層体１２の第２の端面１２ｆ側には、第２の外部電極２２ｂが形成される。第２の外部電極２２ｂは、積層体１２の第２の端面１２ｆを覆い、第２の端面１２ｆから延伸して第１の主面１２ａ、第２の主面１２ｂ、第１の側面１２ｃおよび第２の側面１２ｄの一部分を覆うように形成される。この場合、第２の外部電極２２ｂは、第２の内部電極層１６ｂの第２の引出電極部１８ｂと電気的に接続される。
第１の外部電極２２ａおよび第２の外部電極２２ｂは、図１２に示すように、積層体１２側から順に下地電極層２６と、めっき層２６とを有する。なお、積層セラミックコンデンサ１０Ｃにおける第１の外部電極２２ａおよび第２の外部電極２２ｂにおいては、必ずしもめっき層２６を有していなくてもよい。
さらに、外部電極２２は、最外電極５０を含む。
最外電極５０は、積層体１２の第１の端面１２ｅ側および第２の端面１２ｆ側に設けられる外部電極２２のそれぞれの最外部に配置される。最外電極５０は、第１の最外電極５０ａおよび第２の最外電極５０ｂを有する。
積層体１２の第１の端面１２ｅ側には、第１の最外電極５０ａが配置される。第１の最外電極５０ａは、積層体１２の第１の端面１２ｅを覆うように配置される。第１の最外電極５０ａは、矩形板状に形成される。そして、第１の最外電極５０ａの下端は、積層体１２ａの第１の端面１２ｅの下端から下方に離れるように延びて設けられる。
積層体１２の第２の端面１２ｆ側には、第２の最外電極５０ｂが配置される。第２の最外電極５０ｂは、積層体１２の第２の端面１２ｆを覆うように配置される。第２の最外電極５０ｂは、矩形板状に形成される。そして、第２の最外電極５０ｂの下端は、積層体１２ａの第２の端面１２ｆの下端から下方に離れるように延びて設けられる。
最外電極５０は、ＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む金属間化合物を主成分としている。金属間化合物は、特に、ＳｎとＣｕ－Ｎｉ合金との反応により生成された金属間化合物であることが好ましい。このような金属間化合物は、これを生成するにあたり、反応速度が速く、形状の変化が少ない利点を有する。なお、金属間化合物を構成する高融点金属として、Ａｇをさらに含んでいてもよい。
最外電極５０は、前述した金属間化合物とは別に単体のＳｎ金属を含むことが好ましい。最外電極５０のＳｎ金属は、積層セラミックコンデンサ１０Ｃを実装基板等に実装するとき、良好なはんだ付け性を実現する機能を有する。最外電極５０に単体のＳｎ金属を含む状態を得るためには、たとえば、金属間化合物を生成するための金属材料中に過剰なＳｎを含有させておけばよい。過剰なＳｎの一部は、金属間化合物の生成に供されず、単体のＳｎ金属として、最外電極５０中に残留する。
最外電極５０は、スクリーン印刷法、ディスペンス法または浸漬法により形成することができる。
積層体１２の第１の主面１２ａ側に露出する第１のめっき層２６ａおよび第２のめっき層２６ｂを含む、第１の主面１２ａ全面に、絶縁層４０Ｃが形成されている。
すなわち、この積層セラミックコンデンサ１０Ｃは、第１のめっき層２６ａの表面の内、積層体１２の第１の主面１２ａ側の表面と、第１のめっき層２６ａおよび第２のめっき層２６ｂ間に位置する第１の主面１２ａのセラミック層１４の表面と、第２のめっき層２６ｂの表面の内、積層体１２の第１の主面１２ａ側の表面とに亘って、絶縁層４０Ｃが形成されている。
また、絶縁層４０Ｃは、図１３に示すように、第１の主面１２ａ側に位置する第１の上層めっき層３０ａの端縁部３０ａ１の全体を覆うように配置され、また、第１の主面１２ａに位置する第２の上層めっき層３０ｂの端縁部３０ｂ１の全体を覆うように配置される。
そして、積層セラミックコンデンサ１０の長さ方向ｚにおける絶縁層４０Ｃの両端部４２ａ、４２ｂは、少なくとも幅方向ｙの中央部の断面において、幅方向ｙから見たときに、積層体１２の両端面１２ｅ、１２ｆよりも外側（すなわち、積層体１２の両端面１２ｅ、１２ｆから積層体１２の長さ方向ｚに沿ってそれぞれ離れる方向）に位置している。
このように、積層体１２の第１の主面１２ａ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第１の主面１２ａ全面に絶縁層４０Ｃが形成されることで、第１の外部電極２２ａおよび第２の外部電極２２ｂの間におけるイオンマイグレーションによるショートを抑制することができる。
また、第１の最外電極５０ａの下端は、積層体１２ａの第１の端面１２ｅの下端からさらに下方に離れるように延びて形成されるので、絶縁層４０Ｃの端部４２ａと第１の最外電極５０ａとの接触箇所が限定され、第２の最外電極５０ｂの下端は、積層体１２ａの第２の端面１２ｆの下端から下方に離れるように延びて形成されるので、絶縁層４０Ｃの端部４２ｂと第２の最外電極５０ｂとの接触箇所が限定される。
このように、積層体１２の第１の主面１２ａ側に露出する第１の外部電極２２ａおよび第２の外部電極２２ｂを含む、第１の主面１２ａ全面に絶縁層４０Ｃが形成されることで、第１の外部電極２２ａおよび第２の外部電極２２ｂの間におけるイオンマイグレーションによるショートを抑制することができる。
また、第１の最外電極５０ａの下端は、積層体１２ａの第１の端面１２ｅの下端からさらに下方に離れるように延びて形成されるので、絶縁層４０Ｃの端部４２ａと第１の最外電極５０ａとの接触箇所が限定され、第２の最外電極５０ｂの下端は、積層体１２ａの第２の端面１２ｆの下端から下方に離れるように延びて形成されるので、絶縁層４０Ｃの端部４２ｂと第２の最外電極５０ｂとの接触箇所が限定される。
絶縁層４０Ｃは、セラミックにより形成することができる。絶縁層４０Ｃが、セラミックにより形成される場合、Ａｌ2Ｏ3、ＰＺＴ、ＳｉＣ、ＳｉＯ2、またはＭｇＯなどから選ばれる少なくとも１種類が用いられる。絶縁層４０Ｃがセラミックにより形成されると、この積層セラミックコンデンサ１０Ｃの応力に対する機械的強度をより向上させることができる。また、絶縁層４０Ｃがセラミックにより形成される場合、セラミック層１４に含まれるセラミックの粒径と絶縁層４０Ｃに含まれるセラミックの粒径とを比較したとき、絶縁層４０Ｃに含まれるセラミックの粒径の方が小さいことが好ましい。
また、絶縁層４０Ｃが、樹脂により形成される場合、エポキシ樹脂、シリコーン樹脂、フッ素樹脂、フェノール樹脂、ユリア樹脂、メラミン樹脂、不飽和ポリエステル樹脂、チタン酸バリウム、アルミナ、シリカ、イットリア、ジルコニアのいずれか１つ以上を含み得る。この場合、プリント基板のソルダーレジストとして用いられる金属酸化物を用いた熱硬化性エポキシ樹脂やシリコーン樹脂、フッ素系樹脂、フェノール系樹脂、メラミン樹脂、チタン酸バリウム、アルミナ、シリカなどが好適に用いられる。
絶縁層４０Ｃは、第１のめっき層２６ａ、第２のめっき層２６ｂおよび第１の主面１２ａに直接付与され得る。絶縁層４０Ｃの厚みは、たとえば、５μｍ以下に形成されることが好ましい。５μｍ以下にすることで、積層セラミックコンデンサ１０Ｃを実装基板に対して安定して実装することができる。この絶縁層４０Ｃの厚みは、幅方向ｙの中央部の断面の中心であって、ＳＥＭで１００００倍に拡大して、両外部電極２２ａ，２２ｂの長さ方向ｚの中央部と積層体１２の中央部の３点の平均値を厚さとして測定される。
積層体１２の第１の主面１２ａの表面から絶縁層４０Ｃの第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ１とし、積層体１２の第１の主面１２ａの表面から第１の最外電極５０ａ（第１の外部電極２２ａ）の第１の主面１２ａ側における下端の表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２の最外電極５０ｂ（第２の外部電極２２ｂ）の第１の主面１２ａ側における下端の表面までの積層方向ｘの寸法をｔ２としたとき、ｔ２＞ｔ１である。
これにより、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。
これにより、積層セラミックコンデンサ１０を実装基板に対して安定して実装することができる。
図１０に示す第２の実施の形態に係る積層セラミックコンデンサ１０Ｃでは、第１の実施の形態に係る積層セラミックコンデンサ１０と同一の効果を奏するとともに以下の効果を奏する。
すなわち、図１０に示す積層セラミックコンデンサ１０Ｃによれば、第１の外部電極２２ａの表面の内、積層体１２の第１の主面１２ａ側の表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第１の主面１２ａのセラミック層１４の表面と、第２の外部電極２２ｂの表面の内、積層体１２の第１の主面１２ａ側の表面とに亘って形成されていることから、積層セラミックコンデンサ１０Ｃを実装基板に実装する際に、絶縁層４０Ｃにより半田のフィレットの高さが抑制され、積層セラミックコンデンサ１０の振動が低減するので、鳴きを低減させることができるとともに、実装基板に対するたわみに起因する積層セラミックコンデンサ１０への応力に対する機械的ストレスを緩和させることができる。
すなわち、図１０に示す積層セラミックコンデンサ１０Ｃによれば、第１の外部電極２２ａの表面の内、積層体１２の第１の主面１２ａ側の表面と、第１の外部電極２２ａおよび第２の外部電極２２ｂ間に位置する第１の主面１２ａのセラミック層１４の表面と、第２の外部電極２２ｂの表面の内、積層体１２の第１の主面１２ａ側の表面とに亘って形成されていることから、積層セラミックコンデンサ１０Ｃを実装基板に実装する際に、絶縁層４０Ｃにより半田のフィレットの高さが抑制され、積層セラミックコンデンサ１０の振動が低減するので、鳴きを低減させることができるとともに、実装基板に対するたわみに起因する積層セラミックコンデンサ１０への応力に対する機械的ストレスを緩和させることができる。
また、図１０に示す積層セラミックコンデンサ１０によれば、最外電極５０が、積層体１２に対する両端面１２ｅ、１２ｆに対して最も外側に配置されており、絶縁層４０Ｃと最外電極５０との接触箇所が限定されることで、積層セラミックコンデンサ１０Ｃの振動が絶縁されることから、鳴きを低減させることができる。
また、積層セラミックコンデンサ１０Ｃにおいて、最外電極５０をスクリーン印刷法、ディスペンス法または浸漬法により形成することができるので、高い生産性と生産に対する低コストを実現することができる。また、第１の外部電極２２ａおよび第２の外部電極２２ｂにおいて、めっき層２６を形成しない場合、めっき形成のプロセスを省略することができるので、更なる高い生産性と生産に対する低コストを実現することができる。
２．積層セラミック電子部品の製造方法
次に、この積層セラミック電子部品の一例である積層セラミックコンデンサの製造方法の一例について、説明する。
次に、この積層セラミック電子部品の一例である積層セラミックコンデンサの製造方法の一例について、説明する。
（１）最初に、誘電体シートおよび内部電極用の導電性ペーストが準備される。誘電体シートや内部電極用の導電性ペーストには、バインダおよび溶剤が含まれるが、公知の有機バインダや有機溶剤を用いることができる。
（２）次に、誘電体シート上に、たとえば、スクリーン印刷やグラビア印刷などにより、所定のパターンで内部電極用の導電性ペーストが印刷され、それにより内部電極パターンが形成される。
（３）さらに、内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に内部電極が形成された誘電体シートが順次積層され、その上に外層用の誘電体シートが所定枚数積層されて、積層シートが作製される。
（２）次に、誘電体シート上に、たとえば、スクリーン印刷やグラビア印刷などにより、所定のパターンで内部電極用の導電性ペーストが印刷され、それにより内部電極パターンが形成される。
（３）さらに、内部電極パターンが形成されていない外層用の誘電体シートが所定枚数積層され、その上に内部電極が形成された誘電体シートが順次積層され、その上に外層用の誘電体シートが所定枚数積層されて、積層シートが作製される。
（４）得られた積層シートを静水圧プレスなどの手段により積層方向にプレスすることによって、積層ブロックが作製される。
（５）次に、積層ブロックが所定のサイズにカットされ、積層チップが切り出される。このとき、バレル研磨などにより、積層チップの角部および稜線部に丸みがつけられてもよい。
（６）さらに、積層チップを焼成することにより、積層体１２が作製される。このときの焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
（５）次に、積層ブロックが所定のサイズにカットされ、積層チップが切り出される。このとき、バレル研磨などにより、積層チップの角部および稜線部に丸みがつけられてもよい。
（６）さらに、積層チップを焼成することにより、積層体１２が作製される。このときの焼成温度は、誘電体や内部電極の材料にもよるが、９００℃以上１３００℃以下であることが好ましい。
（７）得られた積層体１２の両端面に外部電極用の導電性ペーストが塗布され、焼き付けられることによって、外部電極の焼付け層が形成される。このときの焼付け温度は、７００℃以上９００℃以下であることが好ましい。
焼き付け層を設けずに、積層体の表面に直接めっき電極を形成してもよい。この場合、上記（７）の工程に替えて、以下の（７）工程を実施する。上記（１）ないし（６）の工程、
（７）すなわち、得られた積層体１２の両端面にめっき処理を施し、内部電極の露出部の上に、下地めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。
なお、表面導体を形成する場合は、あらかじめ最外層のセラミックグリーンシート上に表面導体パターンを印刷して、セラミック素体と同時焼成してもよく、また、焼成後のセラミック素体の主面上に表面導体を印刷してから焼き付けてもよい。
（７）すなわち、得られた積層体１２の両端面にめっき処理を施し、内部電極の露出部の上に、下地めっき膜を形成する。めっき処理を行うにあたっては、電解めっき、無電解めっきのどちらを採用してもよいが、無電解めっきはめっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、通常は、電解めっきを採用することが好ましい。めっき工法としては、バレルめっきを用いることが好ましい。
なお、表面導体を形成する場合は、あらかじめ最外層のセラミックグリーンシート上に表面導体パターンを印刷して、セラミック素体と同時焼成してもよく、また、焼成後のセラミック素体の主面上に表面導体を印刷してから焼き付けてもよい。
（８）次に、この積層セラミックコンデンサ本体に対して、絶縁層４０を付与する絶縁層付与工程が実施される。
絶縁層４０がセラミックにより形成される場合は、たとえば、エアロゾルデポジション法（ＡＤ法）により形成される。すなわち、絶縁層４０は、エアロゾル発生器の内部でキャリアガスと絶縁膜の原料とが混合され、エアロゾルとしてエアロゾル発生器から配管に送り出され、その先端に設けられたノズルに向けて案内される。このノズルからは、エアロゾルが積層セラミックコンデンサ本体の第１の主面側に向けて溶射される。その結果、絶縁層４０の原料の微粒子が積層セラミックコンデンサ本体の第１の主面側に衝突して粉砕されて、絶縁層４０が形成される。なお、絶縁層４０の形成方法としては、ＡＤ法以外に、コールドスプレー法などの溶射法や、ＣＶＤ（化学気相蒸着）などを用いてもよい。
また、絶縁層が樹脂により形成される場合は、その形成する手段として、噴霧装置を用いるか、あるいは浸漬装置等を用いることにより形成することができる。あるいは、絶縁層を貼り付けにより形成してもよいし、絶縁層は、スクリーン印刷法により形成してもよい。
それから、上記絶縁材料の物性に応じて、熱硬化もしくは乾燥させることによって、絶縁層４０が積層セラミックコンデンサに固着される。
（９）さらに、必要に応じて、外部電極用の導電性ペーストの焼付け層の表面に、めっきが施される。
それから、上記絶縁材料の物性に応じて、熱硬化もしくは乾燥させることによって、絶縁層４０が積層セラミックコンデンサに固着される。
（９）さらに、必要に応じて、外部電極用の導電性ペーストの焼付け層の表面に、めっきが施される。
（１０）それから、必要に応じて、外部電極用のめっき電極の表面にめっき層を形成する。
以上のようにして、積層セラミックコンデンサ１０が製造される。
３．積層セラミック電子部品の実装構造体
次に、上記した積層セラミック電子部品の一例である積層セラミックコンデンサの実装構造１００について、特に、たとえば図１５および図１６を参照しながら、詳細に説明する。図１５は、この発明の第１の実施の形態に係る積層セラミック電子部品の一例としての積層セラミックコンデンサの実装構造体の一例を示す要部斜視図である。図１６は、図１５に示す積層セラミックコンデンサの実装構造体の線ＸＶＩ－ＸＶＩにおける断面図である。
次に、上記した積層セラミック電子部品の一例である積層セラミックコンデンサの実装構造１００について、特に、たとえば図１５および図１６を参照しながら、詳細に説明する。図１５は、この発明の第１の実施の形態に係る積層セラミック電子部品の一例としての積層セラミックコンデンサの実装構造体の一例を示す要部斜視図である。図１６は、図１５に示す積層セラミックコンデンサの実装構造体の線ＸＶＩ－ＸＶＩにおける断面図である。
この積層セラミックコンデンサの実装構造体１００は、たとえば図１５および図１６に示すように、積層セラミックコンデンサ１０と実装基板１０２とを含む。実装基板１０２は、基板本体１０４を含む。基板本体１０４は、たとえばガラスエポキシなどの樹脂、あるいはガラスセラミックなどのセラミックで形成されている。基板本体１０４は、たとえば積層された複数の絶縁体層で形成され得る。基板本体１０４の一方主面には、実装面１０６を有する。実装面１０６には、たとえば平面視矩形形状のランド電極１０８が配設されている。積層セラミックコンデンサ１０は、たとえば半田１１０を介して、当該積層セラミックコンデンサ１０の第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、接続固定されることによって実装される。この場合、積層体１２の第１の主面１２ａ側に位置する第１の外部電極２２ａおよび第２の外部電極２２ｂと、ランド電極１０８とが、実装される。
図１５に示す積層セラミックコンデンサの実装構造体１００では、第１の絶縁層４０ａが、第１の絶縁層４０ａは、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第１の下地電極層２４ａの表面にかけて連続して配置され、第２の絶縁層４０ｂが、積層体１２の第１の主面１２ａのセラミック層１４の表面から第１の主面１２ａ側に位置する第２の下地電極層２４ｂの表面にかけて連続して配置されているので、積層セラミックコンデンサ１０を実装基板に実装した場合に、積層セラミックコンデンサ１０の応力集中する部分が絶縁層４０ａ、４０ｂにより覆われていることから、半田１１０が絶縁層４０ａ、４０ｂに濡れ上がらず、この積層セラミックコンデンサ１０への応力に対する機械的強度を向上させることができる。
また、図１５に示す積層セラミックコンデンサの実装構造体１００では、積層体１２の第１の主面１２ａの表面から第１の絶縁層４０ａの第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２の絶縁層４０ｂの第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ１とし、積層体１２の第１の主面１２ａの表面から第１のめっき層２６ａ（第１の外部電極２２ａ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法、および積層体１２の第１の主面１２ａの表面から第２のめっき層２６ｂ（第２の外部電極２２ｂ）の第１の主面１２ａ側における表面までの積層方向ｘの寸法をｔ２としたとき、ｔ２＞ｔ１であるので、積層セラミックコンデンサ１０を実装基板１０２へ実装する際に、外部電極２２が絶縁層４０ａ、４０ｂよりも先に実装基板１０２に配置されるランド電極１０８上面に配置される半田１１０とが接するので、実装基板１０２への安定した実装を実現しうることから、たとえば、ツームストン現象などの不具合を抑制することができる。
なお、以上のように、本発明の実施の形態は、前記記載で開示されているが、本発明は、これに限定されるものではない。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
すなわち、本発明の技術的思想及び目的の範囲から逸脱することなく、以上説明した実施の形態に対し、機序、形状、材質、数量、位置又は配置等に関して、様々の変更を加えることができるものであり、それらは、本発明に含まれるものである。
１０、１０Ａ、１０Ｂ、１０Ｃ 積層セラミックコンデンサ
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ セラミック層
１５ａ 有効層部
１５ｂ 第１の外層部
１５ｃ 第２の外層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ 第１の引出電極部
１８ｂ 第２の引出電極部
２０ａ 対向電極部
２０ｂ Ｗギャップ
２０ｃ Ｌギャップ
２２ 外部電極
２２ａ 第１の外部電極
２２ｂ 第２の外部電極
２４ 下地電極層
２４ａ 第１の下地電極層
２４ｂ 第２の下地電極層
２６ めっき層
２６ａ 第１のめっき層
２６ｂ 第２のめっき層
２８ 下層めっき層
２８ａ 第１の下層めっき層
２８ｂ 第２の下層めっき層
３０ 上層めっき層
３０ａ 第１の上層めっき層
３０ｂ 第２の上層めっき層
４０、４０Ａ、４０Ｂ、４０Ｃ 絶縁層
４０ａ、４０Ａａ、４０Ｂａ 第１の絶縁層
４０ｂ、４０Ａｂ、４０Ｂｂ 第２の絶縁層
５０ 最外電極
５０ａ 第１の最外電極
５０ｂ 第２の最外電極
１００ 積層セラミックコンデンサの実装構造体
１０２ 実装基板
１０４ 基板本体
１０６ 実装面
１０８ ランド電極
１１０ 半田
１２ 積層体
１２ａ 第１の主面
１２ｂ 第２の主面
１２ｃ 第１の側面
１２ｄ 第２の側面
１２ｅ 第１の端面
１２ｆ 第２の端面
１４ セラミック層
１５ａ 有効層部
１５ｂ 第１の外層部
１５ｃ 第２の外層部
１６ 内部電極層
１６ａ 第１の内部電極層
１６ｂ 第２の内部電極層
１８ａ 第１の引出電極部
１８ｂ 第２の引出電極部
２０ａ 対向電極部
２０ｂ Ｗギャップ
２０ｃ Ｌギャップ
２２ 外部電極
２２ａ 第１の外部電極
２２ｂ 第２の外部電極
２４ 下地電極層
２４ａ 第１の下地電極層
２４ｂ 第２の下地電極層
２６ めっき層
２６ａ 第１のめっき層
２６ｂ 第２のめっき層
２８ 下層めっき層
２８ａ 第１の下層めっき層
２８ｂ 第２の下層めっき層
３０ 上層めっき層
３０ａ 第１の上層めっき層
３０ｂ 第２の上層めっき層
４０、４０Ａ、４０Ｂ、４０Ｃ 絶縁層
４０ａ、４０Ａａ、４０Ｂａ 第１の絶縁層
４０ｂ、４０Ａｂ、４０Ｂｂ 第２の絶縁層
５０ 最外電極
５０ａ 第１の最外電極
５０ｂ 第２の最外電極
１００ 積層セラミックコンデンサの実装構造体
１０２ 実装基板
１０４ 基板本体
１０６ 実装面
１０８ ランド電極
１１０ 半田
Claims (22)
- 積層された複数のセラミック層と複数の内部電極層とを有し、積層方向に相対する第１の主面および第２の主面と、前記積層方向に直交する幅方向に相対する第１の側面および第２の側面と、前記積層方向および前記幅方向に直交する長さ方向に相対する第１の端面および第２の端面と、を有する積層体と、
前記第１の端面を覆い、前記第１の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置される第１の外部電極と、
前記第２の端面を覆い、前記第２の端面から延伸して前記第１の主面、前記第２の主面、前記第１の側面および前記第２の側面を覆って配置される第２の外部電極と、
を有し、
前記積層された複数の内部電極層の全てが前記積層方向において互いに対向する部分である、対向電極部を含む、
積層セラミック電子部品であって、
前記積層体の前記第１の主面側の前記セラミック層から前記積層体の前記第１の主面上に位置する前記第１の外部電極の端縁部を覆うように連続して配置され、かつ前記積層体の前記第１の主面側の前記セラミック層から前記積層体の前記第１の主面上に位置する前記第２の外部電極の端縁部を覆うように連続して配置される絶縁層を有し、
前記積層体の前記第１の主面の表面から前記絶縁層の前記第１の主面側における表面までの積層方向の寸法をｔ１とし、前記積層体の前記第１の主面の表面から前記第１の外部電極の前記第１の主面側における表面までの積層方向の寸法、および前記積層体の前記第１の主面の表面から前記第２の外部電極の前記第１の主面側における表面までの積層方向の寸法をｔ２としたとき、ｔ２＞ｔ１であり、
前記第２の主面の前記第１の外部電極および前記第２の外部電極の端縁部、ならびに前記第１の側面および前記第２の側面のそれぞれ前記第１の外部電極および前記第２の外部電極の端縁部の少なくとも一方が、前記絶縁層によって覆われず、
前記絶縁層は、前記積層体の前記第１の主面側のみに設けられ、
前記第１の外部電極は、第１の下地電極層および前記第１の下地電極層の表面に配置される第１のめっき層を有し、そして前記第２の外部電極は、第２の下地電極層および前記第２の下地電極層の表面に配置される第２のめっき層を有し、
前記絶縁層は、前記第１の下地電極層および前記第２の下地電極層の端縁部を覆い、前記第１のめっき層および前記第２のめっき層は、前記絶縁層の端部を覆い、
前記絶縁層の端縁は、前記長さ方向の前記積層された複数の内部電極層の対向電極部の外端に到達する、積層セラミック電子部品。 - 前記絶縁層は、
前記積層体の前記第１の主面の前記セラミック層から前記積層体の前記第１の主面側に位置する前記第１の下地電極層の端縁部を覆うように連続して配置され、前記積層体の前記第１の主面の前記セラミック層から前記積層体の前記第１の主面側に位置する前記第２の下地電極層の端縁部を覆うように連続して配置される、請求項１に記載の積層セラミック電子部品。 - 前記第１のめっき層および前記第２のめっき層は、複数層に形成され、
前記絶縁層は、
前記積層体の前記第１の主面の前記セラミック層から複数層に形成された前記第１のめっき層のうちの１つのめっき層の端縁部を覆うように連続して配置され、前記積層体の前記第１の主面の前記セラミック層から複数層に形成された前記第２のめっき層のうちの１つのめっき層の端縁部を覆うように連続して配置され、
複数層に形成された前記第１のめっき層のうちの１つのめっき層は、前記積層体の前記第１の主面側に位置し、複数層に形成された前記第２のめっき層のうちの１つのめっき層は、前記積層体の前記第１の主面側に位置する、請求項１に記載の積層セラミック電子部品。 - 前記内部電極層は、第１の内部電極層と第２の内部電極層とを含み、前記第１の内部電極層は、前記第１の端面側に引き出され、前記第１の外部電極と電気的に接続され、前記第２の内部電極層は、前記第２の端面側に引き出され、前記第２の外部電極と電気的に接続され、
前記絶縁層は、前記対向電極部に対して長さ方向の外側に位置し、前記絶縁層の第１端面側および第２端面側に位置する端縁を含み、前記対向電極部は、前記第１の内部電極層および前記第２の内部電極層が互いに対向する部分である、請求項１に記載の積層セラミック電子部品。 - 前記絶縁層は、セラミックにより形成されることを特徴とする、請求項１に記載の積層セラミック電子部品。
- 前記セラミックは、Ａｌ2Ｏ3、ＰＺＴ、ＳｉＣ、ＳｉＯ2、またはＭｇＯを含むことを特徴とする、請求項５に記載の積層セラミック電子部品。
- 前記絶縁層は、樹脂により形成されることを特徴とする、請求項１に記載の積層セラミック電子部品。
- 前記絶縁層は、前記積層セラミック電子部品の前記第１の主面側の全体または実質的に全体を覆うように配置され、
前記第１の外部電極の前記第１の端面側において第１の最外電極を含み、
前記第２の外部電極の前記第２の端面側において第２の最外電極を含み、
前記第１の最外電極および前記第２の最外電極のそれぞれは、主成分として金属間化合物を含み、前記金属間化合物は、ＣｕおよびＮｉから選ばれる少なくとも１種の高融点金属と低融点金属としてのＳｎとを含む、請求項１に記載の積層セラミック電子部品。 - 前記金属間化合物は、ＳｎとＣｕ－Ｎｉ合金との反応により生成された金属間化合物である、請求項８に記載の積層セラミック電子部品。
- 前記積層体は、丸みがつけられた角部および丸みがつけられた稜線部を含む、請求項１に記載の積層セラミック電子部品。
- 前記複数のセラミック層のそれぞれは、主成分として、ＢａＴｉＯ3、ＣａＴｉＯ3、ＳｒＴｉＯ3、Ｐｂ、Ｆｅフェライトビーズ、またはＣａＺｒＯ3などの成分を含む、請求項１に記載の積層セラミック電子部品。
- 前記複数のセラミック層のそれぞれは、副成分として、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物をさらに含む、請求項１１に記載の積層セラミック電子部品。
- 前記複数のセラミック層のそれぞれは、０．３μｍ以上５．０μｍ以下の厚みである、請求項１に記載の積層セラミック電子部品。
- 前記積層方向の前記積層体の寸法は、１００μｍ以上４ｍｍ以下であり、前記長さ方向の前記積層体の寸法は、１００μｍ以上３ｍｍ以下であり、前記幅方向の前記積層体の寸法は、１００μｍ以上３μｍ以下である、請求項１に記載の積層セラミック電子部品。
- 前記複数の内部電極層のそれぞれの厚みは、０．１μｍ以上３．０μｍ以下である、請求項１に記載の積層セラミック電子部品。
- 前記複数の内部電極層のそれぞれは、Ｎｉ、ＣｕまたはＡｇのうちの少なくとも１つを含む、請求項１に記載の積層セラミック電子部品。
- 前記第１の外部電極および前記第２の外部電極は、最外層としてめっき層を含む、請求項１に記載の積層セラミック電子部品。
- 前記めっき層は、Ｃｕ、Ｎｉ、Ｓｎ、Ａｇ、Ｐｄ、Ａｇ－Ｐｄ合金、Ａｕうちの少なくとも１つを含む、請求項１７に記載の積層セラミック電子部品。
- 前記めっき層は、複数層を含む、請求項１７に記載の積層セラミック電子部品。
- 前記めっき層は、Ｎｉめっき層と、前記Ｎｉめっき層を覆うＳｎめっき層を含む、請求項１７に記載の積層セラミック電子部品。
- 前記絶縁層の厚みは、５μｍ以下である、請求項１に記載の積層セラミック電子部品。
- 前記絶縁層は、第１の絶縁層および第２の絶縁層を含み、
前記第１の絶縁層は、前記第１の外部電極の端縁を被覆し、前記第２の絶縁層は、前記第２の外部電極の端縁を被覆するように分離されている、請求項１に記載の積層セラミック電子部品。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2023015552A JP2023052903A (ja) | 2020-02-27 | 2023-02-03 | 積層セラミック電子部品 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2020031152A JP7234974B2 (ja) | 2020-02-27 | 2020-02-27 | 積層セラミック電子部品 |
| JP2023015552A JP2023052903A (ja) | 2020-02-27 | 2023-02-03 | 積層セラミック電子部品 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020031152A Division JP7234974B2 (ja) | 2020-02-27 | 2020-02-27 | 積層セラミック電子部品 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2023052903A true JP2023052903A (ja) | 2023-04-12 |
Family
ID=77464189
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020031152A Active JP7234974B2 (ja) | 2020-02-27 | 2020-02-27 | 積層セラミック電子部品 |
| JP2023015552A Pending JP2023052903A (ja) | 2020-02-27 | 2023-02-03 | 積層セラミック電子部品 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2020031152A Active JP7234974B2 (ja) | 2020-02-27 | 2020-02-27 | 積層セラミック電子部品 |
Country Status (2)
| Country | Link |
|---|---|
| US (2) | US11610737B2 (ja) |
| JP (2) | JP7234974B2 (ja) |
Families Citing this family (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP7234974B2 (ja) * | 2020-02-27 | 2023-03-08 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP7405014B2 (ja) * | 2020-06-22 | 2023-12-26 | Tdk株式会社 | 電子部品及び電子部品の製造方法 |
Family Cites Families (21)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH09180957A (ja) | 1995-12-22 | 1997-07-11 | Kyocera Corp | 積層型セラミックコンデンサ |
| JP3531543B2 (ja) | 1999-07-30 | 2004-05-31 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法及び積層セラミック電子部品 |
| JP2012222124A (ja) | 2011-04-08 | 2012-11-12 | Maruwa Co Ltd | 絶縁被膜付きコンデンサ及びその製造方法 |
| KR101525645B1 (ko) * | 2011-09-02 | 2015-06-03 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| KR102004761B1 (ko) * | 2012-09-26 | 2019-07-29 | 삼성전기주식회사 | 적층 세라믹 커패시터 및 그 제조방법 |
| KR101721630B1 (ko) * | 2013-01-29 | 2017-03-30 | 가부시키가이샤 무라타 세이사쿠쇼 | 세라믹 전자 부품 및 그 제조 방법 |
| JP5920304B2 (ja) * | 2013-09-25 | 2016-05-18 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| KR101983154B1 (ko) * | 2013-11-05 | 2019-05-28 | 삼성전기주식회사 | 적층 세라믹 커패시터 |
| JP2017220523A (ja) * | 2016-06-06 | 2017-12-14 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP2017220524A (ja) * | 2016-06-06 | 2017-12-14 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP6841611B2 (ja) * | 2016-07-25 | 2021-03-10 | 太陽誘電株式会社 | 積層セラミックコンデンサ |
| KR101883061B1 (ko) * | 2016-09-08 | 2018-07-27 | 삼성전기주식회사 | 적층 세라믹 전자부품 및 그 제조방법 |
| JP2018133355A (ja) * | 2017-02-13 | 2018-08-23 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP6937176B2 (ja) * | 2017-06-16 | 2021-09-22 | 太陽誘電株式会社 | 電子部品、電子装置、及び電子部品の製造方法 |
| JP6806035B2 (ja) * | 2017-10-31 | 2021-01-06 | 株式会社村田製作所 | 積層セラミックコンデンサ |
| JP6841267B2 (ja) * | 2018-06-04 | 2021-03-10 | 株式会社村田製作所 | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 |
| KR102068805B1 (ko) | 2018-09-06 | 2020-01-22 | 삼성전기주식회사 | 세라믹 전자 부품 |
| KR102101932B1 (ko) * | 2018-10-02 | 2020-04-20 | 삼성전기주식회사 | 적층 세라믹 전자부품 |
| CN115101339A (zh) * | 2018-10-30 | 2022-09-23 | Tdk株式会社 | 层叠陶瓷电子元件 |
| JP7247740B2 (ja) * | 2019-05-15 | 2023-03-29 | 株式会社村田製作所 | 電子部品の実装構造体及びその製造方法 |
| JP7234974B2 (ja) * | 2020-02-27 | 2023-03-08 | 株式会社村田製作所 | 積層セラミック電子部品 |
-
2020
- 2020-02-27 JP JP2020031152A patent/JP7234974B2/ja active Active
-
2021
- 2021-02-08 US US17/169,707 patent/US11610737B2/en active Active
-
2023
- 2023-02-03 JP JP2023015552A patent/JP2023052903A/ja active Pending
- 2023-03-14 US US18/121,040 patent/US11881356B2/en active Active
Also Published As
| Publication number | Publication date |
|---|---|
| JP2021136322A (ja) | 2021-09-13 |
| JP7234974B2 (ja) | 2023-03-08 |
| US20210272756A1 (en) | 2021-09-02 |
| US11881356B2 (en) | 2024-01-23 |
| US20230215644A1 (en) | 2023-07-06 |
| US11610737B2 (en) | 2023-03-21 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10475584B2 (en) | Electronic component mount structure, electronic component, and method for manufacturing electronic component | |
| JP7247740B2 (ja) | 電子部品の実装構造体及びその製造方法 | |
| JP2023052903A (ja) | 積層セラミック電子部品 | |
| US11062848B2 (en) | Multilayer ceramic electronic component | |
| JP6962305B2 (ja) | 積層セラミック電子部品 | |
| JP6881271B2 (ja) | 積層セラミック電子部品 | |
| JP2022142213A (ja) | セラミック電子部品、実装基板およびセラミック電子部品の製造方法 | |
| JP2020202220A (ja) | 積層セラミック電子部品 | |
| US10312024B2 (en) | Multilayer ceramic electronic component | |
| JP4548471B2 (ja) | コンデンサアレイおよびその製造方法 | |
| US11538634B2 (en) | Multilayer ceramic electronic component including an insulating layer | |
| JP2019106443A (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| KR20170065444A (ko) | 적층 세라믹 전자부품 | |
| JP2016171181A (ja) | セラミック電子部品 | |
| JP2021125673A (ja) | 積層セラミックコンデンサ | |
| WO2023210465A1 (ja) | 積層セラミックコンデンサ及び積層セラミックコンデンサの実装方法 | |
| US20230018369A1 (en) | Multilayer ceramic electronic component | |
| WO2024018718A1 (ja) | 積層セラミック電子部品および積層セラミック電子部品の実装構造 | |
| WO2024014093A1 (ja) | 積層セラミックコンデンサおよび積層セラミックコンデンサの実装構造 | |
| JP2021044317A (ja) | 積層セラミック電子部品 | |
| JP2024068365A (ja) | 積層セラミック電子部品 | |
| JP2023087534A (ja) | 積層セラミックコンデンサ | |
| JP2014187304A (ja) | 積層セラミック電子部品の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20230203 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20240409 |
|
| A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20240523 |