JP4548471B2 - コンデンサアレイおよびその製造方法 - Google Patents

コンデンサアレイおよびその製造方法 Download PDF

Info

Publication number
JP4548471B2
JP4548471B2 JP2007270915A JP2007270915A JP4548471B2 JP 4548471 B2 JP4548471 B2 JP 4548471B2 JP 2007270915 A JP2007270915 A JP 2007270915A JP 2007270915 A JP2007270915 A JP 2007270915A JP 4548471 B2 JP4548471 B2 JP 4548471B2
Authority
JP
Japan
Prior art keywords
external terminal
width
electrodes
protrusion
capacitor
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2007270915A
Other languages
English (en)
Other versions
JP2009099827A (ja
Inventor
健守 永宮
淳 石田
章博 元木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2007270915A priority Critical patent/JP4548471B2/ja
Priority to US12/249,032 priority patent/US8004819B2/en
Publication of JP2009099827A publication Critical patent/JP2009099827A/ja
Application granted granted Critical
Publication of JP4548471B2 publication Critical patent/JP4548471B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/012Form of non-self-supporting electrodes
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/228Terminals
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/38Multiple capacitors, i.e. structural combinations of fixed capacitors
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/43Electric condenser making
    • Y10T29/435Solid dielectric type

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Capacitors (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)

Description

この発明は、コンデンサアレイおよびその製造方法に関するもので、特に、内部電極と直接接続されるめっき膜によって少なくとも一部が構成される外部端子電極を備える、コンデンサアレイおよびその製造方法に関するものである。
近年、携帯電話機や携帯音楽プレーヤーなどの携帯用電子機器の小型化に伴い、当該電子機器に内蔵される配線基板上での電子部品の高密度実装化が急速に進んでいる。これを受けて、実装スペースや実装部品点数を削減するため、複数の回路素子をワンチップ化した電子部品が求められており、たとえばコンデンサアレイに代表されるアレイ型電子部品が種々開発されている。
アレイ型電子部品のような多端子型電子部品は、通常、直方体形状の部品本体を備え、部品本体の側面の各々上に複数の帯状の外部端子電極が形成されている。このような帯状の外部端子電極を形成するにあたっては、以下のような技術的課題がある。
(1)信頼性を低下させないために、部品本体側面に露出した内部電極の端縁を覆うように外部端子電極を形成する。
(2)実装時のはんだブリッジを防止するために、隣り合う外部端子電極間において所定の距離を確保するように外部端子電極を形成する。
これまで、帯状の外部端子電極は、導電性ペーストの焼付けにより形成されるのが主流である。この場合、導電性ペーストの塗布精度にも限界があるため、通常は、内部電極の露出幅よりも若干広めの幅をもって、そしてさらに所定の外部端子電極間距離を確保するようにして、導電性ペーストを塗布している。そのため、帯状の外部端子電極の形成に際して導電性ペーストの焼付けといった方法を採用する限り、多端子型電子部品の小型化には限界がある。
上記の課題を解決し得るものとして、たとえば特開2004−327983号公報(特許文献1)には、導電性ペーストの焼付けの代わりに、直接めっきにより外部端子電極を形成することが提案されている。特許文献1によれば、直接めっきを施すことにより,露出した内部電極の端縁上に選択的に金属を析出させることが可能となるため、内部電極の露出幅とほぼ同じ幅の外部端子電極を精度良く形成することができるとされている。
特許文献1では、主に無電解めっきにより外部端子電極を形成することが記載されている。ところが、無電解めっきの場合、めっき膜の形成速度が遅く、また、形成されためっき膜の緻密性が低いという問題がある。これらの問題を改善するためには、めっき膜を形成する前にPdなどの触媒物質を形成しておく方法があるが、この方法を採用した場合には、工程が煩雑である、コストアップを招くという問題に遭遇する。
また、無電解めっきにあっては、めっき液中での化学反応を利用して成膜するといった原理を利用するため、めっき膜が所望の場所以外に析出しやすく、幅方向すなわち隣接する外部端子電極に向かってめっき膜が成長することがある。この場合、外部端子電極間の距離が狭くなりすぎて、実装時にはんだブリッジを招くおそれがある。
また、特許文献1には、複数の内部電極の各露出部間で連続的なめっき膜が形成されやすいようにするため、隣り合う内部電極間に「アンカータブ」と称されるダミー内部電極を形成し、このダミー内部電極の端縁を隣り合う内部電極間で露出させることが記載されている。より詳細には、互いに対向する第1および第2の内部電極の各々と同一平面上に第1および第2のダミー内部電極がそれぞれ形成され、第1および第2のダミー内部電極は、それぞれ、第1および第2の内部電極とは電気的に絶縁されながら、第1のダミー内部電極は第2の内部電極が露出する側面上に露出し、第2のダミー内部電極は第1の内部電極が露出する側面上に露出する。
しかしながら、このようなダミー内部電極が存在する場合、ダミー内部電極の分だけ、内部電極の露出面積が増え、そのため、誘電体層間のシール性が低下し、多端子型電子部品の信頼性が低下するという問題を招くことがある。
特開2004−327983号公報
そこで、この発明の目的は、上述したような問題を解決し、良好な寸法精度をもって外部端子電極を形成することができる、コンデンサアレイおよびその製造方法を提供しようとすることである。
この発明は、積層された複数の誘電体層をもって構成され、かつ互いに対向する第1および第2の主面と互いに対向する第1および第2の側面と互いに対向する第1および第2の端面とを有する、コンデンサ本体と、第1の側面上に形成され、かつ第1の側面の幅よりも幅が狭い帯状を有する、複数の第1の外部端子電極と、第2の側面上に形成され、かつ第2の側面の幅よりも幅が狭い帯状を有する、複数の第2の外部端子電極と、コンデンサ本体の内部に形成された、各々複数の第1および第2の内部電極とを備え、複数の第1の内部電極と複数の第2の内部電極とは積層方向に交互に配置されるとともに、積層方向に交互に配置された各々複数の第1および第2の内部電極からなる組が上記側面の幅方向に分布している、コンデンサアレイに向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
すなわち、第1の内部電極は、特定の誘電体層を挟んで第2の内部電極と対向する第1の容量部と、第1の容量部から第1の側面に向かって引き出されかつ各第1の外部端子電極に電気的に接続された第1の引出し部と、第1の容量部から第2の側面には達しないが誘電体層の平面で見て第2の側面上の各第2の外部端子電極に向かって部分的に突出した第1の突起部とを有する。この第1の突起部は、1つの第1の容量部について単に1つ設けられる。また、第1の突起部の先端の幅は第1の引出し部の幅より狭くされる。
他方、第2の内部電極は、特定の誘電体層を挟んで第1の内部電極と対向する第2の容量部と、第2の容量部から第2の側面に向かって引き出されかつ各第2の外部端子電極に電気的に接続された第2の引出し部と、第2の容量部から第1の側面には達しないが誘電体層の平面で見て第1の側面上の各第1の外部端子電極に向かって部分的に突出した第2の突起部とを有する。この第2の突起部は、1つの第2の容量部について単に1つ設けられる。また、第2の突起部の先端の幅は第2の引出し部の幅より狭くされる。
そして、第1の外部端子電極は、第1の内部電極と直接接続される第1のめっき膜を有し、第2の外部端子電極は、第2の内部電極と直接接続される第2のめっき膜を有することを特徴としている。
この発明に係るコンデンサアレイにおいて、第1および第2の突起部は、各々の先端の幅が各々の付け根の幅より狭い先細形状を有していることが好ましい。
この発明に係るコンデンサアレイにおいて、複数の第1の内部電極が互いに同一面内に位置され、複数の第2の内部電極が、第1の内部電極が配置された面とは異なる、互いに同一面内に位置されても、あるいは、同一面内に、第1の内部電極と第2の内部電極とが交互に位置されていてもよい。
この発明は、また、積層された複数の誘電体層をもって構成され、かつ互いに対向する第1および第2の主面と互いに対向する第1および第2の側面と互いに対向する第1および第2の端面とを有し、内部に各々複数の第1および第2の内部電極が形成され、複数の第1の内部電極と複数の第2の内部電極とは積層方向に交互に配置されるとともに、積層方向に交互に配置された各々複数の第1および第2の内部電極からなる組が上記側面の幅方向に分布している、コンデンサ本体を用意する工程と、第1の側面の幅よりも幅が狭い帯状を有する、複数の第1の外部端子電極を第1の側面上に形成するとともに、第2の側面の幅よりも幅が狭い帯状を有する、複数の第2の外部端子電極を第2の側面上に形成する工程とを備える、コンデンサアレイの製造方法にも向けられ、次のような構成を備えることを特徴としている。
すなわち、第1の内部電極は、特定の誘電体層を挟んで第2の内部電極と対向する第1の容量部と、第1の容量部から第1の側面に向かって引き出されかつ各第1の外部端子電極に電気的に接続された第1の引出し部と、第1の容量部から第2の側面には達しないが誘電体層の平面で見て第2の側面上の各第2の外部端子電極に向かって部分的に突出した第1の突起部とを有する。この第1の突起部は、1つの第1の容量部について単に1つ設けられる。また、第1の突起部の先端の幅は第1の引出し部の幅より狭くされる。
他方、第2の内部電極は、特定の誘電体層を挟んで第1の内部電極と対向する第2の容量部と、第2の容量部から第2の側面に向かって引き出されかつ各第2の外部端子電極に電気的に接続された第2の引出し部と、第2の容量部から第1の側面には達しないが誘電体層の平面で見て第1の側面上の各第1の外部端子電極に向かって部分的に突出した第2の突起部とを有する。この第2の突起部は、1つの第2の容量部について単に1つ設けられる。また、第2の突起部の先端の幅は第2の引出し部の幅より狭くされる。
前述した第1および第2の外部端子電極を形成する工程は、第1および第2の側面上の、第1および第2の引出し部の端部がそれぞれ露出した部分に、直接、めっき膜を電解めっきにより形成する、電解めっき工程を備え、この電解めっき工程では、第1および第2の突起部から、それぞれ、第2および第1の側面における第2および第1の引出し部の各露出部の近傍に向かって生じる電界により、めっき析出が、第2および第1の側面の各幅方向に広がることが抑制されながら進行するようにされることを特徴としている。
この発明によれば、第1および第2の外部端子電極の形成のために電解めっきを実施したとき、まず、セラミック積層体の第1および第2の側面上において、それぞれ、第1および第2の内部電極の第1および第2の引出し部の各露出端縁を核として、めっき析出物が引出し部の露出部に生じ、次第に、第1および第2の側面の各々に沿って広がるようにめっきが成長する。そして、第1の側面上にあっては、隣接する第1の引出し部の各々の露出部上に析出しためっき膜同士がつながっていくことにより、帯状の第1の外部端子電極が形成される。他方、第2の側面上にあっては、隣接する第2の引出し部の各々の露出部上に析出しためっき膜同士がつながっていくことにより、帯状の第2の外部端子電極が形成される。
ここで、上述のめっき膜は、第1および第2の側面の各々の幅方向すなわち主面の延びる方向に沿っても成長しようとするが、第1および第2の内部電極には第1および第2の突起部が形成されているので、第1および第2の突起部から、それぞれ、第2および第1の側面における第2および第1の引出し部の各露出部の近傍に向かって生じる電界により、めっき析出が、第2および第1の側面の各幅方向に広がることが抑制されながら、進行する。その結果、形成された外部端子電極の幅の広がりが有利に抑制され、外部端子電極間距離を確保することができるため、はんだブリッジを生じさせにくくすることができる。
また、この発明によれば、外部端子電極が電解めっきにより形成されるため、無電解めっきにより形成される場合に遭遇する、めっき膜の成長速度が遅く、また、形成されためっき膜の緻密性が低いという問題等を回避することができる。
また、この発明の特徴的構成としての突起部は、前述した特許文献1に記載のダミー内部電極とは異なり、セラミック積層体の側面から露出するものではない。したがって、誘電体層間のシール性の低下を招かず、それゆえ、コンデンサアレイの信頼性を低下させることはない。
前述したような突起部による効果は、第1および第2の突起部の各々の先端の幅が、それぞれ、第1および第2の引出し部の幅より狭いとき、より顕著に発揮される。突起部への電界集中を促進し、対向する側面におけるめっき金属引き寄せの効果を高めることができるからである。
また、第1および第2の突起部の各々の先端の幅が各々の付け根の幅より狭い先細形状を有している場合にも、突起部の先端での電界集中を促進し、対向する側面におけるめっき金属引き寄せの効果を高めることができる。
また、同一面内に、第1の内部電極と第2の内部電極とが交互に位置されている場合には、第1および第2の引出し部の一方が、特定の面内において、第1および第2の側面の一方に偏って配置されることがなくなり、隣り合う誘電体層同士の接合部分のバランスが取れるため、積層セラミック電子部品の信頼性を向上させることができる。
図1ないし図6は、この発明の参考例となるコンデンサアレイ1を説明するためのものである。ここで、図1は、コンデンサアレイ1の外観を示す斜視図であり、図2は、コンデンサアレイ1の外観を示す平面図である。図3は、コンデンサアレイ1の内部構造を示す平面図であって、(a)と(b)とは、互いに異なる断面に沿って示したものである。
コンデンサアレイ1は、積層された複数の誘電体層2をもって構成され、かつ互いに対向する第1および第2の主面3および4と互いに対向する第1および第2の側面5および6と互いに対向する第1および第2の端面7および8とを有する、直方体形状のコンデンサ本体9を備えている。
誘電体層2は、たとえば、BaTiO、CaTiO、SrTiO、CaZrOなどを主成分とする誘電体セラミックから構成される。なお、これら主成分に、Mn化合物、Fe化合物、Cr化合物、Co化合物、Ni化合物などの副成分が添加されていてもよい。また、誘電体層2の厚みは、たとえば1〜10μmとされることが好ましい。
コンデンサ本体9の第1の側面5上には、複数の、たとえば4個の第1の外部端子電極10が並んで形成される。他方、第2の側面6上には、複数の、たとえば4個の外部端子電極11が並んで形成されている。
図3に示すように、コンデンサ本体9の内部には、各々複数の第1および第2の内部電極12および13が形成される。図3では図示しないが、複数の第1の内部電極12と複数の第2の内部電極13とは積層方向に交互に配置される。また、図3に示すように、積層方向に交互に配置された各々複数の第1および第2の内部電極12および13からなる組が側面5および6の幅方向に分布している。
また、この実施形態では、4個の第1の内部電極12は、図3(a)に示すように、互いに同一面内に位置され、4個の第2の内部電極13は、図3(b)に示すように、第1の内部電極12が配置された面とは異なる、互いに同一面内に位置されている。
第1の内部電極12は、特定の誘電体層2を挟んで第2の内部電極13と対向する第1の容量部14と、第1の容量部14の幅より狭くされ、第1の容量部14から第1の側面5に向かって引き出されかつ各第1の外部端子電極10に電気的に接続された第1の引出し部15と、第1の容量部14から第2の側面6には達しないが誘電体層2の平面で見て第2の側面6上の各第2の外部端子電極11に向かって部分的に突出した第1の突起部16とを有している。この第1の突起部16は、1つの第1の容量部14について単に1つ設けられる。
第2の内部電極13は、特定の誘電体層2を挟んで第1の内部電極12と対向する第2の容量部17と、第2の容量部17の幅より狭くされ、第2の容量部17から第2の側面6に向かって引き出されかつ各第2の外部端子電極11に電気的に接続された第2の引出し部18と、第2の容量部17から第1の側面5には達しないが誘電体層2の平面で見て第1の側面5上の各第1の外部端子電極10に向かって部分的に突出した第2の突起部19とを有している。この第2の突起部19は、1つの第2の容量部17について単に1つ設けられる。
内部電極12および13に含まれる導電成分としては、たとえば、Ni、Cu、Ag、Pd、Ag−Pd合金、Auなどを用いることができる。また、内部電極12および13の各々の厚みは、0.5〜2.0μmであることが好ましい。
前述した第1の外部端子電極10は、第1の内部電極12と直接接続される第1のめっき膜を有し、第2の外部端子電極11は、第2の内部電極13と直接接続される第2のめっき膜を有する。第1のめっき膜は、コンデンサ本体9の第1の側面5上に直接形成され、第2のめっき膜は、第2の側面6上に直接形成される。
また、第1および第2の外部端子電極10および11のための第1および第2のめっき膜は、図1および図2に示されるように、好ましくは、第1および第2の側面5および6の各々から第1および第2の主面3および4の各々の一部にまで延びるように形成される。このように、第1および第2のめっき膜を主面3および4の各一部にまで延びるように十分成長させるため、第1および第2のめっき膜と主面3および4の各々との間には下地導体膜(図示せず。)が介在している。下地導体膜は、導電成分として、たとえば、Cu、Ni、Ag、Pd、Ag−Pd合金、Auなどを含む導電性ペーストを焼き付けることによって形成される。なお、第1および第2の外部端子電極10および11は、それぞれ、第1および第2の側面5および6上にのみ形成されてもよい。
外部端子電極10および11のためのめっき膜は、複数層をもって構成されることが好ましい。この場合、最外層のめっき膜としては、はんだに対し、濡れ性が良好であることが求められるため、たとえばSnやAuを主成分とすることが好ましい。他方、下地層のめっき膜としては、はんだ接合性が良好であることが求められるため、たとえば、Cu、Ni、Ag、またはPdを主成分とすることが好ましい。また、下地層のめっき膜がCuを主成分とし、最外層のめっき膜がSnを主成分とする場合など、はんだ喰われが生じやすい金属種同士の組み合わせの場合、中間層として、耐はんだ喰われ性能を有するNiなどを主成分とするめっき膜を挟むことが好ましい。めっき膜の厚みは、1層当たり10〜μmであることが好ましい。なお、部品内蔵基板などに内蔵されるコンデンサアレイの場合には、めっき膜は、たとえばCuを主成分とする単に1層のめっき膜によって与えられてもよい。
次に、図4、図5および図6を参照して、第1および第2の外部端子電極10および11のための第1および第2のめっき膜20および21の形成工程について説明する。
図4は、コンデンサ本体9の第1の側面5の一部を拡大して示している。図4には、成長過程にある第1のめっき膜20が示されている。以下には、第1のめっき膜20について説明するが、第2のめっき膜20についても第1のめっき膜20と同様である。
第1のめっき膜20は、電解めっきにより形成される。電解めっき工程において、第1のめっき膜20は、まず、第1の側面5上において、第1の内部電極12の第1の引出し部15の露出端縁を核として、第1の引出し部15の露出端部上に析出し、矢印22〜25で示すように、次第に第1の側面5に沿って広がるように成長する。そして、隣り合う第1の引出し部15の露出端部上に析出した第1のめっき膜20同士がつながっていくことにより、第1のめっき膜20が帯状の形態となる。
ここで、第1のめっき膜20は、矢印20および23で示すような積層方向に沿って成長するばかりでなく、矢印24および25で示すような第1の側面5の幅方向へも成長する。そのため、第1の外部端子電極10の幅が広くなり、結果的に、第1の外部端子電極10間の距離を狭くするという不都合を招く。内部電極12および13に設けられた突起部16および19は、このような不都合を回避するように作用する。このことを、図5を参照して説明する。
図5は、図3(a)に示したコンデンサ本体9の一部を拡大して示す平面図である。図5には、コンデンサ本体9の第2の側面6およびその上に形成された第2のめっき膜21ならびに第1の内部電極12に備える第1の突起部16が図示されている。以下には、第2のめっき膜21および第1の突起部16について説明するが、第1のめっき膜20および第2の突起部19についても第2のめっき膜21および第1の突起部16と同様である。
第2のめっき膜21を形成するための電解めっき工程では、第1の突起部16から、第2の側面6における第2の引出し部18(図3(b)参照)の露出部の近傍に向かって,矢印26で示すような電界が生じる。この電界は、第2のめっき膜21が第2の側面6の幅方向(図4の矢印24および25に相当)に沿って成長する動きを抑制し、積層方向(図4の矢印22および23方向に相当)に沿って成長する動きを促進する。そのため、第2の外部端子電極11の幅方向への広がりが抑制され、第2の外部端子電極11間の距離を確保することができ、その結果、はんだブリッジを生じさせにくくすることができる。
図6は、図3(b)に示したコンデンサ本体9の一部を拡大して示す平面図である。図6には、コンデンサ本体9の第1の側面5およびその上に形成された第1のめっき膜20ならびに第1の内部電極12に備える第1の引出し部15が示されている。
図6に示すように、第1のめっき膜20の幅Wpは、第1の引出し部15の幅Waより広くなっている。これは、第1のめっき膜20が、第1の側面5の幅方向に成長したためである。また、大容量化を図るために、第1の容量部14の幅Wbは、第1のめっき膜20の幅Wpよりも広くすることが好ましい。また、第1のめっき膜20は、その厚みTp分程度、幅方向に広がることを考慮し、実質的にWpがWa+2Tpに等しいとみなして、
Wa+2Tp≦Wb
の条件を満たすように、第1の内部電極12の設計およびめっき条件を調整するのがよい。
なお、図6を参照して、第1のめっき膜20および第1の内部電極12について説明したが、第2のめっき膜21および第2の内部電極13についても同様のことが言える。
次に、上述したコンデンサアレイ1の製造方法の一例について説明する。
まず、誘電体層2となるべきセラミックグリーンシート、内部電極12および13のための導電性ペースト、ならびに、外部端子電極10および11の、主面3および4上に形成される部分の下地導体膜のための導電性ペーストがそれぞれ用意される。これらセラミックグリーンシートおよび各導電性ペーストには、バインダおよび溶剤が含まれるが、これらについては、公知の有機バインダおよび有機溶剤を用いることができる。
次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部電極12および13となるべき導電性ペースト膜が形成されたセラミックグリーンシートが得られる。また、外部端子電極10および11の、主面3および4上に形成されるべき下地導体膜のための導電性ペースト膜が形成されたセラミックグリーンシートが得られる。
次に、上述のように内部電極12および13のための導電性ペースト膜が形成されたセラミックグリーンシートを所定の順序で積層し、その上下に導電性ペースト膜が形成されていない外層用セラミックグリーンシートを所定枚数積層し、さらにその上下に外部端子電極10および11の主面3および4上に形成されるべき下地導体膜のための導電性ペースト膜が形成されたセラミックグリーンシートを積層することによって、生の状態のマザー積層体が得られる。生のマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。
次に、生のマザー積層体は所定のサイズにカットされ、それによって、コンデンサ本体9の生の状態のものが切り出される。
次に、生のコンデンサ本体9が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や導電性ペースト膜に含まれる金属材料にもよるが、たとえば900〜1300℃に選ばれることが好ましい。焼成雰囲気としては、大気、N、水蒸気+Nなどの雰囲気が、導電性ペーストに含まれる金属等の種類によって使い分けられる。
次に、電解バレルめっきにより、焼結後のコンデンサ本体6の第1および第2の側面5および6上における第1および第2の内部電極12および13の露出端縁が分布する領域および主面3および4上の下地導体膜上に、それぞれ、第1および第2のめっき膜20および21を析出させる。次に、必要に応じて、第1および第2のめっき膜20および21上に、上層めっき膜が形成される。
このようにして、第1および第2のめっき膜20および21をそれぞれ含む第1および第2の外部端子電極10および11が形成されたコンデンサアレイ1が完成される。
図7は、この発明の他の参考例となるコンデンサアレイ1aを説明するための図3に相当する図である。図7において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図7に示したコンデンサアレイ1aでは、(a)および(b)の各々に示すように、同一面内に第1の内部電極12と第2の内部電極13とが交互に位置されていることを特徴としている。このような構成を採用することにより、特定の面内において、第1および第2の引出し部15および18のいずれか一方が第1および第2の側面5および6のいずれか一方に偏って配置されることがなくなり、隣り合う誘電体層2同士の接合部分のバランスが取れるため、コンデンサアレイ1aの信頼性が向上する。
この発明に係るコンデンサアレイは、第1の突起部16の先端の幅が第1の引出し部15の幅より狭く、第2の突起部19の先端の幅が第2の引出し部18の幅より狭い、という条件を満たす。上述の図1ないし図6を参照して説明したコンデンサアレイ1および図7を参照して説明したコンデンサアレイ1aは、第1の突起部16の先端の幅が第1の引出し部15の幅と等しく、第2の突起部19の先端の幅が第2の引出し部18の幅と等しい、という点でこの発明の範囲外の参考例となるものであるが、その他の構成はこの発明において適用することができる。
図8は、この発明の第の実施形態によるコンデンサアレイ1bを説明するための図3に相当する図である。図8において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図8に示したコンデンサアレイ1bでは、第1および第2の突起部16および19の各幅、特に第1および第2の突起部16および19の各先端の幅は、それぞれ、第1および第2の引出し部15および18の各幅よりも狭いことを特徴としている。このような構成を採用することにより、電解めっき時において、突起部16および19への電界集中を促進し、突起部16および19にそれぞれ対向する側面6および5におけるめっき金属引き寄せの効果を高めることができる。
なお、上述したような第1および第2の突起部16および19の各幅に関する特徴は、図7に示したコンデンサアレイ1aにおいても採用することができる。
図9は、この発明の第の実施形態によるコンデンサアレイ1cを説明するための図3に相当する図である。図9において、図3に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
図9に示したコンデンサアレイ1cでは、図8に示したコンデンサアレイ1bの場合と同様、第1および第2の突起部16および19の各先端の幅は、それぞれ、第1および第2の引出し部15および18の各幅よりも狭いという特徴に加えて、第1および第2の突起部16および19は、各々の先端の幅が各々の付け根の幅より狭い先細形状を有していることを特徴としている。
このような構成が採用されることにより、図8に示したコンデンサアレイ1bの場合と同様の効果が奏されるとともに、電解めっき時において、突起部16および19の各先端での電界集中を促進し、突起部16および19にそれぞれ対向する側面6および5におけるめっき金属引き寄せの効果を高めることができる。
なお、図9を参照して説明した構成は、図7に示したコンデンサアレイ1aにも適用することができる。
次に、突起部の形成による効果を確認するために実施した実験例について説明する。
施例に係る試料として、図3に示した参考例が有する設計に基づいてコンデンサアレイを作製した。
まず、BaTiO系のセラミック粉末を含むセラミックスラリーを成形、乾燥し、セラミックグリーンシートを作製した。次に、スクリーン印刷によりセラミックグリーンシート上にNiを含む導電性ペーストを印刷し、所定の内部電極となるべき導電性ペースト膜を形成した。このとき、実施例に係る試料としては、内部電極にそれぞれ突起部を有するものを作製したが、さらに、比較例に係る試料として、内部電極に突起部を有しないものも作製した。
次に、セラミックグリーンシートを積層、圧着し、マザー積層体を作製し、マザー積層体から生のコンデンサ本体を切り出し、生のコンデンサ本体を最高温度1200℃、2時間の条件で焼成した。
次に、焼結したセラミック積層体について、以下のような条件で電解バレルめっき工程を実施し、外部端子電極となるCuめっき膜を形成した。
電解バレルめっき工程では、ストライクCuめっきと厚付けCuめっきとを行なった。形成したCuめっき膜の厚みは、ストライクCuめっきと厚付けCuめっきとの合計で約8μmとした。また、ストライクCuめっきおよび厚付けCuめっきの双方において、水平回転バレルを用い、かつバレル回転数を20rpmとした。以下は、ストライクCuめっきおよび厚付けCuめっきの各々についてのより詳細な条件である。
1.ストライクCuめっき
[めっき浴]:
ピロリン酸銅… 14g/L
ピロリン酸 …120g/L
蓚酸カリウム… 10g/L
pH …8.5
浴温 …25℃
[電流密度]:0.1A/dm
[時間]:60分。
2.厚付けCuめっき
[めっき浴]:
上村工業製ピロブライトプロセス用浴
pH …8.8
浴温 …55℃
[電流密度]:0.3A/dm
[時間]:60分。
以上のようにして、サイズ2.0mm×1.25mm×0.85mm、誘電体層厚み1.6μm、内部電極厚み1.0μm、有効な誘電体層の積層枚数250枚の実施例および比較例の各々に係るコンデンサアレイを作製した。
次に、実施例および比較例の各々20個ずつについて、外部端子電極の幅のばらつきを評価した。外部端子電極の幅は、各試料の任意の外部端子電極の幅を5点においてそれぞれ測定し、その平均値とした。ここで、5点とは、積層方向で見て、外部端子電極の最上端点、最下端点、中間点、最上端点と中間点との間、および最下端点と中間点との間である。測定にあたっては、マイクロゲージを用いた。
外部端子電極の幅のばらつきを標準偏差により求めたところ、実施例では8μm、比較例19μmであった。この結果から、突起部を設けた実施例の方が、突起部を設けていない比較例に比べて、外部端子電極の幅のばらつきが小さくなっていることがわかる。
この発明の参考例となるコンデンサアレイ1の外観を示す斜視図である。 図1に示したコンデンサアレイ1の外観を示す平面図である。 図1に示したコンデンサアレイ1の内部構造を示す平面図である。 図1に示したコンデンサ本体9の第1の側面5の一部を拡大して示す平面図であり、第1のめっき膜20の成長状態を説明するためのものである。 図3(a)に示したコンデンサ本体9の一部を拡大して示す平面図であり、第1の突起部16の作用を説明するためのものである。 図3(b)に示したコンデンサ本体9の一部を拡大して示す平面図であり、第1の引出し部15と第1のめっき膜20との寸法関係を説明するためのものである。 この発明の他の参考例となるコンデンサアレイ1aを説明するための図3に相当する図である。 この発明の第の実施形態によるコンデンサアレイ1bを説明するための図3に相当する図である。 この発明の第の実施形態によるコンデンサアレイ1cを説明するための図3に相当する図である。
符号の説明
1,1a,1b,1c コンデンサアレイ
2 誘電体層
3,4 主面
5,6 側面
9 コンデンサ本体
10.11 外部端子電極
12,13 内部電極
14,17 容量部
15,18 引出し部
16,19 突起部
20,21 めっき膜

Claims (5)

  1. 積層された複数の誘電体層をもって構成され、かつ互いに対向する第1および第2の主面と互いに対向する第1および第2の側面と互いに対向する第1および第2の端面とを有する、コンデンサ本体と、
    前記第1の側面上に形成され、かつ前記第1の側面の幅よりも幅が狭い帯状を有する、複数の第1の外部端子電極と、
    前記第2の側面上に形成され、かつ前記第2の側面の幅よりも幅が狭い帯状を有する、複数の第2の外部端子電極と、
    前記コンデンサ本体の内部に形成された、各々複数の第1および第2の内部電極と
    を備え、
    複数の前記第1の内部電極と複数の前記第2の内部電極とは積層方向に交互に配置されるとともに、積層方向に交互に配置された各々複数の前記第1および第2の内部電極からなる組が前記側面の幅方向に分布しており、
    前記第1の内部電極は、特定の前記誘電体層を挟んで前記第2の内部電極と対向する第1の容量部と、前記第1の容量部から前記第1の側面に向かって引き出されかつ各前記第1の外部端子電極に電気的に接続された第1の引出し部と、前記第1の容量部から前記第2の側面には達しないが前記誘電体層の平面で見て前記第2の側面上の各前記第2の外部端子電極に向かって部分的に突出した第1の突起部とを有し、前記第1の突起部は、1つの前記第1の容量部について単に1つ設けられ、前記第1の突起部の先端の幅は前記第1の引出し部の幅より狭く、
    前記第2の内部電極は、特定の前記誘電体層を挟んで前記第1の内部電極と対向する第2の容量部と、前記第2の容量部から前記第2の側面に向かって引き出されかつ各前記第2の外部端子電極に電気的に接続された第2の引出し部と、前記第2の容量部から前記第1の側面には達しないが前記誘電体層の平面で見て前記第1の側面上の各前記第1の外部端子電極に向かって部分的に突出した第2の突起部とを有し、前記第2の突起部は、1つの前記第2の容量部について単に1つ設けられ、前記第2の突起部の先端の幅は前記第2の引出し部の幅より狭く、
    前記第1の外部端子電極は、前記第1の内部電極と直接接続される第1のめっき膜を有し、
    前記第2の外部端子電極は、前記第2の内部電極と直接接続される第2のめっき膜を有する、
    コンデンサアレイ。
  2. 前記第1および第2の突起部は、各々の先端の幅が各々の付け根の幅より狭い先細形状を有している、請求項1に記載のコンデンサアレイ。
  3. 複数の前記第1の内部電極が互いに同一面内に位置され、複数の前記第2の内部電極が、前記第1の内部電極が配置された面とは異なる、互いに同一面内に位置される、請求項1または2に記載のコンデンサアレイ。
  4. 同一面内に、第1の内部電極と第2の内部電極とが交互に位置されている、請求項1または2に記載のコンデンサアレイ。
  5. 積層された複数の誘電体層をもって構成され、かつ互いに対向する第1および第2の主面と互いに対向する第1および第2の側面と互いに対向する第1および第2の端面とを有し、内部に各々複数の第1および第2の内部電極が形成され、複数の前記第1の内部電極と複数の前記第2の内部電極とは積層方向に交互に配置されるとともに、積層方向に交互に配置された各々複数の前記第1および第2の内部電極からなる組が前記側面の幅方向に分布している、コンデンサ本体を用意する工程と、
    前記第1の側面の幅よりも幅が狭い帯状を有する、複数の第1の外部端子電極を前記第1の側面上に形成するとともに、前記第2の側面の幅よりも幅が狭い帯状を有する、複数の第2の外部端子電極を前記第2の側面上に形成する工程と
    を備える、コンデンサアレイの製造方法であって、
    前記第1の内部電極は、特定の前記誘電体層を挟んで前記第2の内部電極と対向する第1の容量部と、前記第1の容量部から前記第1の側面に向かって引き出されかつ各前記第1の外部端子電極に電気的に接続された第1の引出し部と、前記第1の容量部から前記第2の側面には達しないが前記誘電体層の平面で見て前記第2の側面上の各前記第2の外部端子電極に向かって部分的に突出した第1の突起部とを有し、前記第1の突起部は、1つの前記第1の容量部について単に1つ設けられ、前記第1の突起部の先端の幅は前記第1の引出し部の幅より狭く、
    前記第2の内部電極は、特定の前記誘電体層を挟んで前記第1の内部電極と対向する第2の容量部と、前記第2の容量部から前記第2の側面に向かって引き出されかつ各前記第2の外部端子電極に電気的に接続された第2の引出し部と、前記第2の容量部から前記第1の側面には達しないが前記誘電体層の平面で見て前記第1の側面上の各前記第1の外部端子電極に向かって部分的に突出した第2の突起部とを有し、前記第2の突起部は、1つの前記第2の容量部について単に1つ設けられ、前記第2の突起部の先端の幅は前記第2の引出し部の幅より狭く、
    前記第1および第2の外部端子電極を形成する工程は、前記第1および第2の側面上の、前記第1および第2の引出し部の端部がそれぞれ露出した部分に、直接、めっき膜を電解めっきにより形成する、電解めっき工程を備え、
    前記電解めっき工程では、前記第1および第2の突起部から、それぞれ、前記第2および第1の側面における前記第2および第1の引出し部の各露出部の近傍に向かって生じる電界により、めっき析出が、前記第2および第1の側面の各幅方向に広がることが抑制されながら進行するようにされる、
    コンデンサアレイの製造方法。
JP2007270915A 2007-10-18 2007-10-18 コンデンサアレイおよびその製造方法 Active JP4548471B2 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007270915A JP4548471B2 (ja) 2007-10-18 2007-10-18 コンデンサアレイおよびその製造方法
US12/249,032 US8004819B2 (en) 2007-10-18 2008-10-10 Capacitor array and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2007270915A JP4548471B2 (ja) 2007-10-18 2007-10-18 コンデンサアレイおよびその製造方法

Publications (2)

Publication Number Publication Date
JP2009099827A JP2009099827A (ja) 2009-05-07
JP4548471B2 true JP4548471B2 (ja) 2010-09-22

Family

ID=40563261

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2007270915A Active JP4548471B2 (ja) 2007-10-18 2007-10-18 コンデンサアレイおよびその製造方法

Country Status (2)

Country Link
US (1) US8004819B2 (ja)
JP (1) JP4548471B2 (ja)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
JP5217677B2 (ja) * 2008-06-20 2013-06-19 株式会社村田製作所 積層セラミック電子部品およびその製造方法
JP5201223B2 (ja) * 2011-01-28 2013-06-05 株式会社村田製作所 電子部品及び基板モジュール
US8749949B2 (en) * 2011-10-31 2014-06-10 Lawrence Livermore National Security, Llc Resistive foil edge grading for accelerator and other high voltage structures
CN103532554B (zh) * 2013-10-23 2016-04-27 中国电子科技集团公司第二十四研究所 电容阵列及其版图设计方法
JP6724881B2 (ja) * 2017-10-20 2020-07-15 株式会社村田製作所 固体電解コンデンサの製造方法、及び、固体電解コンデンサ

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178110A (ja) * 1989-12-06 1991-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH0669063A (ja) * 1992-08-12 1994-03-11 Murata Mfg Co Ltd 積層コンデンサ
JPH11154621A (ja) * 1997-11-20 1999-06-08 Tdk Corp 積層セラミックチップコンデンサアレー
JP2000277380A (ja) * 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
JP2001203122A (ja) * 2000-01-20 2001-07-27 Murata Mfg Co Ltd 積層コンデンサの製造方法及び積層コンデンサ
JP2003272945A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd 積層セラミック電子部品およびその製造方法
JP2004228514A (ja) * 2003-01-27 2004-08-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP2006210590A (ja) * 2005-01-27 2006-08-10 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2006332601A (ja) * 2005-04-27 2006-12-07 Kyocera Corp 積層電子部品

Family Cites Families (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6960366B2 (en) 2002-04-15 2005-11-01 Avx Corporation Plated terminations
US6982863B2 (en) 2002-04-15 2006-01-03 Avx Corporation Component formation via plating technology
US7152291B2 (en) 2002-04-15 2006-12-26 Avx Corporation Method for forming plated terminations
TWI260657B (en) 2002-04-15 2006-08-21 Avx Corp Plated terminations
US7576968B2 (en) 2002-04-15 2009-08-18 Avx Corporation Plated terminations and method of forming using electrolytic plating
US7177137B2 (en) 2002-04-15 2007-02-13 Avx Corporation Plated terminations
US7463474B2 (en) 2002-04-15 2008-12-09 Avx Corporation System and method of plating ball grid array and isolation features for electronic components
US6829134B2 (en) 2002-07-09 2004-12-07 Murata Manufacturing Co., Ltd. Laminated ceramic electronic component and method for manufacturing the same
JP2004047707A (ja) * 2002-07-11 2004-02-12 Murata Mfg Co Ltd 積層セラミックコンデンサアレイ
US7345868B2 (en) 2002-10-07 2008-03-18 Presidio Components, Inc. Multilayer ceramic capacitor with terminal formed by electroless plating
US7329976B2 (en) 2005-04-27 2008-02-12 Kyocera Corporation Laminated electronic component
CN101248499B (zh) 2005-10-28 2011-02-02 株式会社村田制作所 层叠型电子部件及其制造方法
CN101346785B (zh) 2006-02-27 2012-06-27 株式会社村田制作所 层叠型电子部件及其制造方法
WO2007105395A1 (ja) 2006-03-14 2007-09-20 Murata Manufacturing Co., Ltd. 積層型電子部品の製造方法
JP5188390B2 (ja) 2006-03-15 2013-04-24 株式会社村田製作所 積層型電子部品およびその製造方法
JP2009295602A (ja) 2006-08-22 2009-12-17 Murata Mfg Co Ltd 積層型電子部品、および積層型電子部品の製造方法。
WO2008059666A1 (en) 2006-11-15 2008-05-22 Murata Manufacturing Co., Ltd. Laminated electronic component and method for manufacturing the same
JP4807410B2 (ja) 2006-11-22 2011-11-02 株式会社村田製作所 積層型電子部品およびその製造方法
JP5289794B2 (ja) 2007-03-28 2013-09-11 株式会社村田製作所 積層型電子部品およびその製造方法

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03178110A (ja) * 1989-12-06 1991-08-02 Matsushita Electric Ind Co Ltd 積層セラミックコンデンサの製造方法
JPH0669063A (ja) * 1992-08-12 1994-03-11 Murata Mfg Co Ltd 積層コンデンサ
JPH11154621A (ja) * 1997-11-20 1999-06-08 Tdk Corp 積層セラミックチップコンデンサアレー
JP2000277380A (ja) * 1999-03-25 2000-10-06 Matsushita Electric Ind Co Ltd 多連型積層セラミックコンデンサ
JP2001203122A (ja) * 2000-01-20 2001-07-27 Murata Mfg Co Ltd 積層コンデンサの製造方法及び積層コンデンサ
JP2003272945A (ja) * 2002-03-19 2003-09-26 Matsushita Electric Ind Co Ltd 積層セラミック電子部品およびその製造方法
JP2004228514A (ja) * 2003-01-27 2004-08-12 Murata Mfg Co Ltd 積層セラミック電子部品
JP2006210590A (ja) * 2005-01-27 2006-08-10 Kyocera Corp 積層セラミックコンデンサおよびその製法
JP2006332601A (ja) * 2005-04-27 2006-12-07 Kyocera Corp 積層電子部品

Also Published As

Publication number Publication date
JP2009099827A (ja) 2009-05-07
US8004819B2 (en) 2011-08-23
US20090103240A1 (en) 2009-04-23

Similar Documents

Publication Publication Date Title
US8484815B2 (en) Method for manufacturing laminated electronic component
US8654504B2 (en) Monolithic ceramic electronic component
JP2020057754A (ja) 積層セラミック電子部品
JP5282634B2 (ja) 積層セラミック電子部品およびその製造方法
US8228663B2 (en) Laminated ceramic electronic component
JP5217677B2 (ja) 積層セラミック電子部品およびその製造方法
US8355241B2 (en) Laminated electronic component
US8599532B2 (en) Monolithic ceramic electronic component
JP2012156315A (ja) 積層セラミック電子部品
JP5239731B2 (ja) 積層セラミック電子部品およびその製造方法
JP2009283598A (ja) 積層電子部品およびその製造方法
US8633636B2 (en) Laminated ceramic electronic component and manufacturing method thereof
JP2009302300A (ja) 積層セラミック電子部品およびその製造方法
JP2020057753A (ja) 積層セラミック電子部品
JP4548471B2 (ja) コンデンサアレイおよびその製造方法
JP2013021300A (ja) 積層セラミック電子部品
JP7505679B2 (ja) 積層型キャパシタ
JP2012099786A (ja) 積層型セラミックキャパシタ及びその製造方法
JP2010034272A (ja) 積層コンデンサおよび積層コンデンサの等価直列抵抗値の調整方法
US11133131B2 (en) Multilayer ceramic electronic component
JP2019106443A (ja) 積層セラミックコンデンサおよびその製造方法
JP2022166463A (ja) セラミック電子部品および実装基板
JP2005223280A (ja) チップ型電子部品及びその製造方法
CN117497330A (zh) 一种多层陶瓷电容器及其制备方法
JP2014187304A (ja) 積層セラミック電子部品の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090910

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20090929

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20091126

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20100223

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100409

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100615

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100628

R150 Certificate of patent or registration of utility model

Ref document number: 4548471

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130716

Year of fee payment: 3