JP5282634B2 - 積層セラミック電子部品およびその製造方法 - Google Patents

Description

この発明は、積層セラミック電子部品およびその製造方法に関するもので、特に、積層セラミック電子部品に備える外部端子電極の構造および外部端子電極の形成方法に関するものである。

近年、携帯電話、ノートパソコン、デジタルカメラ、デジタルオーディオ機器等の小型携帯電子機器の市場が拡大している。これらの携帯電子機器では、小型化が進んでいるとともに、高性能化も同時に進んでいる。携帯電子機器には多数の積層セラミック電子部品が搭載されているが、積層セラミック電子部品についても、小型化かつ高性能化が要求されており、たとえば、積層セラミックコンデンサについては、小型化かつ大容量化が要求されている。

積層セラミックコンデンサを小型化かつ大容量化する手段としては、セラミック層を薄層化することが有効であり、最近では、セラミック層の厚みが３μｍ以下のものが実用化されている。現在、さらなる薄層化が志向されているが、セラミック層を薄層化すればするほど、内部導体間の短絡が生じやすくなるため、品質確保が難しくなるという課題がある。

別の手段として、内部導体の有効面積を広くすることが有効である。しかし、積層セラミックコンデンサを量産する際には、セラミックグリーンシートの積層ずれ、カットずれを考慮して、内部導体とセラミック素体の側面とのサイドマージンや、内部導体とセラミック素体の端面とのエンドマージンをある程度確保する必要があるため、内部導体の有効面積を広げることには制約がある。

所定のマージンを確保しながら内部導体の有効面積を広げるためには、セラミック層の面積を広くする必要がある。しかし、決められた寸法規格内でセラミック層の面積を広げることには限界があり、その上、外部端子電極自身が有する厚みといったことも妨げとなる。

従来、積層セラミックコンデンサの外部端子電極は、セラミック素体の端部に導電性ペーストを塗布し、焼き付けることにより形成されている。導電性ペーストの塗布方法としては、導電性ペーストを収容したペースト槽にセラミック素体の端部を浸漬して引き上げるというものが主流であるが、この方法では、導電性ペーストの粘性が影響して、セラミック素体の端面の中央部に導電性ペーストが厚く付着しやすい。このため、外部端子電極が部分的に厚くなる（たとえば、具体的には３０μｍを超える）分、セラミック層の面積を小さくせざるを得ない。

これを受けて、外部端子電極を、直接、めっきにより形成する方法が提案されている（たとえば、特許文献１参照）。この方法によれば、セラミック素体の端面における内部導体の露出部を核としてめっき膜が析出し、めっき膜が成長することにより、隣り合う内部導体の露出部同士が接続される。したがって、この方法を適用すれば、従来の導電性ペーストによる方法に比べて、薄くかつフラットな電極膜を形成することが可能となる。

しかし、上述のめっきによる方法の場合、従来の導電性ペーストによる方法におけるガラスの接着剤効果が得られないため、セラミック素体に対するめっき膜、すなわち外部端子電極の固着力が弱いという問題がある。

国際公開第２００７／０４９４５６号パンフレット

そこで、この発明の目的は、薄く、かつセラミック素体に対する固着力に優れた外部端子電極を有する、積層セラミック電子部品およびその製造方法を提供しようとすることである。

この発明は、複数のセラミック層が積層されてなり、互いに対向する第１の主面および第２の主面と、第１の主面および第２の主面間を結ぶ複数の側面とを有する、セラミック素体と、セラミック素体の内部に形成され、かつセラミック素体の少なくとも１つの側面上に露出部を有する、内部導体と、セラミック素体の少なくとも１つの側面上に形成され、かつ内部導体の露出部を被覆する、外部端子電極とを備える、積層セラミック電子部品にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。

すなわち、外部端子電極の構成に特徴があり、外部端子電極は、内部導体の前記露出部を被覆するようにして形成された、金属めっき膜と、金属めっき膜を被覆し、かつセラミック素体と接するようにして形成された、Ｃｕめっき膜とを備え、Ｃｕめっき膜の内部であって、Ｃｕめっき膜の少なくともセラミック素体との界面側に、不連続状にＣｕ酸化物が存在していることを特徴としている。

この発明に係る積層セラミック電子部品において、Ｃｕ酸化物は、さらに第１の主面および第２の主面とも接するように存在していることが好ましい。

また、外部端子電極は、第１の主面上および第２の主面上に形成された補助導電層をさらに備え、前述のＣｕ酸化物は、金属めっき膜と補助導電層との間に位置するように形成され、Ｃｕめっき膜は、金属めっき膜、Ｃｕ酸化物および補助導電層を被覆するようにして形成されることが好ましい。

また、内部導体はＮｉを含み、金属めっき膜はＮｉを含むことが好ましい。

前述のＣｕ酸化物は玉状に存在していることが多い。

また、Ｃｕ酸化物はＣｕ_２ＯとＣｕＯとを含むことがあり、この場合、Ｃｕ酸化物において、Ｃｕ_２Ｏは９０重量％以上を占めることが好ましい。

この発明は、また、上述のような積層セラミック電子部品を製造する方法にも向けられる。

この発明に係る積層セラミック電子部品の製造方法は、複数のセラミック層が積層されてなり、互いに対向する第１の主面および第２の主面と、第１の主面および第２の主面間を結ぶ複数の側面とを有し、少なくとも１つの側面上に露出部を有する内部導体が内部に形成されている、セラミック素体を準備する工程と、セラミック素体にめっき処理を施し、内部導体の露出部上に金属めっき膜を析出させる工程と、セラミック素体にめっき処理を施し、金属めっき膜を被覆するように、かつ、金属めっき膜の周囲に位置するセラミック素体の側面と接するようにして、Ｃｕめっき膜を析出させる工程と、セラミック素体に熱処理を施し、Ｃｕめっき膜とセラミック素体との間に、Ｃｕ液相、Ｏ液相およびＣｕ固相を生成させる工程とを備え、この熱処理は、温度１０６５℃以上、かつ酸素濃度５０ｐｐｍ以上の条件で施されることを特徴としている。

この発明によれば、外部端子電極を形成するにあたって、金属めっき膜を析出させ，次いで、Ｃｕめっき膜を、上記金属めっき膜を被覆するように、かつ、この金属めっき膜の周囲に位置するセラミック素体の側面と接するようにして、析出させた後、所定の条件で熱処理を施すことによって、Ｃｕめっき膜とセラミック素体との間にＣｕ液相、Ｏ液相およびＣｕ固相が生成される。これらの混合相は、Ｃｕめっき膜の内部であって、Ｃｕめっき膜の少なくともセラミック素体との界面側に偏析しやすい。そして、冷却されると、上記Ｃｕ液相およびＯ液相が固体となり、Ｃｕ酸化物が生成される。このＣｕ酸化物は、Ｃｕめっき膜の内部であって、Ｃｕめっき膜の少なくともセラミック素体との界面側に、不連続状に存在する状態となっている。

この状態において、Ｃｕ酸化物は、セラミック素体とＣｕめっき膜とを強固に接合する接着剤として作用し、Ｃｕめっき膜を含む外部端子電極の、セラミック素体に対する固着力を高めることができ、結果として、セラミック素体に対する固着力に優れた外部端子電極を有する積層セラミック電子部品を得ることができる。

また、金属めっき膜は、Ｃｕめっき膜に含まれるＣｕと内部導体に含まれる金属との拡散を抑制するバリア層として機能し、この拡散によりＣｕめっき膜の連続性が低下することを抑制することができる。

また、外部端子電極を構成する金属めっき膜およびＣｕめっき膜は、めっきによって形成されたものであるので、導電性ペーストを用いて形成された場合に比べて、薄く、かつフラットな状態とすることができる。したがって、積層セラミック電子部品の小型化に寄与するとともに、決められた寸法規格内でセラミック素体の体積を増すことができるので、積層セラミック電子部品の高性能化に寄与する。特に、積層セラミックコンデンサに適用された場合、決められた寸法規格内で大容量化を果たすことができる。

この発明に係る積層セラミック電子部品において、Ｃｕ酸化物が、さらに第１の主面および第２の主面とも接するように存在していると、外部端子電極の固着力向上の効果をより高めることができる。

また、外部端子電極が第１の主面上および第２の主面上に形成された補助導電層をさらに備えていると、Ｃｕめっき膜の、第１の主面上および第２の主面上でのめっき成長を促進することができ、ひいては、Ｃｕ酸化物の、第１の主面上および第２の主面上での生成をより容易なものとすることができる。

また、内部導体がＮｉを含み、金属めっき膜がＮｉを含むとき、内部導体と金属めっき膜との間で強固な接合状態を得ることができ、このことによっても、外部端子電極の固着力を高めることができる。

この発明の第１の実施形態による積層セラミック電子部品１の外観を示す斜視図である。 図１に示した積層セラミック電子部品１に備えるセラミック素体９の内部構造を示す平面図である。 図１の線Ａ−Ａに沿う断面図である。 図３の一部を拡大して示す断面図である。 この発明の第２の実施形態を説明するための図３に対応する図である。 この発明の第３の実施形態を説明するための図３に対応する図である。 この発明の第４の実施形態を説明するための図３に対応する図である。 この発明の第５の実施形態による積層セラミック電子部品１０１の外観を示す斜視図である。 図８に示した積層セラミック電子部品１０１に備えるセラミック素体１０２の内部構造を示す平面図である。 この発明の第６の実施形態を説明するための図８に対応する図である。 この発明の第６の実施形態を説明するための図９に対応する図である。 この発明の第６の実施形態を説明するためのもので、外部端子電極１１４および１１５を形成する前のセラミック素体１０２の第１および第２の主面１０３および１０４をそれぞれ示す図である。 この発明の第７の実施形態による積層セラミック電子部品１５１の外観を示す斜視図である。 図１３に示した積層セラミック電子部品１５１に備えるセラミック素体１５２の内部構造を示す平面図である。 この発明の第８の実施形態を説明するための図１３に対応する図である。 この発明の第８の実施形態を説明するための図１４に対応する図である。 この発明の第８の実施形態を説明するためのもので、外部端子電極１６８および１６９を形成する前のセラミック素体１５２の第１および第２の主面１５３および１５４をそれぞれ示す図である。 実験例において評価した外部端子電極３２を貫通するボイド３５を図解的に示す拡大断面図である。

図１ないし図４は、この発明の第１の実施形態を説明するためのものである。ここで、図１は、積層セラミック電子部品１の外観を示す斜視図である。図２は、図１に示した積層セラミック電子部品１の内部構造を示す平面図であり、２つの典型的な断面上での形態を示している。図３は、図１の線Ａ−Ａに沿う断面図であり、図４は、図３の一部を拡大して示す断面図である。

図１ないし図３に示すように、積層セラミック電子部品１は、複数のセラミック層２が積層されてなり、互いに対向する第１の主面３および第２の主面４と、それらの間を接続する第１ないし第４の側面５〜８とを有するセラミック素体９を備える。第１の側面５および第２の側面６は互いに対向し、第３の側面７および第４の側面８は互いに対向している。

第１の側面５上には第１の外部端子電極１０が形成され、第２の側面６上には第２の外部端子電極１１が形成されている。第１の外部端子電極１０および第２の外部端子電極１１は、それぞれ、第１および第２の主面３および４ならびに第３および第４の側面７および８の各一部にまで延びるように形成されるが、互いに電気的に絶縁されている。

セラミック素体９の内部には、第１および第２の内部導体１２および１３が配置されている。各々複数の第１および第２の内部導体１２および１３を備える場合、第１の内部導体１２と第２の内部導体１３とは、セラミック層２を介して、積層方向に沿って交互に配置される。第１の内部導体１２は、第１の側面５にまで引き出され、第１の外部端子電極１０と電気的に接続されている。第２の内部導体１３は、第２の側面６にまで引き出され、第２の外部端子電極１１と電気的に接続されている。

図２（１）によく示されているように、第１の内部導体１２は、有効部１４と、この有効部１４から第１の側面５にまで引き出された引出し部１５とを有する。図２（２）によく示されているように、第２の内部導体１３は、第１の内部導体１２の有効部１４に対向する有効部１６と、この有効部１６から第２の側面６にまで引き出された引出し部１７とを有する。第１の内部導体１２の引出し部１５の終端には、第１の側面５上に露出する第１の露出部１８が位置し、この第１の露出部１８が第１の外部端子電極１０との接続部分となっている。他方、第２の内部導体１３の引出し部１７の終端には、第２の側面６上に露出する第２の露出部１９が位置しており、この第２の露出部１９が第２の外部端子電極１１との接続部分となっている。

第１の内部導体１２の有効部１４と第２の内部導体１３の有効部１６とがセラミック層２を挟んで対向する部分において、所定の電気的特性が発現される。

図３に示すように、第１の外部端子電極１０は、第１の内部導体１２の第２の露出部１９を被覆するようにして形成された、金属めっき膜２０と、金属めっき膜２０を被覆するようにして形成された、Ｃｕめっき膜２２とを備える。Ｃｕめっき膜２２は、第１の側面５、第１の主面３および第２の主面４と接するように形成され、Ｃｕめっき膜２２の内部であって、Ｃｕめっき膜２２の少なくともセラミック素体９との界面側に、不連続状にＣｕ酸化物が存在するＣｕ酸化物存在領域２１がある。Ｃｕ酸化物存在領域２１の詳細については、図４を参照して後述する。

第２の外部端子電極１１も、第１の外部端子電極１０と同様、金属めっき膜２０、Ｃｕ酸化物存在領域２１およびＣｕめっき膜２２を備えている。

金属めっき膜２０は、Ｃｕめっき膜２２に含まれるＣｕと内部導体１２および１３に含まれる金属との拡散を防止するバリア層として機能し、この拡散によりＣｕめっき膜２２の連続性が低下するのを抑制する。金属めっき膜２０の厚みは、３〜７μｍであることが好ましい。金属めっき膜２０の厚みが３μｍ未満である場合、金属めっき膜２０内部にボイドが形成されることがある。一方、７μｍを超える場合、（目標とする厚みにもよるが、）外部端子電極１０および１１の厚みが厚くなりすぎることがある。金属めっき膜２０は、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金からなることが好ましい。

図４には、図３の一部、すなわち第１の外部端子電極１０における、前述したＣｕ酸化物存在領域２１が形成されたＣｕめっき膜２２の一部が拡大されて示されている。図示しないが、第２の外部端子電極１１側のＣｕめっき膜２２についても同様である。

図４に示すように、第１の外部端子電極１０に備えるＣｕめっき膜２２の内部であって、Ｃｕめっき膜２２の少なくともセラミック素体９との界面側には、不連続状にＣｕ酸化物２１ａが存在しているＣｕ酸化物存在領域２１が形成されている。図４では、不連続状態の一例として、Ｃｕ酸化物２１ａが玉状に存在している状態が示されているが、必ずしも、このように独立した状態で存在する必要はなく、たとえば、縞状に存在していてもよい。Ｃｕ酸化物２１ａは、セラミック素体９と外部端子電極１０とを強固に接合するように作用する。この作用の詳細については後述する。Ｃｕ酸化物２１ａは、Ｃｕ_２ＯとＣｕＯとを含み得る。Ｃｕ酸化物２１ａにおいて、Ｃｕ_２Ｏの占める割合は９０重量％以上であることが好ましい。

Ｃｕめっき膜２２の厚みは、１〜１０μｍであることが好ましい。Ｃｕめっき膜２２を最外層として露出させる場合、Ｃｕめっき膜２２の表面には、防錆処理を施してもよい。

セラミック層２は、たとえば、ＢａＴｉＯ_３、ＣａＴｉＯ_３、ＳｒＴｉＯ_３、ＣａＺｒＯ_３などを主成分とする誘電体セラミックから構成される。なお、これら主成分に、Ｍｎ化合物、Ｆｅ化合物、Ｃｒ化合物、Ｃｏ化合物、Ｎｉ化合物などの副成分が添加されていてもよい。セラミック層２を構成するセラミックとして、そのほか、ＰＺＴ系セラミックなどの圧電体セラミック、スピネル系セラミックなどの半導体セラミックなどを用いることもできる。誘電体セラミックを用いた場合は、積層セラミック電子部品１はコンデンサとして機能し、圧電体セラミックを用いた場合は圧電部品として機能し、半導体セラミックを用いた場合はサーミスタとして機能する。また、セラミック層２の厚みは、焼成後において、０．５〜１０μｍであることが好ましい。

内部導体１２および１３に含まれる導電成分としては、たとえば、Ｎｉ、Ｃｕ、Ａｇ、ＰｄもしくはＡｕ、またはこれらの金属を含む合金などを用いることができる。なお、金属めっき膜２０がＮｉからなるとき、内部導体１２および１３には、Ｎｉを用いることが特に好ましい。また、内部導体１２および１３の各々の焼成後の厚みは０．５〜２．０μｍであることが好ましい。

次に、上述した積層セラミック電子部品１の製造方法の一例について説明する。

まず、セラミック層２となるべきセラミックグリーンシート、内部導体１２および１３のための導電性ペーストがそれぞれ準備される。これらセラミックグリーンシートおよび導電性ペーストには、バインダおよび溶剤が含まれるが、これらバインダおよび溶剤としては、それぞれ、公知の有機バインダおよび有機溶剤を用いることができる。

次に、セラミックグリーンシート上に、たとえばスクリーン印刷法などにより所定のパターンをもって導電性ペーストが印刷される。これによって、内部導体１２および１３の各々となるべき内部導体パターンが形成されたセラミックグリーンシートが得られる。

次に、上述のように内部導体パターンが形成されたセラミックグリーンシートを所定の順序でかつ所定枚数積層し、その上下に導電性ペーストが印刷されていない外層用セラミックグリーンシートを所定枚数積層することによって、生の状態のマザー積層体が得られる。生のマザー積層体は、必要に応じて、静水圧プレスなどの手段により積層方向に圧着される。

次に、生のマザー積層体は所定のサイズにカットされ、それによって、セラミック素体９の生の状態のものが切り出される。

次に、生のセラミック素体９が焼成される。焼成温度は、セラミックグリーンシートに含まれるセラミック材料や導電性ペースト膜に含まれる金属材料にもよるが、たとえば９００〜１３００℃の範囲に選ばれることが好ましい。

次に、必要に応じて、バレル研磨等による研磨処理を施し、内部導体１２および１３の露出部１８および１９の面出しを行なう。同時に、セラミック素体９の稜部や角部に丸みが形成される。また、必要に応じて、撥水処理を施し、内部導体１２および１３の露出部１８および１９とセラミック層２との隙間からのめっき液の浸入を防止しておく。

次に、セラミック素体９に第１のめっき処理を施し、第１および第２の内部導体１２および１３の露出部１８および１９を被覆するようにして金属めっき膜２０を析出させる。

次に、第２のめっき処理を施し、上記金属めっき膜２０を被覆するように、かつ、金属めっき膜２０の周囲に位置するセラミック素体９の第１および第２の側面５および６の各々と接するようにして、Ｃｕめっき膜２２を析出させる。このＣｕめっき膜２２は、第３および第４の側面７および８ならびに第１および第２の主面３および４の各一部にまで延びるように析出してもよい。

次に、セラミック素体９に熱処理を施し、上述のＣｕめっき膜２０とセラミック素体９の外表面との間に、Ｃｕ液相、Ｏ液相およびＣｕ固相を生成させる。これらの混合相は、Ｃｕめっき膜２０とセラミック素体９の外表面との界面に偏析しやすい。これは、熱処理時に、Ｃｕめっき膜２０とセラミック素体９の外表面との間の微小な隙間やセラミック素体９の表面の微細な空孔に向かって、液相が移動しやすいためであると推測される。

熱処理条件は、温度１０６５℃以上、かつ酸素濃度５０ｐｐｍ以上に選ばれる。温度が１０６５℃未満であったり、酸素濃度が５０ｐｐｍ未満であったりする場合、Ｃｕ液相およびＯ液相が十分生成しないおそれがある。熱処理温度の上限は、Ｃｕの融点を超えない程度とされることが好ましく、具体的には、１０８４℃未満であることが好ましい。

次に、セラミック素体９を室温まで冷却する。このとき、上記界面に偏析したＣｕ液相およびＯ液相が固体となり、ここに、Ｃｕ酸化物２１ａが形成される。Ｃｕ酸化物２１ａは、セラミック素体９とＣｕめっき膜２２とを強固に接合する。中でも、Ｃｕ_２Ｏとセラミックとの間では、拡散接合により、一層強固な接合状態が実現される。また、Ｃｕめっき膜２２とセラミック素体９との間がＣｕ酸化物２１ａにより封止されるため、外部から水分が浸入しにくくなり、積層セラミックコンデンサ１の信頼性を向上させることができる。

上述しためっき処理において、めっき方法としては、電解めっきおよび無電解めっきのどちらを採用してもよいが、無電解めっきの場合には、めっき析出速度を向上させるために、触媒などによる前処理が必要となり、工程が複雑化するというデメリットがある。したがって、電解めっきを採用することが好ましい。なお、めっき膜の形成を促進するために、電解めっきまたは無電解めっきの前に、ストライクめっきを施すことが好ましい。また、めっき処理においては、バレルめっきを用いることが好ましい。

図５は、この発明の第２の実施形態を説明するための図３に対応する図である。図５において、図３に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第２の実施形態による積層セラミック電子部品１ａでは、図５に示すように、第１および第２の外部端子電極１０および１１の各々において、Ｃｕめっき膜２２上に上層めっき膜２３が形成されている。上層めっき膜２３は、たとえば、Ｃｕ、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金からなることが好ましい。

上層めっき膜２３は複数層により構成されていてもよい。たとえば、上層めっき膜２３の下地となる第１層としては、はんだバリア性能を有するＮｉを用いることが好ましく、外面を構成する第２層としては、はんだ濡れ性の良いＳｎやＡｕを用いることが好ましい。上層めっき膜２３の１層あたりの厚みは、１〜１５μｍであることが好ましい。

上層めっき膜２３を形成するためのめっき工程は、前述したＣｕ液相、Ｏ液相およびＣｕ固相を生成させるための熱処理工程の後に実施されることが好ましい。不連続状にＣｕ酸化物が存在するＣｕ酸化物存在領域２１の形成によるめっき液の浸入抑制効果を期待でき、積層セラミック電子部品１ａの信頼性を向上させることができるからである。

図６は、この発明の第３の実施形態を説明するための図３に対応する図である。図６において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第３の実施形態による積層セラミック電子部品１ｂでは、図６に示すように、セラミック素体９の内部において、電気的特性の発現に実質的に寄与しないダミー内部導体２４および２５が形成される。この実施形態では、ダミー内部導体２４および２５は、第１または第２の内部電極１２または１３と同一面上に形成される内層ダミー内部導体２４と、第１および第２の内部電極１２および１３のいずれとも異なる面上に形成される外層ダミー内部導体２５とに分類される。

ダミー内部導体２４および２５は、内部電極１２および１３の場合と同様、セラミック素体２の第１および第２の側面５および６に露出部を有していて、これら露出部も第１または第２の外部端子電極１０または１１によって被覆され、金属めっき膜２０と接続される。これにより、外部端子電極１０および１１のセラミック素体９に対する固着力をより向上させることができる。なお、ダミー内部導体２４および２５は、内部導体１２および１３と同じ金属を含むことが好ましい。

図７は、この発明の第４の実施形態を説明するための図３に対応する図である。図７において、図３に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第４の実施形態による積層セラミック電子部品１ｃでは、第１および第２の外部端子電極１０および１１は、第１の主面３上および第２の主面４上に形成された補助導電層２６をさらに備えている。これによって、Ｃｕ酸化物存在領域２１は、金属めっき膜２０と補助導電層２６との間に位置するように形成され、Ｃｕめっき膜２２は、金属めっき膜２０、Ｃｕ酸化物存在領域２１および補助導電層２６を被覆するようにして形成される。

補助導電層２６が形成されていると、Ｃｕめっき膜２２の、第１の主面３上および第２の主面４上でのめっき成長を促進することができ、ひいては、Ｃｕ酸化物存在領域２１の、第１の主面３上および第２の主面４上での形成をより容易なものとすることができる。

補助導電層２６は、Ｎｉ、Ｓｎ、Ｐｂ、Ａｕ、Ａｇ、Ｐｄ、ＢｉおよびＺｎからなる群から選ばれる１種の金属または当該金属を含む合金からなることが好ましい。また、補助導電層２６は、ガラス成分を含み得る。

補助導電層２６は、たとえば、補助導電層２６となるべき導体パターン膜が予め形成されたセラミックグリーンシートを、生の状態にあるセラミック素体９の最上層および最下層に積層し、セラミック素体９と同時焼成することにより形成されることができる。あるいは、焼成後のセラミック素体９の第１および第２の主面３および４上に導電性ペーストを印刷して焼き付けることにより形成されてもよい。

図８および図９は、この発明の第５の実施形態による積層セラミック電子部品１０１を説明するためのものである。ここで、図８は、積層セラミック電子部品１０１の外観を示す斜視図である。

積層セラミック電子部品１０１は、積層セラミックコンデンサアレイを構成するもので、セラミック素体１０２を備えている。セラミック素体１０２は、互いに対向する第１および第２の主面１０３および１０４と、第１および第２の主面１０３および１０４間を結ぶ、第１の側面１０５、第２の側面１０６、第３の側面１０７および第４の側面１０８とを有する直方体形状をなしている。

図９は、セラミック素体１０２の内部構造を示す平面図であり、図９（１）と同（２）とは互いに異なる断面を示している。セラミック素体１０２は、複数のセラミック層１０９が積層された構造を有している。セラミック素体１０２の内部には、互いの間に所定のセラミック層１０９を介在させた状態で、第１および第２の内部導体１１０および１１１が複数組積層方向に交互にかつ主面方向に交互に形成されている。この実施形態では、２つの第１の内部導体１１０と２つの第２の内部導体１１１とが主面方向に交互に配列されている。第１の内部導体１１０は、第１の側面１０５に露出部１１２を有し、第２の内部導体１１１は、第２の側面１０６に露出部１１３を有している。

図８に示すように、セラミック素体１０２の第１および第２の側面１０５および１０６上には、それぞれ、４つの第１の外部端子電極１１４および４つの第２の外部端子電極１１５が形成されている。第１の内部導体１１０の露出部１１２は、第１の外部端子電極１１４によって被覆され、第１の外部端子電極１１４と電気的に接続される。第２の内部導体１１１の露出部１１３は、第２の外部端子電極１１５によって被覆され、第２の外部端子電極１１５と電気的に接続される。

このような積層セラミック電子部品１０１の第１および第２の外部端子電極１１４および１１５についても、図示しないが、図３または図５を参照して説明した外部端子電極１０および１１の構造および形成方法が適用される。

第５の実施形態による積層セラミック電子部品１０１のような多端子型の積層セラミック電子部品においては、外部端子電極の各々の隣り合うもの同士の距離をある程度確保してはんだブリッジを防止する必要があるが、導電性ペーストによる塗布方法の場合、精度良く導電性ペーストを塗布することが困難であるため、露出した内部導体間の距離を少し広めに確保する必要があり、その結果、小型化を阻害している。これに対して、この発明によれば、外部端子電極の形成のために、直接めっきを用いるため、露出した内部導体間の距離を必要最小限に抑えることが可能となり、積層セラミック電子部品の小型化をより進めることができる。

なお、第５の実施形態では、８つの端子すなわち内部導体１１０および１１１の露出部１１２および１１３が合計８つの列を形成していたが、少なくとも４つの列が形成されていればよく、外部端子電極についても、それぞれの列に対応するように少なくとも４つ形成されていればよい。

図１０ないし図１２は、この発明の第６の実施形態による積層セラミック電子部品１０１ａを説明するためのものである。ここで、図１０および図１１は、それぞれ、図８および図９に対応する図である。図１２は、外部端子電極１１４および１１５を形成する前のセラミック素体１０２の第１および第２の主面１０３および１０４を示す図である。図１０ないし図１２において、図８および図９に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第６の実施形態では、図１１に示すように、第１または第２の内部導体１１０または１１１と同一面上に形成される内層ダミー内部導体１１６と、内部導体１１０および１１１のいずれとも異なる面上に形成される外層ダミー内部導体１１７とを備えるとともに、外部端子電極１１４および１１５が、図１２に示すように、セラミック素体１０２の第１および第２の主面１０３および１０４上に形成される補助導電層１１８を備えることを特徴としている。

ダミー内部導体１１６および１１７は、第３の実施形態におけるダミー内部導体２４および２５と同様の作用効果を奏し、補助導電層１１８は、第４の実施形態における補助導電層２６と同様の作用効果を奏する。したがって、第６の実施形態によれば、第５の実施形態に比べて、第１および第２の外部端子電極１１４および１１５のセラミック素体１０２に対する固着力をより向上させることができるとともに、第１および第２の外部端子電極１１４および１１５の形成領域を主面１０３および１０４にまで容易に延長することができる。

なお、第６の実施形態において、ダミー内部導体１１６および１１７を省略したり、あるいは、補助導電層１１８を省略したりすることも可能である。

図１３および図１４は、この発明の第７の実施形態による積層セラミック電子部品１５１を説明するためのものである。ここで、図１３は、積層セラミック電子部品１５１の外観を示す斜視図である。

積層セラミック電子部品１５１は、多端子型低ＥＳＬ積層セラミックコンデンサを構成するもので、セラミック素体１５２を備えている。セラミック素体１５２は、互いに対向する第１および第２の主面１５３および１５４と、第１および第２の主面１５３および１５４間を結ぶ第１ないし第４の側面１５５〜１５８とを有する直方体形状をなしている。

図１４は、セラミック素体１５２の内部構造を示す平面図であり、図１４（１）と同（２）とは互いに異なる断面を示している。

セラミック素体１５２は複数のセラミック層１５９が積層された構造を有している。セラミック素体１５２の内部には、互いの間に所定のセラミック層１５９を介在させた状態で、第１および第２の内部導体１６０および１６１が複数組積層方向に交互に形成されている。

第１の内部導体１６０は、第２の内部導体１６１と対向する第１の有効部１６２と第１の有効部１６２から第１または第２の側面１５５または１５６にまで引き出される複数の第１の引出し部１６３とを有していて、第１の引出し部１６３の端部に、第１または第２の側面１５５または１５６に露出する露出部１６４を形成している。

第２の内部導体１６１は、第１の内部導体１６０と対向する第２の有効部１６５と第２の有効部１６５から第１または第２の側面１５５または１５６にまで引き出される複数の第２の引出し部１６６とを有していて、第２の引出し部１６６の端部に、第１または第２の側面１５５または１５６に露出する露出部１６７を形成している。

セラミック素体１５２の第１および第２の側面１５５および１５６の各々上には、第１および第２の外部端子電極１６８および１６９が交互に複数組配列されている。第１の内部導体１６０の露出部１６４は、第１の外部端子電極１６８によって被覆され、第１の外部端子電極１６８と電気的に接続される。第２の内部導体１６１の露出部１６７は、第２の外部端子電極１６９によって被覆され、第２の外部端子電極１６９と電気的に接続される。

このような第７の実施形態における第１および第２の外部端子電極１６８および１６９についても、図３または図５を参照して説明した外部端子電極１０および１１の構造および形成方法が適用される。

図１５ないし図１７は、この発明の第８の実施形態による積層セラミック電子部品１５１ａを説明するためのものである。ここで、図１５は図１３に対応し、図１６は図１４に対応する図である。図１７は、セラミック素体１５２の第１および第２の主面１５３および１５４を示す図である。図１５ないし図１７において、図１３および図１４に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。

第８の実施形態の、第７の実施形態に対する関係は、第６の実施形態の、第５の実施形態に対する関係と同様である。すなわち、第８の実施形態では、図１６に示すように、第１または第２の内部導体１６０または１６１と同一面上に形成される内層ダミー内部導体１７０と、内部導体１６０および１６１のいずれとも異なる面上に形成される外層ダミー内部導体１７１とを備えるとともに、図１７に示すように、セラミック素体１５２の第１および第２の主面１５３および１５４上に形成される補助導電層１７２を備えることを特徴としている。

ダミー内部導体１７０および１７１は、第３の実施形態におけるダミー内部導体２４および２５と同様の作用効果を奏し、補助導電層１７２は、第４の実施形態における補助導電層２６と同様の作用効果を奏する。したがって、第８の実施形態によれば、第７の実施形態に比べて、第１および第２の外部端子電極１６８および１６９の、セラミック素体１５２に対する固着力をより向上させることができるとともに、第１および第２の外部端子電極１６８および１６９の形成領域を第１および第２の主面１５３および１５４にまで容易に延長することができる。

なお、第８の実施形態において、ダミー内部導体１７０および１７１が省略されても、あるいは、補助導電層１７２が省略されてもよい。

次に、この発明による効果を確認するために実施した実験例について説明する。この実験例では、第１の実施形態に基づいて積層セラミック電子部品として積層セラミックコンデンサを作製し、評価を行なった。

まず、以下の表１に示すような仕様を有する積層セラミックコンデンサのためのセラミック素体を準備した。

次に、セラミック素体に外部端子電極を形成するため、以下の表２に示すようなＮｉめっき浴、Ｃｕめっき浴およびＳｎめっき浴をそれぞれ用いながら、表３に示すようなめっき条件にて３００ｍｌの水平回転バレルを適用することによって、金属めっき膜用Ｎｉめっき、Ｃｕめっき膜用Ｃｕめっき、上層めっき膜用Ｎｉめっきおよび上層めっき膜用Ｓｎめっきをこの順序で実施し、まず、厚み約３μｍのＮｉめっき膜、およびその上に厚み約３μｍのＣｕめっき膜を形成した後、酸素濃度５０ｐｐｍおよび温度１０８０℃の条件にて熱処理を施し、さらにその後、厚み約４μｍのＮｉめっき膜、およびその上に厚み約４μｍのＳｎめっき膜を順次形成して、この発明の範囲内の実施例に係る試料とした。

他方、上記金属めっき膜用Ｎｉめっきを実施せず、代わりに、Ｃｕめっき膜用Ｃｕめっきを、厚み約８μｍのＣｕめっき膜が形成されるように実施したことを除いて、実施例の場合と同様の工程を経て、この発明の範囲外の比較例に係る試料を作製した。

次に、このようにして得られた実施例および比較例の各々に係る試料について、外部端子電極の固着力を評価するため、外部端子電極を貫通するボイドの発生の有無および１個の試料あたりのボイド発生数を調査した。図１８には、試料に係る積層セラミックコンデンサ３１の外部端子電極３２が形成された部分が拡大されて示されている。積層セラミックコンデンサ３１は、セラミック素体３３を備え、外部端子電極３２は、セラミック素体３３の内部においてセラミック層３４を挟んで形成された複数の内部導体３５と電気的に接続されている。図１８には、外部端子電極３２を貫通するボイド３６が図解的に示されている。

実施例および比較例の各々試料数２０個について、図１８に示すようなボイドの発生の有無および１個の試料あたりのボイド発生数を調査したところ、実施例では、ボイドの発生は認められなかったのに対し、比較例では、１個の試料あたり平均５．２個のボイドの発生が認められた。

１，１ａ，１ｂ，１ｃ，１０１，１０１ａ，１５１，１５１ａ 積層セラミック電子部品
２，１０９，１５９ セラミック層
３，４，１０３，１０４，１５３，１５４ 主面
５〜８，１０５〜１０８，１５５〜１５８ 側面
９，１０２，１５２ セラミック素体
１０，１１，１１４，１１５，１６８，１６９ 外部端子電極
１２，１３，１１０，１１１，１６０，１６１ 内部導体
１８，１９，１１２，１１３，１６４，１６７ 露出部
２０ 金属めっき膜
２１ Ｃｕ酸化物存在領域
２２ Ｃｕめっき膜
２６，１１８，１７２ 補助導電層

Claims (8)

1. 複数のセラミック層が積層されてなり、互いに対向する第１の主面および第２の主面と、前記第１の主面および前記第２の主面間を結ぶ複数の側面とを有する、セラミック素体と、
   前記セラミック素体の内部に形成され、かつ前記セラミック素体の少なくとも１つの前記側面上に露出部を有する、内部導体と、
   前記セラミック素体の少なくとも１つの前記側面上に形成され、かつ前記内部導体の前記露出部を被覆する、外部端子電極と
   を備え、
   前記外部端子電極は、
   前記内部導体の前記露出部を被覆するようにして形成された、金属めっき膜と、
   前記金属めっき膜を被覆し、かつ前記セラミック素体と接するようにして形成された、Ｃｕめっき膜と
   を備え、
   前記Ｃｕめっき膜の内部であって、前記Ｃｕめっき膜の少なくとも前記セラミック素体との界面側に、不連続状にＣｕ酸化物が存在している、
   積層セラミック電子部品。
2. 前記Ｃｕ酸化物は、さらに前記第１の主面および前記第２の主面とも接するように存在している、請求項１に記載の積層セラミック電子部品。
3. 前記外部端子電極は、第１の主面上および前記第２の主面上に形成された補助導電層をさらに備え、
   前記Ｃｕ酸化物は、前記金属めっき膜と前記補助導電層との間に位置するように形成され、
   前記Ｃｕめっき膜は、前記金属めっき膜、前記Ｃｕ酸化物および前記補助導電層を被覆するようにして形成される、請求項１または２に記載の積層セラミック電子部品。
4. 前記内部導体はＮｉを含み、前記金属めっき膜はＮｉを含む、請求項１ないし３のいずれかに記載の積層セラミック電子部品。
5. 前記Ｃｕ酸化物は玉状に存在している、請求項１ないし４のいずれかに記載の積層セラミック電子部品。
6. 前記Ｃｕ酸化物はＣｕ_２ＯとＣｕＯとを含む、請求項１ないし５のいずれかに記載の積層セラミック電子部品。
7. 前記Ｃｕ酸化物において、Ｃｕ_２Ｏは９０重量％以上を占める、請求項６に記載の積層セラミック電子部品。
8. 複数のセラミック層が積層されてなり、互いに対向する第１の主面および第２の主面と、前記第１の主面および前記第２の主面間を結ぶ複数の側面とを有し、少なくとも１つの前記側面上に露出部を有する内部導体が内部に形成されている、セラミック素体を準備する工程と、
   前記セラミック素体にめっき処理を施し、前記内部導体の露出部上に金属めっき膜を析出させる工程と、
   前記セラミック素体にめっき処理を施し、前記金属めっき膜を被覆するように、かつ、前記金属めっき膜の周囲に位置する前記セラミック素体の前記側面と接するようにして、Ｃｕめっき膜を析出させる工程と、
   前記セラミック素体に熱処理を施し、前記Ｃｕめっき膜と前記セラミック素体との間に、Ｃｕ液相、Ｏ液相およびＣｕ固相を生成させる工程と
   を備え、
   前記熱処理は、温度１０６５℃以上、かつ酸素濃度５０ｐｐｍ以上の条件で施される、
   積層セラミック電子部品の製造方法。

Images