CN101346785B - 层叠型电子部件及其制造方法 - Google Patents
层叠型电子部件及其制造方法 Download PDFInfo
- Publication number
- CN101346785B CN101346785B CN2007800009216A CN200780000921A CN101346785B CN 101346785 B CN101346785 B CN 101346785B CN 2007800009216 A CN2007800009216 A CN 2007800009216A CN 200780000921 A CN200780000921 A CN 200780000921A CN 101346785 B CN101346785 B CN 101346785B
- Authority
- CN
- China
- Prior art keywords
- duplexer
- face
- internal electrode
- regulation
- electrode
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims description 16
- 238000000034 method Methods 0.000 title abstract description 21
- 238000007747 plating Methods 0.000 claims abstract description 85
- 239000012212 insulator Substances 0.000 claims abstract description 45
- 238000007772 electroless plating Methods 0.000 claims abstract description 36
- 239000002244 precipitate Substances 0.000 claims description 35
- 238000013459 approach Methods 0.000 claims description 14
- 230000015572 biosynthetic process Effects 0.000 claims description 11
- 239000003638 chemical reducing agent Substances 0.000 claims description 11
- 238000000227 grinding Methods 0.000 claims description 10
- 229910052802 copper Inorganic materials 0.000 claims description 9
- 229910052709 silver Inorganic materials 0.000 claims description 9
- 239000003795 chemical substances by application Substances 0.000 claims description 8
- 229910052759 nickel Inorganic materials 0.000 claims description 8
- 238000002360 preparation method Methods 0.000 claims description 5
- 230000008021 deposition Effects 0.000 abstract description 2
- 239000011248 coating agent Substances 0.000 description 72
- 238000000576 coating method Methods 0.000 description 72
- 238000012360 testing method Methods 0.000 description 24
- 230000000694 effects Effects 0.000 description 14
- 239000000853 adhesive Substances 0.000 description 13
- 230000001070 adhesive effect Effects 0.000 description 13
- 239000003054 catalyst Substances 0.000 description 13
- 239000003985 ceramic capacitor Substances 0.000 description 13
- 229910052751 metal Inorganic materials 0.000 description 13
- 239000002184 metal Substances 0.000 description 13
- 229910000679 solder Inorganic materials 0.000 description 13
- 238000005868 electrolysis reaction Methods 0.000 description 10
- 239000000758 substrate Substances 0.000 description 9
- 239000000463 material Substances 0.000 description 8
- 229910021645 metal ion Inorganic materials 0.000 description 8
- NBIIXXVUZAFLBC-UHFFFAOYSA-N Phosphoric acid Chemical compound OP(O)(O)=O NBIIXXVUZAFLBC-UHFFFAOYSA-N 0.000 description 4
- 238000010586 diagram Methods 0.000 description 4
- 239000012467 final product Substances 0.000 description 4
- 229910052763 palladium Inorganic materials 0.000 description 4
- 229910052697 platinum Inorganic materials 0.000 description 4
- 125000006850 spacer group Chemical group 0.000 description 4
- WSFSSNUMVMOOMR-UHFFFAOYSA-N Formaldehyde Chemical compound O=C WSFSSNUMVMOOMR-UHFFFAOYSA-N 0.000 description 3
- 239000003990 capacitor Substances 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 239000004615 ingredient Substances 0.000 description 3
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 2
- 229910000147 aluminium phosphate Inorganic materials 0.000 description 2
- -1 as typical example Substances 0.000 description 2
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical class [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 2
- 239000010953 base metal Substances 0.000 description 2
- 238000005422 blasting Methods 0.000 description 2
- 229910052796 boron Inorganic materials 0.000 description 2
- 230000007812 deficiency Effects 0.000 description 2
- 238000000280 densification Methods 0.000 description 2
- 239000000284 extract Substances 0.000 description 2
- 230000002349 favourable effect Effects 0.000 description 2
- 150000002739 metals Chemical class 0.000 description 2
- 230000001376 precipitating effect Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 230000000630 rising effect Effects 0.000 description 2
- 238000003756 stirring Methods 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 230000009471 action Effects 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 1
- 230000004888 barrier function Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004140 cleaning Methods 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 238000007599 discharging Methods 0.000 description 1
- 238000006073 displacement reaction Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005518 electrochemistry Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 125000002485 formyl group Chemical class [H]C(*)=O 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 238000009434 installation Methods 0.000 description 1
- 238000009413 insulation Methods 0.000 description 1
- 230000003993 interaction Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 230000033116 oxidation-reduction process Effects 0.000 description 1
- 238000012856 packing Methods 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000001488 sodium phosphate Substances 0.000 description 1
- 229910000162 sodium phosphate Inorganic materials 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 229910052718 tin Inorganic materials 0.000 description 1
- RYFMWSXOAZQYPI-UHFFFAOYSA-K trisodium phosphate Chemical compound [Na+].[Na+].[Na+].[O-]P([O-])([O-])=O RYFMWSXOAZQYPI-UHFFFAOYSA-K 0.000 description 1
- 238000007738 vacuum evaporation Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/228—Terminals
- H01G4/232—Terminals electrically connecting two or more layers of a stacked or rolled capacitor
- H01G4/2325—Terminals electrically connecting two or more layers of a stacked or rolled capacitor characterised by the material of the terminals
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/43—Electric condenser making
- Y10T29/435—Solid dielectric type
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Ceramic Capacitors (AREA)
- Coils Or Transformers For Communication (AREA)
Abstract
本发明提供一种有效体积率优异且可靠性高的层叠型电子部件，通过在层叠体的规定的面上，且多个内部电极的各端部露出的部位，直接实施无电解镀敷，能够以良好的品质形成使多个内部电极的各端部相互电连接的外部电极。作为层叠体(5)，准备如下结构：在内部电极(3a、3b)露出的端面(6)上相邻内部电极(3a、3b)相互电绝缘，并且沿绝缘体层(2)的厚度方向测定的相邻内部电极(3a、3b)间的间隔(s)为20μm以下，且内部电极(3a、3b)相对于端面(6)的缩入长度(d)为1μm以下。在无电解镀敷工序中，使在多个内部电极(3a、3b)的端部析出的镀敷析出物相互连接地使该镀敷析出物成长。
Description
技术领域
本发明涉及层叠型电子部件及其制造方法，尤其涉及在层叠体的外表面上通过实施镀敷来直接形成外部电极的层叠型电子部件及其制造方法。
背景技术
如图11所示，以层叠陶瓷电容器为代表的层叠型电子部件101通常具备层叠体105，该层叠体105包括层叠的多个绝缘体层102、沿着绝缘体层102间的界面形成的多个层状内部电极103及104。在层叠体105的一侧及另一侧端面106及107，分别露出多个内部电极103及多个内部电极104的各端部，将这些内部电极103的各端部及内部电极104的各端部分别相互电连接地形成外部电极108及109。
在外部电极108及109的形成中，通常，将包括金属成分和玻璃成分的金属膏剂涂敷在层叠体105的端面106及107上，接着进行烧着，由此首先形成膏剂电极层110。接着，在膏剂电极层110上形成例如以Ni为主成分的第一镀层111，进一步在其上形成例如以Sn为主成分的第二镀层112。即，外部电极108及109分别由膏剂电极层110、第一镀层111及第二镀层112的三层结构构成。
对于外部电极108及109而言，在使用软钎料将层叠型电子部件101安装在基板上时，要求与软钎料的润湿性良好。同时，对于外部电极108而言，要求发挥将处于相互电绝缘状态的多个内部电极103相互电连接的作用，对于外部电极109而言，要求发挥将处于相互电绝缘状态的多个内部电极104相互电连接的作用。由上述的第二镀层112发挥确保软钎料的润湿性的作用，由膏剂电极层110发挥内部电极103及104相互电连接的作用。第一镀层111发挥软钎焊接合时防止软钎料被蚀的作用。
可是，膏剂电极层110其厚度大至数十μm～数百μm。因而，为了将该层叠型电子部件101的尺寸收敛在一定的规格值内，尽管不希望但还是需要减少用于确保静电电容的有效体积，其减少量为确保该膏剂电极层110的体积而需要的量。另一方面，由于镀层111及112其厚度为数μm左右，所以如果假设仅由第一镀层111及第二镀层112构成外部电极108及109，则能够更高确保用于确保静电电容的有效体积。
例如，在特开2004-146401号公报(专利文献1)中公开了如下一种方法：将导电性膏剂与内部电极的引出部接触地涂敷在层叠体的端面的至少沿着内部电极的层叠方向的棱部，将该导电性膏剂烧着或使其热硬化，形成导电膜，进而在层叠体的端面实施电解镀敷，与上述棱部的导电膜连接地形成电解镀膜。由此，能够减薄外部电极的端面的厚度。
另外，在特开昭63-169014号公报(专利文献2)中公开了如下一种方法：对于层叠体的露出内部电极的侧壁面的整个面，使在侧壁面露出的内部电极短路地通过无电解镀敷析出导电性金属膜。
然而，在上述的专利文献1所记载的外部电极的形成方法中，尽管能够使露出的内部电极和电解镀膜直接连接，但在进行电解镀敷之前，为了预先使露出的内部电极的引出部电导通，需要形成基于导电性膏剂的导电部。将该导电性膏剂涂敷在特定的部位的工序繁琐。进而，由于导电性膏剂的厚度厚，所以还存在有效体积率降低的问题。
另一方面，在专利文献2记载的无电解镀敷法中，还存在如下问题：如果在需要镀敷的面上没有预先赋予Pd等催化剂活性高的物质，则形成的镀膜的致密性和均匀性变低，在层叠体的内部浸入镀液等，可靠性下降。根据专利文献2的记载，尽管不是必须明确是否赋予了催化剂活性高的物质，但如果假设形成了均匀的镀膜，则预先赋予了催化剂活性高的物质的可能性高。但是，对于该催化剂赋予来说，进行赋予的工序复杂，另外还存在镀膜容易在希望部位以外的部位析出的问题。
另外，在专利文献2记载的方法中，作为处于层叠体的内部电极的材料使用了Pd及Pt，不过，由于这些Pd及Pt为高价的金属，所以还存在导致层叠型电子部件的成本上升的问题。
此外，在专利文献2记载的方法中，内部电极的厚度必须在1μm以上，因此，还存在导致层叠体的大型化，同时导致层叠型电子部件的成本升高的问题。
专利文献1：特开2004-146401号公报
专利文献2：特开昭63-169014号公报
发明内容
本发明鉴于上述问题而实现，其目的在于提供一种实质上仅由镀敷析出物形成层叠型电子部件的外部电极，从而制造有效体积率优异的层叠型电子部件的方法。
本发明的另一目的在于提供一种在形成外部电极时，即使不实施事先的复杂工序，例如导电性膏剂的涂敷工序及催化剂的赋予工序等，也能够简便地形成由致密的镀膜构成的外部电极，且还能够确保高可靠性的制造层叠型电子部件的方法。
本发明的又一目的在于提供一种由上述的制造方法制造的层叠型电子部件。
本发明首先面向层叠型电子部件的制造方法，包括：准备层叠体的工序，所述层叠体包括层叠的多个绝缘体层、沿着绝缘体层间的界面形成的多个内部电极，内部电极的各端部在规定的面上露出；和形成外部电极的工序，该工序是将在层叠体的规定的面上露出的多个内部电极的各端部相互电连接地在层叠体的规定的面上形成外部电极的工序。
本发明的层叠型电子部件的制造方法，为了解决所述技术性问题，第一方面的特征在于，作为层叠体，准备如下结构：在内部电极露出的规定的面上相邻内部电极相互电绝缘，并且沿绝缘体层的厚度方向测定的相邻内部电极间的间隔为20μm以下，且内部电极相对于所述规定的面的缩入长度为1μm以下。
本发明的层叠型电子部件的制造方法，第二方面的特征在于，作为层叠体，准备如下结构：在内部电极露出的规定的面上相邻内部电极相互电绝缘，并且沿绝缘体层的厚度方向测定的相邻内部电极间的间隔为50μm以下，且内部电极相对于所述规定的面的突出长度为0.1μm以上。
而且，在本发明的层叠型电子部件的制造方法中，特征还在于，形成外部电极的工序包括无电解镀敷工序，所述无电解镀敷工序对在所述准备的层叠体的规定的面上露出的多个内部电极的端部，使用含有还原剂的镀液直接进行无电解镀敷，该无电解镀敷工序包括：使在多个内部电极的端部析出的镀敷析出物相互连接地使镀敷析出物镀敷成长的工序。
所述的内部电极的缩入长度或突出长度的控制，优选在形成外部电极的工序之前，实施使用研磨剂对层叠体进行研磨的工序。
本发明还面向层叠型电子部件，其包括：层叠体，该层叠体包括层叠的多个绝缘体层、沿着绝缘体层间的界面形成的多个内部电极，内部电极的各端部在规定的面上露出；和外部电极，该外部电极是将在层叠体的规定的面上露出的多个内部电极的各端部相互电连接地在层叠体的规定的面上形成的。
本发明的层叠型电子部件，第一方面的特征在于，在层叠体的内部电极露出的规定的面上，沿绝缘体层的厚度方向测定的相邻内部电极间的间隔为20μm以下，且内部电极相对于所述规定的面的缩入长度为1μm以下，另一方面，第二方面的特征在于，在层叠体的内部电极露出的规定的面上，沿绝缘体层的厚度方向测定的相邻内部电极间的间隔为50μm以下，且内部电极相对于所述规定的面的突出长度为0.1μm以上。
此外，本发明的层叠型电子部件，其特征在于，外部电极的至少与内部电极直接连接的部分由无电解镀敷析出物构成。
在本发明中，内部电极的主成分优选是从Ni、Cu及Ag中选择的至少一种。
发明效果
根据本发明，可以实质上仅由镀敷析出物形成层叠型电子部件的外部电极，所以能够得到有效体积率优异的层叠型电子部件。
另外，根据本发明，即使不实施事先的复杂工序，例如导电性膏剂的涂敷工序及催化剂的赋予工序等，也能够由致密且均匀性高的无电解镀敷析出物简便地形成外部电极的至少与内部电极直接连接的部分。其结果，根据本发明，能够得到确保高可靠性的层叠型电子部件。
此外，根据本发明，即使在内部电极的主成分中不使用Pd、Pt等催化剂活性高的金属，也能够得到致密性高的无电解镀膜，所以内部电极可以使用廉价的Ni、Cu、Ag等金属材料，能够得到低成本的层叠型电子部件。
此外，根据本发明，即使内部电极的厚度不足1μm，也能够形成致密的无电解镀膜，所以能够得到小型且低成本的层叠型电子部件。
附图说明
图1是本发明的第一实施方式的层叠型电子部件1的截面图；
图2是对图1所示的层叠体5的露出内部电极3a及3b的部分进行放大表示的截面图；
图3是表示在图2所示的内部电极3a及3b的露出部分析出镀敷析出物12a及12b的状态的截面图；
图4是表示图3中析出的镀敷析出物12a及12b成长的状态的截面图；
图5是表示图4中成长的镀敷析出物12a及12b一体化而形成第一镀层10的状态的截面图；
图6是用于说明本发明的第二实施方式的图，是相当于图2的截面图；
图7是用于说明本发明的第三实施方式的图，是相当于图6的截面图；
图8是表示本发明的第四实施方式的层叠型电子部件21的外观的立体图；
图9是表示图8所示的层叠型电子部件21安装在基板26上的状态的截面图；
图10是表示图1所示的层叠型电子部件1安装在基板14上的状态的截面图；
图11是现有的层叠型电子部件101的截面图。
图中：1、21-层叠型电子部件；2-绝缘体层；3、3a、3b、4-内部电极；5、22-层叠体；6、7-端面；8、9、24、25-外部电极；10-第一镀层；11-第二镀层；12a、12b-镀敷析出物；23-面。
具体实施方式
参照图1～图5，对本发明的第一实施方式的层叠型电子部件1及其制造方法进行说明。
首先，如图1所示，层叠型电子部件1具备层叠体5，该层叠体5包括层叠的多个绝缘体层2、沿着绝缘体层2间的界面形成的多个层状内部电极3及4。层叠型电子部件1在构成层叠陶瓷电容器时，绝缘体层2由电介质陶瓷构成。在层叠体5的一侧及另一侧端面6及7，分别露出多个内部电极3及多个内部电极4的各端部，将这些内部电极3的各端部及内部电极4的各端部分别相互电连接地形成外部电极8及9。
外部电极8及9实质上分别由镀敷析出物构成，具备首先在露出内部电极3及4的端面6及7上形成的第一镀层10和在第一镀层10上形成的第二镀层11。
构成最外层的第二镀层11要求对软钎料具有良好的润湿性，所以希望以Sn及Au等为主成分。另外，第一镀层10要求发挥将处于相互电绝缘状态的多个内部电极3及4分别相互电连接、且防止软钎焊接合时软钎料被蚀的作用，所以优选以Ni等为主成分。
与内部电极3或4直接连接的第一镀层10，是通过使用还原剂析出金属离子的无电解镀敷形成的，而并不是通过基于通电处理的电解镀敷形成的。此外，在实施无电解镀Ni时，在使用磷酸系及硼系的还原剂的情况下，通常，在作为镀敷析出物的第一镀层10中混入磷及硼。
另外，在通过无电解镀敷要形成第一镀层10时，在无电解镀敷工序之前，通常在需要形成镀膜的面上事先赋予促进还原剂的还原作用的催化剂物质、例如Pd等，但在本发明中，不设置这种用于赋予催化剂物质的工序。因而，在本发明中，在内部电极3和4露出的端面6及7各自与第一镀层10之间不存在由催化剂物质构成的均匀的层。当然，在内部电极3和4露出的端面6及7上直接形成的膜也不含导电性膏剂膜、真空蒸镀膜、溅射膜等。
接着，对图1所示的层叠型电子部件1的制造方法，以外部电极8及9、特别是第一镀层10的形成方法为中心，参照图2～图5进行说明。
图2是对图1所示的层叠体5的露出内部电极3的一侧的端面6附近进行放大表示的图。图2表示形成外部电极8之前的状态。在存在有多个的内部电极3中，抽出位于图示区域的两个内部电极，分别附以参照符号“3a”及“3b”。图2是任意抽出露出内部电极3的端面6附近进行表示的图，并非表示特定内部电极3的图。而且，以内部电极3a及3b为代表的多个内部电极3在该时点处于相互电绝缘的状态。
此外，对于另一侧的端面7及在此处露出的内部电极4，与上述的端面6及内部电极3的情况实质上相同，所以省略图示及说明。
在形成第一镀层10时，将图2状态的层叠体5投入充满镀液的容器中，所述镀液含有还原剂及具有相比还原剂的氧化还原电位电化学性高的析出电位的金属离子。然后，使所述容器旋转、摆动、倾斜或振动，将层叠体5在镀液中搅拌时，在露出的内部电极3a及3b与还原剂的相互作用下产生的电子供给到内部电极3a及3b。然后，液体中的金属离子接收该供给的电子作为金属在内部电极3a及3b的露出面析出。图3表示在上述露出面析出的镀敷析出物12a及12b的状态。该状态下的内部电极3a及3b还处于相互电绝缘的状态。
进一步继续无电解镀敷工序时，金属离子的析出继续，析出的镀敷析出物12a及12b进一步成长。图4表示此时的状态。析出的镀敷析出物12a及12b越大，金属离子的析出速度越快。
然后，进一步继续无电解镀敷工序时，金属离子的析出继续，分别成长的镀敷析出物12a与镀敷析出物12b相互接触而一体化。若继续该状态，则成为将露出的多个内部电极3相互电连接的第一镀层10。图5表示此时的状态。
在上述的无电解镀敷工序中，与电解镀敷的情况相同，可以在充满镀液的容器内投入层叠体5和介质的状态下实施搅拌。此时，介质并不是发挥通电功能，但有利于提高层叠体5的搅拌作用，例如使图4所示的镀敷析出物12a及12b因碰撞而压溃，沿着端面6延展地变形。
在表示形成外部电极8之前的层叠体5的图2中，将沿绝缘体层2的厚度方向测定的相邻内部电极3a及3b间的间隔规定为“s”。进而，将层叠体5的内部电极3a及3b相对于露出内部电极3的端面6的各自的缩入长度规定为“d”。此外，上述的缩入长度“d”在露出的内部电极面的长度方向(与图2的纸面垂直的方向)上存在一定程度的偏差，所以在此所说的“d”是加入了长度方向的偏差的平均值。
如上所述，图2～图5的经过图所示的现象起因于镀敷析出物12a及12b的成长力的高度。镀敷析出物12a及12b在其成长的同时容易向与端面6平行的方向延展，并且，镀敷析出物12a及12b相互接触时容易一体化。
为了使上述现象容易产生，对于形成外部电极8之前的层叠体5而言，相邻内部电极3a及3b间的间隔“s”需要为20μm以下，且内部电极3a及3b各自的缩入长度“d”需要为1μm以下。
在间隔“s”为20μm以下时，图3～图4中析出的镀敷析出物12a及12b直到相互接触所需要的镀敷成长的长度短，相互接触的概率升高，所以容易形成第一镀层10，而且第一镀层10的致密性提高。
另外，在缩入长度“d”为1μm以下时，在内部电极3a及3b的露出部分容易析出金属离子，因此，镀敷析出物12a及12b容易成长，所以容易形成第一镀层10，而且第一镀层10的致密性提高。
在构成层叠陶瓷电容器的层叠型电子部件1中，作为代表例，绝缘体层2由钛酸钡系电介质材料构成，且内部电极3及4的主成分由Ni及Cu、Ag等贱金属构成。此时，在烧成后的层叠体5中，内部电极3及4比层叠体5的端面6及7更向内侧比较大地缩入的情况较多。这种情况下，在将缩入长度“d”设成1μm以下时，应用喷砂处理及滚筒研磨等研磨处理削掉绝缘体层2即可。
即使烧成后的层叠体5中内部电极3及4的缩入长度“d”已经在1μm以下，为了去除内部电极3及4表面的氧化膜，另外对内部电极3及4的表面进行粗加工，也希望实施上述的研磨处理。原因是，在无电解镀敷工序中，能够提高镀敷析出物12a及12b相对于内部电极3及4的密接性。
另外，上述的研磨处理还作用于可靠地形成致密性更高的镀膜。此时，内部电极3及4的厚度没有必要特别厚，不足1μm也足够。能够薄到0.2μm左右，在成本和小型化方面有利。
内部电极3及4的主成分没有必要是Pd及Pt那样的无电解镀敷时催化剂活性高的金属。也可以是Ni、Cu、Ag等金属。内部电极3及4的主成分为Ni的情况下，在无电解镀敷时，适于采用次亚磷酸钠等磷酸系的还原剂，内部电极3及4的主成分为Cu或Ag的情况下，在无电解镀敷时，适于采用甲醛等醛系还原剂。
另外，内部电极3及4的主成分为Ni、Cu或Ag时，Ni、Cu及Ag也可以和其他金属成分形成合金。
接着，如该实施方式所述，在进一步形成第二镀层11时，在第一镀层10上采用通常熟知的方法进行镀敷即可。在形成第二镀层11的阶段，由于需要镀敷的部位已成为具有导电性的连续的面，所以能够容易地形成第二镀层11。在第二镀层11的形成中，不仅可以适用无电解镀敷，还可以适用电解镀敷。
外部电极8及9如图示的实施方式所述，没有必要一定为2层结构，也可以是1层结构，或者是3层以上的结构。例如可以列举，第一、第二、第三镀层以Cu镀层、Ni镀层、Sn镀层的顺序形成的3层结构、或第一、第二、第三、第四镀层以Ni镀层、Cu镀层、Ni镀层、Sn镀层的顺序形成的4层结构等。
图6是用于说明本发明的第二实施方式的相当于图2的图。图6中，对于与图2所示的要素相当的要素赋予同样的参照符号，省略重复的说明。
第二实施方式中，简单来说，特征在于内部电极3a及3b从端面6突出。更具体来说，特征在于内部电极3a及3b相对于端面6的各自的突出长度“p”为0.1μm以上。而且，在该实施方式的情况下，在层叠体5的端面6，沿绝缘体层2的厚度方向测定的相邻内部电极3a及3b间的间隔“s”没有必要短到20μm以下，只要是在50μm以下就足够。
此外，上述的突出长度“p”在露出的内部电极面的长度方向(与图6的纸面垂直的方向)上存在一定程度的偏差，所以在此所说的“p”是加入了长度方向的偏差的平均值。
如上所述，通过将突出长度“p”设在0.1μm以上，提高无电解镀敷的析出力，镀敷成长力也进一步提高。因此，与第一实施方式相比，能够形成更致密的镀膜，另外，能够扩大内部电极间间隔“s”，能够提高层叠型电子部件的设计自由度。
此外，对于另一侧的端面7及在此处露出的内部电极4(参照图1)，与上述的端面6及内部电极3的情况实质上相同，所以省略图示及说明。
为了使内部电极3a及3b从端面6突出，采用加强研磨的强度或在研磨剂中混入金属提高研磨剂的硬度等的方法即可。特别是在绝缘体层2由陶瓷构成的情况下，由于陶瓷比内部电极3a及3b更容易磨削，所以可通过喷砂及滚筒研磨容易地得到使内部电极3a及3b突出的状态。另外，如果采用激光研磨，则能够选择性且有效地磨削陶瓷，所以能够更容易地得到使内部电极3a及3b突出的状态。
图7是用于说明本发明的第三实施方式的相当于图6的图。图7中，对于与图6所示的要素相当的要素赋予同样的参照符号，省略重复的说明。
在图7所示的实施方式中也一样，满足在层叠体5的端面6，沿绝缘体层2的厚度方向测定的相邻内部电极3a及3b间的间隔“s”为50μm以下，且内部电极3a及3b相对于端面6的各自的突出长度“p”为0.1μm以上的条件。
参照图7说明的实施方式，在图6所示的工序之后，根据需要来实施。即，内部电极3a及3b的端部从端面6充分突出的情况下，若再继续研磨，则如图7所示，内部电极3a及3b的突出的端部被按压，向与端面6平行的方向扩展。其结果，内部电极3a及3b相对于端面6的各自的突出长度“p”尽管不希望，但还是比图6所示的状态时短，但相邻的内部电极3a及3b间的间隔“s”有利，与图6所示的状态时短。
在如上所述的情况下，在无电解镀敷时，能够实质上缩短需要使析出的镀敷析出物成长的距离。因而，镀敷析出物的均匀性提高，另外，镀敷效率也大大提高。另外，根据本实施方式，即使位于相邻的内部电极3a及3b间的绝缘体层2的厚度比较厚，也能够缩短相邻的内部电极3a及3b间的间隔“s”。
图8是表示本发明的第四实施方式的层叠型电子部件21的外观的立体图。
图8所示的层叠型电子部件21具备层叠体22。层叠型电子部件21的特征在于，在层叠体22的特定的面23上形成有多个例如两个外部电极24及25。
省略了图示，不过，层叠体22包括层叠的多个绝缘层、沿着绝缘体层间的界面形成的多个内部电极。内部电极的各端部在外部电极24及25形成前的层叠体22的上述的面23露出，外部电极24及25将多个内部电极的各端部相互电连接地形成。该层叠型电子部件21为层叠陶瓷电容器的情况下，在外部电极24及25之间能够获得静电电容。
外部电极24及25与图1的层叠型电子部件1的情况相同，实质上仅由镀敷析出物构成，特别是外部电极24及25的至少与内部电极直接连接的部分由无电解镀敷析出物构成。
为了制造图8所示的层叠型电子部件21，如果假设由膏剂电极层形成外部电极24及25，则其工序非常复杂。原因是，需要遮蔽层叠体22的外表面的需要形成外部电极24及25的部位以外的区域，例如需要丝网印刷等繁琐的工序。与之相对，如本实施方式所述，在层叠体22的规定的面23上露出的多个内部电极的端部直接析出镀敷析出物时，不必特别需要遮蔽，所以工序非常简便。即，层叠型电子部件21正因为采用了上述的镀敷法，所以能够有效地制造。
图9是表示图8所示的层叠型电子部件21安装在基板26上的状态的图。
在基板26的表面，形成有端子27及28。在这些端子27及28上分别通过软钎料29及30接合有层叠型电子部件21所具备的外部电极24及25。在该安装状态下，软钎料29及30仅存在于外部电极24及25与端子27及28之间。
另一方面，图10是表示图1所示的层叠型电子部件1安装在基板14上的状态的图。
在图1所示的层叠型电子部件1的情况下，其外部电极8及9在相互对置的平行的面上，并不存在于同一平面上。因此，在层叠型电子部件1安装在基板14上的状态下，外部电极8及9所处的面和基板14上的端子15及16所处的面存在大致垂直地相交的位置关系。这种情况下，对于用于接合外部电极8及9和端子15及16的软钎料17及18，如图10所示，赋予具有一定程度以上的厚度的圆角(フイレツト)形状。
由此，根据前述的图9所示的安装状态，与图10所示的安装状态相比，由于外部电极24及25处于同一平面上，所以软钎料29及30不形成圆角形状，相应地能够提高向基板26的安装密度。
另外，层叠型电子部件21为层叠陶瓷电容器的情况下，在如图9所示安装的状态下，若软钎料29及30的量少，则能够降低等效串联电感(ESL)。由此，电容器充放电时的相位的位移量变小，特别是在高频用途中实用。由此，在层叠型电子部件21中采用的结构，在低ESL对应层叠电容器中能够有效适用。
以上，结合图示的实施方式对本发明进行了说明，不过在本发明的范围内，能够采用其他各种变形例。
例如，作为适用了本发明的层叠型电子部件，层叠芯片电容器为代表性，不过，也能够适用于其他的层叠芯片电感器、层叠芯片热敏电阻等。
因而，层叠型电子部件所具备的绝缘体层具有电绝缘的功能即可，其材质不特别规定。即，绝缘体层并不限定于由电介质陶瓷构成的结构，也可以是其他的由压电体陶瓷、半导体陶瓷、磁性体陶瓷、树脂等构成的结构。
以下，为了确定本发明的范围，或者为了确认本发明的效果，对实施的实施例进行说明。
首先，在以下的表1中，表示该实施例中采用的四种无电解镀敷条件“A”～“D”。
[表1]
[实施例1]
在实施例1中，在用于形成图1所示的层叠型电子部件的层叠体中，准备图2或图6所示的内部电极间间隔“s”(绝缘体层的厚度)及缩入长度“d”或突出长度“p”种种变化的结构，在各自的端面直接形成Ni镀层，进一步在其上形成Sn镀层，并调查了镀敷的进行状况。
更加详细为，作为被镀敷物，准备了长度1.6mm、宽度0.8mm及厚度0.8mm的层叠陶瓷电容器用层叠体，绝缘体层由钛酸钡系电介质材料构成，绝缘体层的厚度、内部电极的厚度及内部电极的主成分分别如表2的“绝缘体层厚度”、“内部电极厚度”及“内部电极金属种类”所示。在该时点，内部电极露出的层叠体的内部电极相对于端面的缩入长度“d”在最大的部位为10μm。
接着，对上述层叠体，使用氧化铝系研磨粉进行喷砂处理，对内部电极露出的层叠体的内部电极相对于端面的缩入长度“d”或突出长度“p”进行调节，如表2所示，对缩入长度“d”，在最大的部位进行测定，制作了2μm的结构和1μm的结构两种结构，对突出长度“p”，在最短的部位进行测定，制作了1μm的结构。此外，对具有缩入长度“d”的试料，实施强度0.25MPa的喷砂，通过改变其时间，对缩入长度“d”进行控制。对具有突出长度“p”的试料，实施强度0.50MPa的喷砂，通过改变其时间，对突出长度“p”进行控制。
喷砂结束后，从层叠体上清洗去除研磨粉，进行干燥。
接着，将5000个上述层叠体投入容积300cc的旋转滚筒中，如表2的“镀敷条件”所示，在表1所示的条件“A”下，在内部电极露出的层叠体的端面形成了作为第一镀层的厚度5μm的无电解Ni镀膜。
接着，将形成了上述作为第一镀层的无电解Ni镀膜的层叠体进入的旋转滚筒浸渍到pH值调整为5.0的浴温33℃的Sn镀浴(デイツプソ一ル公司制Sn-235)中，以转速12r.p.m.使其旋转，同时通过供电端子以电流密度0.07A/dm2通电50分钟。这样一来，在第一镀层上形成了作为第二镀层的厚度3μm的Sn镀膜。
如上所述，得到了具备相对于层叠体不形成膏剂电极层等，而直接形成镀层来构成的外部电极的各试料的层叠陶瓷电容器。
接着，对于得到的100个层叠陶瓷电容器，用显微镜对外部电极进行观察，测定了镀敷未附着(不着)的面积比例。另外，对镀敷未附着率为0％的试料，测量了直到镀敷未附着率达到0％所需要的时间。这些平均值的结果示于表2。
[表2]
如表2所示，在试料1及2中，由于内部电极露出的层叠体的内部电极相对于端面的缩入长度“d”大，所以得到镀敷未附着率高的结果。与之相对，在试料3及4中，由于缩入长度“d”小到1μm，所以使镀敷未附着率达到了0％。不过，如试料5所述，尽管缩入长度“d”为1μm，但在“绝缘体层厚度”即相邻内部电极间间隔超过20μm的情况下，产生了镀敷未附着。
另外，在试料6及7中，由于内部电极的端部相对于露出面突出，所以与试料3及4相比较，镀层的形成所需时间缩短，镀敷效率高。另外，如试料7所述，即使“绝缘体层厚度”即内部电极间间隔大至50μm，也使镀敷未附着率达到了0％。
另外，试料4～7的结果，表示了通过事先的喷砂，即使内部电极的主成分为催化剂能量低的Ni等贱金属，也能够得到致密性高的第一镀层。
[实施例2]
在实施例2中，在特定的试料条件及镀敷条件下，对层叠体的内部电极的厚度影响进行了调查。
作为被镀敷物，除了将层叠体的绝缘体层的厚度固定为20μm，且将内部电极的主成分固定为Ni，同时使内部电极的厚度如表3的“内部电极厚度”那样变化以外，准备了与实施例1的情况相同的层叠体。
接着，只对试料11～13的层叠体，采用与实施例1的情况同样的研磨剂实施喷砂，将内部电极露出的层叠体的内部电极相对于端面的缩入长度“d”设为0.1μm。
接着，将5000个上述层叠体投入容积300cc的旋转滚筒中，如表3的“镀敷条件”所示，在表1所示的条件“A”下，在内部电极露出的层叠体的端面形成了作为第一镀层的厚度5μm的无电解Ni镀膜。
接着，采用与实施例1同样的方法，在第一镀层上形成了作为第二镀层的厚度3μm的Sn镀膜。
如上所述，得到了具备相对于层叠体不形成膏剂电极层等，而直接形成镀层来构成的外部电极的各试料的层叠陶瓷电容器。
接着，对于得到的100个层叠陶瓷电容器，与实施例1的情况同样，评价了镀敷未附着率。另外，对镀敷未附着率为0％的试料，测量了直到镀敷未附着率达到0％所需要的时间。这些平均值的结果示于表3。
[表3]
如表3所示，根据试料11～13，实施事先的喷砂，将内部电极露出的层叠体的内部电极相对于端面的缩入长度“d”设为1μm以下，所以，即使内部电极的厚度不足1.0μm，也使镀敷未附着率达到了0％。
与此相对，根据试料编号14及15，由于内部电极的缩入长度“d”大至2μm，所以因将内部电极的厚度设为不足1.0μm，从而导致产生了镀敷未附着。
由此可知，内部电极的厚度厚本来是不经过事先的催化剂赋予工序而直接形成基于无电解镀膜的第一镀层的重要要素，但通过减小内部电极的缩入长度“d”，即使是厚度不足1.0μm的薄的内部电极，也能够形成致密性高的第一镀层。
[实施例3]
实施例3中，使用各种镀敷金属离子种及镀敷条件，形成了第一镀层。
作为被镀敷物，除了将层叠体的绝缘体层的厚度固定为20μm，且将内部电极的厚度固定为0.6μm，同时使内部电极的主成分如表4的“内部电极金属种”那样变化以外，准备了与实施例1的情况相同的层叠体。
接着，对该层叠体，采用与实施例1的情况同样的研磨剂实施喷砂，将内部电极露出的层叠体的内部电极相对于端面的缩入长度“d”设为0.1μm。
接着，将5000个上述层叠体投入容积300cc的旋转滚筒中，如表4的“镀敷条件”所示，在表1所示的条件“B”、“C”或“D”下，在内部电极露出的层叠体的端面形成了作为第一镀层的厚度10μm的无电解镀膜。在此，在试料21中形成无电解Ni镀膜，在试料22～24中形成了无电解Cu镀膜。
接着，对于试料21，采用与实施例1的情况同样的方法，在第一镀层上形成了作为第二镀层的厚度5μm的Sn镀膜。
另一方面，对于试料22～24，将形成了上述第一镀层的层叠体进入的旋转滚筒浸渍到pH值调整为4.2的浴温60℃的Ni镀敷用瓦特浴中，以转速10r.p.m.使其旋转，同时通过供电端子以电流密度0.2A/dm2开始通电。在通电开始后的60分钟后，形成了作为第二镀层的厚度5μm的Ni镀膜。进而，将形成了第二镀层的层叠体进入的旋转滚筒浸渍到pH值调整为5.0的浴温33℃的Sn镀敷浴(デイツプソ一ル公司制Sn-235)中，以转速12r.p.m.使其旋转，同时通过供电端子以电流密度0.07A/dm2通电50分钟。这样一来，形成了作为第三镀层的厚度5μm的Sn镀层。
如上所述，得到了具备相对于层叠体不形成膏剂电极层等，而直接形成镀层来构成的外部电极的各试料的层叠陶瓷电容器。
接着，对于得到的100个层叠陶瓷电容器，与实施例1的情况同样，评价了镀敷未附着率。另外，对镀敷未附着率为0％的试料，测量了直到镀敷未附着率达到0％所需要的时间。这些平均值的结果示于表4。
[表4]
如表4所示，在试料21～24的任一个中，镀敷未附着率均为0％。由此可知，即使改变内部电极的主成分及第一镀层的主成分金属，也能够形成致密性高的无电解镀膜，能够得到高可靠性的层叠陶瓷电容器。
Claims (7)
1.一种层叠型电子部件的制造方法，包括：
准备层叠体的工序，所述层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极，所述内部电极的各端部在规定的面上露出；和
形成外部电极的工序，所述外部电极形成在所述层叠体的所述规定的面上，使得在所述层叠体的所述规定的面上露出的多个所述内部电极的各端部相互电连接，其中，
在所述准备层叠体的工序中准备的所述层叠体，在所述内部电极露出的所述规定的面上相邻的所述内部电极相互电绝缘，并且沿所述绝缘体层的厚度方向测定的相邻的所述内部电极间的间隔为20μm以下，且所述内部电极相对于所述规定的面的缩入长度为1μm以下，
所述形成外部电极的工序包括无电解镀敷工序，所述无电解镀敷工序对在所述准备层叠体的工序中准备的所述层叠体的所述规定的面上露出的多个所述内部电极的端部，使用含有还原剂的镀液直接进行无电解镀敷，
所述无电解镀敷工序包括：使在多个所述内部电极的端部析出的镀敷析出物相互连接地使所述镀敷析出物镀敷成长的工序。
2.一种层叠型电子部件的制造方法，包括：
准备层叠体的工序，所述层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极，所述内部电极的各端部在规定的面上露出；和
形成外部电极的工序，所述外部电极形成在所述层叠体的所述规定的面上，使得在所述层叠体的所述规定的面上露出的多个所述内部电极的各端部相互电连接，其中，
在所述准备层叠体的工序中准备的所述层叠体，在所述内部电极露出的所述规定的面上相邻的所述内部电极相互电绝缘，并且沿所述绝缘体层的厚度方向测定的相邻的所述内部电极间的间隔为50μm以下，且所述内部电极相对于所述规定的面的突出长度为0.1μm以上，
所述形成外部电极的工序包括无电解镀敷工序，所述无电解镀敷工序对在所述准备层叠体的工序中准备的所述层叠体的所述规定的面上露出的多个所述内部电极的端部，使用含有还原剂的镀液直接进行无电解镀敷，
所述无电解镀敷工序包括：使在多个所述内部电极的端部析出的镀敷析出物相互连接地使所述镀敷析出物镀敷成长的工序。
3.根据权利要求1或2所述的层叠型电子部件的制造方法，其中，
在所述形成外部电极的工序之前，还包括使用研磨剂对所述层叠体进行研磨的工序。
4.根据权利要求1或2所述的层叠型电子部件的制造方法，其中，
所述内部电极的主成分是从Ni、Cu及Ag中选择的至少一种。
5.一种层叠型电子部件，其包括：
层叠体，该层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极，所述内部电极的各端部在规定的面上露出；和
外部电极，该外部电极形成在所述层叠体的所述规定的面上，使得在所述层叠体的所述规定的面上露出的多个所述内部电极的各端部相互电连接，其中，
在所述层叠体的所述内部电极露出的所述规定的面上，沿所述绝缘体层的厚度方向测定的相邻所述内部电极间的间隔为20μm以下，且所述内部电极相对于所述规定的面的缩入长度为1μm以下，
所述外部电极的至少与所述内部电极直接连接的部分由无电解镀敷析出物构成。
6.一种层叠型电子部件，其包括：
层叠体，该层叠体包括层叠的多个绝缘体层和沿着所述绝缘体层间的界面形成的多个内部电极，所述内部电极的各端部在规定的面上露出；和
外部电极，该外部电极形成在所述层叠体的所述规定的面上，使得在所述层叠体的所述规定的面上露出的多个所述内部电极的各端部相互电连接，其中，
在所述层叠体的所述内部电极露出的所述规定的面上，沿所述绝缘体层的厚度方向测定的相邻的所述内部电极间的间隔为50μm以下，且所述内部电极相对于所述规定的面的突出长度为0.1μm以上，
所述外部电极的至少与所述内部电极直接连接的部分由无电解镀敷析出物构成。
7.根据权利要求5或6所述的层叠型电子部件，其中，
所述内部电极的主成分是从Ni、Cu及Ag中选择的至少一种。
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2006051218 | 2006-02-27 | ||
| JP051218/2006 | 2006-02-27 | ||
| PCT/JP2007/051900 WO2007097180A1 (ja) | 2006-02-27 | 2007-02-05 | 積層型電子部品およびその製造方法 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| CN101346785A CN101346785A (zh) | 2009-01-14 |
| CN101346785B true CN101346785B (zh) | 2012-06-27 |
Family
ID=38437219
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| CN2007800009216A Active CN101346785B (zh) | 2006-02-27 | 2007-02-05 | 层叠型电子部件及其制造方法 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US7589951B2 (zh) |
| JP (2) | JP4900382B2 (zh) |
| KR (1) | KR100953276B1 (zh) |
| CN (1) | CN101346785B (zh) |
| TW (1) | TW200746199A (zh) |
| WO (1) | WO2007097180A1 (zh) |
Families Citing this family (78)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US7152291B2 (en) | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| WO2007049456A1 (ja) * | 2005-10-28 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 積層型電子部品およびその製造方法 |
| KR100953276B1 (ko) | 2006-02-27 | 2010-04-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자부품 및 그 제조방법 |
| JP5116661B2 (ja) * | 2006-03-14 | 2013-01-09 | 株式会社村田製作所 | 積層型電子部品の製造方法 |
| JP2009295602A (ja) * | 2006-08-22 | 2009-12-17 | Murata Mfg Co Ltd | 積層型電子部品、および積層型電子部品の製造方法。 |
| JP5127703B2 (ja) * | 2006-11-15 | 2013-01-23 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP5289794B2 (ja) * | 2007-03-28 | 2013-09-11 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP4548471B2 (ja) * | 2007-10-18 | 2010-09-22 | 株式会社村田製作所 | コンデンサアレイおよびその製造方法 |
| US8194391B2 (en) * | 2007-12-21 | 2012-06-05 | Murata Manufacturing Co., Ltd. | Multilayer ceramic electronic component and manufacturing method thereof |
| JP5056485B2 (ja) * | 2008-03-04 | 2012-10-24 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP2009267146A (ja) * | 2008-04-25 | 2009-11-12 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP5181807B2 (ja) * | 2008-04-28 | 2013-04-10 | 株式会社村田製作所 | セラミック電子部品、およびセラミック電子部品の製造方法 |
| JP5217609B2 (ja) * | 2008-05-12 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP2009277715A (ja) * | 2008-05-12 | 2009-11-26 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP2009283597A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
| JP2009283598A (ja) * | 2008-05-21 | 2009-12-03 | Murata Mfg Co Ltd | 積層電子部品およびその製造方法 |
| US8973260B2 (en) * | 2008-05-28 | 2015-03-10 | Honeywell International Inc. | Method of making self-aligned nanotube contact structures |
| JP5217659B2 (ja) * | 2008-06-10 | 2013-06-19 | 株式会社村田製作所 | セラミック電子部品、およびセラミック電子部品の製造方法 |
| JP5217658B2 (ja) * | 2008-06-10 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品、および積層セラミック電子部品の製造方法 |
| JP5600247B2 (ja) * | 2008-06-11 | 2014-10-01 | 株式会社村田製作所 | 積層電子部品およびその製造方法 |
| JP2010021524A (ja) * | 2008-06-11 | 2010-01-28 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP5115349B2 (ja) * | 2008-06-13 | 2013-01-09 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP5217677B2 (ja) * | 2008-06-20 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP5282634B2 (ja) * | 2008-06-25 | 2013-09-04 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP5347350B2 (ja) * | 2008-07-02 | 2013-11-20 | 株式会社村田製作所 | 積層型電子部品の製造方法 |
| JP5217692B2 (ja) * | 2008-07-02 | 2013-06-19 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP5310238B2 (ja) * | 2008-07-10 | 2013-10-09 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP5245611B2 (ja) * | 2008-07-28 | 2013-07-24 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP5493328B2 (ja) * | 2008-10-09 | 2014-05-14 | 株式会社村田製作所 | 積層型電子部品の製造方法 |
| JP2010093113A (ja) * | 2008-10-09 | 2010-04-22 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
| JP2010118499A (ja) * | 2008-11-13 | 2010-05-27 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2010129621A (ja) * | 2008-11-26 | 2010-06-10 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP5287211B2 (ja) * | 2008-12-17 | 2013-09-11 | 株式会社村田製作所 | セラミック電子部品の製造方法および製造装置 |
| JP5228890B2 (ja) * | 2008-12-24 | 2013-07-03 | 株式会社村田製作所 | 電子部品およびその製造方法 |
| JP5293379B2 (ja) * | 2009-04-24 | 2013-09-18 | 株式会社村田製作所 | 積層セラミック電子部品 |
| JP5439944B2 (ja) * | 2009-05-18 | 2014-03-12 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP5439954B2 (ja) * | 2009-06-01 | 2014-03-12 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP5282678B2 (ja) * | 2009-06-26 | 2013-09-04 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP2011014564A (ja) * | 2009-06-30 | 2011-01-20 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
| JP2011108966A (ja) * | 2009-11-20 | 2011-06-02 | Murata Mfg Co Ltd | 積層電子部品 |
| JP5459487B2 (ja) * | 2010-02-05 | 2014-04-02 | 株式会社村田製作所 | 積層型電子部品およびその製造方法 |
| JP2011192968A (ja) * | 2010-02-19 | 2011-09-29 | Murata Mfg Co Ltd | コンデンサ及びその製造方法 |
| JP5471686B2 (ja) * | 2010-03-24 | 2014-04-16 | 株式会社村田製作所 | 積層型セラミック電子部品の製造方法 |
| JP5526908B2 (ja) * | 2010-03-24 | 2014-06-18 | 株式会社村田製作所 | 積層型電子部品 |
| JP5521695B2 (ja) * | 2010-03-29 | 2014-06-18 | 株式会社村田製作所 | 電子部品 |
| JP2011228644A (ja) * | 2010-03-29 | 2011-11-10 | Murata Mfg Co Ltd | 電子部品及びその製造方法 |
| JP2011228334A (ja) | 2010-04-15 | 2011-11-10 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2011233840A (ja) | 2010-04-30 | 2011-11-17 | Murata Mfg Co Ltd | 電子部品 |
| JP2011238724A (ja) | 2010-05-10 | 2011-11-24 | Murata Mfg Co Ltd | 電子部品 |
| JP5768471B2 (ja) | 2010-05-19 | 2015-08-26 | 株式会社村田製作所 | セラミック電子部品の製造方法 |
| JP5429067B2 (ja) | 2010-06-17 | 2014-02-26 | 株式会社村田製作所 | セラミック電子部品およびその製造方法 |
| JP5672162B2 (ja) | 2010-07-21 | 2015-02-18 | 株式会社村田製作所 | 電子部品 |
| JP5605053B2 (ja) | 2010-07-26 | 2014-10-15 | 株式会社村田製作所 | 積層セラミック電子部品の製造方法 |
| JP5764882B2 (ja) | 2010-08-13 | 2015-08-19 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
| JP2012043841A (ja) | 2010-08-13 | 2012-03-01 | Murata Mfg Co Ltd | 積層型セラミック電子部品およびその製造方法 |
| JP5724262B2 (ja) * | 2010-09-16 | 2015-05-27 | 株式会社村田製作所 | 電子部品 |
| JP2012134413A (ja) | 2010-12-24 | 2012-07-12 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
| JP2012142478A (ja) | 2011-01-05 | 2012-07-26 | Murata Mfg Co Ltd | 積層型電子部品およびその製造方法 |
| JP2012156315A (ja) | 2011-01-26 | 2012-08-16 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2012169594A (ja) | 2011-01-26 | 2012-09-06 | Murata Mfg Co Ltd | セラミック電子部品の製造方法及びセラミック電子部品 |
| JP2012160586A (ja) | 2011-02-01 | 2012-08-23 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP2012209540A (ja) | 2011-03-15 | 2012-10-25 | Murata Mfg Co Ltd | セラミック電子部品 |
| JP2012199353A (ja) | 2011-03-22 | 2012-10-18 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP2012204441A (ja) | 2011-03-24 | 2012-10-22 | Murata Mfg Co Ltd | 電子部品 |
| KR101219006B1 (ko) * | 2011-04-29 | 2013-01-09 | 삼성전기주식회사 | 칩형 코일 부품 |
| JP2013021298A (ja) | 2011-06-15 | 2013-01-31 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2013021300A (ja) | 2011-06-16 | 2013-01-31 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2013021299A (ja) | 2011-06-16 | 2013-01-31 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP2013051392A (ja) | 2011-08-02 | 2013-03-14 | Murata Mfg Co Ltd | 積層セラミック電子部品 |
| JP5678919B2 (ja) | 2012-05-02 | 2015-03-04 | 株式会社村田製作所 | 電子部品 |
| JP2014027255A (ja) | 2012-06-22 | 2014-02-06 | Murata Mfg Co Ltd | セラミック電子部品及びセラミック電子装置 |
| JP6024483B2 (ja) | 2013-01-29 | 2016-11-16 | 株式会社村田製作所 | 積層型セラミック電子部品 |
| JP6323017B2 (ja) | 2013-04-01 | 2018-05-16 | 株式会社村田製作所 | 積層型セラミック電子部品 |
| CN104576057B (zh) * | 2014-12-23 | 2017-07-04 | 广东风华高新科技股份有限公司 | 多层陶瓷电容器 |
| JP6171220B2 (ja) * | 2015-01-16 | 2017-08-02 | 株式会社北陸濾化 | 積層セラミックスコンデンサの中間品の製造方法、積層セラミックスコンデンサの中間品の製造に用いられるハロゲン系化合物を含む処理水溶液及び積層セラミックスコンデンサの中間品並びに積層セラミックスコンデンサの製造方法更に積層セラミックスコンデンサ |
| JP2018182039A (ja) * | 2017-04-12 | 2018-11-15 | 太陽誘電株式会社 | 積層セラミックコンデンサ及びその製造方法 |
| KR102463330B1 (ko) * | 2017-10-17 | 2022-11-04 | 삼성전기주식회사 | 코일 전자 부품 |
| JP2022014536A (ja) * | 2020-07-07 | 2022-01-20 | 株式会社村田製作所 | 電子部品 |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621682B1 (en) * | 1997-01-22 | 2003-09-16 | Taiyo Yuden Co., Ltd. | Laminated electronic part having internal conducting region connected to an external contact and manufacturing method thereof |
Family Cites Families (28)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS58100482A (ja) | 1981-12-02 | 1983-06-15 | ティーディーケイ株式会社 | 積層コンデンサを内蔵する混成集積回路用基板 |
| JPS5916323A (ja) * | 1982-07-19 | 1984-01-27 | 株式会社村田製作所 | セラミツク積層コンデンサ |
| JPS60176215A (ja) | 1984-02-22 | 1985-09-10 | 松下電器産業株式会社 | 積層セラミツクコンデンサ−の端子電極形成方法 |
| EP0183399A3 (en) | 1984-11-28 | 1987-02-04 | Engelhard Corporation | Method and composition for producing terminations in multilayer ceramic capacitors |
| JPS63169014A (ja) * | 1987-01-06 | 1988-07-13 | 松下電器産業株式会社 | チツプコンデンサ−の外部電極端子の形成方法 |
| JPS63224210A (ja) | 1987-03-13 | 1988-09-19 | アルプス電気株式会社 | チツプコンデンサの端面研磨方法 |
| JPH0329307A (ja) | 1989-06-26 | 1991-02-07 | Matsushita Electric Ind Co Ltd | 積層セラミックチップコンデンサーの製造方法 |
| JPH05343259A (ja) | 1992-06-11 | 1993-12-24 | Tdk Corp | セラミック電子部品及びその製造方法 |
| JPH06204080A (ja) * | 1992-12-25 | 1994-07-22 | Tdk Corp | チップ電子部品の製造方法 |
| JPH11288841A (ja) * | 1998-03-31 | 1999-10-19 | Murata Mfg Co Ltd | セラミック電子部品の実装方法及びセラミック電子部品 |
| JPH11354378A (ja) | 1998-06-08 | 1999-12-24 | Matsushita Electric Ind Co Ltd | セラミック電子部品の電極形成方法 |
| JP3827276B2 (ja) | 2000-08-07 | 2006-09-27 | 日本テクノ株式会社 | 極小物品のバレル電気めっき方法 |
| JP4534183B2 (ja) * | 2001-02-26 | 2010-09-01 | 日立金属株式会社 | 電子部品 |
| JP3678195B2 (ja) * | 2001-12-18 | 2005-08-03 | 株式会社村田製作所 | 電子部品の製造方法、及び電子部品 |
| US7576968B2 (en) * | 2002-04-15 | 2009-08-18 | Avx Corporation | Plated terminations and method of forming using electrolytic plating |
| US7152291B2 (en) * | 2002-04-15 | 2006-12-26 | Avx Corporation | Method for forming plated terminations |
| US6982863B2 (en) * | 2002-04-15 | 2006-01-03 | Avx Corporation | Component formation via plating technology |
| US7177137B2 (en) * | 2002-04-15 | 2007-02-13 | Avx Corporation | Plated terminations |
| US6960366B2 (en) * | 2002-04-15 | 2005-11-01 | Avx Corporation | Plated terminations |
| TWI260657B (en) * | 2002-04-15 | 2006-08-21 | Avx Corp | Plated terminations |
| US7463474B2 (en) * | 2002-04-15 | 2008-12-09 | Avx Corporation | System and method of plating ball grid array and isolation features for electronic components |
| JP2004095680A (ja) * | 2002-08-29 | 2004-03-25 | Kyocera Corp | 積層セラミックコンデンサ |
| US7345868B2 (en) * | 2002-10-07 | 2008-03-18 | Presidio Components, Inc. | Multilayer ceramic capacitor with terminal formed by electroless plating |
| JP4134675B2 (ja) * | 2002-10-21 | 2008-08-20 | 株式会社村田製作所 | 積層電子部品及びその製造方法 |
| JP4310585B2 (ja) * | 2003-02-21 | 2009-08-12 | 株式会社村田製作所 | 積層型セラミック電子部品およびその製造方法 |
| JP2007036003A (ja) * | 2005-07-28 | 2007-02-08 | Kyocera Corp | 積層コンデンサ |
| WO2007049456A1 (ja) * | 2005-10-28 | 2007-05-03 | Murata Manufacturing Co., Ltd. | 積層型電子部品およびその製造方法 |
| KR100953276B1 (ko) | 2006-02-27 | 2010-04-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자부품 및 그 제조방법 |
-
2007
- 2007-02-05 KR KR1020087005417A patent/KR100953276B1/ko active IP Right Grant
- 2007-02-05 CN CN2007800009216A patent/CN101346785B/zh active Active
- 2007-02-05 JP JP2008501665A patent/JP4900382B2/ja active Active
- 2007-02-05 WO PCT/JP2007/051900 patent/WO2007097180A1/ja active Application Filing
- 2007-02-15 TW TW096105765A patent/TW200746199A/zh unknown
-
2008
- 2008-02-13 US US12/030,360 patent/US7589951B2/en active Active
-
2011
- 2011-09-30 JP JP2011215768A patent/JP5397446B2/ja active Active
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6621682B1 (en) * | 1997-01-22 | 2003-09-16 | Taiyo Yuden Co., Ltd. | Laminated electronic part having internal conducting region connected to an external contact and manufacturing method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR100953276B1 (ko) | 2010-04-16 |
| TWI341541B (zh) | 2011-05-01 |
| WO2007097180A1 (ja) | 2007-08-30 |
| CN101346785A (zh) | 2009-01-14 |
| TW200746199A (en) | 2007-12-16 |
| KR20080037069A (ko) | 2008-04-29 |
| US7589951B2 (en) | 2009-09-15 |
| JP4900382B2 (ja) | 2012-03-21 |
| JP5397446B2 (ja) | 2014-01-22 |
| JP2012023393A (ja) | 2012-02-02 |
| US20080123249A1 (en) | 2008-05-29 |
| JPWO2007097180A1 (ja) | 2009-07-09 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN101346785B (zh) | 层叠型电子部件及其制造方法 | |
| CN101248499B (zh) | 层叠型电子部件及其制造方法 | |
| CN101276687B (zh) | 层叠型电子器件及其制造方法 | |
| CN102693836B (zh) | 层叠陶瓷电子部件及其制造方法 | |
| JP5116661B2 (ja) | 積層型電子部品の製造方法 | |
| US8355241B2 (en) | Laminated electronic component | |
| CN112735824B (zh) | 多层陶瓷电容器及制造其的方法 | |
| CN101640129B (zh) | 层叠电容器及层叠电容器的等效串联电阻值的调节方法 | |
| US7641933B2 (en) | Integrated capacitor assembly | |
| JPH07326536A (ja) | セラミックコンデンサ | |
| EP0706193A1 (en) | Laminated capacitor and process for producing the same | |
| KR100765180B1 (ko) | 적층 세라믹 콘덴서 및 그 제조 방법 | |
| JP3720540B2 (ja) | 薄膜コンデンサ | |
| JPH11340085A (ja) | 積層セラミックコンデンサ | |
| WO2006117787A1 (en) | Solid electrolytic capacitor and method for manufacturing the same | |
| JP2000182833A (ja) | 積層フェライトチップインダクタ及びその製造方法 | |
| JP2003155506A (ja) | ニッケル粉末の製造方法、ニッケル粉末、導電性ペースト、及び積層セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| C06 | Publication | ||
| PB01 | Publication | ||
| C10 | Entry into substantive examination | ||
| SE01 | Entry into force of request for substantive examination | ||
| C14 | Grant of patent or utility model | ||
| GR01 | Patent grant |