JPH06204080A - チップ電子部品の製造方法 - Google Patents
チップ電子部品の製造方法Info
- Publication number
- JPH06204080A JPH06204080A JP4359448A JP35944892A JPH06204080A JP H06204080 A JPH06204080 A JP H06204080A JP 4359448 A JP4359448 A JP 4359448A JP 35944892 A JP35944892 A JP 35944892A JP H06204080 A JPH06204080 A JP H06204080A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- chip electronic
- electronic component
- manufacturing
- chip
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
(57)【要約】
【構成】 後にチップ電子部品となる単位素子が複数マ
トリックス状に形成された基板を準備し、この基板を仮
想切断線に沿って切断することによって個々のチップ電
子部品を製造するチップ電子部品の製造方法において、
前記仮想切断線のうち、互いに平行に延びる仮想切断線
部分を少なくとも一部を残して切断し、基板の一体性を
残したまま後の作業を行なうようにしたことを特徴とす
る。 【効果】本発明のチップ電子部品の製造方法において
は、基板の切断を、互いに平行な仮想切断線に沿って少
なくとも一部を残して、例えば櫛形状に行い、この状態
で後の作業を行なうようにした。したがって、基板の一
体性を保ったままで、後の作業工程を行なえるので、取
扱い易く、破損の生じる可能性が少ない。
トリックス状に形成された基板を準備し、この基板を仮
想切断線に沿って切断することによって個々のチップ電
子部品を製造するチップ電子部品の製造方法において、
前記仮想切断線のうち、互いに平行に延びる仮想切断線
部分を少なくとも一部を残して切断し、基板の一体性を
残したまま後の作業を行なうようにしたことを特徴とす
る。 【効果】本発明のチップ電子部品の製造方法において
は、基板の切断を、互いに平行な仮想切断線に沿って少
なくとも一部を残して、例えば櫛形状に行い、この状態
で後の作業を行なうようにした。したがって、基板の一
体性を保ったままで、後の作業工程を行なえるので、取
扱い易く、破損の生じる可能性が少ない。
Description
【０００１】
【産業上の利用分野】本発明は、チップ電子部品の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】積層型セラミックチップコンデンサ、チ
ップ抵抗器、チップインダクタ部品、ＬＣ複合部品等の
複合積層部品、積層混成集積回路素子などの各種チップ
電子部品は、小さいことや、堅牢性および信頼性が高い
ことなどから各種電子機器に使用されている。
ップ抵抗器、チップインダクタ部品、ＬＣ複合部品等の
複合積層部品、積層混成集積回路素子などの各種チップ
電子部品は、小さいことや、堅牢性および信頼性が高い
ことなどから各種電子機器に使用されている。
【０００３】これらチップ電子部品は、磁性材料や誘電
体材料等と有機ビヒクルとを混合したペーストを用い
て、印刷法やシート法などにより作製される。
体材料等と有機ビヒクルとを混合したペーストを用い
て、印刷法やシート法などにより作製される。
【０００４】例えば、チップ抵抗器は、特開平１−２７
６６０３号に開示されているようにして製造される。具
体的には、先ず、セラミック等のシート状基材（アルミ
ナ等の絶縁体）の片面に、複数本の縦分割溝と横分割溝
とを格子状に刻設し、焼成する。各区画の領域が一個の
チップ形成領域になる。次いで、各領域に抵抗膜（抵抗
体ペースト）を印刷形成した後、抵抗値調整、ガラス保
護のコーティング等の工程を経て、縦分割溝に沿って棒
状の基板板にブレークする。さらに、この棒状基板片の
左右両側縁面に導電性ペーストを塗布して電極皮膜を形
成し、この後、棒状基板片を横分割溝でチップ抵抗片単
体にブレークする。チップに分割した後は、電極の表面
にニッケルおよびスズの電気メッキが施されて、チップ
抵抗器が完成する。
６６０３号に開示されているようにして製造される。具
体的には、先ず、セラミック等のシート状基材（アルミ
ナ等の絶縁体）の片面に、複数本の縦分割溝と横分割溝
とを格子状に刻設し、焼成する。各区画の領域が一個の
チップ形成領域になる。次いで、各領域に抵抗膜（抵抗
体ペースト）を印刷形成した後、抵抗値調整、ガラス保
護のコーティング等の工程を経て、縦分割溝に沿って棒
状の基板板にブレークする。さらに、この棒状基板片の
左右両側縁面に導電性ペーストを塗布して電極皮膜を形
成し、この後、棒状基板片を横分割溝でチップ抵抗片単
体にブレークする。チップに分割した後は、電極の表面
にニッケルおよびスズの電気メッキが施されて、チップ
抵抗器が完成する。
【０００５】チップ電子部品が積層型セラミックチップ
コンデンサである場合には、一般に、棒状基板片にする
ことなく、直接チップ体として、その後の作業が行なわ
れる。
コンデンサである場合には、一般に、棒状基板片にする
ことなく、直接チップ体として、その後の作業が行なわ
れる。
【０００６】上記外部電極すなわち端子電極は、従来、
セラミックチップ電子部品本体の２つあるいはそれ以上
の端子電極形成端面に電極材料ペーストを、浸漬、塗布
等により施され、乾燥の後、焼付けを行なうことにより
成形される。
セラミックチップ電子部品本体の２つあるいはそれ以上
の端子電極形成端面に電極材料ペーストを、浸漬、塗布
等により施され、乾燥の後、焼付けを行なうことにより
成形される。
【０００７】上記浸漬は、チップ本体固定用の穴が多数
設けられたゴム製のキャリヤプレートで多数のチップ本
体を固定保持した状態で、例えばＡｇ、ガラス、ビヒク
ル等からなる端子電極ペーストに浸漬することによって
行なわれ、また、上記塗布は、塗布ローラ等の手段を用
いて行なわれるのが通常である。
設けられたゴム製のキャリヤプレートで多数のチップ本
体を固定保持した状態で、例えばＡｇ、ガラス、ビヒク
ル等からなる端子電極ペーストに浸漬することによって
行なわれ、また、上記塗布は、塗布ローラ等の手段を用
いて行なわれるのが通常である。
【０００８】
【発明が解決しようとする課題】しかしながら、従来の
ように、基板をバー状基板片としたり、チップ化した
後、種々の作業を行なうと、取扱いが容易でなく、しか
も破損が生じやすいという問題があった。
ように、基板をバー状基板片としたり、チップ化した
後、種々の作業を行なうと、取扱いが容易でなく、しか
も破損が生じやすいという問題があった。
【０００９】また、上記外部電極ペーストを浸漬により
塗布する場合には、キャリヤプレートでの多数のチップ
本体の固定保持を完全に精度良く行なうとういうわけに
はいかず、すなわち、キャリヤプレートで固定保持され
たとき多数のチップ本体の端子電極形成端面が完全な面
一状態とはならず、従って、個々のチップ本体によって
浸漬量が異なり、形成された外部電極の厚みにバラツキ
が生じてしまうという問題があった。
塗布する場合には、キャリヤプレートでの多数のチップ
本体の固定保持を完全に精度良く行なうとういうわけに
はいかず、すなわち、キャリヤプレートで固定保持され
たとき多数のチップ本体の端子電極形成端面が完全な面
一状態とはならず、従って、個々のチップ本体によって
浸漬量が異なり、形成された外部電極の厚みにバラツキ
が生じてしまうという問題があった。
【００１０】一方、ローラ塗布の場合には、塗布作業が
面倒であるとともに、この方法によっても、外部電極の
厚みの制御が困難であった。
面倒であるとともに、この方法によっても、外部電極の
厚みの制御が困難であった。
【００１１】更に、近年、このようなチップ電子部品の
更なる小型化が進められているが、チップ電子部品がこ
れ以上小型化された場合には、上記したような従来の方
法では外部電極を正確かつ迅速に形成することが困難で
あるという問題がある。
更なる小型化が進められているが、チップ電子部品がこ
れ以上小型化された場合には、上記したような従来の方
法では外部電極を正確かつ迅速に形成することが困難で
あるという問題がある。
【００１２】そこで本発明は、容易かつ効率よく、しか
も破損なくチップ電子部品を製造することができるチッ
プ電子部品の製造方法を提供することを目的とするもの
である。
も破損なくチップ電子部品を製造することができるチッ
プ電子部品の製造方法を提供することを目的とするもの
である。
【００１３】
【課題を解決するための手段】このような目的は、下記
（１）〜（５）の本発明により達成される。 （１） 後にチップ電子部品となる単位素子が複数マト
リックス状に形成された基板を準備し、この基板を仮想
切断線に沿って切断することによって個々のチップ電子
部品を製造するチップ電子部品の製造方法において、前
記仮想切断線のうち、互いに平行に延びる仮想切断線部
分を少なくとも一部を残して切断し、基板の一体性を残
したまま後の作業を行なうようにしたことを特徴とする
チップ電子部品の製造方法。 （２） 前記基板の少なくも片面に、発泡剤含有接着剤
により支持シートを接着し、その後前記切断を行なう上
記（１）のチップ電子部品の製造方法。 （３） 前記基板の両面に、発泡剤含有接着剤により支
持シートを接着し、次いで前記切断を行ない、この後、
前記支持シートを基板に接着したままの状態で、外部電
極形成のための無電解メッキ工程のうち少なくともメッ
キ面活性化を行ない、切断面に外部電極を形成するよう
にした上記（１）のチップ電子部品の製造方法。 （４） 前記切断が行なわれた基板が櫛形である上記
（１）ないし（３）のいずれかのチップ電子部品の製造
方法。 （５） 後にチップ電子部品となる単位素子が複数マト
リックス状に形成された基板を準備し、この基板を仮想
切断線に沿って切断することによって個々のチップ電子
部品を製造するチップ電子部品の製造方法において、前
記基板の両面に、発泡剤含有接着剤により支持シートを
接着し、次いで前記仮想切断線のうち、互いに平行に延
びる仮想切断線部分を少なくとも一部を残して切断し、
この後、前記支持シートを基板に接着したままの状態
で、外部電極形成のための無電解メッキ工程のメッキ面
活性化を行ない、次いで、前記支持シートを熱処理によ
り基板から剥離して、本メッキ工程を行ない、切断面に
外部電極を形成するようにしたことを特徴とするチップ
電子部品の製造方法。
（１）〜（５）の本発明により達成される。 （１） 後にチップ電子部品となる単位素子が複数マト
リックス状に形成された基板を準備し、この基板を仮想
切断線に沿って切断することによって個々のチップ電子
部品を製造するチップ電子部品の製造方法において、前
記仮想切断線のうち、互いに平行に延びる仮想切断線部
分を少なくとも一部を残して切断し、基板の一体性を残
したまま後の作業を行なうようにしたことを特徴とする
チップ電子部品の製造方法。 （２） 前記基板の少なくも片面に、発泡剤含有接着剤
により支持シートを接着し、その後前記切断を行なう上
記（１）のチップ電子部品の製造方法。 （３） 前記基板の両面に、発泡剤含有接着剤により支
持シートを接着し、次いで前記切断を行ない、この後、
前記支持シートを基板に接着したままの状態で、外部電
極形成のための無電解メッキ工程のうち少なくともメッ
キ面活性化を行ない、切断面に外部電極を形成するよう
にした上記（１）のチップ電子部品の製造方法。 （４） 前記切断が行なわれた基板が櫛形である上記
（１）ないし（３）のいずれかのチップ電子部品の製造
方法。 （５） 後にチップ電子部品となる単位素子が複数マト
リックス状に形成された基板を準備し、この基板を仮想
切断線に沿って切断することによって個々のチップ電子
部品を製造するチップ電子部品の製造方法において、前
記基板の両面に、発泡剤含有接着剤により支持シートを
接着し、次いで前記仮想切断線のうち、互いに平行に延
びる仮想切断線部分を少なくとも一部を残して切断し、
この後、前記支持シートを基板に接着したままの状態
で、外部電極形成のための無電解メッキ工程のメッキ面
活性化を行ない、次いで、前記支持シートを熱処理によ
り基板から剥離して、本メッキ工程を行ない、切断面に
外部電極を形成するようにしたことを特徴とするチップ
電子部品の製造方法。
【００１４】
【作用・効果】本発明のチップ電子部品の製造方法にお
いては、基板の切断を、互いに平行な仮想切断線に沿っ
て少なくとも一部を残して、例えば櫛形状に行い、この
状態で後の作業を行なうようにした。したがって、基板
の一体性を保ったままで、後の作業工程を行なえるの
で、取扱い易く、破損の生じる可能性が少ない。
いては、基板の切断を、互いに平行な仮想切断線に沿っ
て少なくとも一部を残して、例えば櫛形状に行い、この
状態で後の作業を行なうようにした。したがって、基板
の一体性を保ったままで、後の作業工程を行なえるの
で、取扱い易く、破損の生じる可能性が少ない。
【００１５】また、上記のようにして、支持シートをマ
スクとして用い、無電界メッキにより外部電極膜の形成
を行なえば、全ての外部電極膜の形成を一度で行なうこ
とができ、極めて効率がよい。
スクとして用い、無電界メッキにより外部電極膜の形成
を行なえば、全ての外部電極膜の形成を一度で行なうこ
とができ、極めて効率がよい。
【００１６】
【実施例】以下、添付図面を参照しつつ、本発明の好ま
しい実施例によるチップ電子部品の製造方法について説
明する。
しい実施例によるチップ電子部品の製造方法について説
明する。
【００１７】以下の実施例においては、図１に示した積
層型セラミックチップコンデンサを製造するものとして
説明する。
層型セラミックチップコンデンサを製造するものとして
説明する。
【００１８】図１に示されるように、積層型セラミック
チップコンデンサ１は、誘電体層２と内部電極層３とが
交互に積層された構成のコンデンサチップ体１０を有
し、このコンデンサチップ体１０の対向する端面に、内
部電極層３と導通する外部電極すなわち端子電極４を有
する。
チップコンデンサ１は、誘電体層２と内部電極層３とが
交互に積層された構成のコンデンサチップ体１０を有
し、このコンデンサチップ体１０の対向する端面に、内
部電極層３と導通する外部電極すなわち端子電極４を有
する。
【００１９】コンデンサチップ体１０の形状に特に制限
はないが、通常、直方体状とされる。また、その寸法に
も特に制限はなく、用途に応じて適当な寸法とすればよ
いが、通常、（１．０〜５．６mm）×（０．５〜５．０
mm）×（０．５〜１．９mm）程度であるが、近年さらに
小型化されたチップ電子部品が望まれている。内部電極
層３は、その端部がコンデンサチップ体１０の対向する
２表面に交互に露出するように積層され、外部電極４
は、コンデンサチップ体１０の前記対向する２表面に露
出して形成され、所定のコンデンサ回路を構成する。
はないが、通常、直方体状とされる。また、その寸法に
も特に制限はなく、用途に応じて適当な寸法とすればよ
いが、通常、（１．０〜５．６mm）×（０．５〜５．０
mm）×（０．５〜１．９mm）程度であるが、近年さらに
小型化されたチップ電子部品が望まれている。内部電極
層３は、その端部がコンデンサチップ体１０の対向する
２表面に交互に露出するように積層され、外部電極４
は、コンデンサチップ体１０の前記対向する２表面に露
出して形成され、所定のコンデンサ回路を構成する。
【００２０】次に、以上説明した形状の積層型セラミッ
クチップコンデンサ１の本発明の実施例による製造方法
について説明する。
クチップコンデンサ１の本発明の実施例による製造方法
について説明する。
【００２１】まず、プラスチック製のキャリヤフィルム
上に、誘電体用ペーストで上記誘電体層２のための大面
積のグリーンシート２１を形成する。このグリーンシー
ト２１は、図２等に一点鎖線で示した仮想切断線Ｌ１、
Ｌ２に沿って切断されて、個々の積層型セラミックチッ
プコンデンサ１の各誘電体層２となる。
上に、誘電体用ペーストで上記誘電体層２のための大面
積のグリーンシート２１を形成する。このグリーンシー
ト２１は、図２等に一点鎖線で示した仮想切断線Ｌ１、
Ｌ２に沿って切断されて、個々の積層型セラミックチッ
プコンデンサ１の各誘電体層２となる。
【００２２】この誘電体層２のためのペーストは、例え
ば次のようにして調整される。
ば次のようにして調整される。
【００２３】誘電体層２は、チタン酸バリウムを主成分
とし、ＢａＴｉＯ3 に換算した前記チタン酸バリウム１
００モルに対し、ＭｇＯに換算して０．１〜３モル、好
ましくは０．５〜１．５モルの酸化マグネシウムおよび
ＭｎＯに換算して０．０５〜１．０モル、好ましくは
０．２〜０．４モルの酸化マンガンを副成分として含
み、さらに、副成分として、ガラス状の（Ｂａx Ｃａ
1-x Ｏ）y ・ＳｉＯ2 （ただし、０．３≦ｘ≦０．７、
０．９５≦ｙ≦１．０５である。）を、前記ＢａＴｉＯ
3 、ＭｇＯおよびＭｎＯの合計に対し１〜１０重量％、
好ましくは４〜６重量％含む誘電体材料で作製される。
なお、各酸化物の酸化状態は特に限定されず、各酸化物
を構成する金属元素の含有量が上記範囲であればよい。
とし、ＢａＴｉＯ3 に換算した前記チタン酸バリウム１
００モルに対し、ＭｇＯに換算して０．１〜３モル、好
ましくは０．５〜１．５モルの酸化マグネシウムおよび
ＭｎＯに換算して０．０５〜１．０モル、好ましくは
０．２〜０．４モルの酸化マンガンを副成分として含
み、さらに、副成分として、ガラス状の（Ｂａx Ｃａ
1-x Ｏ）y ・ＳｉＯ2 （ただし、０．３≦ｘ≦０．７、
０．９５≦ｙ≦１．０５である。）を、前記ＢａＴｉＯ
3 、ＭｇＯおよびＭｎＯの合計に対し１〜１０重量％、
好ましくは４〜６重量％含む誘電体材料で作製される。
なお、各酸化物の酸化状態は特に限定されず、各酸化物
を構成する金属元素の含有量が上記範囲であればよい。
【００２４】また、誘電体層２には、更なる他の副成分
を含有していてもよい。
を含有していてもよい。
【００２５】上記各副成分の含有量を上記のように設定
する理由は、次のとおりである。
する理由は、次のとおりである。
【００２６】酸化マグネシウムの含有量が前記範囲未満
であると、容量の温度特性を所望の範囲とすることがで
きない。酸化マグネシウムの含有量が前記範囲を超える
と、焼結性が急激に悪化し、緻密化が不十分となってＩ
Ｒ加速寿命が低下し、また、高い比誘電率が得られな
い。
であると、容量の温度特性を所望の範囲とすることがで
きない。酸化マグネシウムの含有量が前記範囲を超える
と、焼結性が急激に悪化し、緻密化が不十分となってＩ
Ｒ加速寿命が低下し、また、高い比誘電率が得られな
い。
【００２７】酸化マンガンの含有量が前記範囲未満であ
ると、良好な耐還元性が得られずＩＲ加速寿命が不十分
となり、また、損失係数 tanδを低くすることが困難と
なる。酸化マンガンの含有量が前記範囲を超えている場
合、直流電界印加時の容量の経時変化を小さくすること
が困難となる。
ると、良好な耐還元性が得られずＩＲ加速寿命が不十分
となり、また、損失係数 tanδを低くすることが困難と
なる。酸化マンガンの含有量が前記範囲を超えている場
合、直流電界印加時の容量の経時変化を小さくすること
が困難となる。
【００２８】ガラス状の（Ｂａx Ｃａ1-x Ｏ）y ・Ｓｉ
Ｏ2 の含有量が前記範囲未満であると、直流電界印加時
の容量の経時変化が大きくなり、また、ＩＲ加速寿命が
不十分となる。前記範囲を超えると比誘電率の急激な低
下が起こる。
Ｏ2 の含有量が前記範囲未満であると、直流電界印加時
の容量の経時変化が大きくなり、また、ＩＲ加速寿命が
不十分となる。前記範囲を超えると比誘電率の急激な低
下が起こる。
【００２９】（Ｂａx Ｃａ1-x Ｏ）y ・ＳｉＯ2 におけ
るｘの値が前記範囲を外れるか、あるいはｙの値が前記
範囲を外れると、焼結性が低下して緻密化が不十分とな
る。
るｘの値が前記範囲を外れるか、あるいはｙの値が前記
範囲を外れると、焼結性が低下して緻密化が不十分とな
る。
【００３０】誘電体層の一層あたりの厚さは、１００μ
m 以下、特に５０μm 以下、さらには５〜３０μm 程度
とする。なお、誘電体層の積層数は、通常２〜２００程
度とする。
m 以下、特に５０μm 以下、さらには５〜３０μm 程度
とする。なお、誘電体層の積層数は、通常２〜２００程
度とする。
【００３１】上記誘電体材料と有機ビヒクルとを混練す
ることにより誘電体用ペーストを調整する。
ることにより誘電体用ペーストを調整する。
【００３２】有機ビヒクルとは、バインダを有機溶剤中
に溶解したものである。有機ビヒクルに用いるバインダ
は特に限定されず、エチルセルロース等の通常の各種バ
インダから適宜選択すればよい。また、用いる有機溶剤
も特に限定されず、印刷法やシート法など、利用する方
法に応じて、テルピネオール、ブチルカルビトール、ア
セトン、トルエン等の各種有機溶剤から適宜選択すれば
よい。
に溶解したものである。有機ビヒクルに用いるバインダ
は特に限定されず、エチルセルロース等の通常の各種バ
インダから適宜選択すればよい。また、用いる有機溶剤
も特に限定されず、印刷法やシート法など、利用する方
法に応じて、テルピネオール、ブチルカルビトール、ア
セトン、トルエン等の各種有機溶剤から適宜選択すれば
よい。
【００３３】なお、仮想切断線Ｌ１、Ｌ２のうち仮想切
断線Ｌ１による切断面が上記端子電極３を形成する端面
に相当するものとする。
断線Ｌ１による切断面が上記端子電極３を形成する端面
に相当するものとする。
【００３４】次いで、上記大面積のグリーンシート上
に、電極ペーストで、マトリックス状に形成される各チ
ップの内部電極層３のための電極パターンを通常の方法
により印刷する。
に、電極ペーストで、マトリックス状に形成される各チ
ップの内部電極層３のための電極パターンを通常の方法
により印刷する。
【００３５】内部電極層３に含有される導電材は特に限
定されないが、誘電体層２構成材料が耐還元性を有する
ため、卑金属を用いることができる。導電材として用い
る卑金属としては、ＮｉまたはＮｉ合金が好ましい。Ｎ
ｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択
される１種以上の元素とＮｉとの合金が好ましく、合金
中のＮｉ含有量は９５重量％以上であることが好まし
い。
定されないが、誘電体層２構成材料が耐還元性を有する
ため、卑金属を用いることができる。導電材として用い
る卑金属としては、ＮｉまたはＮｉ合金が好ましい。Ｎ
ｉ合金としては、Ｍｎ、Ｃｒ、ＣｏおよびＡｌから選択
される１種以上の元素とＮｉとの合金が好ましく、合金
中のＮｉ含有量は９５重量％以上であることが好まし
い。
【００３６】なお、ＮｉまたはＮｉ合金中には、Ｐ等の
各種微量成分が０．１重量％程度以下含まれていてもよ
い。
各種微量成分が０．１重量％程度以下含まれていてもよ
い。
【００３７】電極用ペーストは、上記導電材、あるいは
焼成後に上記した導電材となる各種酸化物、有機金属化
合物、レジネート等と、上記した有機ビヒクルとを混練
して調製する。
焼成後に上記した導電材となる各種酸化物、有機金属化
合物、レジネート等と、上記した有機ビヒクルとを混練
して調製する。
【００３８】内部電極層３の形成後、グリーンシート２
１をキャリヤフィルムから剥離し、複数枚積層し、図３
に示したような基板３０を作製する。この後、該基板３
０の上下面に、図３に示したように、発泡剤含有接着剤
層３１、３２を介して支持シート３３、３４を接着す
る。この支持シート３３、３４は、例えばＰＥＴからな
るものであり、その厚さは２００μｍ程度のものを用い
ることが望ましい。
１をキャリヤフィルムから剥離し、複数枚積層し、図３
に示したような基板３０を作製する。この後、該基板３
０の上下面に、図３に示したように、発泡剤含有接着剤
層３１、３２を介して支持シート３３、３４を接着す
る。この支持シート３３、３４は、例えばＰＥＴからな
るものであり、その厚さは２００μｍ程度のものを用い
ることが望ましい。
【００３９】上記発泡剤含有接着剤層に用いられる発泡
剤含有接着剤としては、特開昭６３−３０２０５号に開
示されているもの等を用いることができる。
剤含有接着剤としては、特開昭６３−３０２０５号に開
示されているもの等を用いることができる。
【００４０】次いで、このように支持シート３３、３４
が施された基板３０を、図４に示したように、外部電極
を形成する端面に相当する切断面に相当する互いに平行
な仮想切断線Ｌ１のみに沿い接続部３５を残したままの
状態でダイシング加工を行なう。このダイシング加工に
より、図５に示したように、内部電極層３が外部に露出
した外部電極形成面３６を形成する。
が施された基板３０を、図４に示したように、外部電極
を形成する端面に相当する切断面に相当する互いに平行
な仮想切断線Ｌ１のみに沿い接続部３５を残したままの
状態でダイシング加工を行なう。このダイシング加工に
より、図５に示したように、内部電極層３が外部に露出
した外部電極形成面３６を形成する。
【００４１】上記接続部３５は、後の工程において、基
板３０の把持部として用いられる。従って、基板３０
は、取扱い易く、しかも破損がない。
板３０の把持部として用いられる。従って、基板３０
は、取扱い易く、しかも破損がない。
【００４２】ついで、支持シート３３、３４が接着した
ままの状態で、基板３０の切断面に形成された外部電極
形成面３６の活性化を行なう。この活性化は、上記外部
電極形成面３６にＰｄ，Ａｇ，Ａｕ，Ｐｔ等を付与し、
無電解メッキを開始させるための触媒核を設けることに
よって行なわれる。
ままの状態で、基板３０の切断面に形成された外部電極
形成面３６の活性化を行なう。この活性化は、上記外部
電極形成面３６にＰｄ，Ａｇ，Ａｕ，Ｐｔ等を付与し、
無電解メッキを開始させるための触媒核を設けることに
よって行なわれる。
【００４３】この活性化は、例えば活性化処理の一般手
法であるセンシタイザ−アクティベータ・プロセス（Ｓ
ＥＮＳＩＴＩＺＥＲ−ＡＣＴＩＶＡＴＯＲ ＰＲＯＣＥ
ＳＳ）を用いて、感応化処理および触媒の付与処理の２
段階で行なう。
法であるセンシタイザ−アクティベータ・プロセス（Ｓ
ＥＮＳＩＴＩＺＥＲ−ＡＣＴＩＶＡＴＯＲ ＰＲＯＣＥ
ＳＳ）を用いて、感応化処理および触媒の付与処理の２
段階で行なう。
【００４４】上記感応化処理は、塩化第一スズ（５〜２
０ｇ／ｌ），塩酸（５〜２０ｍｌ／ｌ）等からなる処理
浴（温度 ２０〜３０℃）に、基板３０を１〜５分浸漬
して、外部電極形成面３６に還元剤を吸着することによ
って行なわれる。
０ｇ／ｌ），塩酸（５〜２０ｍｌ／ｌ）等からなる処理
浴（温度 ２０〜３０℃）に、基板３０を１〜５分浸漬
して、外部電極形成面３６に還元剤を吸着することによ
って行なわれる。
【００４５】また、上記触媒の付与処理は、塩酸パラジ
ウム（０．１〜０．３ｇ／ｌ），塩酸（１〜３ｍｌ／
ｌ）等からなる処理浴（温度 ３０〜４０℃）に、基板
３０を１〜５分浸漬して、外部電極形成面３６にパラジ
ウムを還元吸着させることによって行なわれる。
ウム（０．１〜０．３ｇ／ｌ），塩酸（１〜３ｍｌ／
ｌ）等からなる処理浴（温度 ３０〜４０℃）に、基板
３０を１〜５分浸漬して、外部電極形成面３６にパラジ
ウムを還元吸着させることによって行なわれる。
【００４６】なお、それぞれの処理の間に純水による洗
浄を行なう。上記の処理は、少なくとも１回ずつ行な
う。
浄を行なう。上記の処理は、少なくとも１回ずつ行な
う。
【００４７】上記活性化は、上記支持シート３３、３４
の存在により、外部電極形成面３６のみに付与される。
の存在により、外部電極形成面３６のみに付与される。
【００４８】この後、熱処理を行なって、発泡剤含有接
着剤層３１、３２中の発泡剤を発泡させ、接着剤の接着
力を低下させ、その上で基板３０から支持シート３３、
３４を剥離する。この熱処理により、外部電極形成面３
６への無電解メッキのための触媒核の付着を確実にする
作用も行なう。
着剤層３１、３２中の発泡剤を発泡させ、接着剤の接着
力を低下させ、その上で基板３０から支持シート３３、
３４を剥離する。この熱処理により、外部電極形成面３
６への無電解メッキのための触媒核の付着を確実にする
作用も行なう。
【００４９】ついで、メッキ浴中に基板３０を浸漬し、
触媒核が施された外部電極形成端面３６に例えばＮｉ等
の外部電極４を形成する。
触媒核が施された外部電極形成端面３６に例えばＮｉ等
の外部電極４を形成する。
【００５０】外部電極をＮｉで形成する場合のメッキ浴
の組成、その他の条件は、例えば次のように設定され
る。
の組成、その他の条件は、例えば次のように設定され
る。
【００５１】メッキ浴の組成 ＮｉＳＯ4 ・６Ｈ2 Ｏ ４５ｇ／ｌ クエン酸ナトリウム １００ｇ／ｌ 塩化アンモニウム ５０ｇ／ｌ 次亜リン酸ナトリウム １１ｇ／ｌ ｐＨ ８．５〜９．５ 温度 ９０℃
【００５２】次に、再び、基板３０の上下面に発泡剤含
有接着剤を用いて支持シートを接着し、この状態で、仮
想切断線Ｌ２に沿ってダイシング加工を行なって、チッ
プ化を行なう。この後、熱処理によって、チップ体から
支持シートを剥離する。次いで、脱バインダ、焼成等の
熱処理を行なって、焼成体としての積層型セラミックチ
ップコンデンサ１を得る。
有接着剤を用いて支持シートを接着し、この状態で、仮
想切断線Ｌ２に沿ってダイシング加工を行なって、チッ
プ化を行なう。この後、熱処理によって、チップ体から
支持シートを剥離する。次いで、脱バインダ、焼成等の
熱処理を行なって、焼成体としての積層型セラミックチ
ップコンデンサ１を得る。
【００５３】続いて、上記端子電極４に対して、各種の
メッキ処理が施される。例えば、外部電極のハンダによ
る電極食われを阻止するためのＮｉメッキ、ハンダ濡れ
性を向上させるための上記Ｎｉメッキ膜上へのＳｎまた
はＳｎ／Ｐｂメッキが施される。
メッキ処理が施される。例えば、外部電極のハンダによ
る電極食われを阻止するためのＮｉメッキ、ハンダ濡れ
性を向上させるための上記Ｎｉメッキ膜上へのＳｎまた
はＳｎ／Ｐｂメッキが施される。
【００５４】なお、製造された積層型セラミックチップ
コンデンサ１について、電気的な特性試験および信頼性
試験を行なったところ、従来の方法で作製されたものと
同等の結果が得られた。
コンデンサ１について、電気的な特性試験および信頼性
試験を行なったところ、従来の方法で作製されたものと
同等の結果が得られた。
【図１】本発明のチップ電子部品の製造方法によって製
造されるチップ電子部品の一例を示す垂直断面図であ
る。
造されるチップ電子部品の一例を示す垂直断面図であ
る。
【図２】本発明の実施例によるチップ電子部品の製造方
法を説明するための説明図である。
法を説明するための説明図である。
【図３】本発明の実施例によるチップ電子部品の製造方
法を説明するための説明図である。
法を説明するための説明図である。
【図４】本発明の実施例によるチップ電子部品の製造方
法を説明するための説明図である。
法を説明するための説明図である。
【図５】本発明の実施例によるチップ電子部品の製造方
法を説明するための説明図である。
法を説明するための説明図である。
１ 積層型セラミックチップコンデンサ ２ 誘電体層 ３ 内部電極層 ４ 外部電極 ３０ 基板 ３１ 発泡剤含有接着剤 ３２ 発泡剤含有接着剤 ３３ 支持シート ３４ 支持シート ３５ 接続部
Claims (5)
- 【請求項１】 後にチップ電子部品となる単位素子が複
数マトリックス状に形成された基板を準備し、この基板
を仮想切断線に沿って切断することによって個々のチッ
プ電子部品を製造するチップ電子部品の製造方法におい
て、前記仮想切断線のうち、互いに平行に延びる仮想切
断線部分を少なくとも一部を残して切断し、基板の一体
性を残したまま後の作業を行なうようにしたことを特徴
とするチップ電子部品の製造方法。 - 【請求項２】 前記基板の少なくも片面に、発泡剤含有
接着剤により支持シートを接着し、その後前記切断を行
なう請求項１のチップ電子部品の製造方法。 - 【請求項３】 前記基板の両面に、発泡剤含有接着剤に
より支持シートを接着し、次いで前記切断を行ない、こ
の後、前記支持シートを基板に接着したままの状態で、
外部電極形成のための無電解メッキ工程のうち少なくと
もメッキ面活性化を行ない、切断面に外部電極を形成す
るようにした請求項１のチップ電子部品の製造方法。 - 【請求項４】 前記切断が行なわれた基板が櫛形である
請求項１ないし３のいずれかのチップ電子部品の製造方
法。 - 【請求項５】 後にチップ電子部品となる単位素子が複
数マトリックス状に形成された基板を準備し、この基板
を仮想切断線に沿って切断することによって個々のチッ
プ電子部品を製造するチップ電子部品の製造方法におい
て、前記基板の両面に、発泡剤含有接着剤により支持シ
ートを接着し、次いで前記仮想切断線のうち、互いに平
行に延びる仮想切断線部分を少なくとも一部を残して切
断し、この後、前記支持シートを基板に接着したままの
状態で、外部電極形成のための無電解メッキ工程のメッ
キ面活性化を行ない、次いで、前記支持シートを熱処理
により基板から剥離して、本メッキ工程を行ない、切断
面に外部電極を形成するようにしたことを特徴とするチ
ップ電子部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359448A JPH06204080A (ja) | 1992-12-25 | 1992-12-25 | チップ電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4359448A JPH06204080A (ja) | 1992-12-25 | 1992-12-25 | チップ電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06204080A true JPH06204080A (ja) | 1994-07-22 |
Family
ID=18464553
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4359448A Withdrawn JPH06204080A (ja) | 1992-12-25 | 1992-12-25 | チップ電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06204080A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2007097180A1 (ja) * | 2006-02-27 | 2007-08-30 | Murata Manufacturing Co., Ltd. | 積層型電子部品およびその製造方法 |
| US8154849B2 (en) | 2005-10-28 | 2012-04-10 | Murata Manufacturing Co. Ltd. | Laminated electronic component |
-
1992
- 1992-12-25 JP JP4359448A patent/JPH06204080A/ja not_active Withdrawn
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US8154849B2 (en) | 2005-10-28 | 2012-04-10 | Murata Manufacturing Co. Ltd. | Laminated electronic component |
| WO2007097180A1 (ja) * | 2006-02-27 | 2007-08-30 | Murata Manufacturing Co., Ltd. | 積層型電子部品およびその製造方法 |
| US7589951B2 (en) | 2006-02-27 | 2009-09-15 | Murata Manufacturing Co., Ltd. | Laminated electronic component and method for manufacturing the same |
| KR100953276B1 (ko) * | 2006-02-27 | 2010-04-16 | 가부시키가이샤 무라타 세이사쿠쇼 | 적층형 전자부품 및 그 제조방법 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US8228663B2 (en) | Laminated ceramic electronic component | |
| JP2001307947A (ja) | 積層チップ部品及びその製造方法 | |
| TW201302660A (zh) | 塗佈金屬箔的陶瓷之製造方法以及金屬箔陶瓷電容器之形成方法 | |
| JP7551280B2 (ja) | 積層セラミック電子部品 | |
| US20200035417A1 (en) | Multilayer ceramic electronic component | |
| JP2003318059A (ja) | 積層セラミックコンデンサ | |
| JPS63104314A (ja) | チツプコンデンサの電極端子の形成方法 | |
| JPH06204080A (ja) | チップ電子部品の製造方法 | |
| JPH1126284A (ja) | チップ状電子部品とその製造方法 | |
| JP3544569B2 (ja) | 積層セラミックコンデンサ | |
| JP3934983B2 (ja) | 積層型電子部品およびその製法 | |
| JP2000323345A (ja) | 高周波電子部品及びその製造方法 | |
| JP3190177B2 (ja) | 積層型セラミックチップコンデンサの製造方法 | |
| JPH06176965A (ja) | チップ電子部品の製造方法 | |
| JPH01289231A (ja) | リードレスチップ部品の製造方法 | |
| JPH04154104A (ja) | 積層セラミックコンデンサ | |
| JPH10163067A (ja) | チップ型電子部品の外部電極 | |
| JP3645046B2 (ja) | 非磁性セラミックおよびセラミック積層部品 | |
| JP2004022798A (ja) | 積層型インピーダンス素子、及びその製造方法 | |
| JPH07297556A (ja) | 多層セラミック電子部品の製造方法 | |
| JP3954792B2 (ja) | 積層セラミック電子部品の製造方法 | |
| JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
| JPH02294007A (ja) | セラミック電子部品の電極形成方法 | |
| JP3092455B2 (ja) | 電子部品のメッキ下地電極形成方法 | |
| JP2001267176A (ja) | 積層コンデンサおよびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20000307 |