JP3934983B2 - 積層型電子部品およびその製法 - Google Patents
積層型電子部品およびその製法 Download PDFInfo
- Publication number
- JP3934983B2 JP3934983B2 JP2002111980A JP2002111980A JP3934983B2 JP 3934983 B2 JP3934983 B2 JP 3934983B2 JP 2002111980 A JP2002111980 A JP 2002111980A JP 2002111980 A JP2002111980 A JP 2002111980A JP 3934983 B2 JP3934983 B2 JP 3934983B2
- Authority
- JP
- Japan
- Prior art keywords
- internal electrode
- electronic component
- electrode layer
- dielectric
- sulfur
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Description
【発明の属する技術分野】
本発明は、積層型電子部品およびその製法に関し、特に、積層セラミックコンデンサのように、内部電極層が薄層化された積層型電子部品およびその製法に関する。
【0002】
【従来技術】
近年、電子機器の小型化、高密度化に伴い、積層型電子部品、例えば、積層セラミックコンデンサは、小型、高容量、および高い信頼性が求められており、このため、▲1▼誘電体層の薄層化と積層数の増加、▲2▼内部電極層の薄層化、▲3▼誘電体層の高誘電率化が図られており、例えば、誘電体層の厚みを5μm以下、誘電体積層数を100層以上とした高容量の積層型電子部品が開発されている。
【0003】
従来、積層型電子部品の内部電極層は導電性ペーストを用いてスクリーン印刷法により形成され、導電性ペーストの成分として金属成分以外にセラミック粉末からなる共材成分や樹脂成分、および有機溶剤成分等を含有しており、焼成収縮により内部電極層が網目状に形成されるため、本来、内部電極層を形成すべき領域を完全に被覆することが困難となり、このため内部電極層の有効面積が低下し、静電容量が得られないという問題があった。
【0004】
このような内部電極層の薄層化に対する問題を解決するため、例えば特開平2000−243650号公報に開示された積層型電子部品では、内部電極層となる金属膜を、スパッタや蒸着のような物理的薄膜形成法、あるいは無電解めっきのような化学的薄膜形成法によりフィルム上に形成し、これを誘電体グリーンシート上に転写することによって内部電極パターンを形成して積層型電子部品が作製されている。
【0005】
【発明が解決しようとする課題】
上記特開平2000−243650号公報に開示された積層型電子部品では、内部電極層となる金属膜をスパッタや蒸着のような物理的薄膜形成法、あるいは無電解めっきのような化学的薄膜形成法によりフィルム上に形成し、これを誘電体グリーンシート上に転写することによって内部電極パターンを形成するため、内部電極層の薄層化を容易に行うことができるものの、導電性ペーストによる印刷膜の場合に比較して、誘電体層の焼結収縮にあわせて熱変形しにくく、焼成後にデラミネーションやクラックが発生しやすくなるという問題があった。
【0006】
従って、本発明は、内部電極層の薄層化とともにデラミネーション等の内部欠陥の無い積層型電子部品およびその製法を提供することを目的とする。
【0007】
【課題を解決するための手段】
本発明の積層型電子部品は、誘電体層と内部電極層とを交互に積層してなる積層型電子部品であって、前記内部電極層が、電気めっき法により形成され、卑金属材料および硫黄を含有するとともに、前記硫黄の含有量は、前記内部電極層に対して150〜2000μg/gの範囲にあることを特徴とする。
【0009】
本発明の積層型電子部品の製法は、基板プレート上に電気めっき法によって卑金属材料および硫黄を含有する内部電極パターンを形成する工程と、該内部電極パターンを誘電体グリーンシート上に転写する工程と、前記内部電極パターンが形成された誘電体グリーンシートを複数積層して積層成形体を形成する工程と、該積層成形体を格子状に切断して電子部品本体成形体を形成する工程と、該電子部品本体成形体を焼成して、誘電体層と内部電極層とを交互に積層してなり、前記内部電極層が、該内部電極層に対して硫黄を150〜2000μg/gの範囲で含有する電子部品本体を形成する工程と、を具備することを特徴とするものであり、この場合、めっき膜中にめっき浴中の硫黄を容易に含有させるために、電気めっきの電流密度は0.6A/dm2以下とすることが望ましい。
【0010】
まず、本発明の積層型電子部品の製法によれば、電気めっき法を用いて内部電極パターンを形成することにより、表面が平滑な金属膜を容易にかつ低コストで形成することができる。
【0011】
また、めっき浴中には、その金属の溶解度に応じて種々の金属イオンを均一に溶解させることができることから、上記した硫黄も均一に含有させることができ、このように、電気めっき法により形成された硫黄を含有する金属膜を内部電極パターンとして用いた場合には、焼成時に、内部電極パターンを構成する卑金属材料の融点が低下し液相が形成されやすくなるために、内部電極パターンの剛性を低下させることができる。このため焼成時の内部電極層の誘電体層表面への形状追従性が高まり、誘電体層と内部電極層との接着を強化でき、積層型電子部品のデラミネーションやクラックを防止できる。
【0012】
また、硫黄の含有量を内部電極層に対して150〜2000μg/gの範囲とすることにより、内部電極層を構成する卑金属材料の融点を制御でき、焼成時の変形や収縮を抑制できるために、誘電体層との間の追従性や接着性をさらに高めることができ、デラミネーションやクラックを抑えることができる。
【0013】
尚、硫黄の含有量を内部電極層に対して150〜2000μg/gとは、例えば、内部電極層の主成分であるNi金属1gに対する硫黄の含有量のことである。
【0014】
【発明の実施の形態】
本発明の積層型電子部品である積層セラミックコンデンサの一形態について、図1の概略断面図をもとに詳細に説明する。
【0015】
本発明の積層型電子部品は、図1に示すように、直方体状の電子部品本体1の両端部に外部電極3が形成されている。
【0016】
電子部品本体1は、内部電極層5と誘電体層7とが交互に積層され構成されている。
【0017】
内部電極層5は電子部品本体1の対向する両端面11において交互に露出され、外部電極3と交互に電気的に接続されている。
【0018】
内部電極層5は、電気めっき法により形成された卑金属材料からなり、かつ、この卑金属材料の融点を低下させ、場合によっては液相を形成せしめる助剤である硫黄を含有することが重要である。
【0020】
また、卑金属材料としては、積層セラミックコンデンサに用いられる種々の誘電体材料と焼結温度が一致し、高積層化に対してコストメリットを有するNiやCu等の卑金属が好適に用いられる。
【0021】
硫黄は、誘電体層7の誘電特性に影響を与えず、卑金属材料を含むめっき浴のpHや各イオン濃度の変動を抑えることができる。
【0022】
そして、電気めっきにより形成された本発明のめっき膜中に硫黄を含有するため、めっき膜の主成分であるNi金属との間で、Ni3S2、Ni7S6、NiS等の金属間化合物が分散して形成される。特に、内部電極層5の表面にこの金属間化合物が形成された場合には、金属に比較して、金属間化合物の方が誘電体層を形成する磁器と化合しやすく、このことからも内部電極層5と誘電体層7との接合性を高めることができる。
【0023】
また、めっき膜中の硫黄の含有量は、めっき膜の融点の低下および液相の形成を制御でき、焼成時の変形や収縮を抑制できるという理由から、150〜2000μg/gの範囲とされている。
【0024】
本発明の内部電極層5の厚みは誘電体層7上の段差を低減し、積層型電子部品の小型、高積層に寄与するという理由から1μm以下が望ましく、特に、厚みばらつきを抑え、有効部分の面積を安定化させるという理由から、内部電極層5の厚みは0.2〜0.8μmであることが望ましい。
【0025】
このように、本発明のめっき膜により形成される内部電極層5は、厚みが1μm以下と極めて薄い膜であっても表面に突起や凹凸、穴等が殆ど無く、誘電体層7の両面に形成される内部電極層5同士の短絡を防止できるとともに静電容量に寄与する有効面積を高めることができる。
【0026】
次に、本発明の積層セラミックコンデンサからなる積層型電子部品の製法について説明する。
【0027】
図2は電気めっき法を用いて基板プレート上にめっき膜を形成するための工程図である。
【0028】
先ず、図2(a)に示すように、基板プレート51にレジストパターン55を形成する。本発明の積層型電子部品に用いる内部電極パターンを電気めっき法を用いて作製する場合には、成膜用の基板プレート51として、表面を鏡面加工したステンレス板やチタン板等のうちいずれかが好適に用いられる。この基板プレート51の表面の全面に、まず、感光性レジスト樹脂を塗布し、内部電極パターンを形成する部分を感光させないようにマスクを当て露光、現像を行う。その後、未硬化のレジストを洗浄除去することにより、内部電極パターンが形成される部分のレジストが除かれた電気めっき用のレジストパターン55が形成される。
【0029】
次に、図2(b)に示すように、硫黄を含むイオンとして硫酸イオンを含有するめっき浴、あるいは硫黄成分を含むNiアノード56を選択して電気めっきを行う。
【0030】
その後、アルカリ洗浄によりマスク部分のレジストパターン55を除去することにより、図2(c)に示すように、基板プレート51上にNi金属を主成分とするめっき膜からなる内部電極パターン57が形成される。この場合、製造工程でのめっき浴中の硫黄濃度を安定化するという点で、硫黄成分を含むめっき浴を選択することが望ましい。
【0031】
ここで、めっき浴中の硫酸イオン濃度は、3.5×104〜5.5×104μg/gであることがめっき膜中の硫黄濃度を安定にするという点で望ましい。3b〜6b族元素のうち他の元素についても同じ濃度にすることが望ましい。
【0032】
また、めっき浴のpHは、めっき浴を安定に保ちかつ平滑なめっき膜を形成するという理由から、4〜5.5であることが望ましい。
【0033】
また、電気めっき法を用いてめっきを行う場合(以後、電気めっきという)に用いるカソードとしては、形成するめっき膜(電気めっきにより形成されためっき膜)の材質によって適宜選択することができ、本発明の積層セラミックコンデンサの内部電極層5として好適に用いられるNi、Cu等の卑金属材料を、誘電体材料の焼結温度に合わせて適宜用いることができる。また、カソードに用いる卑金属材料の純度としては、めっき膜中の硫黄濃度の効果を高めるために99.5%以上であることが望ましい。
【0034】
また、本発明の卑金属材料を主成分とし硫黄を含有するめっき膜を形成するための電気めっきでの電流密度は0.6A/dm2以下であることが望ましく、特に、膜の平滑性および密度を高めるとともに硫黄濃度を安定化するという理由から電流密度は0.2〜0.5A/dm2の範囲であることがより望ましい。
【0035】
図3は本発明の積層型電子部品を製造するための工程図である。
【0036】
先ず、図3(a)に示すように、誘電体粉末を含む厚み1.5〜12μmの誘電体グリーンシート61を準備し、この誘電体グリーンシート61上に内部電極パターン57が形成された基板プレート51を熱圧着転写して誘電体グリーンシート61の主面に内部電極パターン57を形成する。
【0037】
次に、図3(b)に示すように、この内部電極パターン57が形成された誘電体グリーンシート61を複数枚積層し、さらに、この上下面に内部電極パターン57が形成されていない誘電体グリーンシート61を重ね、加圧加熱して積層成形体65を作製する。
【0038】
次に、図3(c)に示すように、この積層成形体65を格子状に切断して、電子部品本体成形体67を作製し、そして、この電子部品本体成形体67を大気中で脱バイした後、非酸化性雰囲気中、1200〜1350℃で焼成して電子部品本体1を得る。
【0039】
このときNiめっき膜中に含まれる硫黄成分がNi金属と化合し液相を形成することにより、Ni原子の再配列が容易となり、内部電極パターンが誘電体粉末の焼結にあわせて熱変形しやすくなり、焼成時のデラミネーションやクラックの発生しにくい焼結体を作製することができる。
【0040】
最後に、得られた電子部品本体1の端面に外部電極ペーストを塗布し、焼き付けて外部電極3を形成する。尚、外部電極ペーストを電子部品本体成形体67の端面に塗布し、同時焼成して外部電極3を形成しても良い。
【0042】
【実施例】
積層型電子部品の一つである積層セラミックコンデンサを以下のようにして作製した。先ず、BaTiO3を主成分とする誘電体粉末に有機粘結剤、可塑剤、分散剤、および溶媒を所定量混合し、振動ミルを用いて、粉砕、混練し、スラリーを調製した後、ダイコーターにより、ポリエステルよりなるキャリアフィルム上に厚み2.4μmの誘電体グリーンシートを作製した。
【0043】
次に、鏡面加工を施したステンレス板製の基板プレートを用いて、その表面に感光性レジスト樹脂を塗布してレジストパターンを形成した。
【0044】
その後、種々、電流密度やめっき時間を調整して電気めっきを行い、3b〜6b族元素の含有量の異なる厚み0.5μmのNiめっき膜をステンレス板製の基板プレート上に形成した。この場合、例えば、3b〜6b族元素のうち硫黄成分については化合物として硫黄を含む硫酸イオンをめっき浴中に約4×104μg/g溶解させ、Niアノードと組み合わせて電気めっきを行った。尚、他の3b〜6b族元素についても同様にめっき浴中に溶解させて用いた。
【0045】
次に、このNiめっき膜からなる内部電極パターンを誘電体グリーンシート上に載置し、80℃、80kg/cm2の条件で熱圧着転写して、内部電極パターンが転写された誘電体グリーンシートを作製した。
【0046】
次に、この内部電極パターンを転写した誘電体グリーンシートを200枚積層し、温度100℃、圧力200kgf/cm2の条件での積層プレスにより積層成形体を作製した。
【0047】
この後、この積層成形体を格子状に切断して、電子部品本体成形体を得、次にこの電子部品本体成形体を非酸化性雰囲気中300℃〜500℃で脱バイした後、同雰囲気中1300℃で2時間焼成し電子部品本体を作製した。
【0048】
最後に、このようにして得られた電子部品本体に対し、内部電極層が露出した各端面にガラス粉末を含んだCuペーストを塗布した後、窒素雰囲気中で焼き付けを行い、さらに、この外部電極の表面にNiめっき膜およびSnめっき膜を形成して、内部電極層と電気的に接続された外部電極を有する積層セラミックコンデンサを作製した。
【0049】
このようにして得られた積層セラミックコンデンサの外形寸法は、幅1.25mm、長さ2.0mm、厚さ1.25mmであり、内部電極層間に介在する誘電体層の厚みは2μmであった。
【0050】
焼成後に、得られた積層セラミックコンデンサについて、各100個の初期の静電容量(C)を測定した。測定は、基準温度25℃で行い、周波数1.0kHz、入力信号レベル0.5Vrmsの条件で測定した。また、各100個の試料について焼成後のデラミネーションおよび耐熱衝撃試験後の発生数を評価した。なお、耐熱衝撃試験は365℃に加熱したはんだ浴を用いて、この中に試料を浸漬して行った。内部電極層中の3b〜6b族元素の含有量はICP発光分光分析法を用いて求めた。
【0051】
比較として、Niめっき膜中に3b〜6b族元素を一切含んでいない内部電極パターンを形成して積層セラミックコンデンサを作製し、本発明と同様の評価を行った。尚、試料No.2、7〜12は参考試料である。
【0052】
【表1】
【0053】
表1の結果から明らかなように、めっき膜中に3b〜6b族元素のうちいずれか1種を含有する内部電極パターンを用いて作製した試料No.2〜12では、焼成後のデラミネーションの発生率を7/100個以下、耐熱衝撃試験後の発生率を14/100個以下に改善できた。
【0054】
また、めっき膜中の3b〜6b族元素のうち、特に、硫黄を含有した内部電極パターンを用いて形成した試料No.2〜7では、硫黄含有量を3000μg/gと多くした試料No.7において内部電極層の途切れが発生し静電容量が低くなったが、耐熱衝撃試験後のデラミネーションやクラックの発生率が9/100個以下となり、さらに、硫黄含有量を150〜2000μg/gとした内部電極パターンを用いた試料No.3〜6では、耐熱衝撃試験後のデラミネーションやクラックがさらに少なくなり不良率を4/100個以下にできた。
【0055】
一方、Niめっき膜中に3b〜6b族元素を含んでいない内部電極パターンを用いた場合には、焼成後にデラミネーションが18/100個と多く発生し、熱衝撃試験ではさらに30/100個まで増加した。
【0056】
【発明の効果】
以上詳述したように、本発明によれば、内部電極層として硫黄を含有するめっき膜を用いることにより、内部電極パターンを極めて薄く均質にでき、かつ誘電体層の焼結にあわせて、このめっき膜が熱変形できるため誘電体層を薄層高積層化しても、デラミネーションやクラックなどの内部構造欠陥を低減することができる。
【図面の簡単な説明】
【図1】本発明の積層型電子部品の概略断面図である。
【図2】電気めっき法を用いて基板プレート上にめっき膜を形成するための工程図である。
【図3】本発明の積層型電子部品を製造するための工程図である。
【符号の説明】
1 電子部品本体
3 外部電極
5 内部電極層
7 誘電体層
9 絶縁層
Claims (3)
- 誘電体層と内部電極層とを交互に積層してなる積層型電子部品であって、前記内部電極層が、電気めっき法により形成され、卑金属材料および硫黄を含有するとともに、前記硫黄の含有量は、前記内部電極層に対して150〜2000μg/gの範囲にあることを特徴とする積層型電子部品。
- 基板プレート上に電気めっき法によって卑金属材料および硫黄を含有する内部電極パターンを形成する工程と、該内部電極パターンを誘電体グリーンシート上に転写する工程と、前記内部電極パターンが形成された誘電体グリーンシートを複数積層して積層成形体を形成する工程と、該積層成形体を格子状に切断して電子部品本体成形体を形成する工程と、該電子部品本体成形体を焼成して、誘電体層と内部電極層とを交互に積層してなり、前記内部電極層が、該内部電極層に対して硫黄を150〜2000μg/gの範囲で含有する電子部品本体を形成する工程と、を具備することを特徴とする積層型電子部品の製法。
- 電気めっきの電流密度は0.6A/dm2以下であることを特徴とする請求項2記載の積層型電子部品の製法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002111980A JP3934983B2 (ja) | 2002-04-15 | 2002-04-15 | 積層型電子部品およびその製法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002111980A JP3934983B2 (ja) | 2002-04-15 | 2002-04-15 | 積層型電子部品およびその製法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003309037A JP2003309037A (ja) | 2003-10-31 |
JP3934983B2 true JP3934983B2 (ja) | 2007-06-20 |
Family
ID=29394619
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002111980A Expired - Fee Related JP3934983B2 (ja) | 2002-04-15 | 2002-04-15 | 積層型電子部品およびその製法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3934983B2 (ja) |
Families Citing this family (5)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100558448B1 (ko) | 2003-12-05 | 2006-03-10 | 삼성전기주식회사 | 적층 세라믹 캐패시터 제조방법 |
JP4686270B2 (ja) * | 2004-06-28 | 2011-05-25 | 京セラ株式会社 | 積層セラミックコンデンサ |
US7224570B2 (en) | 2004-06-28 | 2007-05-29 | Kyocera Corporation | Process for preparing multilayer ceramic capacitor and the multilayer ceramic capacitor |
CN101688321A (zh) | 2005-08-29 | 2010-03-31 | 京瓷株式会社 | 金属膜及其制法、层叠型电子部件制法及层叠型电子部件 |
KR102070235B1 (ko) * | 2018-10-29 | 2020-01-28 | 삼성전기주식회사 | 커패시터 부품 |
-
2002
- 2002-04-15 JP JP2002111980A patent/JP3934983B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2003309037A (ja) | 2003-10-31 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8773840B2 (en) | Monolithic ceramic electronic component | |
US9281120B2 (en) | Multilayer ceramic electronic component and board having the same mounted thereon | |
US7224570B2 (en) | Process for preparing multilayer ceramic capacitor and the multilayer ceramic capacitor | |
US6898069B2 (en) | Multilayer electronic component and manufacturing method thereof | |
US9424989B2 (en) | Embedded multilayer ceramic electronic component and printed circuit board having the same | |
JP2007036003A (ja) | 積層コンデンサ | |
US8947849B2 (en) | Multilayer ceramic electronic component and manufacturing method thereof | |
JP3785966B2 (ja) | 積層セラミック電子部品の製造方法および積層セラミック電子部品 | |
JP2012169620A (ja) | 積層セラミック電子部品及びその製造方法 | |
JP3934983B2 (ja) | 積層型電子部品およびその製法 | |
US20010013388A1 (en) | Laminated ceramic electronic part and method for manufacturing thesame | |
TWI399769B (zh) | 金屬膜及其製法和層疊型電子部件的製法及層疊型電子部件 | |
JP2002329634A (ja) | 積層型電子部品およびその製法 | |
JP2005072452A (ja) | 積層型電子部品およびその製法 | |
JP4213978B2 (ja) | 積層型電子部品およびその製法 | |
JP2002329638A (ja) | 積層型電子部品およびその製法 | |
JP2004179349A (ja) | 積層型電子部品およびその製法 | |
JP2003045740A (ja) | 積層型電子部品 | |
JP4686270B2 (ja) | 積層セラミックコンデンサ | |
JP2002260953A (ja) | 積層型電子部品 | |
KR20130106120A (ko) | 적층 세라믹 전자부품 및 이의 제조방법 | |
JP2005317776A (ja) | セラミック電子部品の製造方法 | |
JP2011134832A (ja) | 積層セラミックコンデンサおよびその製法 | |
JP2011029533A (ja) | 積層セラミックコンデンサおよびその製法 | |
JP4436634B2 (ja) | 積層型電子部品の製法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20041018 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20061110 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20061121 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070115 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070309 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070316 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110330 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120330 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130330 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140330 Year of fee payment: 7 |
|
LAPS | Cancellation because of no payment of annual fees |