JPH06176965A - チップ電子部品の製造方法 - Google Patents
チップ電子部品の製造方法Info
- Publication number
- JPH06176965A JPH06176965A JP4352000A JP35200092A JPH06176965A JP H06176965 A JPH06176965 A JP H06176965A JP 4352000 A JP4352000 A JP 4352000A JP 35200092 A JP35200092 A JP 35200092A JP H06176965 A JPH06176965 A JP H06176965A
- Authority
- JP
- Japan
- Prior art keywords
- chip electronic
- electronic component
- chip
- hole
- manufacturing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
Abstract
(57)【要約】 （修正有）
【構成】本発明のチップ電子部品の製造方法において
は、基板の個々のチップ電子部品を区画する仮想切断線
のうち、個々のチップ電子部品の外部電極形成面に相当
する仮想切断線上Ｌに、表面から裏面に延びるスルーホ
ール２２を形成し、このスルーホールを利用して外部電
極を形成することを特徴とする。 【効果】本発明のチップ電子部品の製造方法において
は、チップ電子部品の切断成形と、外部電極の形成とを
同時に行なうことができるので、製造を効率よく行なう
ことができるとともに、スルーホールへの導体材料の充
填、基板の切断のみで外部電極を形成することができる
ので、微小のチップ電子部品に対しても精度よくしかも
確実に端子電極を形成することができる。
は、基板の個々のチップ電子部品を区画する仮想切断線
のうち、個々のチップ電子部品の外部電極形成面に相当
する仮想切断線上Ｌに、表面から裏面に延びるスルーホ
ール２２を形成し、このスルーホールを利用して外部電
極を形成することを特徴とする。 【効果】本発明のチップ電子部品の製造方法において
は、チップ電子部品の切断成形と、外部電極の形成とを
同時に行なうことができるので、製造を効率よく行なう
ことができるとともに、スルーホールへの導体材料の充
填、基板の切断のみで外部電極を形成することができる
ので、微小のチップ電子部品に対しても精度よくしかも
確実に端子電極を形成することができる。
Description
【０００１】
【産業上の利用分野】本発明は、チップ電子部品の製造
方法に関する。
方法に関する。
【０００２】
【従来の技術】積層型セラミックチップコンデンサ、チ
ップインダクタ部品、ＬＣ複合部品等の複合積層部品、
積層混成集積回路素子などの各種チップ電子部品は、小
さいことや、堅牢性および信頼性が高いことなどから各
種電子機器に使用されている。
ップインダクタ部品、ＬＣ複合部品等の複合積層部品、
積層混成集積回路素子などの各種チップ電子部品は、小
さいことや、堅牢性および信頼性が高いことなどから各
種電子機器に使用されている。
【０００３】これらチップ電子部品は、磁性材料や誘電
体材料等と有機ビヒクルとを混合したペーストを用い
て、印刷法やシート法などにより作製される。例えば、
積層型セラミックチップコンデンサは、誘電体ペースト
で大面積のグリーンシートを形成し、その表面に各チッ
プ電子部品のための多数の導体パターンを内部電極用ペ
ーストでマトリックス状に形成し、その後、所定の形状
に切断してグリーンチップを成形し、そしてこれを焼成
してチップ体を得、最後に、所定端面に外部電極すなわ
ち端子電極を形成することにより製造される。
体材料等と有機ビヒクルとを混合したペーストを用い
て、印刷法やシート法などにより作製される。例えば、
積層型セラミックチップコンデンサは、誘電体ペースト
で大面積のグリーンシートを形成し、その表面に各チッ
プ電子部品のための多数の導体パターンを内部電極用ペ
ーストでマトリックス状に形成し、その後、所定の形状
に切断してグリーンチップを成形し、そしてこれを焼成
してチップ体を得、最後に、所定端面に外部電極すなわ
ち端子電極を形成することにより製造される。
【０００４】上記外部電極すなわち端子電極は、従来、
セラミックチップ電子部品本体の２つあるいはそれ以上
の端子電極形成端面に電極材料ペーストを、浸漬、塗布
等により施され、乾燥の後、焼付けを行なうことにより
成形される。
セラミックチップ電子部品本体の２つあるいはそれ以上
の端子電極形成端面に電極材料ペーストを、浸漬、塗布
等により施され、乾燥の後、焼付けを行なうことにより
成形される。
【０００５】上記浸漬は、チップ本体固定用の穴が多数
設けられたゴム製のキャリヤプレートで多数のチップ本
体を固定保持した状態で、例えばＡｇ、ガラス、ビヒク
ル等からなる端子電極ペーストに浸漬することによって
行なわれ、また、上記塗布は、塗布ローラ等の手段を用
いて行なわれるのが通常である。
設けられたゴム製のキャリヤプレートで多数のチップ本
体を固定保持した状態で、例えばＡｇ、ガラス、ビヒク
ル等からなる端子電極ペーストに浸漬することによって
行なわれ、また、上記塗布は、塗布ローラ等の手段を用
いて行なわれるのが通常である。
【０００６】
【発明が解決しようとする課題】しかしながら、外部電
極ペーストを浸漬により施す場合には、キャリヤプレー
トでの多数のチップ本体の固定保持を完全に精度良く行
なうとういうわけにはいかず、すなわち、キャリヤプレ
ートで固定保持されたとき多数のチップ本体の端子電極
形成端面が完全な面一状態とはならず、従って、個々の
チップ本体によって浸漬量が異なり、形成された外部電
極の厚みにバラツキが生じてしまうという問題があっ
た。
極ペーストを浸漬により施す場合には、キャリヤプレー
トでの多数のチップ本体の固定保持を完全に精度良く行
なうとういうわけにはいかず、すなわち、キャリヤプレ
ートで固定保持されたとき多数のチップ本体の端子電極
形成端面が完全な面一状態とはならず、従って、個々の
チップ本体によって浸漬量が異なり、形成された外部電
極の厚みにバラツキが生じてしまうという問題があっ
た。
【０００７】一方、ローラ塗布の場合には、塗布作業が
面倒であるとともに、この方法によっても、外部電極の
厚みの制御が困難であった。
面倒であるとともに、この方法によっても、外部電極の
厚みの制御が困難であった。
【０００８】また、近年、このようなチップ電子部品の
更なる小型化が進められているが、チップ電子部品がこ
れ以上小型化された場合には、上記したような従来の方
法では外部電極を正確かつ迅速に形成することが困難で
あるという問題がある。
更なる小型化が進められているが、チップ電子部品がこ
れ以上小型化された場合には、上記したような従来の方
法では外部電極を正確かつ迅速に形成することが困難で
あるという問題がある。
【０００９】そこで本発明は、上記チップ電子部品のた
めの全く新たな外部電極の形成方法を提供することを目
的とするものである。
めの全く新たな外部電極の形成方法を提供することを目
的とするものである。
【００１０】
【課題を解決するための手段】このような目的は、下記
（１）〜（２）の本発明により達成される。 （１）後にチップ電子部品となる単位素子が複数マトリ
ックス状に形成された基板を準備し、この基板を仮想切
断線に沿って切断することによって個々のチップ電子部
品を製造するチップ電子部品の製造方法において、前記
基板の仮想切断線のうち、個々のチップ電子部品の外部
電極形成面に相当する仮想切断線上に、表面と裏面との
一方側から他方側に延びるホールを形成し、このホール
の少なくとも内壁部に導電体層を形成し、その後、前記
仮想切断線に沿って基板を切断することによって、切断
面に露出する外部電極を形成することを特徴とするチッ
プ電子部品の製造方法。 （２）前記外部電極を、保護メッキ層およびハンダ濡れ
性を向上させるためのメッキ層で覆う上記（１）のチッ
プ電子部品の製造方法。 （３）前記チップ電子部品が積層型のものであって、前
記ホールがチップ電子部品の表面と裏面の間の少なくと
も一部に延びる上記（１）または（２）のチップ電子部
品の製造方法。
（１）〜（２）の本発明により達成される。 （１）後にチップ電子部品となる単位素子が複数マトリ
ックス状に形成された基板を準備し、この基板を仮想切
断線に沿って切断することによって個々のチップ電子部
品を製造するチップ電子部品の製造方法において、前記
基板の仮想切断線のうち、個々のチップ電子部品の外部
電極形成面に相当する仮想切断線上に、表面と裏面との
一方側から他方側に延びるホールを形成し、このホール
の少なくとも内壁部に導電体層を形成し、その後、前記
仮想切断線に沿って基板を切断することによって、切断
面に露出する外部電極を形成することを特徴とするチッ
プ電子部品の製造方法。 （２）前記外部電極を、保護メッキ層およびハンダ濡れ
性を向上させるためのメッキ層で覆う上記（１）のチッ
プ電子部品の製造方法。 （３）前記チップ電子部品が積層型のものであって、前
記ホールがチップ電子部品の表面と裏面の間の少なくと
も一部に延びる上記（１）または（２）のチップ電子部
品の製造方法。
【００１１】
【作用・効果】本発明のチップ電子部品の製造方法にお
いては、基板の切断後、端子電極を形成すべき位置に、
スルーホールを形成し、その内壁に導電膜あるいは導電
層を形成するか、または上記スルーホールを導体材料で
充填することによりスルーホールに導体部を形成し、こ
の後、個々のチップ電子部品に切断し、同時に切断端面
に外部電極を形成する。
いては、基板の切断後、端子電極を形成すべき位置に、
スルーホールを形成し、その内壁に導電膜あるいは導電
層を形成するか、または上記スルーホールを導体材料で
充填することによりスルーホールに導体部を形成し、こ
の後、個々のチップ電子部品に切断し、同時に切断端面
に外部電極を形成する。
【００１２】このように、チップ電子部品の切断成形
と、外部電極の形成とを同時に行なうことができるの
で、製造を効率よく行なうことができるとともに、スル
ーホールへの導体材料の充填、基板の切断のみで外部電
極を形成することができるので、微小のチップ電子部品
に対しても精度よくしかも確実に端子電極を形成するこ
とができる。
と、外部電極の形成とを同時に行なうことができるの
で、製造を効率よく行なうことができるとともに、スル
ーホールへの導体材料の充填、基板の切断のみで外部電
極を形成することができるので、微小のチップ電子部品
に対しても精度よくしかも確実に端子電極を形成するこ
とができる。
【００１３】
【実施例】以下、添付図面を参照しつつ、本発明の好ま
しい実施例によるチップ電子部品の製造方法について説
明する。
しい実施例によるチップ電子部品の製造方法について説
明する。
【００１４】以下の実施例においては、図１に示した積
層型セラミックチップコンデンサを製造するものとして
説明する。
層型セラミックチップコンデンサを製造するものとして
説明する。
【００１５】図１に示されるように、積層型セラミック
チップコンデンサ１は、誘電体層２と内部電極層（図１
には示されていない）３とが交互に積層された構成のコ
ンデンサチップ体１０を有し、このコンデンサチップ体
１０の対向する端面に、内部電極層３と導通する外部電
極すなわち端子電極４を有する。この端子電極４の形状
は、ほぼ半円柱状をなしている。
チップコンデンサ１は、誘電体層２と内部電極層（図１
には示されていない）３とが交互に積層された構成のコ
ンデンサチップ体１０を有し、このコンデンサチップ体
１０の対向する端面に、内部電極層３と導通する外部電
極すなわち端子電極４を有する。この端子電極４の形状
は、ほぼ半円柱状をなしている。
【００１６】コンデンサチップ体１０の形状に特に制限
はないが、通常、直方体状とされる。また、その寸法に
も特に制限はなく、用途に応じて適当な寸法とすればよ
いが、通常、（１．０〜５．６mm）×（０．５〜５．０
mm）×（０．５〜１．９mm）程度であるが、近年さらに
小型化されたチップ電子部品が望まれている。内部電極
層３は、その端部がコンデンサチップ体１０の対向する
２表面に交互に露出するように積層され、外部電極４
は、コンデンサチップ体１０の前記対向する２表面に露
出して形成され、所定のコンデンサ回路を構成する。
はないが、通常、直方体状とされる。また、その寸法に
も特に制限はなく、用途に応じて適当な寸法とすればよ
いが、通常、（１．０〜５．６mm）×（０．５〜５．０
mm）×（０．５〜１．９mm）程度であるが、近年さらに
小型化されたチップ電子部品が望まれている。内部電極
層３は、その端部がコンデンサチップ体１０の対向する
２表面に交互に露出するように積層され、外部電極４
は、コンデンサチップ体１０の前記対向する２表面に露
出して形成され、所定のコンデンサ回路を構成する。
【００１７】次に、以上説明した形状の積層型セラミッ
クチップコンデンサ１の本発明の実施例による製造方法
について説明する。
クチップコンデンサ１の本発明の実施例による製造方法
について説明する。
【００１８】まず、プラスチック製のキャリヤフィルム
２０上に、誘電体用ペーストで上記誘電体層２のための
大面積のグリーンシート２１を形成する。このグリーン
シート２１は、図３等に一点鎖線で示した仮想切断線Ｌ
に沿って切断されて、個々の積層型セラミックチップコ
ンデンサ１の各誘電体層２となる。
２０上に、誘電体用ペーストで上記誘電体層２のための
大面積のグリーンシート２１を形成する。このグリーン
シート２１は、図３等に一点鎖線で示した仮想切断線Ｌ
に沿って切断されて、個々の積層型セラミックチップコ
ンデンサ１の各誘電体層２となる。
【００１９】この誘電体層２のためのペーストは、例え
ば次のようにして調製される。誘電体層２は、チタン酸
バリウムを主成分とし、ＢａＴｉＯ3 に換算した前記チ
タン酸バリウム１００モルに対し、ＭｇＯに換算して
０．１〜３モル、好ましくは０．５〜１．５モルの酸化
マグネシウムおよびＭｎＯに換算して０．０５〜１．０
モル、好ましくは０．２〜０．４モルの酸化マンガンを
副成分として含み、さらに、副成分として、ガラス状の
（Ｂａx Ｃａ1-x Ｏ）y ・ＳｉＯ2 （ただし、０．３≦
ｘ≦０．７、０．９５≦ｙ≦１．０５である。）を、前
記ＢａＴｉＯ3 、ＭｇＯおよびＭｎＯの合計に対し１〜
１０重量％、好ましくは４〜６重量％含む誘電体材料で
作製される。なお、各酸化物の酸化状態は特に限定され
ず、各酸化物を構成する金属元素の含有量が上記範囲で
あればよい。
ば次のようにして調製される。誘電体層２は、チタン酸
バリウムを主成分とし、ＢａＴｉＯ3 に換算した前記チ
タン酸バリウム１００モルに対し、ＭｇＯに換算して
０．１〜３モル、好ましくは０．５〜１．５モルの酸化
マグネシウムおよびＭｎＯに換算して０．０５〜１．０
モル、好ましくは０．２〜０．４モルの酸化マンガンを
副成分として含み、さらに、副成分として、ガラス状の
（Ｂａx Ｃａ1-x Ｏ）y ・ＳｉＯ2 （ただし、０．３≦
ｘ≦０．７、０．９５≦ｙ≦１．０５である。）を、前
記ＢａＴｉＯ3 、ＭｇＯおよびＭｎＯの合計に対し１〜
１０重量％、好ましくは４〜６重量％含む誘電体材料で
作製される。なお、各酸化物の酸化状態は特に限定され
ず、各酸化物を構成する金属元素の含有量が上記範囲で
あればよい。
【００２０】また、誘電体層２には、更なる他の副成分
を含有していてもよい。上記各副成分の含有量を上記の
ように設定する理由は、次のとおりである。
を含有していてもよい。上記各副成分の含有量を上記の
ように設定する理由は、次のとおりである。
【００２１】酸化マグネシウムの含有量が前記範囲未満
であると、容量の温度特性を所望の範囲とすることがで
きない。酸化マグネシウムの含有量が前記範囲を超える
と、焼結性が急激に悪化し、緻密化が不十分となってＩ
Ｒ加速寿命が低下し、また、高い比誘電率が得られな
い。
であると、容量の温度特性を所望の範囲とすることがで
きない。酸化マグネシウムの含有量が前記範囲を超える
と、焼結性が急激に悪化し、緻密化が不十分となってＩ
Ｒ加速寿命が低下し、また、高い比誘電率が得られな
い。
【００２２】酸化マンガンの含有量が前記範囲未満であ
ると、良好な耐還元性が得られずＩＲ加速寿命が不十分
となり、また、損失係数 tanδを低くすることが困難と
なる。酸化マンガンの含有量が前記範囲を超えている場
合、直流電界印加時の容量の経時変化を小さくすること
が困難となる。
ると、良好な耐還元性が得られずＩＲ加速寿命が不十分
となり、また、損失係数 tanδを低くすることが困難と
なる。酸化マンガンの含有量が前記範囲を超えている場
合、直流電界印加時の容量の経時変化を小さくすること
が困難となる。
【００２３】ガラス状の（Ｂａx Ｃａ1-x Ｏ）y ・Ｓｉ
Ｏ2 の含有量が前記範囲未満であると、直流電界印加時
の容量の経時変化が大きくなり、また、ＩＲ加速寿命が
不十分となる。前記範囲を超えると比誘電率の急激な低
下が起こる。
Ｏ2 の含有量が前記範囲未満であると、直流電界印加時
の容量の経時変化が大きくなり、また、ＩＲ加速寿命が
不十分となる。前記範囲を超えると比誘電率の急激な低
下が起こる。
【００２４】（Ｂａx Ｃａ1-x Ｏ）y ・ＳｉＯ2 におけ
るｘの値が前記範囲を外れるか、あるいはｙの値が前記
範囲を外れると、焼結性が低下して緻密化が不十分とな
る。
るｘの値が前記範囲を外れるか、あるいはｙの値が前記
範囲を外れると、焼結性が低下して緻密化が不十分とな
る。
【００２５】誘電体層の一層あたりの厚さは、１００μ
m 以下、特に５０μm 以下、さらには５〜３０μm 程度
とする。なお、誘電体層の積層数は、通常２〜２００程
度とする。
m 以下、特に５０μm 以下、さらには５〜３０μm 程度
とする。なお、誘電体層の積層数は、通常２〜２００程
度とする。
【００２６】上記誘電体材料と有機ビヒクルとを混練す
ることにより誘電体用ペーストを調製する。
ることにより誘電体用ペーストを調製する。
【００２７】有機ビヒクルとは、バインダを有機溶剤中
に溶解したものである。有機ビヒクルに用いるバインダ
は特に限定されず、エチルセルロース等の通常の各種バ
インダから適宜選択すればよい。また、用いる有機溶剤
も特に限定されず、印刷法やシート法など、利用する方
法に応じて、テルピネオール、ブチルカルビトール、ア
セトン、トルエン等の各種有機溶剤から適宜選択すれば
よい。
に溶解したものである。有機ビヒクルに用いるバインダ
は特に限定されず、エチルセルロース等の通常の各種バ
インダから適宜選択すればよい。また、用いる有機溶剤
も特に限定されず、印刷法やシート法など、利用する方
法に応じて、テルピネオール、ブチルカルビトール、ア
セトン、トルエン等の各種有機溶剤から適宜選択すれば
よい。
【００２８】次に、図２および図３に示したように、仮
想切断線Ｌによる切断面のうち端子電極４を形成する端
面に相当する端面のための仮想切断線Ｌ上の所定部分
に、端子電極４を形成するための円形のスルーホール２
２を形成する。このスルーホール２２は、キャリヤフィ
ルム２０およびグリーンシート２１を貫通して形成され
る。このスルーホールの形成は、ピンによる機械加工か
レーザによる加工により、キャリヤフィルム２０側から
行なわれる。なお、スルーホールは、チップ本体の対向
する端面に通常形成されるが、端面と側面であってもよ
い。本事項は、単なる設計上の要件である。
想切断線Ｌによる切断面のうち端子電極４を形成する端
面に相当する端面のための仮想切断線Ｌ上の所定部分
に、端子電極４を形成するための円形のスルーホール２
２を形成する。このスルーホール２２は、キャリヤフィ
ルム２０およびグリーンシート２１を貫通して形成され
る。このスルーホールの形成は、ピンによる機械加工か
レーザによる加工により、キャリヤフィルム２０側から
行なわれる。なお、スルーホールは、チップ本体の対向
する端面に通常形成されるが、端面と側面であってもよ
い。本事項は、単なる設計上の要件である。
【００２９】このスルーホール２２の径は、チップ全体
の大きさにもよるが、１００〜１０００μｍの範囲、特
に、１００〜３００μｍの範囲に設定されることが望ま
しい。スルーホールは、その径があまり小さいと、電極
ペーストの充填ができず、また大きすぎると、チップに
おいて切欠き部分が大きくなり過ぎ、内部電極の面積が
小さくなる。
の大きさにもよるが、１００〜１０００μｍの範囲、特
に、１００〜３００μｍの範囲に設定されることが望ま
しい。スルーホールは、その径があまり小さいと、電極
ペーストの充填ができず、また大きすぎると、チップに
おいて切欠き部分が大きくなり過ぎ、内部電極の面積が
小さくなる。
【００３０】実施例においては、スルーホールの数を外
部電極形成面に一つとしたが、例えば、複合電子部品等
においては、端子電極４が一端面に複数形成されるよう
に、スルーホールの形成数も複数個としてもよい。
部電極形成面に一つとしたが、例えば、複合電子部品等
においては、端子電極４が一端面に複数形成されるよう
に、スルーホールの形成数も複数個としてもよい。
【００３１】上記スルーホールの形状は、円形の他、楕
円形、長方形等の長軸を有する形状としてもよい。スル
ーホールの形状が、楕円形、長方形のように長軸を有す
るものでは、このスルーホールに基づいて形成された端
子電極の面積が大きくなるので望ましい。
円形、長方形等の長軸を有する形状としてもよい。スル
ーホールの形状が、楕円形、長方形のように長軸を有す
るものでは、このスルーホールに基づいて形成された端
子電極の面積が大きくなるので望ましい。
【００３２】次いで、図４に示されているような、多数
の円形の開口２３が上記スルーホール２２位置に形成さ
れたスクリーン２４を用いて、スルーホール２２に、端
子電極４用ペースト２５が充填される。スルーホール２
２にペースト２５を充填した状態を図５に示した。上記
スクリーン２４の開口２３の径は、スルーホール２２の
ほぼ２倍程度の大きさに設定することが望ましい。
の円形の開口２３が上記スルーホール２２位置に形成さ
れたスクリーン２４を用いて、スルーホール２２に、端
子電極４用ペースト２５が充填される。スルーホール２
２にペースト２５を充填した状態を図５に示した。上記
スクリーン２４の開口２３の径は、スルーホール２２の
ほぼ２倍程度の大きさに設定することが望ましい。
【００３３】端子電極４に含有される導電材は特に限定
されないが、誘電体層２構成材料が耐還元性を有するた
め、内部電極とともに、卑金属を用いることができる。
導電材として用いる卑金属としては、ＮｉまたはＮｉ合
金が好ましい。Ｎｉ合金としては、Ｍｎ、Ｃｒ、Ｃｏお
よびＡｌから選択される１種以上の元素とＮｉとの合金
が好ましく、合金中のＮｉ含有量は９５重量％以上であ
ることが好ましい。
されないが、誘電体層２構成材料が耐還元性を有するた
め、内部電極とともに、卑金属を用いることができる。
導電材として用いる卑金属としては、ＮｉまたはＮｉ合
金が好ましい。Ｎｉ合金としては、Ｍｎ、Ｃｒ、Ｃｏお
よびＡｌから選択される１種以上の元素とＮｉとの合金
が好ましく、合金中のＮｉ含有量は９５重量％以上であ
ることが好ましい。
【００３４】なお、ＮｉまたはＮｉ合金中には、Ｐ等の
各種微量成分が０．１重量％程度以下含まれていてもよ
い。
各種微量成分が０．１重量％程度以下含まれていてもよ
い。
【００３５】端子電極４用ペースト２５は、上記導電
材、あるいは焼成後に上記した導電材となる各種酸化
物、有機金属化合物、レジネート等と、上記した有機ビ
ヒクルとを混練して調製する。
材、あるいは焼成後に上記した導電材となる各種酸化
物、有機金属化合物、レジネート等と、上記した有機ビ
ヒクルとを混練して調製する。
【００３６】次いで、電極ペーストで、図６に示されて
いるような各チップの内部電極層３のための電極パター
ンを通常の方法により印刷する。この内部電極層３の導
電材は、上記の端子電極４用のものと同一のものであっ
てよい。内部電極層の厚さは用途等に応じて適宜決定さ
れればよいが、通常、１〜５μm 、特に２〜３μm 程度
であることが好ましい。この後、グリーンシート２１を
キャリヤフィルム２０から剥離し、図７に示したよう
に、特にスルーホールすなわち端子電極４の位置合わせ
を正確に行ないつつ、グリーンシート２１を複数枚積層
する。なお、上部の２枚のグリーンシート２１は、焼成
後保護部分となるグリーンシートであり、端子電極４の
形成部分が設けられているのみで、内部電極層３は形成
されていない。
いるような各チップの内部電極層３のための電極パター
ンを通常の方法により印刷する。この内部電極層３の導
電材は、上記の端子電極４用のものと同一のものであっ
てよい。内部電極層の厚さは用途等に応じて適宜決定さ
れればよいが、通常、１〜５μm 、特に２〜３μm 程度
であることが好ましい。この後、グリーンシート２１を
キャリヤフィルム２０から剥離し、図７に示したよう
に、特にスルーホールすなわち端子電極４の位置合わせ
を正確に行ないつつ、グリーンシート２１を複数枚積層
する。なお、上部の２枚のグリーンシート２１は、焼成
後保護部分となるグリーンシートであり、端子電極４の
形成部分が設けられているのみで、内部電極層３は形成
されていない。
【００３７】この後、プレスを行い、成形された積層体
を上記切断線Ｌに沿って切断し、上記図１に示されてい
るような形状の個々のグリーンチップ体を形成する。次
いで、脱バインダ、焼成等の熱処理を行なって、焼成体
としての積層型セラミックチップコンデンサ１を得る。
を上記切断線Ｌに沿って切断し、上記図１に示されてい
るような形状の個々のグリーンチップ体を形成する。次
いで、脱バインダ、焼成等の熱処理を行なって、焼成体
としての積層型セラミックチップコンデンサ１を得る。
【００３８】プレス以降の工程は、従来の通常の方法に
よって行なうことができるが、本発明によれば、焼成後
には、端子電極４をも備えた積層型セラミックチップコ
ンデンサ１を得ることができる。
よって行なうことができるが、本発明によれば、焼成後
には、端子電極４をも備えた積層型セラミックチップコ
ンデンサ１を得ることができる。
【００３９】最後に、上記端子電極４に対して、各種の
メッキ処理が施される。例えば、外部電極のハンダによ
る電極食われを阻止するためのＮｉメッキ、ハンダ濡れ
性を向上させるための上記Ｎｉメッキ膜上へのＳｎまた
はＳｎ／Ｐｂメッキが施される。
メッキ処理が施される。例えば、外部電極のハンダによ
る電極食われを阻止するためのＮｉメッキ、ハンダ濡れ
性を向上させるための上記Ｎｉメッキ膜上へのＳｎまた
はＳｎ／Ｐｂメッキが施される。
【００４０】なお、製造された積層型セラミックチップ
コンデンサ１について、電気的な特性試験および信頼性
試験を行なったところ、従来の方法で作製されたものと
同等の結果が得られた。
コンデンサ１について、電気的な特性試験および信頼性
試験を行なったところ、従来の方法で作製されたものと
同等の結果が得られた。
【図１】本発明のチップ電子部品の製造方法によって製
造されるチップ電子部品の一例を示す斜視図である。
造されるチップ電子部品の一例を示す斜視図である。
【図２】本発明の実施例によるチップ電子部品の製造方
法を説明するための説明図である。
法を説明するための説明図である。
【図３】本発明の実施例によるチップ電子部品の製造方
法を説明するための説明図である。
法を説明するための説明図である。
【図４】本発明の実施例によるチップ電子部品の製造方
法に使用されるスクリーンの一部平面図である。
法に使用されるスクリーンの一部平面図である。
【図５】本発明の実施例によるチップ電子部品の製造方
法を説明するための説明図である。
法を説明するための説明図である。
【図６】本発明の実施例によるチップ電子部品の製造方
法を説明するための説明図である。
法を説明するための説明図である。
【図７】本発明の実施例によるチップ電子部品の製造方
法を説明するための説明図である。
法を説明するための説明図である。
１ 積層型セラミックチップコンデンサ １０ コンデンサチップ体 ２ 誘電体層 ３ 内部電極層 ４ 端子電極 ２０ キャリヤフィルム ２１ グリーンシート ２２ スルーホール ２５ ペースト Ｌ 仮想切断線
Claims (3)
- 【請求項１】 後にチップ電子部品となる単位素子が複
数マトリックス状に形成された基板を準備し、この基板
を仮想切断線に沿って切断することによって個々のチッ
プ電子部品を製造するチップ電子部品の製造方法におい
て、前記基板の仮想切断線のうち、個々のチップ電子部
品の外部電極形成面に相当する仮想切断線上に、表面と
裏面との一方側から他方側に延びるホールを形成し、こ
のホールの少なくとも内壁部に導電体層を形成し、その
後、前記仮想切断線に沿って基板を切断することによっ
て、切断面に露出する外部電極を形成することを特徴と
するチップ電子部品の製造方法。 - 【請求項２】 前記外部電極を、保護メッキ層およびハ
ンダ濡れ性を向上させるためのメッキ層で覆う請求項１
のチップ電子部品の製造方法。 - 【請求項３】 前記チップ電子部品が積層型のものであ
って、前記ホールがチップ電子部品の表面と裏面の間の
少なくとも一部に延びる請求項１または２のチップ電子
部品の製造方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4352000A JPH06176965A (ja) | 1992-12-09 | 1992-12-09 | チップ電子部品の製造方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4352000A JPH06176965A (ja) | 1992-12-09 | 1992-12-09 | チップ電子部品の製造方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH06176965A true JPH06176965A (ja) | 1994-06-24 |
Family
ID=18421095
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4352000A Pending JPH06176965A (ja) | 1992-12-09 | 1992-12-09 | チップ電子部品の製造方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH06176965A (ja) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028312A (ja) * | 2000-01-01 | 2001-01-30 | Taiyo Yuden Co Ltd | 積層型電子部品の製造方法 |
| WO2001080256A1 (fr) * | 2000-04-14 | 2001-10-25 | Matsushita Electric Industrial Co., Ltd. | Corps stratifie, condensateur, composant electronique, procede et dispositif de fabrication dudit corps stratifie, dudit condensateur et dudit composant electronique |
| JP2005340371A (ja) * | 2004-05-25 | 2005-12-08 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP2018011047A (ja) * | 2016-07-14 | 2018-01-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその実装基板並びにその製造方法 |
-
1992
- 1992-12-09 JP JP4352000A patent/JPH06176965A/ja active Pending
Cited By (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2001028312A (ja) * | 2000-01-01 | 2001-01-30 | Taiyo Yuden Co Ltd | 積層型電子部品の製造方法 |
| WO2001080256A1 (fr) * | 2000-04-14 | 2001-10-25 | Matsushita Electric Industrial Co., Ltd. | Corps stratifie, condensateur, composant electronique, procede et dispositif de fabrication dudit corps stratifie, dudit condensateur et dudit composant electronique |
| US6829135B2 (en) | 2000-04-14 | 2004-12-07 | Matsushita Electric Industrial Co., Ltd. | Layered product, capacitor, electronic component and method and apparatus manufacturing the same |
| KR100483944B1 (ko) * | 2000-04-14 | 2005-04-15 | 마쯔시다덴기산교 가부시키가이샤 | 적층체, 콘덴서, 전자부품 및 이들의 제조 방법과 제조 장치 |
| JP2005340371A (ja) * | 2004-05-25 | 2005-12-08 | Murata Mfg Co Ltd | 積層セラミック電子部品およびその製造方法 |
| JP4604553B2 (ja) * | 2004-05-25 | 2011-01-05 | 株式会社村田製作所 | 積層セラミック電子部品およびその製造方法 |
| JP2018011047A (ja) * | 2016-07-14 | 2018-01-18 | サムソン エレクトロ−メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその実装基板並びにその製造方法 |
| JP2022082766A (ja) * | 2016-07-14 | 2022-06-02 | サムソン エレクトロ－メカニックス カンパニーリミテッド． | 積層型キャパシタ及びその実装基板並びにその製造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3322199B2 (ja) | 多層セラミック基板およびその製造方法 | |
| GB2197540A (en) | Circuit substrate | |
| JP4573956B2 (ja) | 積層型電子部品およびその製法 | |
| JPH0632378B2 (ja) | 電子部品内蔵多層セラミック基板 | |
| CN111199829B (zh) | 层叠陶瓷电子部件及其制造方法 | |
| JP2006510233A (ja) | 低インダクタンス埋め込みキャパシタを有するプリント配線板およびその製造方法 | |
| US7186307B2 (en) | Method for manufacturing a ceramic multilayer circuit board | |
| JPH1167583A (ja) | 積層型電子部品 | |
| JPH06176965A (ja) | チップ電子部品の製造方法 | |
| JP2857552B2 (ja) | 積層電子部品及びその製造方法 | |
| JPH03280412A (ja) | コンデンサネットワーク構造体及びその製造方法 | |
| JP4544896B2 (ja) | 電子部品 | |
| JP3981270B2 (ja) | 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 | |
| JP4429130B2 (ja) | セラミック電子部品の製造方法 | |
| JP3659288B2 (ja) | 電子部品 | |
| JPH06181141A (ja) | キャリヤフィルム、およびこのキャリヤフィルムを利用したチップ電子部品の製造方法 | |
| CN111755248A (zh) | 层叠陶瓷电容器 | |
| JPH11214235A (ja) | 積層セラミック電子部品及びその製造方法 | |
| CN219677248U (zh) | 高频电子部件和模块 | |
| JP3645046B2 (ja) | 非磁性セラミックおよびセラミック積層部品 | |
| JP2004031699A (ja) | セラミック回路基板及びその製造方法 | |
| JP3563580B2 (ja) | 高周波複合回路基板およびその製造方法 | |
| JP2000058375A (ja) | 積層セラミック電子部品及びその製造方法 | |
| JPH06204080A (ja) | チップ電子部品の製造方法 | |
| JP2006269829A (ja) | セラミック電子部品 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20001226 |