JP3981270B2 - 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 - Google Patents

多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 Download PDF

Info

Publication number
JP3981270B2
JP3981270B2 JP2001555107A JP2001555107A JP3981270B2 JP 3981270 B2 JP3981270 B2 JP 3981270B2 JP 2001555107 A JP2001555107 A JP 2001555107A JP 2001555107 A JP2001555107 A JP 2001555107A JP 3981270 B2 JP3981270 B2 JP 3981270B2
Authority
JP
Japan
Prior art keywords
multilayer substrate
conductor pattern
compound
chromium
manganese
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2001555107A
Other languages
English (en)
Inventor
博 露木
修 広瀬
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Application granted granted Critical
Publication of JP3981270B2 publication Critical patent/JP3981270B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01GCAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00Fixed capacitors; Processes of their manufacture
    • H01G4/002Details
    • H01G4/005Electrodes
    • H01G4/008Selection of materials
    • H01G4/0085Fried electrodes
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/09Use of materials for the conductive, e.g. metallic pattern
    • H05K1/092Dispersed materials, e.g. conductive pastes or inks
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00Metal working
    • Y10T29/49Method of mechanical manufacture
    • Y10T29/49002Electrical device making
    • Y10T29/49117Conductor or circuit manufacturing
    • Y10T29/49124On flat or curved insulated base, e.g., printed circuit, etc.
    • Y10T29/49155Manufacturing circuit on or in base
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24917Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including metal layer
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Ceramic Capacitors (AREA)
  • Conductive Materials (AREA)
  • Parts Printed On Printed Circuit Boards (AREA)

Description

技術分野
本発明は、積層LC部品等の多層基板に内蔵された導体パターンであって、電気抵抗が低く、且つ、基板との密着性に優れ、メッキ時において基板にクラックを生じさせず、且つ、誘電損失を増大させない導体パターン及びこのような導体パターンが内蔵された多層基板、並びに、多層基板の製造方法に関する。
従来の技術
近年、電子機器の小型化に伴い、これらに用いられる電子部品もまた小型化が要求されている。なかでもセラミックスを使用したインダクタ、コンデンサ、フィルター等の機能部品及び配線基板は、多層構造に積層され、小型化が図られるようになってきた。このような積層部品は、セラミックス粉末を有機バインダーと混合し、シート法、印刷法等の手段で作製されたグリーン成形体に導体ペーストを印刷し、積層、圧着、切断後、焼成し、外部電極を形成することにより製造される。ここで、導体ペーストは一般に金属粉末を有機バインダー及び有機溶剤中に分散させたものからなる。
高い品質係数(Q値)を要求されるLC部品やフィルター類、及び配線基板などで使用される低抵抗の導体ペースト中の導電材料としては、低い抵抗率を持つ銀が用いられている。そのために、基板材料に使用するセラミックスと導電材料を同時焼成する場合に使用するセラミックス材料は、銀の融点(純銀の融点は960.5℃)以下で焼結が可能でなければならない。このようなセラミックス材料の一つとして、焼結助剤たる役割のあるガラスを含有したセラミックスである、いわゆる、ガラスセラミックスが広く用いられている。
しかし、導電材料に銀を使用した場合、収縮の開始温度がガラスセラミックス材料の場合700℃〜940℃であるのに対し、銀は300〜500℃と低い。そのために、それぞれの収縮量が同一とならず導体層とセラミックス層の間に応力が生じ、クラックやデラミネーション等の欠陥の原因となっていた。よって、導体ペースト中に含まれる銀粉末の焼結性とセラミックス材料の焼結性とをほぼ同一に、すなわち、焼成時の各温度におけるセラミックス層と導体層の収縮量をほぼ同一にする必要がある。このため、何らかの方法で銀の焼結の進行を抑制する必要があった。銀の焼結の進行を抑制する方法の一つに、導体ペースト中にSiO−Al系などのガラス粉末を添加する方法がある。この方法では、ガラス粉末の添加により銀の焼結を抑制する効果があるのでクラックの発生などを防止することができる。また、別の方法として、例えば特開平6−20516では銀や銀とパラジウムの導体組成物に焼結制御剤としてクロムやクロム化合物、無機結合剤としてAlやPbO等の各種セラミックスを添加することで基板との反りやクラックの等の外観不良が生じず基板との接着強度も高い導体組成物が提案されている。
しかしながら反りやクラックを生じないようにするには多量のガラスを添加する必要がある。このような導体組成物を容量付き(コンデンサ内蔵)多層基板の内部導体として使用すると導体抵抗が高くなったり誘電損失が大きくなるなどの問題が生じる。また、クロムやクロム化合物を添加した導体組成物も容量用の電極として用いると誘電損失が大きくなるという問題があることが発明者による実験により確かめられた。
したがって、本発明の目的は、積層LC部品等の多層基板に内蔵された導体パターンであって、電気抵抗が低く、且つ、基板との密着性に優れ、メッキ時において基板にクラックを生じさせず、且つ、誘電損失を増大させない導体パターン及びこのような導体パターンが内蔵された多層基板、並びに、多層基板の製造方法を提供することである。
発明の開示
本発明者は、クラックや反りを押さえ、かつ、電気特性が低下しないような積層セラミックス部品について鋭意研究を重ねた結果、導体組成物にクロムを添加することで誘電損失が増大する原因は、クロムが基板中に拡散して基板のガラス成分と反応して誘電損失の大きいガラスが形成されるためであることが分かった。さらに、本発明者が鋭意研究を重ねた結果、クロムの過剰拡散を抑えるためには、導体組成物にマンガンを添加することが有効であることが分かった。
かかる技術的知見に基づき、本発明の上記目的は、次に述べる手段によって達成されることが解明された。
すなわち、本発明のかかる目的は、多層基板に内蔵された導体パターンであって、主成分である銀と、クロム及び/又はクロム化合物と、マンガン及び/又はマンガン化合物とを含むことを特徴とする導体パターンによって達成される。
本発明によれば、導体パターンの主成分である銀に、クロム及び/又はクロム化合物が含まれていることから、電気抵抗が低く、且つ、基板との密着性に優れ、メッキ時において基板にクラックを生じさせないとともに、マンガン及び/又はマンガン化合物が含まれていることから、誘電損失の増大が抑制される。
本発明の好ましい実施態様においては、前記クロム及び/又はクロム化合物の含有率が、前記銀に対してCr換算で0.1〜2.0質量%である。
本発明のさらに好ましい実施態様においては、前記マンガン及び/又はマンガン化合物の含有率が、前記銀に対してMnO換算で0.1〜5.0質量%である。
本発明のさらに好ましい実施態様においては、アルミニウム及び/又はアルミニウム化合物をさらに含んでいる。
本発明のさらに好ましい実施態様によれば、基板との密着性がより向上する。
本発明のさらに好ましい実施態様においては、前記アルミニウム及び/又はアルミニウム化合物の含有率が、前記銀に対してAl換算で0.1〜1.0質量%である。
本発明のさらに好ましい実施態様においては、前記導体パターンが容量電極である。
本発明の前記目的はまた、複数の基板と、前記複数の基板に内蔵された導体パターンとを備える多層基板であって、前記導体パターンが、主成分である銀と、クロム及び/又はクロム化合物と、マンガン及び/又はマンガン化合物とを含むことを特徴とする多層基板によって達成される。
本発明によれば、導体パターンの主成分である銀に、クロム及び/又はクロム化合物が含まれていることから、電気抵抗が低く、且つ、基板との密着性に優れ、メッキ時において基板にクラックを生じさせないとともに、マンガン及び/又はマンガン化合物が含まれていることから、誘電損失の増大が抑制される。
本発明の好ましい実施態様においては、前記基板が、ガラス成分及びセラミックス成分からなるガラスセラミックスによって構成される。
本発明のさらに好ましい実施態様においては、前記ガラス成分と前記セラミックス成分の含有量が、体積比で50:50〜80:20である。
本発明のさらに好ましい実施態様においては、前記ガラス成分が、SiO−RO−Al−B(Rはアルカリ土類金属)を含む。
本発明のさらに好ましい実施態様においては、前記セラミックス成分が、Al、TiO及び化合物TiOからなる群より選ばれた1又は2以上の成分を含む。
本発明のさらに好ましい実施態様においては、前記導体パターンが、アルミニウム及び/又はアルミニウム化合物をさらに含む。
本発明のさらに好ましい実施態様においては、前記導体パターンが容量電極である。
本発明の前記目的はまた、銀を95質量%以上含有する金属粉末と、クロム及び/又はクロム化合物を含有する焼結抑制剤と、マンガン及び/又はマンガン化合物を含有する誘電損失改良剤と、ビヒクルとを含む導体組成物を作製するステップと、前記導体組成物によって複数のグリーンシート上に電極を形成するステップと、前記電極が形成された複数のグリーンシートを積層し積層体を形成するステップと、前記積層体を焼成するステップとを備える多層基板の製造方法によって達成される。
本発明によれば、導体組成物の主成分である銀に、焼結抑制剤であるクロム及び/又はクロム化合物が含まれていることから、電気抵抗が低く、且つ、基板との密着性に優れ、メッキ時において基板にクラックを生じさせないとともに、誘電損失改良剤であるマンガン及び/又はマンガン化合物が含まれていることから、誘電損失の増大が抑制される。
本発明の好ましい実施態様においては、前記クロム及び/又はクロム化合物の含有率が、前記金属粉末に対してCr換算で0.1〜2.0質量%である。
本発明のさらに好ましい実施態様においては、前記マンガン及び/又はマンガン化合物の含有率が、前記金属粉末に対してMnO換算で0.1〜5.0質量%である。
本発明のさらに好ましい実施態様においては、前記導体組成物が、アルミニウム及び/又はアルミニウム化合物をさらに含む。
本発明のさらに好ましい実施態様においては、前記アルミニウム及び/又はアルミニウム化合物の含有率が、前記金属粉末に対してAl換算で0.1〜1.0質量%である。
本発明のさらに好ましい実施態様においては、前記金属粉末の平均粒子径が、0.1〜10μmである。
本発明のさらに好ましい実施態様においては、前記焼成するステップが、750℃〜940℃で行われる。
ここで、特開平5−41110には、Ag粉末、Pt粉末を用いた導体ペーストにガラスフリットおよびCr、MnOを添加する方法が提案されているが、同公報に記載された技術は、多層基板の焼成後においてその表面に形成する配線パターン用の導体ペーストに関わり、多層基板に内蔵されてこれらと同時に焼成される導体組成物に関するものではない。
発明の実施の形態
本発明の好ましい実施態様において用いられる導体組成物、すなわち導体ペーストは、主成分である金属粉末、焼結特性を制御する焼結抑制剤、焼結抑制剤の拡散を防止する誘電損失改良剤、及びビヒクルを含んで構成される。
金属粉末は、高いQ値を得るために低抵抗のものであれば特に限定されないが、実用上最も抵抗率の低い金属である銀粉末であることが好ましい。また、銀を主体にする金属粉末であれば、銀−銅、銀−パラジウム、銀−白金等の合金粉末であっても良い。このとき、銀は95質量%以上含有されていることが好ましい。これら金属粉末の平均粒子径は、焼結性、ペーストの特性等を考慮すれば、0.1〜10μm程度が望ましい。
金属粉末に添加する焼結抑制剤としては、クロム及び/またはクロム化合物とアルミニウム及び/またはアルミニウム化合物を用いる。これらを添加することで基板との接着強度が上がり、デラミネーションや、焼成・メッキ後のクラックを無くすことができる。クロム化合物としてはCr、CrF等を用いることができる。アルミニウム化合物としてはAlを用いることができる。また、クロムやアルミニウムを有機金属化合物として添加しても良い。さらに、焼結抑制剤としては、アルミニウム及び/またはアルミニウム化合物を用いることなく、クロム及びクロム化合物の少なくとも一方のみを用いても構わない。但し、クロム及び/またはクロム化合物とアルミニウム及び/またはアルミニウム化合物の両方を用いた方が、焼結抑制剤としてより効果的に機能する。
焼結抑制剤の添加量は、クロム及び/またはクロム化合物については金属粉末に対してCr換算で0.1〜2.0質量%、アルミニウム及び/またはアルミニウム化合物についてはAl換算で0.1〜1.0質量%であることが好ましい。Cr、Alの含有量が上記範囲より少ないとデラミネーションやクラックが生じ易くなる。また、上記範囲の上限値を越えると誘電損失や比抵抗が大きくなるという不具合が生じる。
金属粉末に添加する誘電損失改良剤としては、マンガン及び/またはマンガン化合物を用いる。このマンガン及び/またはマンガン化合物を添加することによりクロムの過剰拡散が抑えられ、基板と同時焼成してもクラックや反りを生じず、かつ電気特性が低下しないような積層セラミックス部品を作製することができる。マンガン化合物としてはMnO等を用いることができる。また、マンガンを有機金属化合物として添加しても良い。誘電損失改良剤の添加量は、金属粉末に対してMnO換算で0.1〜5.0質量%であることが好ましい。MnOの含有量が上記範囲より少ないと添加した効果が十分に現れない。また、上記範囲の上限値を越えると比抵抗が大きくなるという不具合が生じる。
焼結抑制剤及び誘電損失改良剤の平均粒子径は、金属粉末の平均粒子径によって好ましい平均粒子径が異なるが、均一に分散させるためには、金属粉末の平均粒子径より小さいことが好ましい。
この導体ペーストは特に容量付き多層基板の容量部の電極(容量電極)として使用するのに適している他、内部導体やビアホールにも使用することができる。
導体組成物(導体ペースト)は、金属粉末に焼結抑制剤、誘電損失改良剤を添加し、これを有機ビヒクル中に分散させて作製する。焼結抑制剤、誘電損失改良剤の添加はビヒクルへの分散後であっても良い。具体的には、金属粉末、焼結抑制剤及び誘電損失改良剤に有機ビヒクルを添加し、例えば3本ロールなどで十分に混合させることにより作製する。ここで、使用する有機ビヒクルは、有機バインダー及び有機溶剤を含有するものであり、有機バインダーとしては、エチルセルロース、アクリル樹脂、ブチラール樹脂等、公知である種々の有機バインダーを使用することが可能である。有機バインダーの含有量は、1〜10質量%程度が好ましい。有機溶剤としては、たとえばブチルカルビトール、テルピネオール、ケロシン等、公知である種々の有機溶剤を使用することが可能である。有機溶剤の含有量は22〜55質量%程度が好ましい。その他、必要に応じ、総計10質量%程度以下の範囲で、ソルビタン脂肪酸エステル、グリセリン脂肪酸エステル等の分散剤、ジオクチルフタレート、ジブチルフタレート、ブチルフタルグリコール酸ブチル等の可塑剤を添加してもよい。
このような組成からなる導体組成物は、以下に説明するグリーン成形体上に印刷される。そして、かかる導体組成物が印刷されたグリーン成形体が積層・圧着・切断された後、導体組成物とグリーン成形体とが同時に焼成される。本実施態様においては、かかるグリーン成形体は、ガラスセラッミックス材料からなる。
ガラスセラッミックス材料は、ガラス粉末(ガラス成分)と酸化物骨材の粉末(セラミックス成分)を含有する。ガラス粉末、酸化物骨材の種類、含有量はその混合物が銀の融点以下の温度で焼成することができれば特に限定されないが、好ましくはガラス粉末と酸化物骨材の含有量が、体積比で50:50〜80:20であることが好ましい。
ガラス粉末の組成は、SiOを主成分とし、副成分としてSrO、BaO、CaO等のアルカリ土類金属を一種以上及びAlとBを含有するものがさらに好ましい。副成分の含有量は10〜40モル%含有することが好ましく、さらには15〜40モル%含有することが特に好ましい。副成分の含有量が少ないと長石類の生成が十分でなくなり、ポッピングが発生しやすくなる。副成分の含有量が多すぎると、ガラスの形成が困難になったり、ガラスセラミックス材料の強度が低下したりする。また、Alの含有量は、5〜10モル%であることが好ましい。Alの含有量が少ないと長石類の生成が十分でなくなり、ポッピングが発生しやすくなる。Alの含有量が多すぎると、ガラスの形成が困難になったり、ガラスの軟化点が上昇し、銀の融点以下での焼結が困難になる。さらに、Bの含有量は、1〜10mol%であることが好ましい。Bの含有量が少なすぎるとガラスの軟化点が上昇してしまいガラスセラミックス材料の焼結不足により強度が弱くなる。Bの含有量が多すぎるとガラスの軟化点が低下し、脱脂が不十分となったり銀が拡散するといった不具合が生じる。
一方、酸化物骨材としては、Al、TiO、化合物TiO(BaTiO、SrTiO及びCaTiO等のペロブスカイト化合物、BaO−4TiO、BaO−Nd−TiO等)、コージェライト、ムライト等の1種ないし2種以上等、公知である種々の酸化物骨材を使用することが可能である。酸化物骨材としてAlを使用する場合は、ガラス中のAlの含有量を少くなくしても良いが、その場合であっても、5モル%以上含有することが好ましい。
本実施態様にかかる多層基板は、以下の製造方法により作製することができる。
まず、ガラス粉末と酸化物骨材の粉末からなるガラスセラミックス粉末を、例えば磁器製のボールミルポット等を用いて有機ビヒクル等と混合する。この混合方法は通常用いられる方法であればどのような方法でも良く、十分混合して各成分が均一に分散されればよい。さらに、用いる有機ビヒクル等についても、通常用いられるものであれば特に限定はない。
例えば、有機ビヒクルを構成する結合剤としては、ポリビニルブチラール(PVB)、エチルセルロース、アクリル系樹脂などを単独または2種類以上を、通常ガラスセラミックス粉末100質量部に対して7〜20質量部程度添加すればよい。
また、有機ビヒクルを構成する溶剤としては、メタノール、エタノール、プロパノール、ブタノール等のアルコール類、トルエン、キシレン、メチルエチルケトン、アセトン等を単独または2種類以上を、通常ガラスセラミックス粉末100質量部に対して40〜60質量部程度添加すればよい。
また、有機ビヒクルを構成する可塑剤としては、ジエチルフタレート(DEP)、ジブチルフタレート(DBP)、ジオクチルフタレート(DOP)、n−ブチルフタリルn−ブチルグリコラート(BPBG)などを単独または2種類以上を、通常ガラスセラミックス粉末100質量部に対して3〜7質量部程度添加すればよい。その他、通常このような目的で用いられる有機ビヒクル等の添加物に制限はなく、必要に応じて使用することができる。
このようにして有機ビヒクル等とともにボールミル等により均一に混合したガラスセラミックス粉末のスラリーを、目的に応じて所定の厚さをもつグリーンシートに成形する。
さらに、成形した複数のグリーンシートに上記導体組成物(導体ペースト)によって電極を形成した後、これらを積層し、所定の大きさに切断する。
グリーンシート成形法、回路の形成方法及び積層方法については特に制限はなく、通常用いられる方法であれば特に限定されない。例えば、ドクターブレード法等によりグリーンシートを成形し、スクリーン印刷法等により電極を成形した後、これらを圧着して積層すればよい。
つづいて、上記積層体を750℃〜940℃程度の温度で通常15分〜5時間程度焼成することにより、導体パターンが内蔵された多層基板が形成される。焼成温度が上記範囲より高すぎると、内部の導体組成物が拡散し、低すぎると得られた基板の焼結密度が低くなり好ましくない。さらに、焼成後の積層体には外部電極が形成され、必要に応じてメッキが施される。
実施例
ガラスセラミックス材料は、組成が異なる2種類のものを用意した。
第1の組成のもの(以下、ガラスセラミックスAとする)は、ガラスの組成がSiO:62モル%、Al:8モル%、SrO:20モル%、CaO:4モル%、B:3モル%、MgO:3モル%であり、酸化物骨材としてAlを使用した。酸化物骨材とガラスの混合比は体積比で30:70とした。以上のような組成を有する原料粉末100質量部に対し、それぞれ結合剤としてアクリル系樹脂を15質量部、溶剤としてトルエンを50質量部、可塑剤としてBPBGを5質量部からなる有機ビヒクルを加えて混合し、ドクターブレード法により厚み240μmのグリーンシートを得た。
第2の組成のもの(以下、ガラスセラミックスBとする)は、ガラスの組成はガラスセラミックスAと同様であるが、酸化物骨材としては、AlとTiOの混合比が体積比で1:1の混合物を使用した。酸化物骨材とガラスの混合比は体積比で30:70とした。これを上記と同様の方法により厚み30μmのグリーンシートを得た。
導体ペーストは、Ag(平均粒径1.0μm)100mol%よりなる主成分に、Cr、Al、MnOを表1で示した添加量で調合し、ビヒクルを添加して3本ロールミルで混練しペースト化した。ビヒクルにはバインダとしてエチルセルロース系樹脂、溶剤としてテレピネオールおよびブチルカルビトールアセテートを用いた。ここでAlは、有機金属化合物としてアルミニウムカップリング剤(プレンアクトALM:味の素株式会社製)を用いた。
Figure 0003981270
そして、ガラスセラミックスBからなるグリーンシートに導体ペーストを約10μmの厚さになるようスクリーン印刷を行った。導体の印刷は焼成後の寸法で2×3mmの矩形形状に端部引き出し線を配したコンデンサパターンで行った。この印刷されたシートを7層積層し、上下にガラスセラミックスAを2枚ずつ積層し熱プレスした後、4.5×3.2mmのチップサイズに切断し、900℃、10分で焼成して多層基板試料を得た。多層基板試料の側面にAg−ガラス系の外部導体ペースト(昭栄化学:H2980)を塗布し、850℃で10分間焼付け後、バレルメッキでCu,Ni,Snメッキを行って表2に示す試料番号1〜20の測定試料とした。
図1は、このようにして作製された多層基板を概略的に示す略断面図である。図において、101は外部電極、102はガラスセラミックA、103はガラスセラミックB、104は導体パターンをそれぞれ示す。
積層体内部の欠陥の有無は、焼成後のクラック、デラミネーションの有無から判断した。
絶縁抵抗の測定はYHP(横河Hewlett Packard)4329Aを使用しDC50Vで、誘電損失はYHP4285Aを使用し1Vrms、1MHzで測定した。
表2に各試料の評価結果を示す。測定結果より、本発明の効果は明らかであることがわかる。
Figure 0003981270
表2において試料番号1のAl及びがMnOが添加されていない試料、及び試料番号2〜4のMnOが添加されておらず、Crの添加量が0.3質量%以下の試料はデラミネーションが生じたリクラックによる絶縁不良が生じている。試料番号5〜7はMnOが添加されておらず、Alを0.2質量%とCrを0.5質量%以上添加した試料で、デラミネーションやクラックによる絶縁不良は無くなっているが誘電損失の劣化が大きく、試料番号7では0.23%以上と高い値になっている。
これに対して本発明であるさらにMnOを添加した試料番号8〜10と12〜16、18、19の試料は、誘電損失が0.14%以下と誘電損失を劣化させずに基板のデラミネーションや絶縁不良を抑制することができている。特に試料番号14では誘電損失をほとんど劣化させずに基板のデラミネーションや絶縁不良を抑制している。しかし、試料番号11と17のようにCrやMnOを過剰に添加した試料は誘電損失が0.18%以上、抵抗率は3.0μΩ・cm以上となり好ましくない。
また、試料番号20のようにAlを1.0質量%以上添加することも基板に反りが生じたり、比抵抗が増加するので好ましくない。
以上の結果より、本発明によれば、主成分である銀に、Al、Cr、MnOを添加することで電気抵抗が低く、且つ、基板との密着性に優れ、メッキ時において基板にクラックを生じさせず、且つ、誘電損失を増大させない導体パターン及びこのような導体パターンが内蔵された多層基板、並びに、多層基板の製造方法を提供することが可能となる。
産業上の利用可能性
以上のように、本発明にかかる導体パターンは、積層LC部品等の多層基板に内蔵される導体パターンとして用いることができる。さらに、本発明にかかる多層基板及び本発明にかかる方法により製造される多層基板は、積層LC部品等として用いることができる。
【図面の簡単な説明】
図1は、本発明の好ましい実施態様にかかる多層基板を模式的に示す断面図である。

Claims (20)

  1. 多層基板に内蔵された導体パターンであって、主成分である銀と、クロム及び/又はクロム化合物と、マンガン及び/又はマンガン化合物とを含むことを特徴とする導体パターン。
  2. 前記クロム及び/又はクロム化合物の含有率が、前記銀に対してCr換算で0.1〜2.0質量%であることを特徴とする請求項1に記載の導体パターン。
  3. 前記マンガン及び/又はマンガン化合物の含有率が、前記銀に対してMnO換算で0.1〜5.0質量%であることを特徴とする請求項1に記載の導体パターン。
  4. アルミニウム及び/又はアルミニウム化合物をさらに含むことを特徴とする請求項1に記載の導体パターン。
  5. 前記アルミニウム及び/又はアルミニウム化合物の含有率が、前記銀に対してAl換算で0.1〜1.0質量%であることを特徴とする請求項4に記載の導体パターン。
  6. 前記導体パターンが、容量電極であることを特徴とする請求項1に記載の導体パターン。
  7. 複数の基板と、前記複数の基板に内蔵された導体パターンとを備える多層基板であって、前記導体パターンが、主成分である銀と、クロム及び/又はクロム化合物と、マンガン及び/又はマンガン化合物とを含むことを特徴とする多層基板。
  8. 前記基板が、ガラス成分及びセラミックス成分からなるガラスセラミックスによって構成されることを特徴とする請求項7に記載の多層基板。
  9. 前記ガラス成分と前記セラミックス成分の含有量が、体積比で50:50〜80:20であることを特徴とする請求項8に記載の多層基板。
  10. 前記ガラス成分が、SiO−RO−Al−B(Rはアルカリ土類金属)を含むことを特徴とする請求項8に記載の多層基板。
  11. 前記セラミックス成分が、Al、TiO及び化合物TiOからなる群より選ばれた1又は2以上の成分を含むことを特徴とする請求項8に記載の多層基板。
  12. 前記導体パターンが、アルミニウム及び/又はアルミニウム化合物をさらに含むことを特徴とする請求項7に記載の多層基板。
  13. 前記導体パターンが、容量電極であることを特徴とする請求項7に記載の多層基板。
  14. 銀を95質量%以上含有する金属粉末と、クロム及び/又はクロム化合物を含有する焼結抑制剤と、マンガン及び/又はマンガン化合物を含有する誘電損失改良剤と、ビヒクルとを含む導体組成物を作製するステップと、前記導体組成物によって複数のグリーンシート上に電極を形成するステップと、前記電極が形成された複数のグリーンシートを積層し積層体を形成するステップと、前記積層体を焼成するステップとを備える多層基板の製造方法。
  15. 前記クロム及び/又はクロム化合物の含有率が、前記金属粉末に対してCr換算で0.1〜2.0質量%であることを特徴とする請求項14に記載の多層基板の製造方法。
  16. 前記マンガン及び/又はマンガン化合物の含有率が、前記金属粉末に対してMnO換算で0.1〜5.0質量%であることを特徴とする請求項14に記載の多層基板の製造方法。
  17. 前記導体組成物が、アルミニウム及び/又はアルミニウム化合物をさらに含むことを特徴とする請求項14に記載の多層基板の製造方法。
  18. 前記アルミニウム及び/又はアルミニウム化合物の含有率が、前記金属粉末に対してAl換算で0.1〜1.0質量%であることを特徴とする請求項17に記載の多層基板の製造方法。
  19. 前記金属粉末の平均粒子径が、0.1〜10μmであることを特徴とする請求項14に記載の多層基板の製造方法。
  20. 前記焼成するステップが、750℃〜940℃で行われることを特徴とする請求項14に記載の多層基板の製造方法。
JP2001555107A 2000-01-28 2001-01-22 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法 Expired - Fee Related JP3981270B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2000020003 2000-01-28
PCT/JP2001/000380 WO2001056047A1 (fr) 2000-01-28 2001-01-22 Reseau conducteur integre a une carte multicouche, carte multicouche a reseau conducteur integre et procede de fabrication de carte multicouche

Publications (1)

Publication Number Publication Date
JP3981270B2 true JP3981270B2 (ja) 2007-09-26

Family

ID=18546626

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001555107A Expired - Fee Related JP3981270B2 (ja) 2000-01-28 2001-01-22 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法

Country Status (4)

Country Link
US (1) US6738251B2 (ja)
EP (1) EP1184882A4 (ja)
JP (1) JP3981270B2 (ja)
WO (1) WO2001056047A1 (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061380A (ko) * 2003-11-14 2006-06-07 가부시키가이샤 무라타 세이사쿠쇼 도전성 페이스트 및 다층 세라믹 기판
US20060231802A1 (en) 2005-04-14 2006-10-19 Takuya Konno Electroconductive thick film composition, electrode, and solar cell formed therefrom
US7494607B2 (en) * 2005-04-14 2009-02-24 E.I. Du Pont De Nemours And Company Electroconductive thick film composition(s), electrode(s), and semiconductor device(s) formed therefrom
US7462304B2 (en) * 2005-04-14 2008-12-09 E.I. Du Pont De Nemours And Company Conductive compositions used in the manufacture of semiconductor device
JP4888530B2 (ja) * 2009-07-06 2012-02-29 Tdk株式会社 電子部品

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS5990821A (ja) * 1982-11-16 1984-05-25 Canon Inc エレクトロクロミツク素子
US4636908A (en) * 1983-01-31 1987-01-13 Nippon Soda Co., Ltd. Thin-film dielectric and process for its production
US4650923A (en) * 1984-06-01 1987-03-17 Narumi China Corporation Ceramic article having a high moisture proof
JPH01258305A (ja) * 1988-04-06 1989-10-16 Dai Ichi Kogyo Seiyaku Co Ltd 導電性にすぐれた銀ペースト
EP0399161B1 (en) * 1989-04-17 1995-01-11 International Business Machines Corporation Multi-level circuit card structure
JPH055898A (ja) * 1991-06-27 1993-01-14 Casio Comput Co Ltd 薄膜素子形成パネル
JP2965222B2 (ja) * 1991-07-31 1999-10-18 太平洋セメント株式会社 導体ペースト
JP3098288B2 (ja) 1991-08-08 2000-10-16 株式会社デンソー 導体組成物およびそれを用いたセラミック基板
JPH0620516A (ja) 1992-07-02 1994-01-28 Nippondenso Co Ltd 導体組成物,セラミック多層基板及び半導体装置
EP0834370B1 (en) * 1996-09-25 2002-01-16 Shoei Chemical Inc. Coated metal powder and process for preparing the same by decomposition
JP4147434B2 (ja) * 1997-07-02 2008-09-10 住友金属鉱山株式会社 MLCCの内部電極用Ni粉末及びMLCCの内部電極用Niペースト
US6139777A (en) * 1998-05-08 2000-10-31 Matsushita Electric Industrial Co., Ltd. Conductive paste for filling via-hole, double-sided and multilayer printed circuit boards using the same, and method for producing the same
JP3709752B2 (ja) * 1999-01-26 2005-10-26 株式会社村田製作所 誘電体セラミック組成物及びセラミック多層基板

Also Published As

Publication number Publication date
EP1184882A1 (en) 2002-03-06
US6738251B2 (en) 2004-05-18
US20020187317A1 (en) 2002-12-12
WO2001056047A1 (fr) 2001-08-02
EP1184882A4 (en) 2007-12-12

Similar Documents

Publication Publication Date Title
JP5423977B2 (ja) 積層セラミック電子部品の製造方法
JP4682426B2 (ja) 電子部品およびその製造方法
JP2012182355A (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP5870625B2 (ja) 電極焼結体、積層電子部品、内部電極ペースト、電極焼結体の製造方法、積層電子部品の製造方法
JP5498973B2 (ja) 積層セラミックコンデンサ及び積層セラミックコンデンサの製造方法
JP3981270B2 (ja) 多層基板に内蔵された導体パターン及び導体パターンが内蔵された多層基板、並びに、多層基板の製造方法
US8231961B2 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP2004096010A (ja) 積層型セラミック電子部品の製造方法
JP4385726B2 (ja) 導体ペーストおよびそれを用いた積層セラミックコンデンサの製造方法
KR20130027784A (ko) 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법
JP5998785B2 (ja) 積層電子部品
JP2001060527A (ja) 積層セラミック電子部品の製造方法及び積層セラミック電子部品
JPH0650703B2 (ja) ペースト組成物および積層セラミックコンデンサの製造方法
JP4968309B2 (ja) ペースト組成物、電子部品および積層セラミックコンデンサの製造方法
JPH11102835A (ja) 積層型セラミック電子部品およびその製造方法
JP4387150B2 (ja) 積層セラミック電子部品およびその製造方法
JP4419487B2 (ja) 酸化物磁器組成物、セラミック多層基板およびセラミック電子部品
JP4965276B2 (ja) 配線基板
JP4817855B2 (ja) コンデンサ内蔵配線基板およびその製造方法
JP4658465B2 (ja) コンデンサ内蔵ガラスセラミック多層配線基板
JP5230565B2 (ja) 配線基板
JP3330817B2 (ja) 多層セラミックス部品
JP2860734B2 (ja) 多層セラミック部品、その製造方法および内部導体ペースト
JP2010153554A (ja) セラミック基板及びその製造方法
JP2003026472A (ja) 積層セラミック電子部品の製造方法、積層セラミック電子部品および積層セラミック電子部品製造用の生の複合積層体

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20040420

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20070619

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20070629

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100706

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110706

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120706

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130706

Year of fee payment: 6

LAPS Cancellation because of no payment of annual fees