JPH0620516A - 導体組成物，セラミック多層基板及び半導体装置 - Google Patents
導体組成物，セラミック多層基板及び半導体装置Info
- Publication number
- JPH0620516A JPH0620516A JP4199143A JP19914392A JPH0620516A JP H0620516 A JPH0620516 A JP H0620516A JP 4199143 A JP4199143 A JP 4199143A JP 19914392 A JP19914392 A JP 19914392A JP H0620516 A JPH0620516 A JP H0620516A
- Authority
- JP
- Japan
- Prior art keywords
- substrate
- conductor
- oxide
- ceramic multilayer
- composition
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/484—Connecting portions
- H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
- H01L2224/48472—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area also being a wedge bond, i.e. wedge-to-wedge
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19107—Disposition of discrete passive components off-chip wires
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Internal Circuitry In Semiconductor Integrated Circuit Devices (AREA)
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
Abstract
(57)【要約】
【目的】 基板の反り，クラック等の外観不良，該基板
と内部導体層とビアホール導体との間に剥がれ等の接合
不良を生ずることがない，導体組成物およびそれを用い
たセラミック多層基板，該セラミック多層基板を用いた
半導体装置を提供すること。 【構成】 多層に積層したアルミナ複合系の低温焼成基
板１の間に設けた内部導体層２と，その間を導通させる
ビアホール導体３に用いる導体組成物である。該導体組
成物は，金属粉末，焼結制御剤，無機結合剤，ビヒクル
よりなる導体組成物により構成され，上記金属粉末はＡ
ｇ及びＰｄを含有し，焼結制御剤はＣｒ又はＣｒ化合物
の１種以上を含有し，無機結合剤はアルミナ複合系の低
温焼成基板材料の粉末を含有している。
と内部導体層とビアホール導体との間に剥がれ等の接合
不良を生ずることがない，導体組成物およびそれを用い
たセラミック多層基板，該セラミック多層基板を用いた
半導体装置を提供すること。 【構成】 多層に積層したアルミナ複合系の低温焼成基
板１の間に設けた内部導体層２と，その間を導通させる
ビアホール導体３に用いる導体組成物である。該導体組
成物は，金属粉末，焼結制御剤，無機結合剤，ビヒクル
よりなる導体組成物により構成され，上記金属粉末はＡ
ｇ及びＰｄを含有し，焼結制御剤はＣｒ又はＣｒ化合物
の１種以上を含有し，無機結合剤はアルミナ複合系の低
温焼成基板材料の粉末を含有している。
Description
【０００１】
【産業上の利用分野】本発明は，基板と内部導体層とビ
アホール導体との間の接合性に優れた，導体組成物およ
びそれを用いたセラミック多層基板，及び該セラミック
多層基板を用いた半導体装置に関する。
アホール導体との間の接合性に優れた，導体組成物およ
びそれを用いたセラミック多層基板，及び該セラミック
多層基板を用いた半導体装置に関する。
【０００２】
【従来技術】従来，半導体を実装するためのセラミック
多層基板においては，その絶縁基板として，例えばアル
ミナ系材料にガラスを加えたセラミックス材料を用い，
比較的低温で焼成したアルミナ複合系の低温焼成基板が
ある。そして，従来のセラミック多層基板においては，
上記低温焼成基板の間に，例えばＡｕ，Ａｇ，Ａｇ−Ｐ
ｄ，Ｃｕ等の導電性に優れた，金属粉末を主成分とする
導体組成物を介在させて，同時焼成し，内部導体層及び
ビアホール導体を形成している〔エレクトロニクセラミ
ックス，５月号（１９８７）〕。
多層基板においては，その絶縁基板として，例えばアル
ミナ系材料にガラスを加えたセラミックス材料を用い，
比較的低温で焼成したアルミナ複合系の低温焼成基板が
ある。そして，従来のセラミック多層基板においては，
上記低温焼成基板の間に，例えばＡｕ，Ａｇ，Ａｇ−Ｐ
ｄ，Ｃｕ等の導電性に優れた，金属粉末を主成分とする
導体組成物を介在させて，同時焼成し，内部導体層及び
ビアホール導体を形成している〔エレクトロニクセラミ
ックス，５月号（１９８７）〕。
【０００３】そして，上記内部導体層には，導電性等の
基本特性が要求されることは勿論のこと，基板との焼成
収縮率を整合させて該基板の反り，クラック等の外観不
良，該基板と内部導体層とビアホール導体との間の剥が
れ等の接合不良の発生がないことが強く要望されてい
る。
基本特性が要求されることは勿論のこと，基板との焼成
収縮率を整合させて該基板の反り，クラック等の外観不
良，該基板と内部導体層とビアホール導体との間の剥が
れ等の接合不良の発生がないことが強く要望されてい
る。
【０００４】そこで，内部導体層を形成する導体組成物
としては，例えば銀系の導体材料に，ガラスフリットを
添加した導体組成物を使用する試みがある。該導体組成
物は，主に基板と内部導体層とビアホール導体との焼成
収縮率を整合させ，これらを比較的低温で同時焼成する
ことを特徴とするものである〔ＥｌｅｃｔｒｏｎｉｃＰ
ａｃｋａｇｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ １９６８．
１（ＶＯＬ２，ＮＯ１）〕。
としては，例えば銀系の導体材料に，ガラスフリットを
添加した導体組成物を使用する試みがある。該導体組成
物は，主に基板と内部導体層とビアホール導体との焼成
収縮率を整合させ，これらを比較的低温で同時焼成する
ことを特徴とするものである〔ＥｌｅｃｔｒｏｎｉｃＰ
ａｃｋａｇｉｎｇ Ｔｅｃｈｎｏｌｏｇｙ １９６８．
１（ＶＯＬ２，ＮＯ１）〕。
【０００５】
【解決しようとする課題】しかしながら，上記後者の従
来技術には，次の問題点がある。即ち，上記導体組成物
は，特定の低温焼成セラミック多層基板に合致させたも
のである。そのため，その他の低温焼成セラミック多層
基板においては，反り，剥がれについて満足できるもの
でない。
来技術には，次の問題点がある。即ち，上記導体組成物
は，特定の低温焼成セラミック多層基板に合致させたも
のである。そのため，その他の低温焼成セラミック多層
基板においては，反り，剥がれについて満足できるもの
でない。
【０００６】本発明は，かかる従来の問題点に鑑みてな
されたもので，従来の導体層と基板層との収縮率整合以
外に，導体と基板との相互反応に着目し，アルミナ複合
系の低温焼成基板の反り，クラック等の外観不良，該低
温焼成基板と内部導体層及びビアホール導体との間に剥
がれ等の接合不良のない，導体組成物およびそれを用い
たセラミック多層基板，該セラミック多層基板を用いた
半導体装置を提供しようとするものである。
されたもので，従来の導体層と基板層との収縮率整合以
外に，導体と基板との相互反応に着目し，アルミナ複合
系の低温焼成基板の反り，クラック等の外観不良，該低
温焼成基板と内部導体層及びビアホール導体との間に剥
がれ等の接合不良のない，導体組成物およびそれを用い
たセラミック多層基板，該セラミック多層基板を用いた
半導体装置を提供しようとするものである。
【０００７】
【課題の解決手段】本発明は，金属粉末，焼結制御剤，
ビヒクルを含み，アルミナ複合系の低温焼成セラミック
多層基板に用いられる導体組成物であって，前記金属粉
末は，銀又は銀とパラジウムとを含有し，前記焼結制御
剤は，クロム，クロム化合物を１種以上含有することを
特徴とする導体組成物にある。
ビヒクルを含み，アルミナ複合系の低温焼成セラミック
多層基板に用いられる導体組成物であって，前記金属粉
末は，銀又は銀とパラジウムとを含有し，前記焼結制御
剤は，クロム，クロム化合物を１種以上含有することを
特徴とする導体組成物にある。
【０００８】本発明においては，上記焼結制御剤として
クロム（Ｃｒ）又はクロム化合物を用いる。クロム化合
物としては，Ｃｒ2 Ｏ3 ，ＣｒＦ3 などを用いる。ま
た，上記無機結合剤としては，例えばアルミナ（Ａｌ2
Ｏ3 ）に，酸化鉛（ＰｂＯ），酸化珪素（ＳｉＯ2 ），
酸化ホウ素（Ｂ2 Ｏ3 ），酸化チタン（ＴｉＯ2 ），酸
化リチウム（Ｌｉ2 Ｏ），酸化カルシウム（ＣａＯ）等
の各種セラミックス材料を添加したものがある。また，
上記ビヒクルとしては，例えばエチルセルロース，ター
ピネオール，ブタノール等の各種の粘結剤及びこれに溶
剤を混合したものを用いる。
クロム（Ｃｒ）又はクロム化合物を用いる。クロム化合
物としては，Ｃｒ2 Ｏ3 ，ＣｒＦ3 などを用いる。ま
た，上記無機結合剤としては，例えばアルミナ（Ａｌ2
Ｏ3 ）に，酸化鉛（ＰｂＯ），酸化珪素（ＳｉＯ2 ），
酸化ホウ素（Ｂ2 Ｏ3 ），酸化チタン（ＴｉＯ2 ），酸
化リチウム（Ｌｉ2 Ｏ），酸化カルシウム（ＣａＯ）等
の各種セラミックス材料を添加したものがある。また，
上記ビヒクルとしては，例えばエチルセルロース，ター
ピネオール，ブタノール等の各種の粘結剤及びこれに溶
剤を混合したものを用いる。
【０００９】また，前記導体組成物の合計を１００％
（重量％，以下同じ）としたとき，前記金属粉末につい
ては，銀粉末は４０〜８７％であり，パラジウム粉末は
２０％以下であり，前記焼結制御剤については，クロム
またはクロム化合物がクロム換算で０．５〜５％であ
り，前記ビヒクルは，１０〜３０％であり，必要に応じ
て無機結合剤を添加しても良い。
（重量％，以下同じ）としたとき，前記金属粉末につい
ては，銀粉末は４０〜８７％であり，パラジウム粉末は
２０％以下であり，前記焼結制御剤については，クロム
またはクロム化合物がクロム換算で０．５〜５％であ
り，前記ビヒクルは，１０〜３０％であり，必要に応じ
て無機結合剤を添加しても良い。
【００１０】上記Ａｇが８７％を越えるとペースト状態
となり難く，またＰｄが２０％を越えるとＰｄの酸化に
よる割れの発生の問題を生ずるおそれがある。一方，Ａ
ｇが４０％未満であると導体組成物中の導体金属の配合
割合が足りなくなり，導体不良を生ずるおそれがある。
また，上記クロム又はクロム化合物の含有量がＣｒ換算
で５％を越えると導体抵抗が大きくなり，配線材料とし
て適さなくなるおそれがある。一方，０．５％未満であ
ると，焼結制御剤としての効果が現れず，基板の反り等
が発生するおそれがある。
となり難く，またＰｄが２０％を越えるとＰｄの酸化に
よる割れの発生の問題を生ずるおそれがある。一方，Ａ
ｇが４０％未満であると導体組成物中の導体金属の配合
割合が足りなくなり，導体不良を生ずるおそれがある。
また，上記クロム又はクロム化合物の含有量がＣｒ換算
で５％を越えると導体抵抗が大きくなり，配線材料とし
て適さなくなるおそれがある。一方，０．５％未満であ
ると，焼結制御剤としての効果が現れず，基板の反り等
が発生するおそれがある。
【００１１】また，ビヒクルは，１０％未満では上記導
体組成物に粘着性を付与し，ペースト状の導体組成物と
することが困難となり，スクリーン印刷に支障をもたら
す恐れがある。また，ビヒクルが３０％を超えると，焼
成後の膜厚が薄くなる等の問題を生ずるおそれがある。
なお，無機結合剤は，基板と導体との接合性及び導体抵
抗の点より０〜１０％とすることが好ましい。
体組成物に粘着性を付与し，ペースト状の導体組成物と
することが困難となり，スクリーン印刷に支障をもたら
す恐れがある。また，ビヒクルが３０％を超えると，焼
成後の膜厚が薄くなる等の問題を生ずるおそれがある。
なお，無機結合剤は，基板と導体との接合性及び導体抵
抗の点より０〜１０％とすることが好ましい。
【００１２】上記アルミナ複合系の低温焼成基板材料
は，アルミナと添加物系材料とにより構成されている導
体組成物であることが好ましい。前記添加物系材料は，
（ａ）酸化鉛，酸化ケイ素より成るもの，（ｂ）上記
（ａ）に酸化亜鉛，酸化チタン，酸化ストロンチウムの
１種以上を添加したもの，（ｃ）酸化ケイ素，酸化ホウ
素，酸化リチウム，酸化カルシウムよりなるもの，
（ｄ）ホウケイ酸ガラスのグループ中より選択された少
なくとも１種の材料により構成されている導体組成物で
あることが好ましい。
は，アルミナと添加物系材料とにより構成されている導
体組成物であることが好ましい。前記添加物系材料は，
（ａ）酸化鉛，酸化ケイ素より成るもの，（ｂ）上記
（ａ）に酸化亜鉛，酸化チタン，酸化ストロンチウムの
１種以上を添加したもの，（ｃ）酸化ケイ素，酸化ホウ
素，酸化リチウム，酸化カルシウムよりなるもの，
（ｄ）ホウケイ酸ガラスのグループ中より選択された少
なくとも１種の材料により構成されている導体組成物で
あることが好ましい。
【００１３】また，上記導体組成物を用いて作製したセ
ラミック多層基板としては，アルミナ複合系の低温焼成
セラミック多層基板において，その低温焼成基板間に設
けられた内部導体層と，該内部導体層の間を導通させる
ビアホール導体に，請求項１又は請求項２記載の態様の
導体組成物を用い，一体的に同時焼成して成ることを特
徴とするセラミック多層基板がある。
ラミック多層基板としては，アルミナ複合系の低温焼成
セラミック多層基板において，その低温焼成基板間に設
けられた内部導体層と，該内部導体層の間を導通させる
ビアホール導体に，請求項１又は請求項２記載の態様の
導体組成物を用い，一体的に同時焼成して成ることを特
徴とするセラミック多層基板がある。
【００１４】上記同時焼成としては，８５０〜１０００
℃位の比較的低温で，上記内部導体層及びビアホール導
体を同時焼成する。上記導体組成物を用いたセラミック
多層基板は，例えば，次のようにして製造する。即ち，
上記導体組成物は，上記無機結合剤に，上記金属粉末，
焼結制御剤，ビヒクルを添加混合し，ペースト状とす
る。
℃位の比較的低温で，上記内部導体層及びビアホール導
体を同時焼成する。上記導体組成物を用いたセラミック
多層基板は，例えば，次のようにして製造する。即ち，
上記導体組成物は，上記無機結合剤に，上記金属粉末，
焼結制御剤，ビヒクルを添加混合し，ペースト状とす
る。
【００１５】一方，上記アルミナ複合系の低温焼成基板
を作成するに当たっては，Ａｌ2 Ｏ3 に各種の上記セラ
ミックス材料を添加した上記アルミナ複合系の低温焼成
基板材料を用いて，ドクターブレード法等によりグリー
ンシートに作製する。次に，このグリーンシートに，ビ
アホール用の貫通穴を設ける。次いで，該グリーンシー
トに，上記導体組成物を，例えばスクリーン印刷法によ
り塗布して，内部導体層を形成する。また，これと同時
に，上記貫通穴内に，上記導体組成物を充填してビアホ
ール導体を形成する。
を作成するに当たっては，Ａｌ2 Ｏ3 に各種の上記セラ
ミックス材料を添加した上記アルミナ複合系の低温焼成
基板材料を用いて，ドクターブレード法等によりグリー
ンシートに作製する。次に，このグリーンシートに，ビ
アホール用の貫通穴を設ける。次いで，該グリーンシー
トに，上記導体組成物を，例えばスクリーン印刷法によ
り塗布して，内部導体層を形成する。また，これと同時
に，上記貫通穴内に，上記導体組成物を充填してビアホ
ール導体を形成する。
【００１６】その後，これらのグリーンシートを多層に
積層し，脱脂した後に，例えば８５０〜１０００℃の比
較的低温で同時焼成する。また，このセラミック多層基
板に用いるアルミナ複合系の低温焼成セラミック多層基
板は，上記した種々の態様のアルミナ複合系の低温焼成
基板材料と同様の材料を用いることが好ましい。また，
上記セラミック多層基板に半導体素子を搭載することに
より，半導体装置を構成する。
積層し，脱脂した後に，例えば８５０〜１０００℃の比
較的低温で同時焼成する。また，このセラミック多層基
板に用いるアルミナ複合系の低温焼成セラミック多層基
板は，上記した種々の態様のアルミナ複合系の低温焼成
基板材料と同様の材料を用いることが好ましい。また，
上記セラミック多層基板に半導体素子を搭載することに
より，半導体装置を構成する。
【００１７】
【作用及び効果】本発明においては，内部導体層及びビ
アホール導体を形成するための導体組成物として，上記
成分の金属粉末と焼結制御剤とビヒクルとよりなる導体
組成物を用いている。また，該金属粉末は，Ａｇ又はＡ
ｇ及びＰｄを含有している。このＡｇ，Ｐｄは，比較的
融点が低く，また優れた導電性材料である。
アホール導体を形成するための導体組成物として，上記
成分の金属粉末と焼結制御剤とビヒクルとよりなる導体
組成物を用いている。また，該金属粉末は，Ａｇ又はＡ
ｇ及びＰｄを含有している。このＡｇ，Ｐｄは，比較的
融点が低く，また優れた導電性材料である。
【００１８】そのため，上記導体組成物を用いて形成し
た内部導体層は，例えば８５０〜１０００℃の比較的低
温で，アルミナ複合系の低温焼成基板との同時焼成が可
能となり，優れた導電性を有することになる。また，上
記焼結制御剤は，クロム，クロム化合物のいずれか１種
又は２種以上を含有している。
た内部導体層は，例えば８５０〜１０００℃の比較的低
温で，アルミナ複合系の低温焼成基板との同時焼成が可
能となり，優れた導電性を有することになる。また，上
記焼結制御剤は，クロム，クロム化合物のいずれか１種
又は２種以上を含有している。
【００１９】そのため，同時焼成過程において，導体中
のＡｇが基板へ拡散し，拡散部はより低温で収縮，焼結
し，基板内で歪が生じクラック等が発生し易くなる。し
かし，一方導体組成物中の上記クロム，クロム化合物
は，アルミナ複合系低温焼成基板の焼結を遅延する働き
があり，上記低温焼成基板と導体組成物との界面におい
て，上記Ａｇの拡散による低温焼成基板の収縮，焼結の
促進を相殺する。そのため，焼成過程におけるセラミッ
ク多層基板内の収縮特性差の発生を抑制でき，焼成後の
反り，クラック等の接合不良を生ずることがない。ま
た，低温焼成基板と内部導体層との間に剥がれ等の接合
不良を生ずることがない。
のＡｇが基板へ拡散し，拡散部はより低温で収縮，焼結
し，基板内で歪が生じクラック等が発生し易くなる。し
かし，一方導体組成物中の上記クロム，クロム化合物
は，アルミナ複合系低温焼成基板の焼結を遅延する働き
があり，上記低温焼成基板と導体組成物との界面におい
て，上記Ａｇの拡散による低温焼成基板の収縮，焼結の
促進を相殺する。そのため，焼成過程におけるセラミッ
ク多層基板内の収縮特性差の発生を抑制でき，焼成後の
反り，クラック等の接合不良を生ずることがない。ま
た，低温焼成基板と内部導体層との間に剥がれ等の接合
不良を生ずることがない。
【００２０】また，このような特性は，上記低温焼成基
板とビアホール導体，該ビアホール導体と内部導体層と
の間についても，同様のことがいえる。一方，上記導体
組成物においては，無機結合剤として上記アルミナ複合
系の低温焼成基板材料を用いている。そのため，上記導
体組成物により形成した内部導体層及びビアホール導体
とアルミナ複合系の低温焼成基板とは，これらを構成す
る材料の一部が直接反応し，一体化する。その結果，こ
れらの間の接合性が向上し，導通の信頼性が高まる。
板とビアホール導体，該ビアホール導体と内部導体層と
の間についても，同様のことがいえる。一方，上記導体
組成物においては，無機結合剤として上記アルミナ複合
系の低温焼成基板材料を用いている。そのため，上記導
体組成物により形成した内部導体層及びビアホール導体
とアルミナ複合系の低温焼成基板とは，これらを構成す
る材料の一部が直接反応し，一体化する。その結果，こ
れらの間の接合性が向上し，導通の信頼性が高まる。
【００２１】また，上記ビヒクルを含有しているので，
優れた粘性を有するため，上記導体組成物をスクリーン
印刷等により塗布する際の作業性が向上する。また，上
記セラミック多層基板は，上記のごとく優れた性質を有
する導体組成物を用いて一体的に同時焼成しているの
で，基板全体が反り，クラック等の外観不良及び層間の
剥がれ等の接合不良を生ずることがない。
優れた粘性を有するため，上記導体組成物をスクリーン
印刷等により塗布する際の作業性が向上する。また，上
記セラミック多層基板は，上記のごとく優れた性質を有
する導体組成物を用いて一体的に同時焼成しているの
で，基板全体が反り，クラック等の外観不良及び層間の
剥がれ等の接合不良を生ずることがない。
【００２２】以上のごとく，本発明によれば，反り，ク
ラック等の外観不良を生ずることがなく，該アルミナ複
合系の低温焼成基板と内部導体層及びビアホール導体と
の間に，剥がれ等の接合不良を生ずることがない，導体
組成物およびそれを用いたセラミック多層基板を提供す
ることができる。また，本発明のセラミック多層基板
は，内層の積層数を増加しても反りが少ないため，多層
基板及びこれを用いた半導体装置において，大幅な小型
化を達成することができる。
ラック等の外観不良を生ずることがなく，該アルミナ複
合系の低温焼成基板と内部導体層及びビアホール導体と
の間に，剥がれ等の接合不良を生ずることがない，導体
組成物およびそれを用いたセラミック多層基板を提供す
ることができる。また，本発明のセラミック多層基板
は，内層の積層数を増加しても反りが少ないため，多層
基板及びこれを用いた半導体装置において，大幅な小型
化を達成することができる。
【００２３】
実施例１〜９，比較例１，２ 以下，本発明にかかる実施例を比較例と共に説明する。
本例においては，後述の表１，表２に示すごとく，まず
導体組成物及びアルミナ複合系の低温焼成基板用の基板
組成物をそれぞれ調整した。次いで，該基板組成物を用
いて，ドクターブレード法により，厚みが約０．３ｍｍ
のグリーンシートを成形した。尚，グリーンシートの厚
みは層数に応じて０．０５ｍｍ〜１．０ｍｍの範囲にて
成形する。
本例においては，後述の表１，表２に示すごとく，まず
導体組成物及びアルミナ複合系の低温焼成基板用の基板
組成物をそれぞれ調整した。次いで，該基板組成物を用
いて，ドクターブレード法により，厚みが約０．３ｍｍ
のグリーンシートを成形した。尚，グリーンシートの厚
みは層数に応じて０．０５ｍｍ〜１．０ｍｍの範囲にて
成形する。
【００２４】そして，該グリーンシートに，ビアホール
形成用の貫通穴を設けた後，上記導体組成物を用いて，
スクリーン印刷法により，所定の位置に内部導体層及び
ビアホール導体を形成した。そして，図１に示すごと
く，内部導体層２及びその間を導通させるビアホール導
体３を有するアルミナ複合系の低温焼成基板１を用い
て，これを多層に積層して，８５０〜１０００℃の比較
的低温で，同時焼成した。
形成用の貫通穴を設けた後，上記導体組成物を用いて，
スクリーン印刷法により，所定の位置に内部導体層及び
ビアホール導体を形成した。そして，図１に示すごと
く，内部導体層２及びその間を導通させるビアホール導
体３を有するアルミナ複合系の低温焼成基板１を用い
て，これを多層に積層して，８５０〜１０００℃の比較
的低温で，同時焼成した。
【００２５】これにより，同図に示すごとく，４層に積
層されたアルミナ複合系の低温焼成基板１と，その間に
設けられた内部導体層２と，該内部導体層２間を導通さ
せるビアホール導体３とよりなるアルミナ系のセラミッ
ク多層基板１０を得た。なお，比較例Ｃ１，Ｃ２は，表
１に示すごとく，上記導体組成物中に焼結制御剤，無機
結合剤を含有させていない。
層されたアルミナ複合系の低温焼成基板１と，その間に
設けられた内部導体層２と，該内部導体層２間を導通さ
せるビアホール導体３とよりなるアルミナ系のセラミッ
ク多層基板１０を得た。なお，比較例Ｃ１，Ｃ２は，表
１に示すごとく，上記導体組成物中に焼結制御剤，無機
結合剤を含有させていない。
【００２６】そして，上記セラミック多層基板につき，
ビアホール導体３の周縁におけるクラック，導体部のふ
くれの外観不良の有無を判定して，ビアホール特性を測
定した。また，アルミナ複合系の低温焼成基板１と内部
導体層２との間における，剥がれについて，接合不良の
有無を判定して，内部導体層の特性を測定した。
ビアホール導体３の周縁におけるクラック，導体部のふ
くれの外観不良の有無を判定して，ビアホール特性を測
定した。また，アルミナ複合系の低温焼成基板１と内部
導体層２との間における，剥がれについて，接合不良の
有無を判定して，内部導体層の特性を測定した。
【００２７】なお，上記ビアホール特性は実施例１〜
８，内部導体層の特性については実施例１〜３，５〜７
について測定した。これらの結果を，表１に示す。ま
た，上記基板及び導体組成物の配合組成を表１に示す。
また，表１中に示した基板Ａ〜Ｃについて，アルミナ複
合系の低温焼成材料の配合組成を表２に示す。なお，こ
れらの配合量は，全て重量％で示す。
８，内部導体層の特性については実施例１〜３，５〜７
について測定した。これらの結果を，表１に示す。ま
た，上記基板及び導体組成物の配合組成を表１に示す。
また，表１中に示した基板Ａ〜Ｃについて，アルミナ複
合系の低温焼成材料の配合組成を表２に示す。なお，こ
れらの配合量は，全て重量％で示す。
【００２８】
【表１】
【００２９】
【表２】
【００３０】表１において，焼結制御剤はクロム化合物
（Ｃｒ2 Ｏ3 ）の状態で，また無機結合剤は，当該実施
例で用いた基板と同一組成物の粉末（粒径２．０〜３．
０μｍ）を用いた。また，ビヒクルとしては，エチルセ
ルロースとターピンネオールとの混合物を用いた。な
お，上記導体組成物を調整するに際しては，三本ロール
ミルを用いて，上記組成物を充分に混合した。
（Ｃｒ2 Ｏ3 ）の状態で，また無機結合剤は，当該実施
例で用いた基板と同一組成物の粉末（粒径２．０〜３．
０μｍ）を用いた。また，ビヒクルとしては，エチルセ
ルロースとターピンネオールとの混合物を用いた。な
お，上記導体組成物を調整するに際しては，三本ロール
ミルを用いて，上記組成物を充分に混合した。
【００３１】次に，上記両特性の測定結果について，説
明する。表１より知られるごとく，本発明にかかる実施
例１〜８は，いずれもビアホール導体３（図１）の導体
部には，クラックの発生は全く見られなかった。これに
対し，比較例Ｃ１，Ｃ２は明らかにクラックが見られ
た。また，ビアホール導体３の導体部のふくれについて
は，実施例１〜８及び比較例Ｃ１は微小なものがルーペ
により観察された。これに対し，比較例Ｃ２には大きな
ふくれが観察された。
明する。表１より知られるごとく，本発明にかかる実施
例１〜８は，いずれもビアホール導体３（図１）の導体
部には，クラックの発生は全く見られなかった。これに
対し，比較例Ｃ１，Ｃ２は明らかにクラックが見られ
た。また，ビアホール導体３の導体部のふくれについて
は，実施例１〜８及び比較例Ｃ１は微小なものがルーペ
により観察された。これに対し，比較例Ｃ２には大きな
ふくれが観察された。
【００３２】また，表１より知られるごとく，実施例１
〜３，５〜７は，いずれもアルミナ複合系の低温焼成基
板１と内部導体層２（図１）の間には，剥がれは全く見
られなかった。これに対し，両比較例には剥がれが見ら
れた。また，反りについては，実施例１〜３，５〜７
は，わずかに小さな反りを生じていた。これに対し，両
比較例には，かなり大きな反りを生じていた。なお，実
施例４，８については，内部導体層の特性は測定しなか
った。
〜３，５〜７は，いずれもアルミナ複合系の低温焼成基
板１と内部導体層２（図１）の間には，剥がれは全く見
られなかった。これに対し，両比較例には剥がれが見ら
れた。また，反りについては，実施例１〜３，５〜７
は，わずかに小さな反りを生じていた。これに対し，両
比較例には，かなり大きな反りを生じていた。なお，実
施例４，８については，内部導体層の特性は測定しなか
った。
【００３３】実施例９ 本例は，図２に示すごとく，アルミナ複合系の低温焼成
基板における，焼成温度と焼成収縮率（％）との関係を
測定したものである。図２のグラフにおいて，曲線Ｘは
通常，即ち表２中Ａ組成の基板，曲線ＹはこれにＡｇを
添加したものを，曲線Ｚは更にＣｒ2 Ｏ3 を添加したも
のの各測定値を示す。同図より，基板中へＡｇが拡散し
た状態（Ｙ）では，収縮特性が大きく変化するが，Ｃｒ
2 Ｏ3 を添加する（Ｚ）ことにより，もとの基板（Ｘ）
の収縮特性にほぼ一致していることが分かる。
基板における，焼成温度と焼成収縮率（％）との関係を
測定したものである。図２のグラフにおいて，曲線Ｘは
通常，即ち表２中Ａ組成の基板，曲線ＹはこれにＡｇを
添加したものを，曲線Ｚは更にＣｒ2 Ｏ3 を添加したも
のの各測定値を示す。同図より，基板中へＡｇが拡散し
た状態（Ｙ）では，収縮特性が大きく変化するが，Ｃｒ
2 Ｏ3 を添加する（Ｚ）ことにより，もとの基板（Ｘ）
の収縮特性にほぼ一致していることが分かる。
【００３４】実施例１０ 本例は，図３に示すごとく，導体組成物中における，焼
結制御剤としてのＣｒ2 Ｏ3 の添加量を種々に変えて，
セラミック多層基板における基板反り量，及び内層導体
の導体抵抗（ｍΩ／シート角）を測定したものである。
導体組成物及び基板の組成は同図に示した。
結制御剤としてのＣｒ2 Ｏ3 の添加量を種々に変えて，
セラミック多層基板における基板反り量，及び内層導体
の導体抵抗（ｍΩ／シート角）を測定したものである。
導体組成物及び基板の組成は同図に示した。
【００３５】図３より知られるごとく，Ｃｒ2 Ｏ3 の添
加量が０．５％以上の場合には，基板反り量が非常に小
さい。一方，導体抵抗はＣｒ2 Ｏ3 が５％を超えると２
０（ｍΩ／シート角）以上と大きくなってしまい，信号
処理速度の低下の問題を生ずる。このことより，導体組
成物中のＣｒ2 Ｏ3 添加量は０．５〜５％が適切である
ことが分かる。
加量が０．５％以上の場合には，基板反り量が非常に小
さい。一方，導体抵抗はＣｒ2 Ｏ3 が５％を超えると２
０（ｍΩ／シート角）以上と大きくなってしまい，信号
処理速度の低下の問題を生ずる。このことより，導体組
成物中のＣｒ2 Ｏ3 添加量は０．５〜５％が適切である
ことが分かる。
【００３６】実施例１１ 本例は，図４に示すごとく，本発明にかかる上記セラミ
ック多層基板を半導体装置５に適用した例を示すもので
ある。本例の半導体装置５は，ハウジング５１の底部に
配設したセラミック多層基板１０と，該セラミック多層
基板１０の表面に設けた配線導体膜４５とを有する。ま
た，該配線導体膜４５には，パッド１５を設け，該パッ
ド１５上には半導体素子４，回路素子４０が搭載されて
いる。また，同図において符号４３はボンディングワイ
ヤーである。また，上記セラミック多層基板１０は，実
施例１と同様にして作製した７層からなる積層基板であ
る（図１参照）。
ック多層基板を半導体装置５に適用した例を示すもので
ある。本例の半導体装置５は，ハウジング５１の底部に
配設したセラミック多層基板１０と，該セラミック多層
基板１０の表面に設けた配線導体膜４５とを有する。ま
た，該配線導体膜４５には，パッド１５を設け，該パッ
ド１５上には半導体素子４，回路素子４０が搭載されて
いる。また，同図において符号４３はボンディングワイ
ヤーである。また，上記セラミック多層基板１０は，実
施例１と同様にして作製した７層からなる積層基板であ
る（図１参照）。
【００３７】本例の半導体装置５においては，前記実施
例１〜８にも示したごとく，上記基板が焼成時に反りを
生じないため，多層に積層することができ，７層の多層
板とすることができた。そのため，セラミック多層基板
を小型化でき，半導体装置５の全体を小型化することが
できる。換言すれば，上記半導体装置５においては，同
じ大きさの場合，従来では３層のセラミック多層基板し
か使用できなかったが，本例によれば７層のセラミック
多層基板を使用でき，高密度，高機能の半導体装置を提
供することができる。
例１〜８にも示したごとく，上記基板が焼成時に反りを
生じないため，多層に積層することができ，７層の多層
板とすることができた。そのため，セラミック多層基板
を小型化でき，半導体装置５の全体を小型化することが
できる。換言すれば，上記半導体装置５においては，同
じ大きさの場合，従来では３層のセラミック多層基板し
か使用できなかったが，本例によれば７層のセラミック
多層基板を使用でき，高密度，高機能の半導体装置を提
供することができる。
【図１】実施例にかかるセラミック多層基板の断面図。
【図２】実施例９における，焼成温度（℃）と焼成収縮
率（％）との関係を示すグラフ。
率（％）との関係を示すグラフ。
【図３】実施例１０における，Ｃｒ2 Ｏ3 添加量と基板
反り量又は導体抵抗との関係を示すグラフ。
反り量又は導体抵抗との関係を示すグラフ。
【図４】実施例１１における，半導体装置の斜視図。
１．．．低温焼成基板， ２．．．内部導体層， ３．．．ビアホール導体， ４．．．半導体装置， １０．．．セラミック多層基板，
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.5 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｓ 6921−4Ｅ
Claims (10)
- 【請求項１】 金属粉末，焼結制御剤，ビヒクルを含
み，アルミナ複合系の低温焼成セラミック多層基板に用
いられる導体組成物であって，前記金属粉末は，銀又は
銀とパラジウムとを含有し，前記焼結制御剤は，クロ
ム，クロム化合物を１種以上含有することを特徴とする
導体組成物。 - 【請求項２】 請求項１において，前記導体組成物の合
計を１００％（重量％，以下同じ）としたとき，前記金
属粉末については，銀粉末は４０〜８７％であり，パラ
ジウム粉末は２０％以下であり，前記焼結制御剤につい
ては，クロムまたはクロム化合物がクロム換算で０．５
〜５％であり，前記ビヒクルは，１０〜３０％であるこ
とを特徴とする導体組成物。 - 【請求項３】 請求項１において，前記アルミナ複合系
の低温焼成基板材料は，アルミナと添加物系材料とによ
り構成されていることを特徴とする導体組成物。 - 【請求項４】 請求項３において前記添加物系材料は，
（ａ）酸化鉛，酸化ケイ素より成るもの，（ｂ）上記
（ａ）に酸化亜鉛，酸化チタン，酸化ストロンチウムの
１種以上を添加したもの，（ｃ）酸化ケイ素，酸化ホウ
素，酸化リチウム，酸化カルシウムより成るもの，
（ｄ）ホウケイ酸ガラスのグループ中より選択された少
なくとも１種の材料により構成されていることを特徴と
する導体組成物。 - 【請求項５】 アルミナ複合系の低温焼成セラミック多
層基板において，その低温焼成基板間に設けられた内部
導体層と，該内部導体層の間を導通させるビアホール導
体に，請求項１又は請求項２記載の態様の導体組成物を
用い，一体的に同時焼成して成ることを特徴とするセラ
ミック多層基板。 - 【請求項６】 請求項５において，前記低温焼成セラミ
ック多層基板に用いる低温焼成基板は，アルミナとその
添加物系材料で構成されていることを特徴とするセラミ
ック多層基板。 - 【請求項７】 請求項６において，前記添加物系材料
は，（ａ）酸化鉛，酸化ケイ素より成るもの，（ｂ），
上記（ａ）に酸化亜鉛，酸化チタン，酸化ストロンチウ
ムの１種以上を添加したもの，（ｃ）酸化ケイ素，酸化
ホウ素，酸化リチウム，酸化カルシウムより成るもの，
（ｄ）ホウケイ酸ガラスのグループ中より選択された少
なくとも１種の材料で構成されていることを特徴とする
セラミック多層基板。 - 【請求項８】 請求項５に記載のセラミック多層基板に
半導体素子を搭載してなることを特徴とする半導体装
置。 - 【請求項９】 請求項６に記載のセラミック多層基板に
半導体素子を搭載してなることを特徴とする半導体装
置。 - 【請求項１０】 請求項７に記載のセラミック多層基板
に半導体素子を搭載してなることを特徴とする半導体装
置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199143A JPH0620516A (ja) | 1992-07-02 | 1992-07-02 | 導体組成物，セラミック多層基板及び半導体装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4199143A JPH0620516A (ja) | 1992-07-02 | 1992-07-02 | 導体組成物，セラミック多層基板及び半導体装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0620516A true JPH0620516A (ja) | 1994-01-28 |
Family
ID=16402867
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4199143A Pending JPH0620516A (ja) | 1992-07-02 | 1992-07-02 | 導体組成物，セラミック多層基板及び半導体装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0620516A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307573A (ja) * | 1994-05-13 | 1995-11-21 | Nec Corp | 多層配線セラミック基板のビア構造及びその製造方法 |
| US6738251B2 (en) | 2000-01-28 | 2004-05-18 | Tdk Corporation | Conductive pattern incorporated in a multilayered substrate, multilayered substrate incorporating a conductive pattern, and a method of fabricating a multilayered substrate |
| US7055242B2 (en) * | 2000-03-21 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Semiconductor substrate having increased fracture strength |
-
1992
- 1992-07-02 JP JP4199143A patent/JPH0620516A/ja active Pending
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH07307573A (ja) * | 1994-05-13 | 1995-11-21 | Nec Corp | 多層配線セラミック基板のビア構造及びその製造方法 |
| US6738251B2 (en) | 2000-01-28 | 2004-05-18 | Tdk Corporation | Conductive pattern incorporated in a multilayered substrate, multilayered substrate incorporating a conductive pattern, and a method of fabricating a multilayered substrate |
| US7055242B2 (en) * | 2000-03-21 | 2006-06-06 | Hewlett-Packard Development Company, L.P. | Semiconductor substrate having increased fracture strength |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3226280B2 (ja) | 多層回路板の製造方法 | |
| JP2952303B2 (ja) | 複合型回路装置 | |
| US20030207745A1 (en) | Glass-ceramic composition for ceramic electronic part, ceramic electronic part, and method for manufacturing multilayer ceramic electronic part | |
| EP0713357A1 (en) | Thick film paste | |
| JP3331083B2 (ja) | 低温焼成セラミック回路基板 | |
| JP2006165585A (ja) | セラミック多層プリント回路基板 | |
| EP0997941B1 (en) | Conductive paste and ceramic printed circuit substrate using the same | |
| JPH09246723A (ja) | 低温焼成セラミック回路基板 | |
| JPS62265795A (ja) | コンデンサ内蔵セラミツクス基板 | |
| JPH0569319B2 (ja) | ||
| JPH04221888A (ja) | セラミック配線基板とその製造方法 | |
| KR100744855B1 (ko) | 높은 열적 사이클 전도체 시스템 | |
| JP3098288B2 (ja) | 導体組成物およびそれを用いたセラミック基板 | |
| JPH0620516A (ja) | 導体組成物，セラミック多層基板及び半導体装置 | |
| JPH08161931A (ja) | 導電ペースト並びにそれを用いた導電体および多層セラミック基板 | |
| JP2000173346A (ja) | 導電性ペースト及びセラミック多層基板 | |
| JPH06334351A (ja) | 導体ペーストおよびそれを用いたセラミック多層配線基板 | |
| JP2003224338A (ja) | ガラスセラミック配線基板 | |
| JPH05221686A (ja) | 導体ペースト組成物および配線基板 | |
| JPH02105594A (ja) | 導体ペースト及び多層のセラミックス基板 | |
| JP3366479B2 (ja) | メタライズ組成物及び配線基板の製造方法 | |
| JPH04328207A (ja) | 導体組成物および配線基板 | |
| JPH0714421A (ja) | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 | |
| JP2738600B2 (ja) | 回路基板 | |
| JP3934910B2 (ja) | 回路基板 |