JPH0714421A - バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 - Google Patents
バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板Info
- Publication number
- JPH0714421A JPH0714421A JP15224093A JP15224093A JPH0714421A JP H0714421 A JPH0714421 A JP H0714421A JP 15224093 A JP15224093 A JP 15224093A JP 15224093 A JP15224093 A JP 15224093A JP H0714421 A JPH0714421 A JP H0714421A
- Authority
- JP
- Japan
- Prior art keywords
- conductive paste
- via hole
- ceramic substrate
- ceramic
- powder
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Landscapes
- Conductive Materials (AREA)
- Parts Printed On Printed Circuit Boards (AREA)
- Adhesives Or Adhesive Processes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
(57)【要約】
【目的】 多層セラミック基板の製造において、導通信
頼性の高いバイアホール用の導電性ペーストおよびそれ
を用いた多層セラミック基板を提供する。 【構成】 多層セラミック基板におけるバイアホール用
導電性ペーストであって、粒径範囲０．１〜２０μｍの
Ｃｕ粉末が６０〜９０重量％、粒径範囲０．５〜８μｍ
のセラミック原料粉末が５〜２５重量％、有機ビヒクル
が５〜２５重量％からなる。
頼性の高いバイアホール用の導電性ペーストおよびそれ
を用いた多層セラミック基板を提供する。 【構成】 多層セラミック基板におけるバイアホール用
導電性ペーストであって、粒径範囲０．１〜２０μｍの
Ｃｕ粉末が６０〜９０重量％、粒径範囲０．５〜８μｍ
のセラミック原料粉末が５〜２５重量％、有機ビヒクル
が５〜２５重量％からなる。
Description
【０００１】
【産業上の利用分野】本発明は、多層セラミック基板に
おいて、導通信頼性の高いバイアホール用導電性ペース
ト、およびそれを用いた多層セラミック基板に関する。
おいて、導通信頼性の高いバイアホール用導電性ペース
ト、およびそれを用いた多層セラミック基板に関する。
【０００２】
【従来の技術】電子機器の小型化にともない、電子回路
を構成する各種電子部品を実装するためにセラミック基
板が汎用されている。最近では、実装密度をさらに高め
るために、その表面に導電材料のペーストで回路パター
ンを形成したセラミックグリーンシートを複数枚積層
し、この積層物を焼成して一体化した多層セラミック基
板が実用化されている。従来、この多層のセラミック基
板間の電気的接続は、一般的には以下に示す方式でバイ
アホールを形成して行っていた。
を構成する各種電子部品を実装するためにセラミック基
板が汎用されている。最近では、実装密度をさらに高め
るために、その表面に導電材料のペーストで回路パター
ンを形成したセラミックグリーンシートを複数枚積層
し、この積層物を焼成して一体化した多層セラミック基
板が実用化されている。従来、この多層のセラミック基
板間の電気的接続は、一般的には以下に示す方式でバイ
アホールを形成して行っていた。
【０００３】すなわち、多層セラミック基板において、
まずセラミックグリーンシートにドリルまたはパンチで
バイアホールをあけ、その中にスクリーン印刷等により
導電性ペーストあるいは導電性金属粉末を直接充填させ
る。さらに、グリーンシート表面に同様にスクリーン印
刷等により導電性ペーストで回路を形成する。その後、
そのグリーンシートを複数枚積層し圧着させ、適当な基
板サイズにカットして焼成する。この時、バイアホール
内に充填した導電性ペーストあるいは導電性金属粉末も
グリーンシートと同時に焼結して、多層セラミック基板
内の回路導通を図っている。
まずセラミックグリーンシートにドリルまたはパンチで
バイアホールをあけ、その中にスクリーン印刷等により
導電性ペーストあるいは導電性金属粉末を直接充填させ
る。さらに、グリーンシート表面に同様にスクリーン印
刷等により導電性ペーストで回路を形成する。その後、
そのグリーンシートを複数枚積層し圧着させ、適当な基
板サイズにカットして焼成する。この時、バイアホール
内に充填した導電性ペーストあるいは導電性金属粉末も
グリーンシートと同時に焼結して、多層セラミック基板
内の回路導通を図っている。
【０００４】なお、バイアホール用の導電材料として
は、比抵抗が小さくマイグレーションが起こりにくく、
しかも安価なＣｕがよく用いられ、そのＣｕ粉末をエチ
ルセルロース等を樹脂分とする有機ビヒクル中に混合分
散させたペーストが用いられる。
は、比抵抗が小さくマイグレーションが起こりにくく、
しかも安価なＣｕがよく用いられ、そのＣｕ粉末をエチ
ルセルロース等を樹脂分とする有機ビヒクル中に混合分
散させたペーストが用いられる。
【０００５】
【発明が解決しようとする課題】上記したように、セラ
ミックグリーンシートとバイアホール中の金属とが同時
に焼成される。ところが、セラミックグリーンシートと
バイアホール中の金属とは、その粉末の粒径・形状や表
面活性度さらにはその充填度合い等の違いにより、焼結
時の温度−収縮率カーブや絶対収縮量等の収縮挙動が異
なる。
ミックグリーンシートとバイアホール中の金属とが同時
に焼成される。ところが、セラミックグリーンシートと
バイアホール中の金属とは、その粉末の粒径・形状や表
面活性度さらにはその充填度合い等の違いにより、焼結
時の温度−収縮率カーブや絶対収縮量等の収縮挙動が異
なる。
【０００６】したがって、バイアホール内の導体金属の
亀裂やバイアホール内壁のセラミックスと導体金属との
界面に未接合部が生じることがあった。これらは多層セ
ラミック基板内で導通不良を引き起こすため、多層セラ
ミック基板の信頼性を低下させるという問題点があっ
た。
亀裂やバイアホール内壁のセラミックスと導体金属との
界面に未接合部が生じることがあった。これらは多層セ
ラミック基板内で導通不良を引き起こすため、多層セラ
ミック基板の信頼性を低下させるという問題点があっ
た。
【０００７】そこで、本発明の目的は、多層セラミック
基板の製造において、導通信頼性の高いバイアホール用
導電性ペーストおよびそれを用いた多層セラミック基板
を提供することにある。
基板の製造において、導通信頼性の高いバイアホール用
導電性ペーストおよびそれを用いた多層セラミック基板
を提供することにある。
【０００８】
【課題を解決するための手段】上記目的を達成するた
め、本発明のバイアホール用導電性ペーストは、粒径範
囲０．１〜２０μｍのＣｕ粉末が６０〜９０重量％、粒
径範囲０．５〜８μｍのセラミック原料粉末が５〜２５
重量％、有機ビヒクルが５〜２５重量％からなる。
め、本発明のバイアホール用導電性ペーストは、粒径範
囲０．１〜２０μｍのＣｕ粉末が６０〜９０重量％、粒
径範囲０．５〜８μｍのセラミック原料粉末が５〜２５
重量％、有機ビヒクルが５〜２５重量％からなる。
【０００９】また、本発明の多層セラミック基板は、上
記導電性ペーストの焼結物をバイアホールの導体として
用いたものである。
記導電性ペーストの焼結物をバイアホールの導体として
用いたものである。
【００１０】ここで、上記した組成範囲に限定したのは
次のような理由による。Ｃｕ粉末の粒径が２０μｍを越
えると、ペーストとしてスクリーン印刷に適さず、また
Ｃｕ粉末がペースト中で沈降分離を起こす。また、Ｃｕ
粉末の粒径が０．１μｍ未満では、Ｃｕ粉末の表面が酸
化して、バイアホールにおける導通抵抗が大となる。
次のような理由による。Ｃｕ粉末の粒径が２０μｍを越
えると、ペーストとしてスクリーン印刷に適さず、また
Ｃｕ粉末がペースト中で沈降分離を起こす。また、Ｃｕ
粉末の粒径が０．１μｍ未満では、Ｃｕ粉末の表面が酸
化して、バイアホールにおける導通抵抗が大となる。
【００１１】また、セラミック原料粉末が５重量％未満
では、バイアホールにおけるセラミックスの内壁と導体
金属との界面に未接合部分が発生する。また、２５重量
％を越えると、バイアホール中の導体金属の亀裂あるい
はセラミックス内壁と導体金属との界面での未接合は生
じないが、バイアホールにおける導通抵抗が大となる。
では、バイアホールにおけるセラミックスの内壁と導体
金属との界面に未接合部分が発生する。また、２５重量
％を越えると、バイアホール中の導体金属の亀裂あるい
はセラミックス内壁と導体金属との界面での未接合は生
じないが、バイアホールにおける導通抵抗が大となる。
【００１２】ここで、セラミック原料粉末としては、多
層セラミック基板用のセラミックグリーンシートと同じ
組成あるいは組成系のもので良く、また特性を阻害しな
い限り他の組成系のものでも良い。
層セラミック基板用のセラミックグリーンシートと同じ
組成あるいは組成系のもので良く、また特性を阻害しな
い限り他の組成系のものでも良い。
【００１３】
【作用】本発明の導電性ペーストを用いれば、導電性ペ
ースト中にセラミック原料粉末を含むことにより、バイ
アホール内の導体金属（Ｃｕ）の焼結収縮が押さえられ
るため、亀裂の発生がなくなる。
ースト中にセラミック原料粉末を含むことにより、バイ
アホール内の導体金属（Ｃｕ）の焼結収縮が押さえられ
るため、亀裂の発生がなくなる。
【００１４】また、導電ペースト中のセラミック基板の
原料粉末により、バイアホールにおけるセラミックスの
内壁と導体金属（Ｃｕ）との界面の接合が良くなり、未
接合部がなくなる。
原料粉末により、バイアホールにおけるセラミックスの
内壁と導体金属（Ｃｕ）との界面の接合が良くなり、未
接合部がなくなる。
【００１５】
【実施例】以下、本発明のバイアホール用銅導電性ペー
ストおよびそれを用いた多層セラミック基板について、
その実施例を説明する。まず、セラミック材料としてＢ
ａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系からなるガラス複合材料
を準備し、その粉末にポリビニールブチラール等の有機
バインダーおよびトルエン等の有機溶剤を加え混練して
スラリーを得た。得られたスラリーをドクターブレード
法によりシート状に成形して、セラミックグリーンシー
トを作製した。このセラミックグリーンシートにバイア
ホールをパンチであけた。
ストおよびそれを用いた多層セラミック基板について、
その実施例を説明する。まず、セラミック材料としてＢ
ａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系からなるガラス複合材料
を準備し、その粉末にポリビニールブチラール等の有機
バインダーおよびトルエン等の有機溶剤を加え混練して
スラリーを得た。得られたスラリーをドクターブレード
法によりシート状に成形して、セラミックグリーンシー
トを作製した。このセラミックグリーンシートにバイア
ホールをパンチであけた。
【００１６】一方、バイアホール用導電性ペーストを以
下の通り作製した。すなわち、平均粒径０．５μｍ、１
μｍ、３μｍ、１０μｍのＣｕ粉末を用いペースト中の
Ｃｕ含有量は６０〜９０重量％とし、セラミック原料粉
末（ＢａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −ＣａＯ−Ｃｒ2 Ｏ
3 −Ｂ2 Ｏ3 、粒径範囲０．５〜８μｍ）を０〜３０重
量％、エチルセルロース系樹脂およびアルキッド樹脂か
らなる有機バインダーとテルピネオール系等の溶剤から
なる有機ビヒクルを５〜２５重量％添加し、三本ロール
で混練してペーストとした。表１に作製したペースト組
成を示す。
下の通り作製した。すなわち、平均粒径０．５μｍ、１
μｍ、３μｍ、１０μｍのＣｕ粉末を用いペースト中の
Ｃｕ含有量は６０〜９０重量％とし、セラミック原料粉
末（ＢａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 −ＣａＯ−Ｃｒ2 Ｏ
3 −Ｂ2 Ｏ3 、粒径範囲０．５〜８μｍ）を０〜３０重
量％、エチルセルロース系樹脂およびアルキッド樹脂か
らなる有機バインダーとテルピネオール系等の溶剤から
なる有機ビヒクルを５〜２５重量％添加し、三本ロール
で混練してペーストとした。表１に作製したペースト組
成を示す。
【００１７】次に、スクリーン印刷にてセラミックグリ
ーンシート中のバイアホールにこのペーストを充填し乾
燥させた後、同様にしてセラミックグリーンシート上に
スクリーン印刷により回路を形成した。なお、回路形成
用の導電性ペーストは本発明のＣｕ導電性ペーストでな
くても良い。次に、これらセラミックグリーンシートを
複数枚積層して圧着した後、所定寸法に切断し、その後
Ｎ2 雰囲気中で１０００℃で１〜２時間焼成し多層セラ
ミック基板を得た。
ーンシート中のバイアホールにこのペーストを充填し乾
燥させた後、同様にしてセラミックグリーンシート上に
スクリーン印刷により回路を形成した。なお、回路形成
用の導電性ペーストは本発明のＣｕ導電性ペーストでな
くても良い。次に、これらセラミックグリーンシートを
複数枚積層して圧着した後、所定寸法に切断し、その後
Ｎ2 雰囲気中で１０００℃で１〜２時間焼成し多層セラ
ミック基板を得た。
【００１８】得られた多層セラミック基板のバイアホー
ル部分の、導体金属の亀裂およびセラミックス内壁と導
体金属との界面での未接合の有無について、その切断面
を実体顕微鏡で観察し確認した。表１にその結果を示
す。なお、表１において、＊印を付したものは本発明の
範囲外のものであり、それ以外はすべて本発明の範囲内
のものである。
ル部分の、導体金属の亀裂およびセラミックス内壁と導
体金属との界面での未接合の有無について、その切断面
を実体顕微鏡で観察し確認した。表１にその結果を示
す。なお、表１において、＊印を付したものは本発明の
範囲外のものであり、それ以外はすべて本発明の範囲内
のものである。
【００１９】表１より明らかな通り、セラミック原料粉
末を５〜２５重量％添加したＣｕペーストをバイアホー
ル用ペーストに用いることにより、亀裂や未接合部のな
いバイアホールが得られた。
末を５〜２５重量％添加したＣｕペーストをバイアホー
ル用ペーストに用いることにより、亀裂や未接合部のな
いバイアホールが得られた。
【００２０】なお、セラミック原料粉末が５％未満で
は、試料番号１３に示すようにセラミックス内壁と導体
金属との界面に未接合部分が認められた。また、セラミ
ック原料粉末が２５％を越えた場合には、試料番号１６
に示すように導体金属の亀裂あるいはセラミックスと導
体金属との界面での未接合は認められなかったが、バイ
アホールにおける導通抵抗が大となり（表１中には記載
せず）実用に適さなかった。
は、試料番号１３に示すようにセラミックス内壁と導体
金属との界面に未接合部分が認められた。また、セラミ
ック原料粉末が２５％を越えた場合には、試料番号１６
に示すように導体金属の亀裂あるいはセラミックスと導
体金属との界面での未接合は認められなかったが、バイ
アホールにおける導通抵抗が大となり（表１中には記載
せず）実用に適さなかった。
【００２１】なお、上記実施例においては、セラミック
材料としてＢａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系複合材料を
用いているが、本発明はこれのみに限定されるものでは
なく、その他公知の多層基板用セラミック材料を用いる
ことができる。
材料としてＢａＯ−Ａｌ2 Ｏ3 −ＳｉＯ2 系複合材料を
用いているが、本発明はこれのみに限定されるものでは
なく、その他公知の多層基板用セラミック材料を用いる
ことができる。
【００２２】また、有機ビヒクルについても、上記実施
例に限定されることなく、通常厚膜ペーストに用いられ
ている有機ビヒクルの中から、セラミックグリーンシー
トのバインダーとの組み合わせで選定して用いることが
できる。
例に限定されることなく、通常厚膜ペーストに用いられ
ている有機ビヒクルの中から、セラミックグリーンシー
トのバインダーとの組み合わせで選定して用いることが
できる。
【００２３】
【発明の効果】以上の説明で明らかなように、本発明の
バイアホール用導電性ペーストによれば、バイアホール
内の導体金属の焼結収縮が押さえられるため、導体金属
の亀裂の発生がなくなる。また、バイアホール内のセラ
ミックスの内壁と導体金属との界面の接合が良くなり、
未接合部がなくなる。
バイアホール用導電性ペーストによれば、バイアホール
内の導体金属の焼結収縮が押さえられるため、導体金属
の亀裂の発生がなくなる。また、バイアホール内のセラ
ミックスの内壁と導体金属との界面の接合が良くなり、
未接合部がなくなる。
【００２４】したがって、導通信頼性の高いバイアホー
ルを有した多層セラミック基板を得ることができる。
ルを有した多層セラミック基板を得ることができる。
【００２５】
【表１】
───────────────────────────────────────────────────── フロントページの続き (51)Int.Cl.6 識別記号 庁内整理番号 ＦＩ 技術表示箇所 Ｈ０５Ｋ 3/46 Ｎ 6921−4Ｅ
Claims (2)
- 【請求項１】 セラミックグリーンシートに塗付し焼成
するバイアホール用導電性ペーストであって、 粒径範囲０．１〜２０μｍのＣｕ粉末が６０〜９０重量
％、粒径範囲０．５〜８μｍのセラミック原料粉末が５
〜２５重量％、有機ビヒクルが５〜２５重量％からなる
バイアホール用導電性ペースト。 - 【請求項２】 請求項１記載のバイアホール用導電性ペ
ーストをバイアホールに用いた多層セラミック基板。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15224093A JPH0714421A (ja) | 1993-06-23 | 1993-06-23 | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP15224093A JPH0714421A (ja) | 1993-06-23 | 1993-06-23 | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH0714421A true JPH0714421A (ja) | 1995-01-17 |
Family
ID=15536157
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP15224093A Pending JPH0714421A (ja) | 1993-06-23 | 1993-06-23 | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH0714421A (ja) |
Cited By (6)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256687A (ja) * | 1997-03-14 | 1998-09-25 | Matsushita Electric Ind Co Ltd | ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板 |
| JP2002198460A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 多数個取り配線基板 |
| JP2005276826A (ja) * | 2004-02-26 | 2005-10-06 | Kyocera Corp | ビア導体用導電性ペーストとこれを用いたセラミック配線板およびその製造方法 |
| EP1383362A3 (en) * | 2002-07-17 | 2006-01-04 | Ngk Spark Plug Co., Ltd | Copper paste and wiring board using the same |
| JPWO2021095401A1 (ja) * | 2019-11-14 | 2021-05-20 | ||
| CN114747301B (zh) * | 2019-11-14 | 2024-06-04 | 株式会社村田制作所 | 电路基板以及电路基板的制造方法 |
-
1993
- 1993-06-23 JP JP15224093A patent/JPH0714421A/ja active Pending
Cited By (9)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH10256687A (ja) * | 1997-03-14 | 1998-09-25 | Matsushita Electric Ind Co Ltd | ビアホール充填用導体ペースト組成物とそれを用いたプリント配線基板 |
| JP2002198460A (ja) * | 2000-12-27 | 2002-07-12 | Kyocera Corp | 多数個取り配線基板 |
| EP1383362A3 (en) * | 2002-07-17 | 2006-01-04 | Ngk Spark Plug Co., Ltd | Copper paste and wiring board using the same |
| JP2005276826A (ja) * | 2004-02-26 | 2005-10-06 | Kyocera Corp | ビア導体用導電性ペーストとこれを用いたセラミック配線板およびその製造方法 |
| JP4596936B2 (ja) * | 2004-02-26 | 2010-12-15 | 京セラ株式会社 | ビア導体用導電性ペーストとこれを用いたセラミック配線板およびその製造方法 |
| JPWO2021095401A1 (ja) * | 2019-11-14 | 2021-05-20 | ||
| WO2021095401A1 (ja) * | 2019-11-14 | 2021-05-20 | 株式会社村田製作所 | 回路基板及び回路基板の製造方法 |
| CN114747301A (zh) * | 2019-11-14 | 2022-07-12 | 株式会社村田制作所 | 电路基板以及电路基板的制造方法 |
| CN114747301B (zh) * | 2019-11-14 | 2024-06-04 | 株式会社村田制作所 | 电路基板以及电路基板的制造方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| GB1565421A (en) | Manufacture of electrical devices | |
| KR100462289B1 (ko) | 도체 페이스트, 세라믹 다층기판, 및 세라믹 다층기판의제조방법 | |
| EP0954026A2 (en) | Conductive paste and method for producing ceramic substrate using the same | |
| JP3467872B2 (ja) | 多層セラミック基板の製造方法 | |
| JP2002083515A (ja) | 導電性ペーストおよびそれを用いる積層セラミック電子部品の製造方法 | |
| JP3422233B2 (ja) | バイアホール用導電性ペースト、およびそれを用いた積層セラミック基板の製造方法 | |
| JPH10172345A (ja) | 導電ペースト及びそれを用いたセラミック基板の製造方法 | |
| JP3467873B2 (ja) | 多層セラミック基板の製造方法 | |
| JPH0714421A (ja) | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 | |
| EP0591604B1 (en) | Via fill compositions | |
| JP4844317B2 (ja) | セラミック電子部品およびその製造方法 | |
| JP3098288B2 (ja) | 導体組成物およびそれを用いたセラミック基板 | |
| JPH09282941A (ja) | 導電性ペースト並びにそれを用いた積層セラミック電子部品およびその製造方法 | |
| JP3353400B2 (ja) | 多層セラミック基板の製造方法 | |
| JP3879276B2 (ja) | セラミック多層基板の製造方法 | |
| JP3498197B2 (ja) | セラミック基板の製造方法 | |
| JP3164664B2 (ja) | 多層回路基板 | |
| JP4762564B2 (ja) | 導体組成物及びこれを用いた配線基板とその製造方法 | |
| JPH10200227A (ja) | 低温焼成セラミック基板のビアホール導体の製造方法及びビアホール用導体ペースト | |
| JP2504349B2 (ja) | 多層ガラスセラミック基板とその製造方法 | |
| JP3689988B2 (ja) | 導電性組成物および多層セラミック基板 | |
| JPH0653354A (ja) | 回路基板 | |
| JPH09172084A (ja) | バイアフィルおよびキャプチュアパッドの形成方法および厚膜組成物 | |
| JPS6323394A (ja) | 複合焼結体の製造法 | |
| JPS59134812A (ja) | コンデンサを含むセラミツク回路基板 |