CN114747301B - 电路基板以及电路基板的制造方法 - Google Patents
电路基板以及电路基板的制造方法 Download PDFInfo
- Publication number
- CN114747301B CN114747301B CN202080078909.2A CN202080078909A CN114747301B CN 114747301 B CN114747301 B CN 114747301B CN 202080078909 A CN202080078909 A CN 202080078909A CN 114747301 B CN114747301 B CN 114747301B
- Authority
- CN
- China
- Prior art keywords
- circuit board
- low
- ceramic material
- tapered
- insulating layer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 18
- 238000000034 method Methods 0.000 title claims abstract description 18
- 239000004020 conductor Substances 0.000 claims abstract description 120
- 229910010293 ceramic material Inorganic materials 0.000 claims abstract description 55
- 239000000758 substrate Substances 0.000 claims abstract description 23
- 239000000919 ceramic Substances 0.000 claims description 72
- 229910052751 metal Inorganic materials 0.000 claims description 40
- 239000002184 metal Substances 0.000 claims description 40
- 238000010304 firing Methods 0.000 claims description 20
- 238000009792 diffusion process Methods 0.000 claims description 16
- 239000007769 metal material Substances 0.000 claims description 7
- 238000004080 punching Methods 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 4
- 239000000843 powder Substances 0.000 description 15
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 13
- 230000000052 comparative effect Effects 0.000 description 13
- 238000010438 heat treatment Methods 0.000 description 13
- 229910052709 silver Inorganic materials 0.000 description 13
- 239000004332 silver Substances 0.000 description 13
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 12
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 12
- 229910052802 copper Inorganic materials 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 238000007747 plating Methods 0.000 description 8
- 238000011156 evaluation Methods 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 6
- 239000010931 gold Substances 0.000 description 6
- 229910052737 gold Inorganic materials 0.000 description 6
- 229910052759 nickel Inorganic materials 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 239000002270 dispersing agent Substances 0.000 description 5
- 239000011521 glass Substances 0.000 description 5
- 230000017525 heat dissipation Effects 0.000 description 5
- 230000000149 penetrating effect Effects 0.000 description 5
- 239000002002 slurry Substances 0.000 description 5
- 238000005422 blasting Methods 0.000 description 4
- 238000003475 lamination Methods 0.000 description 4
- 239000004014 plasticizer Substances 0.000 description 4
- 230000008646 thermal stress Effects 0.000 description 4
- 239000000853 adhesive Substances 0.000 description 3
- 230000001070 adhesive effect Effects 0.000 description 3
- 238000007606 doctor blade method Methods 0.000 description 3
- 239000000463 material Substances 0.000 description 3
- 238000002156 mixing Methods 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000002904 solvent Substances 0.000 description 3
- 238000011282 treatment Methods 0.000 description 3
- 239000011230 binding agent Substances 0.000 description 2
- 238000004140 cleaning Methods 0.000 description 2
- 230000006866 deterioration Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 239000002241 glass-ceramic Substances 0.000 description 2
- 230000020169 heat generation Effects 0.000 description 2
- 239000011812 mixed powder Substances 0.000 description 2
- 239000000203 mixture Substances 0.000 description 2
- 239000003960 organic solvent Substances 0.000 description 2
- 238000003825 pressing Methods 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 229910010271 silicon carbide Inorganic materials 0.000 description 2
- 229910000679 solder Inorganic materials 0.000 description 2
- 239000011800 void material Substances 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 1
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 1
- 229910052581 Si3N4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000000921 elemental analysis Methods 0.000 description 1
- 229910003480 inorganic solid Inorganic materials 0.000 description 1
- 239000011810 insulating material Substances 0.000 description 1
- 238000009766 low-temperature sintering Methods 0.000 description 1
- 239000011268 mixed slurry Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 1
- 238000005245 sintering Methods 0.000 description 1
- 238000005476 soldering Methods 0.000 description 1
- 239000007858 starting material Substances 0.000 description 1
- 238000001931 thermography Methods 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/0201—Thermal arrangements, e.g. for cooling, heating or preventing overheating
- H05K1/0203—Cooling of mounted components
- H05K1/0204—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate
- H05K1/0206—Cooling of mounted components using means for thermal conduction connection in the thickness direction of the substrate by printed thermal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
- H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
- H01L23/367—Cooling facilitated by shape of device
- H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
- H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
- H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
- H01L23/49822—Multilayer substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09209—Shape and layout details of conductors
- H05K2201/095—Conductive through-holes or vias
- H05K2201/096—Vertically aligned vias, holes or stacked vias
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/09—Shape and layout
- H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
- H05K2201/09827—Tapered, e.g. tapered hole, via or groove
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1126—Firing, i.e. heating a powder or paste above the melting temperature of at least one of its constituents
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Chemical & Material Sciences (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Physics & Mathematics (AREA)
- Power Engineering (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Inorganic Chemistry (AREA)
- Materials Engineering (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
本发明提供一种电路基板以及电路基板的制造方法。电路基板(1)的特征在于,是在包含低温烧结陶瓷材料的绝缘层(20)设置布线而成的电路基板,在上述布线中,包含有在俯视时面积为0.0025mm2以上的导热孔(30),上述导热孔(30)层叠多层端面为锥形形状的锥形导体(31)而成,上述锥形导体(31)的各自的端面(31a、31b)与上述绝缘层(30)相接触。
Description
技术领域
本发明涉及电路基板以及电路基板的制造方法。
背景技术
作为安装发光元件、半导体元件等发热元件的电路基板,已知有使用低温烧结陶瓷材料作为绝缘材料的电路基板。
在专利文献1中,公开了在由在1050℃以下烧制而成的低温烧制陶瓷构成的绝缘基体,贯通绝缘基体设置具有比绝缘基体高的热传导率的贯通金属体而成的发光元件用布线基板。
在专利文献1中,通过在陶瓷生片的规定位置形成通孔的工序、在形成有通孔的陶瓷生片层叠金属片的工序、以及从金属片侧按压陶瓷生片中的通孔形成部分,而将金属片的一部分埋入通孔内,并将陶瓷生片和金属片一体化。
而且,通过同时烧制陶瓷生片和金属片,在绝缘基体内形成贯通金属体。
专利文献1:日本特开2006-41230号公报
在专利文献1中,通过同时烧制陶瓷生片和金属片将绝缘基体和贯通金属体接合。但是,由于绝缘基体与贯通金属体的接合面积较小,所以存在接合强度较弱的问题。
若绝缘基体与贯通金属体的接合强度较弱,则存在因由安装于贯通金属体的发热元件的发热等引起的热应力而产生绝缘基体与贯通金属体的剥离的可能性。
另外,也迫切期望进一步提高贯通金属体的散热性。
发明内容
本发明鉴于上述问题点,目的在于提供一种电路基板,该电路基板中导体与绝缘层的接合强度较高,其中,上述导体适于从发热元件产生的热量的散热(以下,在本说明书中称为导热孔)。
本发明的电路基板的特征在于是在包含低温烧结陶瓷材料的绝缘层设置布线而成的电路基板,在上述布线中,包含有在俯视时面积为0.0025mm2以上的导热孔,上述导热孔层叠多层端面为锥形形状的锥形导体而成,上述锥形导体的各自的端面与上述绝缘层相接触。
另外,本发明的电路基板的制造方法的特征在于,具有:在包含低温烧结陶瓷材料的陶瓷生片,形成上表面直径与底面直径不同且上表面直径的面积为0.0025mm2以上的通孔的工序;向上述通孔填充包含金属的导体浆料形成导通导体的工序;层叠多片形成有上述导通导体的陶瓷生片,以使得上述导通导体的位置重叠,来制作层叠体的工序;以及烧制上述层叠体的工序。
根据本发明,能够提供针对导热孔的绝缘层的接合强度较高的电路基板。
附图说明
图1是示意性地表示本发明的电路基板的结构的一部分的例子的剖视图。
图2是区分表示图1所示的导热孔的锥形导体的各层的图。
图3是示意性地表示锥形导体的端面的放大图。
图4是表示本发明的电路基板所具备的导热孔以及与导热孔相接触的绝缘层的一部分的一个例子的剖面照片。
图5是示意性地表示设置与导热孔的下表面相接触的高热传导陶瓷基板,并在导热孔的上表面安装有发热元件的电路基板的一个例子的剖视图。
图6是示意性地表示层叠体的一个例子的剖视图。
图7是表示实施例1以及比较例1中的接合强度的图表。
具体实施方式
以下,对本发明的一个实施方式的电路基板以及电路基板的制造方法进行说明。
然而,本发明并不限定于以下的结构,能够在不变更本发明的主旨的范围内适当地变更并应用。此外,将2个以上以下记载的本发明的一个实施方式的电路基板以及电路基板的制造方法的各自的优选的结构组合而成的结构也是本发明。
本发明的电路基板是在包含低温烧结陶瓷材料的绝缘层设置布线而成。在布线中,设置有在俯视时面积为0.0025mm2以上的导热孔。
图1是示意性地表示本发明的电路基板的结构的一部分的例子的剖视图。
在图1中,示意性地示出在电路基板1中,在绝缘层20设置有作为布线的一部分的导热孔30的部分。
绝缘层是包含低温烧结陶瓷材料的层。
所谓的低温烧结陶瓷材料,是指陶瓷材料中可以在1000℃以下的烧制温度下烧结,且可以与被优选用作成为布线的金属材料的银、铜同时烧制的材料。
作为低温烧结陶瓷材料,优选包含SiO2-CaO-Al2O3-B2O3系玻璃陶瓷或者SiO2-MgO-Al2O3-B2O3系玻璃陶瓷。
在电路基板,设置有布线。布线优选由以银或者铜为主要成分的电传导度较高的金属构成。
另外,也优选是与后述的导热孔相同的材质。
在本说明书中,对于布线中导热孔以外的布线省略其详细的说明。
导热孔是在俯视时面积为0.0025mm2以上的布线。导热孔由于其面积较大,所以被用作散热用的布线。
例如,能够将发热元件安装于导热孔的上表面,用于通过导热孔从导热孔的下表面散热。
此外,导热孔的设置目的与为了进行电路基板的厚度方向上的电连接而设置的叠层孔设置目的不同。
导热孔的俯视的面积为0.0025mm2以上,优选为0.015mm2以上,更优选为0.25mm2以上。
另外,导热孔的俯视面积优选为100mm2以下。
导热孔的俯视形状并未特别限定,可举出圆形、多边形(正方形、长方形等)。
从将导热孔的俯视面积设为上述范围的观点考虑,在导热孔的俯视形状为圆形的情况下,优选其直径为0.06mm以上。
另外,在导热孔的俯视形状为正方形的情况下,优选其1边为0.05mm以上。
导热孔通过层叠多层其端面为锥形形状的锥形导体而成。
图1所示的导热孔30是层叠4层锥形导体而成的结构。
由于在实际的导热孔中将多层锥形导体一体化,所以在图1中未示出锥形导体的各层的边界。
另外,由于与多层锥形导体对应的绝缘层也一体化,所以在图1中也未示出绝缘层的各层的边界。
图2是区分表示图1所示的导热孔的锥形导体的各层的图。
在图2中,用虚线示出构成导热孔30的锥形导体31、32、33、34的边界。
锥形导体31、32、33、34在其右侧分别具有锥形形状的端面31a、32a、33a、34a,在其左侧也分别具有锥形形状的端面31b、32b、33b、34b。
在图2所示的剖视图中,虽然看起来在锥形导体的左右具有锥形形状的端面,但锥形导体的端面遍及其整个周围为锥形形状。
而且,锥形导体31、32、33、34的端面31a、32a、33a、34a分别与绝缘层21、22、23、24相接触。
本说明书中的“锥形形状”是指锥形导体的剖视图中的端面的方向相对于厚度方向不平行,锥形导体的上表面突出或下表面突出的形状。在图2中示出锥形导体的上表面突出的锥形形状,但也可以是下表面突出的锥形形状。
另外,作为构成导热孔的多个锥形导体,也可以其上表面突出的锥形导体和其下表面突出的锥形导体混合存在。
另外,构成锥形形状的端面并不限定于在其剖视图为直线,构成锥形形状的端面也可以是曲线。
在本发明的电路基板中,导热孔是层叠多层端面为锥形形状的锥形导体而成的形状,锥形导体中的每个导体的端面与绝缘层相接触。若为这样的方式,则锥形导体的端面与绝缘层的结合中的接合面积增大,产生锚定效果,导热孔与绝缘层稳固地接合。
若像这样导热孔与绝缘层稳固地接合,则可防止因由发热元件的发热引起的热应力而导热孔与绝缘层剥离。
此外,也可以在锥形导体的端面与绝缘层的接合面的一部分存在空隙(void)。
锥形导体的剖面中的锥形长度优选为20μm以上。
图3是示意性地表示锥形导体的端面的放大图。
在图3中,用双箭头L示出锥形长度。锥形长度被规定为锥形导体的突出的面(在图3中为上表面)的前端与未突出的面(在图3中为下表面)的前端之差。
此外,在图3中一并示出构成锥形导体的金属材料扩散到绝缘层内的部分亦即扩散部分25。对于扩散部分,在后面详细说明。
锥形导体优选包含以银或铜为主要成分的电传导度较高的金属。
银或铜能够与低温烧结陶瓷材料同时烧制。
另外,锥形导体优选包含金属和构成绝缘层的低温烧结陶瓷材料。通过在金属中混合低温烧结陶瓷材料,与导热孔的周围的绝缘层的热膨胀系数差减小,导热孔与绝缘层的接合强度提高。
从提高导热孔与绝缘层的接合强度的观点考虑,优选低温烧结陶瓷材料占据锥形导体的重量比例为10%以上。
另外,从提高锥形导体的热传导性的观点考虑,低温烧结陶瓷材料占据锥形导体的重量比例最好不要过多,因此优选低温烧结陶瓷材料占据锥形导体的重量比例为50%以下。
导热孔的厚度优选为50μm以上,更优选为100μm以上。另外,导热孔的厚度优选为5000μm以下。
若加厚导热孔的厚度,则导热孔的电阻变小,所以能够在导热孔中流动大电流,所以是优选的。
对于构成导热孔的锥形导体的层叠数并未特别限定,但优选层叠数为4层以上,更优选为16层以上。另外,优选层叠数为40层以下。
另外,锥形导体的一层的厚度优选为25μm以上,且优选为150μm以下。
另外,由于导热孔的俯视时的面积较大,所以导热孔的俯视面积相对于导热孔的厚度的比率增大。即,优选用导热孔的(俯视面积的当量圆直径/厚度)表示的纵横比为1以上。另外,优选上述纵横比为25以下。
优选在与构成导热孔的锥形导体的各自的端面相接触的绝缘层存在扩散部分,该扩散部分是构成锥形导体的金属材料扩散到绝缘层内而成的。
在图3中在绝缘层21、22内示意性示出扩散部分25。
扩散部分的存在能够通过进行利用EDX的元素分析,在绝缘层内检测构成锥形导体的金属材料(例如银、铜等)来确认。
若在绝缘层内存在扩散部分,则提高导热孔与绝缘层的接合强度。另外,由于导热孔与绝缘层的界面附近的热膨胀系数之差变缓,所以针对由热膨胀系数差引起的热应力的强度提高,防止高温环境下(例如保持80℃/30分)的接合部分的劣化。
通过同时烧制成为导热孔的导体浆料和成为绝缘层的包含低温烧结陶瓷材料的陶瓷生片,能够使金属材料扩散到绝缘层内形成扩散部分。换言之,存在扩散部分成为推测在电路基板的制造过程进行了导体浆料和陶瓷生片的同时烧制的证据。
图4是表示本发明的电路基板所具备的导热孔以及与导热孔相接触的绝缘层的一部分的一个例子的剖面照片。
此外,图4所示的照片是在后述的实施例1中获得的电路基板的剖面照片。
在图4中,示出导热孔30和绝缘层20。另外,作为锥形导体用参照附图标记代表地示出锥形导体31,作为锥形导体的端面用参照附图标记代表地示出锥形导体的端面31a。
另外,扩散部分25是在照片中位于与导热孔30邻接的绝缘层20内的色调稍微变化而黑色增加的部分,用参照附图标记25代表地示出其位置的一部分。
此外,用双箭头L示出锥形长度。
如图4所示,导热孔是层叠多层端面为锥形形状的锥形导体而成的,若锥形导体中的每个导体的端面与绝缘层相接触,则在锥形导体的端面与绝缘层的结合时产生锚定效果,导热孔与绝缘层稳固地接合。
另外,若在绝缘层内存在扩散部分,则提高导热孔与绝缘层的接合强度。
图5是示意性地表示设置与导热孔的下表面相接触的高热传导陶瓷基板,并在导热孔的上表面安装有发热元件的电路基板的一个例子的剖视图。
在图5中,示出与电路基板1的导热孔30的下表面相接触的高热传导陶瓷基板40、以及经由焊料60安装于导热孔30的上表面的发热元件50。
也可以在本发明的电路基板设置有与导热孔的下表面相接触的高热传导陶瓷基板。通过设置与导热孔的下表面相接触的高热传导陶瓷基板,能够将来自导热孔的热量直接传递至高热传导陶瓷基板。
高热传导陶瓷基板优选是烧结完毕的陶瓷基板,优选其材质是氮化硅、或氮化铝、或氧化铝、或碳化硅等。
作为安装于导热孔的上表面的发热元件,优选是从由功率元件、控制元件、无源部件以及发光元件构成的组选择的至少一种元件。
上述功率元件优选是由宽带隙半导体构成的元件。另外,上述宽带隙半导体优选是碳化硅或氮化镓。
上述发光元件优选是从由LED元件、有机EL元件、LIDAR元件、RADAR元件以及毫米波元件构成的组选择的至少一种元件。
通过在本发明的电路基板的导热孔的上表面安装发热元件,能够将本发明的电路基板作为发热元件安装基板来使用。
接着,对制造本发明的电路基板的方法的一个例子进行说明。
本发明的电路基板能够通过电路基板的制造方法来制造,上述电路基板的制造方法的特征在于,具有:在包含低温烧结陶瓷材料的陶瓷生片,形成上表面直径与底面直径不同且上表面直径的面积为0.0025mm2以上的通孔的工序;向上述通孔填充包含金属的导体浆料形成导通导体的工序;层叠多片形成有上述导通导体的陶瓷生片,以使得上述导通导体的位置重叠,来制作层叠体的工序;以及烧制上述层叠体的工序。
首先,准备包含低温烧结陶瓷材料的陶瓷生片。
作为陶瓷生片的无机固体成分,能够使用上述的低温烧结陶瓷材料的粉末。另外,也可以使用混合有氧化铝粉末的混合粉末。
作为陶瓷生片的例子,可举出向上述粉末中添加树脂、分散剂、增塑剂以及溶剂,通过刮刀法将混合而成的浆料片化成规定的厚度。
在陶瓷生片,形成上表面直径与底面直径不同且上表面直径的面积为0.0025mm2以上的通孔。
通孔的形成能够通过使用上表面直径与底面直径不同且上表面直径的面积为0.0025mm2以上的形状的冲头的冲孔来进行。
另外,能够通过上表面直径的面积为0.0025mm2以上,上表面直径与底面直径不同的激光穿孔机来进行。
接着,向通孔填充包含金属的导体浆料来形成导通导体。
作为导体浆料,优选使用包含银或铜的浆料。
另外,优选导体浆料包含金属和陶瓷生片所包含的上述低温烧结陶瓷材料,且低温烧结陶瓷材料相对于金属和低温烧结陶瓷材料的合计重量的重量比例为50%以下。
并且,优选低温烧结陶瓷材料相对于金属和低温烧结陶瓷材料的合计重量的重量比例为10%以上。
导体浆料也可以包含树脂成分、溶剂、分散剂等。
接着,层叠多片形成有导通导体的陶瓷生片,以使得导通导体的位置重叠,来制作层叠体。
图6是示意性地表示层叠体的一个例子的剖视图。
图6所示的层叠体101层叠分别形成有导通导体134、133、132、131的陶瓷生片124、123、122、121而成。
导通导体134、133、132、131的位置重叠。
在图6中,图示出导通导体的位置在上下完全一致,但导通导体的位置只要重叠为能够电连接,导通导体的位置也可以在上下偏离。
接着,烧制层叠体。
层叠体的烧制优选在适合低温烧结陶瓷材料的烧结的温度下进行,例如优选将烧制温度设为1000℃以下。另外,更优选将烧制温度设为850℃以上且990℃以下。
烧制时间(烧制温度下的保持时间)优选为10分钟以上且30分钟以下。
此外,也可以进行对层叠体加压并烧制的加压烧制。
烧制时的气氛优选为大气气氛。
通过烧制,陶瓷生片所包含的低温烧结陶瓷材料烧结而成为绝缘层,层叠的导通导体一体化而成为导热孔。
通过烧制如图6所示的层叠体101,得到图1所示的结构的电路基板1。
另外,也优选在层叠体的上下设置约束层后进行烧制。
约束层是通过刮刀法将向在烧制工序中未烧结的材料亦即陶瓷粉末添加以及混合了树脂、分散剂、增塑剂以及溶剂的浆料片化而成的结构。作为用于约束层的陶瓷粉末,优选为氧化铝粉末。另外,作为片化的厚度,例如优选为0.2mm。
通过设置约束层,能够控制烧制工序中的陶瓷生片的收缩量,并能够提高绝缘层的尺寸精度。
在层叠体的烧制时,同时烧制低温烧结陶瓷材料和导通导体。通过该同时烧制,依次形成绝缘层和导热孔。
若这样,能够得到绝缘层与导热孔稳固地接合的结构,而绝缘层与导热孔的接合不使用粘合剂。
另外,通过进行同时烧制,能够使金属材料扩散到绝缘层内形成扩散部分。通过形成扩散部分,导热孔与绝缘层的界面附近的热膨胀系数之差变缓,所以提高针对由热膨胀系数差引起的热应力的强度,防止高温环境下(例如保持80℃/30分)的接合部分的劣化。
实施例
以下,示出更具体地公开了本发明的电路基板以及电路基板的制造方法的实施例。此外,本发明并不是仅限定于这些实施例。
(实施例1)
作为起始原料,准备氧化铝粉末,并且作为玻璃粉末,准备含有59重量%的SiO2、10重量%的B2O3、25重量%的CaO、6重量%的Al2O3的组成的硼硅酸盐玻璃粉末。
该玻璃粉末是低温烧结陶瓷材料。
而且,通过将上述的氧化铝粉末和玻璃粉末按40:60的重量比混合,并向该混合粉末分别适量添加并混合粘合剂、分散剂、增塑剂以及有机溶剂等,来制作陶瓷浆料。
接下来,通过向氧化铝粉末分别适量添加并混合粘合剂、分散剂、增塑剂以及有机溶剂等来制作约束层浆料。
将陶瓷浆料以及约束层浆料脱泡后,通过刮刀法,分别制作厚度100μm的陶瓷生片以及约束层片。
接下来,在厚度100μm的陶瓷生片上,使用冲孔,形成0.05mm见方的通孔,以使得上表面直径与底面直径不同。
向所形成的通孔填充包含银的导体浆料,形成导通导体。
包含银的导体浆料包含有作为陶瓷生片所包含的低温烧结陶瓷材料的玻璃粉末。导体浆料中的低温烧结陶瓷材料相当于金属和低温烧结陶瓷材料的合计重量的重量比例为10%。
接着,按照以下的步骤进行各片材的层叠来制作层叠体。
首先,在最表层层叠1片约束层片,接着,层叠15片形成有导通导体的陶瓷生片,并且,在最里层层叠1片约束层片。在层叠陶瓷生片时,导通导体的位置重叠。
接下来,在厚度方向上压制通过上述的层叠方法获得的层叠体。
接下来,在900℃下对上述压制后的层叠体进行烧制,而得到电路基板。
同时烧制低温烧结陶瓷材料和导通导体,而一次形成绝缘层和导热孔。
关于在烧制后形成的每一层绝缘层的厚度,当在陶瓷生片的状态下厚度为100μm的情况下,在绝缘层的状态下厚度为50μm。
接下来,通过在利用超声波清洗机临时清洗后,进行利用湿喷砂机的喷砂处理,来去除配置于层叠体的上下的约束层。
(比较例1)
与实施例1同样地制作陶瓷生片以及约束层片。
接下来,在厚度100μm的陶瓷生片上,使用冲孔,形成上表面直径与底面直径相同的0.05mm见方的通孔。
不向通孔内填充导体浆料,在最表层层叠1片约束层片,接着,层叠15片形成有通孔的陶瓷生片,并且,在最里层层叠1片约束层片。在层叠陶瓷生片时,通孔的位置重叠。
接下来,在厚度方向上压制通过上述的层叠方法得到的层叠体。
接下来,与实施例1同样地、在900℃下烧制上述压制后的层叠体。接着,通过在利用超声波清洗机临时清洗后,进行利用湿喷砂机的喷砂处理,来去除配置于层叠体的上下的约束层。
接下来,将银制的金属板插入至存在于烧制后的层叠体的通孔,并利用粘合剂接合金属板和绝缘层。通过上述步骤得到电路基板。
[接合强度的评价]
在实施例1的电路基板的导热孔的上表面、比较例1的电路基板的金属板的上表面分别进行镀镍/镀金处理。接着,在镀镍/镀金处理面上焊接导线。
接着,利用拉伸强度测定器夹持该导线的一端,一边测定载荷一边拉起导线,并测定从电路基板拔出导热孔或者金属板的时刻的载荷。
将该载荷除以通孔的面积(0.05mm见方)所得的值作为接合强度。
在室温(24℃)下和高温处理后(在恒温槽中保持80℃/30分后)分别进行接合强度的评价试验,并将结果示于图7。
图7是表示实施例1以及比较例1中的接合强度的图表。
如图7所示,在实施例1的电路基板中室温下的接合强度较高,另外,即使在高温处理后,接合强度的降低幅度也变小。
[剖面观察]
拍摄表示在实施例1中获得的电路基板的导热孔以及与导热孔相接触的绝缘层的一部分的一个例子的剖面照片。该照片是图4所示的剖面照片。
如在图4的说明中示出的那样,观察到在绝缘层内产生了扩散部分。
(实施例2)
与实施例1同样地制作陶瓷生片以及约束层片。
接下来,在厚度100μm的陶瓷生片上,使用冲孔,形成4mm见方的通孔,以使得上表面直径与底面直径不同。
向所形成的通孔填充包含铜的导体浆料,形成导通导体。
在包含铜的导体浆料中,包含有作为陶瓷生片所包含的低温烧结陶瓷材料的玻璃粉末。导体浆料中的低温烧结陶瓷材料相对于金属和低温烧结陶瓷材料的合计重量的重量比例为10%。
除了将形成导通导体的陶瓷生片的片数变更为20片以外,与实施例1同样地进行层叠体的制作和烧制,并去除约束层片而得到电路基板。
(比较例2)
与实施例1同样地制作陶瓷生片以及约束层片。
接下来,在厚度100μm的陶瓷生片的4mm见方内,以通孔间间距0.2mm开孔8个上表面直径与底面直径相同的0.15mmφ的通孔。
向所形成的通孔填充与在实施例2中使用的导体浆料相同的导体浆料来形成导通导体。
在陶瓷生片中的1片陶瓷生片中通过印刷形成4mm见方的导通焊盘。
进一步,使用19片形成有导通导体的陶瓷生片制作层叠体,以使得形成有导通焊盘的陶瓷生片成为最上层。
此外,在层叠体的上下配置有约束层片。
其他与实施例1同样地进行层叠体的制作和烧制,并去除约束层片,得到电路基板。
(比较例3)
与实施例1同样地制作陶瓷生片以及约束层片。
层叠20片陶瓷生片,并且,在层叠体的上下配置约束层片并进行层叠体的制作和烧制。
在去除约束层片后,对绝缘层使用激光加工机制作上表面直径与底面直径相同的4mm见方的通孔。
接下来,将俯视时4.02mm见方的铜制的金属板压入通孔。通过上述步骤得到电路基板。
(比较例4)
在比较例3中,到制作通孔的工序为止相同。
代替向通孔压入铜制的金属板的工序,向通孔插入俯视时3.9mm见方的铜制的金属板,并通过粘合剂与绝缘层粘合。通过上述步骤得到电路基板。
[散热性的评价]
在实施例2的电路基板的导热孔的上表面、比较例2的电路基板的导通焊盘的上表面、比较例3以及比较例4的铜制的金属板的上表面分别进行镀镍/镀金处理。
接着,在镀镍/镀金处理面焊接安装发热元件。
对发热元件(功率元件)施加功率1W,并利用热成像相机测定10分钟后的电路基板的表面温度以及发热元件的表面温度。
能够将电路基板的最高温度抑制在120℃以下,将发热元件的最高温度抑制在150℃以下为合格。
将各实施例以及比较例的结果汇总示于表1。
[表1]
根据该结果可知,在实施例2的电路基板中电路基板表面的最高温度较低,发热元件的最高温度也降低,成为具备散热性优异的导热孔的电路基板。
(实施例3)
与实施例1同样地制作陶瓷生片以及约束层片。
接下来,在厚度100μm的陶瓷生片上,使用冲孔,形成2mm见方的通孔,以使得上表面直径与底面直径不同。
准备多种作为导体浆料所包含的金属使用银,并使低温烧结陶瓷材料相对于银和低温烧结陶瓷材料的合计重量的重量比例变化了的导体浆料。
低温烧结陶瓷材料的重量比例为0重量%、10重量%、30重量%、50重量%。
而且,向先形成的通孔填充包含银的导体浆料来形成导通导体。
除了将形成有导通导体的陶瓷生片的片数变更为20片以外,与实施例1同样地进行层叠体的制作和烧制,并去除约束层片得到电路基板。
作为构成相同的层叠体的20片陶瓷生片,使用利用相同的导体浆料并形成有导通导体的陶瓷生片。
(比较例5)
与实施例1同样地制作陶瓷生片以及约束层片。
接下来,在厚度100μm的陶瓷生片上,使用冲孔,形成上表面直径与底面直径相同的2mm见方的通孔。
准备多种使低温烧结陶瓷材料相对于银和低温烧结陶瓷材料的合计重量的重量比例变化的、俯视为2.02mm见方、厚度为50μm的导体片。
低温烧结陶瓷材料的重量比例为0重量%、10重量%、30重量%、50重量%。
而且,向先形成的通孔压入导体片来形成导通导体。
除了将形成有导通导体的陶瓷生片的片数变更为20片以外,与实施例1同样地进行层叠体的制作和烧制,并去除约束层片得到电路基板。
作为构成相同的层叠体的20片陶瓷生片,使用利用相同的导体片并形成有导通导体的陶瓷生片。
[接合强度的评价]
在实施例3的各电路基板的导热孔的上表面、比较例5的各电路基板的导体片的上表面分别进行镀镍/镀金处理。接着,在镀镍/镀金处理面焊接导线。
接着,利用拉伸强度测定器夹持该导线的一端,一边测定载荷一边拉起导线,测定从电路基板拔出导热孔或者导体片的时刻的载荷。
将该载荷除以通孔的面积(2mm见方)所得的值作为接合强度。
作为循环试验前的初始评价和循环试验(-40℃~125℃、1000次循环)后的评价分别进行接合强度的评价试验,并将结果汇总示于表2。
[表2]
根据该结果可知,在实施例3的电路基板中初始接合强度较高,另外,在循环试验后也将接合强度保持较高。
另外,与低温烧结陶瓷材料的重量比例为0%时相比,包含低温烧结陶瓷材料时的接合强度较高。这证实了通过锥形导体包含构成绝缘层的低温烧结陶瓷材料,导热孔的周围的绝缘层与锥形导体的热膨胀系数差减小,导热孔与绝缘层的接合强度提高。此外,也可知为了提高导热孔与绝缘层的接合强度,更优选低温烧结陶瓷材料的重量比例为10%以上。
附图标记说明
1…电路基板;20、21、22、23、24…绝缘层;25…扩散部分;30…导热孔;31、32、33、34…锥形导体;31a、32a、33a、34a、31b、32b、33b、34b…锥形导体的端面;40…高热传导陶瓷基板;50…发热元件;60…焊料;101…层叠体;121、122、123、124…陶瓷生片;131、132、133、134…导通导体。
Claims (11)
1.一种电路基板,其特征在于,是在包含低温烧结陶瓷材料的绝缘层设置布线而成的电路基板,
在上述布线中,包含有在俯视时面积为0.015mm 2以上的导热孔,
上述导热孔通过层叠多层端面为锥形形状的锥形导体而成,
上述锥形导体的各自的端面与上述绝缘层相接触,
上述锥形导体的剖面中的锥形长度为20μm以上。
2.根据权利要求1所述的电路基板,其中,
上述锥形导体包含金属和构成上述绝缘层的上述低温烧结陶瓷材料,上述低温烧结陶瓷材料占据上述锥形导体的重量比例为50%以下。
3.根据权利要求2所述的电路基板,其中,
上述低温烧结陶瓷材料占据上述锥形导体的重量比例为10%以上。
4.根据权利要求1~3中任一项所述的电路基板,其中,
在与上述锥形导体的各自的端面相接触的上述绝缘层存在扩散部分,该扩散部分是构成上述锥形导体的金属材料扩散到上述绝缘层内而成的。
5.根据权利要求1~3中任一项所述的电路基板,其中,
上述导热孔的厚度为50μm以上。
6.一种电路基板的制造方法,其特征在于,具有:
在包含低温烧结陶瓷材料的陶瓷生片,形成上表面直径与底面直径不同且上表面直径的面积为0.0025mm 2以上的通孔的工序;
向上述通孔填充包含金属的导体浆料来形成导通导体的工序;
通过层叠多片形成有上述导通导体的陶瓷生片,以使得上述导通导体的位置重叠,来制作层叠体的工序;以及
烧制上述层叠体的工序,
通过烧制,上述陶瓷生片所包含的低温烧结陶瓷材料烧结而成为绝缘层,层叠的上述导通导体一体化而成为导热孔。
7.根据权利要求6所述的电路基板的制造方法,其中,
烧制温度为1000℃以下。
8.根据权利要求6或7所述的电路基板的制造方法,其中,
上述导体浆料包含金属和陶瓷生片所包含的上述低温烧结陶瓷材料,上述低温烧结陶瓷材料相对于上述金属和上述低温烧结陶瓷材料的合计重量的重量比例为50%以下。
9.根据权利要求8所述的电路基板的制造方法,其中,
上述低温烧结陶瓷材料相对于上述金属和上述低温烧结陶瓷材料的合计重量的重量比例为10%以上。
10.根据权利要求6或7所述的电路基板的制造方法,其中,
上述通孔的形成通过利用上表面直径与底面直径不同的冲头的冲孔来进行、或者利用上表面直径与底面直径不同的激光穿孔机来进行。
11.根据权利要求6或7所述的电路基板的制造方法,其中,
对上述层叠体进行加压并烧制。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2019-206202 | 2019-11-14 | ||
JP2019206202 | 2019-11-14 | ||
PCT/JP2020/037876 WO2021095401A1 (ja) | 2019-11-14 | 2020-10-06 | 回路基板及び回路基板の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
CN114747301A CN114747301A (zh) | 2022-07-12 |
CN114747301B true CN114747301B (zh) | 2024-06-04 |
Family
ID=75912649
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
CN202080078909.2A Active CN114747301B (zh) | 2019-11-14 | 2020-10-06 | 电路基板以及电路基板的制造方法 |
Country Status (5)
Country | Link |
---|---|
US (1) | US20220272837A1 (zh) |
JP (1) | JP7243856B2 (zh) |
CN (1) | CN114747301B (zh) |
DE (1) | DE112020004962T5 (zh) |
WO (1) | WO2021095401A1 (zh) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7452383B2 (ja) | 2020-11-06 | 2024-03-19 | 株式会社デンソー | 多軸慣性力センサの製造方法 |
Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6196548U (zh) * | 1984-11-30 | 1986-06-21 | ||
JPH0714421A (ja) * | 1993-06-23 | 1995-01-17 | Murata Mfg Co Ltd | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 |
CN1281331A (zh) * | 1999-07-19 | 2001-01-24 | 国际商业机器公司 | 带锚定焊盘的多层陶瓷衬底 |
JP2005026368A (ja) * | 2003-06-30 | 2005-01-27 | Tdk Corp | 放熱用ビアホールを備えた積層基板および該基板を用いたパワーアンプモジュール |
JP2008034884A (ja) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いた積層電子部品 |
CN101371624A (zh) * | 2006-01-23 | 2009-02-18 | 日立金属株式会社 | 导体浆料、多层陶瓷基板以及多层陶瓷基板的制造方法 |
JP2010171157A (ja) * | 2009-01-22 | 2010-08-05 | Sanyo Electric Co Ltd | 電子素子用パッケージ及び電子部品 |
JP2012009609A (ja) * | 2010-06-24 | 2012-01-12 | Jtekt Corp | 多層回路基板 |
CN104053302A (zh) * | 2009-06-11 | 2014-09-17 | 罗杰斯公司 | 介电材料、由其形成子组件的方法以及由此形成的子组件 |
JP2015018857A (ja) * | 2013-07-09 | 2015-01-29 | 三菱電機株式会社 | 高放熱基板、部品の放熱構造 |
JP2015038909A (ja) * | 2012-07-13 | 2015-02-26 | イビデン株式会社 | 配線板及びその製造方法 |
CN108029203A (zh) * | 2015-09-18 | 2018-05-11 | 株式会社村田制作所 | 陶瓷多层基板 |
CN208597204U (zh) * | 2016-01-07 | 2019-03-12 | 株式会社村田制作所 | 多层基板以及电子设备 |
Family Cites Families (14)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US5386339A (en) | 1993-07-29 | 1995-01-31 | Hughes Aircraft Company | Monolithic microelectronic circuit package including low-temperature-cofired-ceramic (LTCC) tape dielectric structure and in-situ heat sink |
JP2002234781A (ja) | 2001-02-06 | 2002-08-23 | Murata Mfg Co Ltd | 銅メタライズ組成物ならびにそれを用いたセラミック配線基板およびその製造方法 |
KR100921268B1 (ko) * | 2003-11-17 | 2009-10-09 | 제이에스알 가부시끼가이샤 | 이방 도전성 시트, 그의 제조 방법 및 그의 응용 제품 |
JP4780939B2 (ja) | 2004-07-28 | 2011-09-28 | 京セラ株式会社 | 発光装置 |
JP4493399B2 (ja) | 2004-05-19 | 2010-06-30 | 京セラ株式会社 | 複合シート及び積層部品の製造方法 |
WO2007007451A1 (ja) | 2005-07-12 | 2007-01-18 | Murata Manufacturing Co., Ltd. | 多層配線基板及びその製造方法 |
JP2007208193A (ja) | 2006-02-06 | 2007-08-16 | Alps Electric Co Ltd | セラミック基板 |
JP2008186919A (ja) | 2007-01-29 | 2008-08-14 | Alps Electric Co Ltd | 積層セラミック配線板 |
JP5024348B2 (ja) * | 2009-03-23 | 2012-09-12 | 株式会社デンソー | 基板の表面に樹脂絶縁膜のパターンを形成する方法及び半導体装置 |
US8563873B2 (en) * | 2009-03-31 | 2013-10-22 | Ibiden Co., Ltd. | Substrate with metal film and method for manufacturing the same |
KR20110036149A (ko) * | 2009-10-01 | 2011-04-07 | 삼성전기주식회사 | 다층 세라믹 기판 및 그 제조 방법 |
JP2015038910A (ja) * | 2012-07-13 | 2015-02-26 | イビデン株式会社 | 配線板及びその製造方法 |
JP5999063B2 (ja) * | 2013-10-08 | 2016-09-28 | 株式会社村田製作所 | セラミック多層基板 |
JP6196548B2 (ja) | 2013-12-25 | 2017-09-13 | 住友ゴム工業株式会社 | 自動二輪車用タイヤ |
-
2020
- 2020-10-06 JP JP2021555946A patent/JP7243856B2/ja active Active
- 2020-10-06 CN CN202080078909.2A patent/CN114747301B/zh active Active
- 2020-10-06 WO PCT/JP2020/037876 patent/WO2021095401A1/ja active Application Filing
- 2020-10-06 DE DE112020004962.0T patent/DE112020004962T5/de active Pending
-
2022
- 2022-05-11 US US17/741,906 patent/US20220272837A1/en active Pending
Patent Citations (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPS6196548U (zh) * | 1984-11-30 | 1986-06-21 | ||
JPH0714421A (ja) * | 1993-06-23 | 1995-01-17 | Murata Mfg Co Ltd | バイアホール用導電性ペーストおよびそれを用いた多層セラミック基板 |
CN1281331A (zh) * | 1999-07-19 | 2001-01-24 | 国际商业机器公司 | 带锚定焊盘的多层陶瓷衬底 |
JP2005026368A (ja) * | 2003-06-30 | 2005-01-27 | Tdk Corp | 放熱用ビアホールを備えた積層基板および該基板を用いたパワーアンプモジュール |
CN101371624A (zh) * | 2006-01-23 | 2009-02-18 | 日立金属株式会社 | 导体浆料、多层陶瓷基板以及多层陶瓷基板的制造方法 |
JP2008034884A (ja) * | 2007-10-18 | 2008-02-14 | Hitachi Metals Ltd | セラミック積層基板およびこれを用いた積層電子部品 |
JP2010171157A (ja) * | 2009-01-22 | 2010-08-05 | Sanyo Electric Co Ltd | 電子素子用パッケージ及び電子部品 |
CN104053302A (zh) * | 2009-06-11 | 2014-09-17 | 罗杰斯公司 | 介电材料、由其形成子组件的方法以及由此形成的子组件 |
JP2012009609A (ja) * | 2010-06-24 | 2012-01-12 | Jtekt Corp | 多層回路基板 |
JP2015038909A (ja) * | 2012-07-13 | 2015-02-26 | イビデン株式会社 | 配線板及びその製造方法 |
JP2015018857A (ja) * | 2013-07-09 | 2015-01-29 | 三菱電機株式会社 | 高放熱基板、部品の放熱構造 |
CN108029203A (zh) * | 2015-09-18 | 2018-05-11 | 株式会社村田制作所 | 陶瓷多层基板 |
CN208597204U (zh) * | 2016-01-07 | 2019-03-12 | 株式会社村田制作所 | 多层基板以及电子设备 |
Also Published As
Publication number | Publication date |
---|---|
JP7243856B2 (ja) | 2023-03-22 |
CN114747301A (zh) | 2022-07-12 |
DE112020004962T5 (de) | 2022-06-30 |
US20220272837A1 (en) | 2022-08-25 |
JPWO2021095401A1 (zh) | 2021-05-20 |
WO2021095401A1 (ja) | 2021-05-20 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8138428B2 (en) | Lead-embedded metallized ceramics substrate and package | |
JP4915058B2 (ja) | Led部品およびその製造方法 | |
US9596747B2 (en) | Wiring substrate and electronic device | |
JP2008172113A (ja) | 配線基板 | |
JP2013065793A (ja) | 配線基板 | |
JP4780939B2 (ja) | 発光装置 | |
JP2007273914A (ja) | 配線基板および配線基板の製造方法 | |
CN114747301B (zh) | 电路基板以及电路基板的制造方法 | |
JP6125528B2 (ja) | 発光ダイオード用基板および発光ダイオード用基板の製造方法 | |
JP6010333B2 (ja) | 配線基板および電子装置 | |
JP6125527B2 (ja) | 発光ダイオード用基板および発光ダイオード用基板の製造方法 | |
JP2006156447A (ja) | 発光素子用配線基板ならびに発光装置およびその製造方法 | |
JP5857956B2 (ja) | 素子搭載用基板およびその製造方法 | |
CN109075133A (zh) | 电子部件搭载用基板、电子装置以及电子模块 | |
JP4426805B2 (ja) | 配線基板およびその製造方法 | |
JP2006066631A (ja) | 配線基板および電気装置並びに発光装置 | |
JP2012209310A (ja) | 発光素子用基板および発光装置 | |
JP2012114172A (ja) | 電子部品及びその製造方法、並びに電子部品を内蔵した配線基板 | |
JP4057843B2 (ja) | 多層回路基板 | |
JP2013045900A (ja) | 配線基板 | |
JP2015141952A (ja) | 半導体パワーモジュール | |
JP2015156406A (ja) | バリスタおよびその製造方法 | |
JP2011210828A (ja) | 薄膜回路形成用基板、薄膜回路部品及びその製造方法 | |
JPH0878849A (ja) | セラミック多層回路基板及びその製法 | |
JP2010027363A (ja) | セラミック部品及びその製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
PB01 | Publication | ||
PB01 | Publication | ||
SE01 | Entry into force of request for substantive examination | ||
SE01 | Entry into force of request for substantive examination | ||
GR01 | Patent grant | ||
GR01 | Patent grant |