CN109075133A - 电子部件搭载用基板、电子装置以及电子模块 - Google Patents

电子部件搭载用基板、电子装置以及电子模块 Download PDF

Info

Publication number
CN109075133A
CN109075133A CN201780024175.8A CN201780024175A CN109075133A CN 109075133 A CN109075133 A CN 109075133A CN 201780024175 A CN201780024175 A CN 201780024175A CN 109075133 A CN109075133 A CN 109075133A
Authority
CN
China
Prior art keywords
via hole
hole conductor
substrate
conductor group
part carrying
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201780024175.8A
Other languages
English (en)
Other versions
CN109075133B (zh
Inventor
今吉三千男
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Publication of CN109075133A publication Critical patent/CN109075133A/zh
Application granted granted Critical
Publication of CN109075133B publication Critical patent/CN109075133B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49838—Geometry or layout
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L24/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H01L2924/3511—Warping
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Geometry (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Structure Of Printed Boards (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)

Abstract

电子部件搭载用基板具有：在主面具有搭载电子部件的搭载部的、在俯视下为矩形状的绝缘基板；和被设置为在绝缘基板的厚度方向贯通的、具有多个第1过孔导体的第1过孔导体群以及具有多个第2过孔导体的第2过孔导体群，具有比第1过孔导体多的第2过孔导体，在俯视透视下搭载部、第1过孔导体群及第2过孔导体群被配置为不重叠，第1过孔导体群位于搭载部与第2过孔导体群之间。

Description

电子部件搭载用基板、电子装置以及电子模块
技术领域
本发明涉及电子部件搭载用基板、电子装置以及电子模块。
背景技术
以往，电子部件搭载用基板具有：被设置于绝缘基板的一个主面、搭载电子部件的搭载部；被设置于绝缘基板的另一个主面的端子用电极；和从搭载部起被设置于绝缘基板的内部的过孔导体。在将包含电子部件以及电子部件搭载用基板的电子装置通过焊料等的接合材料而例如接合于模块用基板的情况下，端子用电极经由焊料等的接合材料而被接合于模块用基板(参照JP特开2015-043374号公报)。
发明内容
-发明要解决的课题-
近年来，谋求电子装置的高功能化以及小型化。若为了电子装置的高功能化，在俯视透视下与搭载部重叠地密集设置多个过孔导体，则在电子装置工作时，电子部件发出的热量和密集的多个过孔导体发出的热量集中而出现不均衡，电子部件搭载用基板的变形以及翘曲容易变得严重，在长期间使用时有可能在电子部件与电子部件搭载用基板之间、或者电子部件搭载用基板与模块用基板之间产生连接不良。
-解决课题的手段-
根据本发明的一个方式，电子部件搭载用基板具有：在主面具有搭载电子部件的搭载部的、在俯视下为矩形状的绝缘基板；和被设置为在该绝缘基板的厚度方向贯通的、具有多个第1过孔导体的第1过孔导体群以及具有多个第2过孔导体的第2过孔导体群，具有比所述第1过孔导体多的所述第2过孔导体，在俯视透视下所述搭载部、所述第1过孔导体群及所述第2过孔导体群被配置为不重叠，所述第1过孔导体群位于所述搭载部与所述第2过孔导体群之间。
根据本发明的另一方式，电子装置具有：上述结构的电子部件搭载用基板、和搭载于所述搭载部的电子部件。
根据本发明的另一方式，电子模块具有：具备连接盘的模块用基板、和经由焊料而连接于所述连接盘的上述结构的电子装置。
-发明效果-
基于本发明的一个方式的电子部件搭载用基板具有：在主面具有搭载电子部件的搭载部的在俯视下为矩形状的绝缘基板；和被设置为在绝缘基板的厚度方向贯通的、具有多个第1过孔导体的第1过孔导体群以及具有多个第2过孔导体的第2过孔导体群，具有比第1过孔导体多的所述第2过孔导体，在俯视透视下搭载部、第1过孔导体群以及第2过孔导体群被配置为不重叠，第1过孔导体群位于搭载部与第2过孔导体群之间。根据该结构，搭载部与第2过孔导体群被分离，例如在电子装置的工作时，电子部件发出的热量与第2过孔导体群发出的热量难以集中，热量的不均衡得以被抑制，能够抑制电子部件搭载用基板的变形以及翘曲，因此，能够使得电子部件与电子部件搭载用基板之间、或者电子部件搭载用基板与模块用基板之间的连接良好，能够形成为可靠性优异的电子部件搭载用基板。
基于本发明的另一方式的电子装置具有上述结构的电子部件搭载用基板、搭载于搭载部的电子部件，从而能够形成为长期可靠性优异的电子装置。
基于本发明的另一方式的电子模块具有：具备连接盘的模块用基板、和经由焊料而连接于连接盘的上述结构的电子装置，由此能够形成为长期可靠性优异的电子模块。
附图说明
图1的(a)是表示本发明的第1实施方式中的电子装置的俯视图，(b)是(a)的仰视图。
图2是图1所示的电子装置中的电子部件搭载用基板的内部俯视图。
图3的(a)是图1的(a)所示的电子装置的A-A线处的纵切断部端面图，(b)是图1的(a)所示的电子装置的B-B线处的纵剖视图，(c)是图1的(a)所示的电子装置的C-C线处的纵切断部端面图。
图4是表示将图1中的电子装置安装于所使用的模块用基板的电子模块的纵剖视图。
图5的(a)是表示本发明的第2实施方式中的电子装置的俯视图，(b)是(a)的仰视图。
图6是图5所示的电子装置中的电子部件搭载用基板的内部俯视图。
图7的(a)是图5的(a)所示的电子装置的A-A线处的纵切断部端面图，(b)是图5的(a)所示的电子装置的B-B线处的纵剖视图，(c)是图5的(a)所示的电子装置的C-C线处的纵切断部端面图。
图8的(a)表示本发明的第2实施方式的其他例子中的电子装置的俯视图，(b)是(a)的仰视图。
图9是图8所示的电子装置中的电子部件搭载用基板的内部俯视图。
图10的(a)是图8的(a)所示的电子装置的A-A线处的纵切断部端面图，(b)是图8的(a)所示的电子装置的B-B线处的纵剖视图，(c)是图8的(a)所示的电子装置的C-C线处的纵切断部端面图。
图11的(a)是表示本发明的第3实施方式中的电子装置的俯视图，(b)是(a)的仰视图。
图12是图11所示的电子装置中的电子部件搭载用基板的内部俯视图。
图13的(a)是图11的(a)所示的电子装置的A-A线处的纵切断部端面图，(b)是图11的(a)所示的电子装置的B-B线处的纵切断部端面图，(c)是图11的(a)所示的电子装置的C-C线处的纵切断部端面图。
图14的(a)～(c)是表示本发明的第4实施方式中的电子装置的纵切断端面图。
具体实施方式
参照附图对本发明的几个示例性的实施方式进行说明。
(第1实施方式)
如图1～图4所示的例子，本发明的第1实施方式中的发光装置包括：电子部件搭载用基板1、和被设置于电子部件搭载用基板1的上表面的电子部件2。如图4所示的例子，电子装置例如利用接合材料6而连接于构成电子模块的模块用基板5上的连接盘51。
本实施方式中的电子部件搭载用基板1具有：在主面具有搭载电子部件的搭载部12、且俯视下为矩形状的绝缘基板11；被设置为在绝缘基板11的厚度方向贯通，具有多个第1过孔导体13的第1过孔导体群13a以及具有多个第2过孔导体14的第2过孔导体群14a。电子部件搭载用基板1具有比第1过孔导体13多的第2过孔导体14a，在俯视透视下搭载部12、第1过孔导体群13a以及第2过孔导体群14a被配置为不重叠。第1过孔导体群13a位于搭载部12与第2过孔导体群14a之间。此外，电子部件搭载用基板1在绝缘基板11的表面具有搭载用电极15和端子用电极16，在绝缘基板11的表面以及内部具有布线导体17。在图1～图4中，电子装置被安装于虚拟的xyz空间中的xy平面。在图1～图4中，所谓上方向是指虚拟的z轴的正方向。另外，以下的说明中的上下的区别是为了方便，实际中并不限定使用电子部件搭载用基板1时的上下。
在图1的(a)所示的例子中，以虚线表示第1过孔导体13在俯视透视下与搭载用电极15重叠的区域。此外，在图1的(b)所示的例子中，以虚线表示第2过孔导体14在俯视透视下与端子用电极16重叠的区域。在图2所示的例子中，以虚线表示第1过孔导体13以及第2过孔导体14在俯视透视下与布线导体17重叠的区域。
在图1～图3所示的例子中，第1过孔导体群13G具有3个第1过孔导体13，第2过孔导体群14G具有5个第2过孔导体14。电子部件搭载用基板1具有夹着搭载部12而相对地配置的一对第1过孔导体群13G以及1对第2过孔导体群14G。
绝缘基板11具有一个主面(图1～图3中为上表面)以及另一个主面(图1～图3中为下表面)。绝缘基板11具备：在俯视下相对于一个主面以及另一个主面分别具有两组的对置的边(4边)的矩形的板状的形状。绝缘基板11作为用于支承电子部件2的支承体而发挥功能，在被设置于绝缘基板11的一个主面的搭载用电极15上，电子部件2经由焊料块等的连接部件3而被粘接固定。
绝缘基板11例如能够使用氧化铝质烧结体(氧化铝陶瓷)、氮化铝质烧结体、莫来石质烧结体或者玻璃陶瓷烧结体等的陶瓷。如果是绝缘基板11为例如氧化铝质烧结体的情况下，在氧化铝(Al2O3)、氧化硅(SiO2)、氧化镁(MgO)、氧化钙(CaO)等的原料粉末中添加混合适当的有机粘合剂以及溶剂等来制作泥浆物。将该泥浆物采用以往周知的刮刀法或者压延辊法等来成形为片状，从而制作陶瓷生片。接下来，对该陶瓷生片实施适当的冲压加工，并且将陶瓷生片根据需要而层叠多片来形成生成形体，将该生成形体在高温(约1600℃)下进行烧成，制作出包含多个绝缘层11a的绝缘基板11。
第1过孔导体13、第2过孔导体14、搭载用电极15、端子用电极16以及布线导体17用于将搭载于电子部件搭载用基板1的搭载部12的电子部件2与模块用基板5电连接。此外，搭载用电极15用于将电子部件搭载用基板1与电子部件2接合。端子用电极16用于将电子部件搭载用基板1与模块用基板5接合。多个第1过孔导体13(第1过孔导体群13G)连接于搭载用电极15，多个第2过孔导体14(第2过孔导体14G)连接于端子用电极16。布线导体17被设置于绝缘基板11内、也就是绝缘层11a间，将多个第1过孔导体13与多个第2过孔导体14(第2过孔导体群14G)连接。
第1过孔导体13G具有3～5个第1过孔导体13，第2过孔导体群14G具有4～8个第2过孔导体14。构成第2过孔导体群14G的第2过孔导体14具有的过孔导体比构成第1过孔导体群13G的第1过孔导体13多1～3个左右。第1过孔导体群13G与第2过孔导体群14G被配置为俯视透视以及平面方向(侧视透视)不重叠，此外被配置于相互不同的绝缘层11a。第1过孔导体群13G在俯视透视下被配置于搭载部12与第2过孔导体群14G之间。此外，第1过孔导体群13G在俯视透视下位于搭载部12与第2过孔导体群14G之间的区域的30％～70％的区域。对于第1过孔导体群13G，优选第1过孔导体13(第1过孔导体群13G)在俯视透视下位于搭载部12与第2过孔导体群14G之间的区域的中央区域、也就是位于搭载部12与第2过孔导体群14G之间的虚拟中心线上。
第1过孔导体13、第2过孔导体14、搭载用电极15、端子用电极16、布线导体17的材料是例如以钨(W)、钼(Mo)、锰(Mn)、银(Ag)或者铜(Cu)等为主成分的金属粉末金属化。例如，在绝缘基板11用的陶瓷生片通过基于模具或者冲孔的冲压加工或者激光加工等的加工方法形成第1过孔导体13或者第2过孔导体14用的贯通孔，在该贯通孔通过丝网印刷法等的印刷手段来填充第1过孔导体13或者第2过孔导体14用的金属化膏剂，与绝缘基板11用的陶瓷生片一起烧成，从而形成第1过孔导体13以及第2过孔导体14。此外，例如在绝缘基板11用的陶瓷生片通过丝网印刷法等的印刷手段印刷涂敷搭载用电极15、端子用电极16、布线导体17用的金属化膏剂，与绝缘基板11用的陶瓷生片一起烧成，从而形成搭载用电极15、端子用电极16、布线导体17。上述的金属化膏剂通过在上述的金属粉末中加入适当的溶剂以及粘合剂进行混炼，调整至适度的粘度来制作。另外，为了提高与绝缘基板11的接合强度，也可以包含玻璃粉末、陶瓷粉末。
在搭载用电极15、端子用电极16、布线导体17的从绝缘基板11露出的表面，覆着镍、金等的耐蚀性优异的金属镀覆层。能够减少搭载用电极15、端子用电极16、布线导体17腐蚀，并且能够使得搭载用电极15与电子部件2的接合、搭载用电极15与连接部件3的连接、或者模块用基板5与端子用电极16牢固地接合。例如，在搭载用电极15、端子用电极16、布线导体17的从绝缘基板11露出的表面，依次覆着厚度1～10μm左右的镍镀覆层和厚度0.1～3μm左右的金镀覆层。
此外，镀覆层并不限于镍镀覆层/金镀覆层，也可以是包含镍镀覆层/金镀覆层/银镀覆层、或者镍镀覆层/钯镀覆层/金镀覆层等的其他镀覆层。
此外，可以在搭载电子部件2的搭载用电极15上，例如在上述的镍镀覆层和金镀覆层的基底层使例如厚度10～80μm左右的铜镀覆层作为金属镀覆层覆着，使电子部件2的热量经由铜镀覆层容易向电子部件搭载用基板1侧良好地散热。
此外，可以在端子用电极16上，例如在上述的镍镀覆层与金镀覆层的基底层使例如厚度10～80μm左右的铜镀覆层作为金属镀覆层而覆着，使电子部件搭载用基板1的热量经由铜镀覆层容易向模块用基板5侧良好地散热。
通过在设置于电子部件搭载用基板1的一个主面的搭载用电极15上搭载电子部件2，能够制作电子装置。搭载于电子部件搭载用基板1的电子部件2是IC芯片或者LSI芯片等的半导体元件、发光元件、水晶谐振器或者压电谐振器等的压电元件以及各种传感器等。例如，在电子部件2是倒装片型的半导体元件的情况下，半导体元件经由焊料凸块、金凸块或者导电性树脂(各向异性导电树脂等)等的连接部件3而使得半导体元件的电极与搭载用电极15机械连接，从而被搭载于电子部件搭载用基板1。此外，例如在电子部件2为引线键合型的半导体元件的情况下，半导体元件通过低熔点焊料或者导电性树脂等的接合部件被固定于搭载电子部件2的一个搭载用电极15上之后，经由键合引线等的连接部件3而半导体元件的电极与另一个搭载用电极15被电连接，从而被搭载于电子部件搭载用基板1。此外，在电子部件搭载用基板1，可以搭载多个电子部件2，也可以根据需要搭载电阻元件、电容元件、齐纳二极管等的其他电子部件。此外，电子部件2根据需要由包含树脂、玻璃等的密封材料4、包含树脂、玻璃、陶瓷、金属等的盖体等来进行密封。
如图4所示的例子，本实施方式的电子装置经由焊料等的接合材料6而被连接于模块用基板5的连接盘51，成为电子模块。
根据本实施方式的电子部件搭载用基板1，具有在主面具备搭载电子部件2的搭载部12且俯视下为矩形状的绝缘基板11、被设置为在绝缘基板11的厚度方向贯通的具有多个第1过孔导体13的第1过孔导体群13G以及具有多个第2过孔导体14的第2过孔导体群14G，具有的第2过孔导体14比第1过孔导体13多，在俯视透视下，被配置为搭载部12、第1过孔导体群13G以及第2过孔导体群14G不重叠，第1过孔导体群13G位于搭载部12与第2过孔导体群14G之间，搭载部12与第2过孔导体群14G分离，例如在电子装置工作时，电子部件2发出的热量与第2过孔导体群14G发出的热量难以集中，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲，因此，能够使得电子部件2与电子部件搭载用基板1之间、或者电子部件搭载用基板1与模块用基板5之间的连接良好，能够形成为可靠性优异的电子部件搭载用基板1。
此外，在俯视透视以及平面方向(侧视透视)，具有数量比第2过孔导体14少的第1过孔导体13的第1过孔导体群13G位于搭载部12与第2过孔导体群14G之间，例如在电子装置的工作时，电子部件2以及第1过孔导体群13G以及第2过孔导体群14G发出的热量难以集中，热量的不均衡被抑制。此外，在俯视透视以及平面方向(侧视透视)，由于发热量比较小的第1过孔导体群13G位于搭载部12与第2过孔导体群14G之间，因此热量的不均衡被进一步抑制，能够抑制电子部件搭载用基板1的变形以及翘曲，由此能够使得电子部件2与电子部件搭载用基板1之间、或者电子部件搭载用基板1与模块用基板5之间的连接更为良好，能够形成为可靠性优异的电子部件搭载用基板1。
本实施方式中的电子部件搭载用基板1能够适合在薄型且高输出的电子装置中使用，能够提高电子部件搭载用基板1中的可靠性。例如，作为电子部件2搭载发光元件的情况下，能够适合作为薄型且高亮度的发光装置用的电子部件搭载用基板1使用。
此外，由于绝缘基板11内的第1过孔导体13的数量比第2过孔导体14的数量少，因此使得向搭载部12侧的主面延伸的过孔导体的数量较少，容易使得电子部件2向搭载部12的搭载良好，由此能够适合作为小型的电子部件搭载用基板1使用。
此外，在俯视透视下，若第2过孔导体群14G沿着绝缘基板11的外缘被设置为带状，则能够使第2过孔导体群14G发出的热量容易向绝缘基板11的侧面侧放出。此外，搭载部12与第2过孔导体群14G被进一步分离，电子部件2发出的热量与第2过孔导体群14G发出的热量更为难以集中，热量部分地不均衡被进一步抑制，能够抑制电子部件搭载用基板1的变形以及翘曲。
另外，所谓第2过孔导体群14G被设置为带状，是表示构成第2过孔导体群14G的多个第2过孔导体14被排列配置。
此外，在俯视透视下，若第1过孔导体群13G被设置为带状，则能够抑制多个第1过孔导体13发出的热量部分地不均衡，能够抑制电子部件搭载用基板1的变形以及翘曲。进而，在俯视透视下，若第1过孔导体群13G被设置为平行于绝缘基板11的外缘，则能够进一步抑制多个第1过孔导体13发出的热量部分地不均衡，能够抑制电子部件搭载用基板1的变形以及翘曲。
另外，所谓第1过孔导体群13G被设置为带状，是表示构成第1过孔导体群13G的多个第1过孔导体13被排列配置。
此外，如图2所示那样，若在俯视透视下第2过孔导体群14G位于相对的位置，则能够抑制各个第2过孔导体群14G发出的热量的不均衡，能够抑制电子部件搭载用基板1的变形以及翘曲。
此外，如图2所示，若在俯视透视下第1过孔导体群13G位于相对的位置，则能够抑制各个第1过孔导体群13G发出的热量的不均衡，从而能够抑制电子部件搭载用基板1的变形以及翘曲。
若第1过孔导体13在俯视透视下相邻的第1过孔导体13彼此以等间隔被配置，则能够抑制多个第1过孔导体13发出的热量的集中，能够抑制电子部件搭载用基板1的变形以及翘曲，因此优选。优选第2过孔导体14同样地在俯视透视下相邻的第2过孔导体14彼此以等间隔被配置。
此外，如图2所示的例子，若在俯视透视下相邻的第1过孔导体13彼此的间隔大于第1过孔导体13与第2过孔导体14间隔，则能够抑制热量滞留于多个第1过孔导体13，能够抑制在第1过孔导体13G部分地出现热量不均衡，因此能够抑制电子部件搭载用基板1的变形以及翘曲。
此外，如图2所示的例子，布线导体17在俯视透视下形成得比所连接的第1过孔导体群13G的区域以及第2过孔导体群14G的区域大，能够使得多个第1过孔导体13与多个第2过孔导体14的整体的连接良好，能够抑制热量的不均衡，能够抑制电子部件搭载用基板1的变形以及翘曲。
根据本实施方式的电子装置，通过具有上述结构的电子部件搭载用基板1、和搭载于搭载部12的电子部件2，从而电气的可靠性得以提高。
根据本实施方式的电子模块，由于具备具有连接盘51的模块用基板5、和经由焊料6而连接于连接盘51的上述记载的电子装置，因此能够形成为长期可靠性优异的电子模块。
(第2实施方式)
接下来，参照图5～图7对基于本发明的第2实施方式的电子装置进行说明。
在本发明的第2实施方式的电子装置中，与上述实施方式的电子装置的不同点在于，如图5～图7所示的例子那样，第2过孔导体群14G的一端被设置于绝缘基板11的角部侧。
在图5～图7所示的例子中，第1过孔导体群13G具有3个第1过孔导体13，第2过孔导体群14G具有4个第2过孔导体14。电子部件搭载用基板1具有一对的第1过孔导体群13G以及1对的第2过孔导体群14G。
根据本发明的第2实施方式的电子部件搭载用基板1，与第1实施方式同样，搭载部12与第2过孔导体群14G被分离，例如在电子装置的工作时，电子部件2发出的热量与第2过孔导体群14G发出的热量难以集中，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲，因此，能够使得电子部件2与电子部件搭载用基板1之间、或者电子部件搭载用基板1与模块用基板5之间的连接良好，能够形成为可靠性优异的电子部件搭载用基板1。
另外，在第2过孔导体群14G的一端被设置于绝缘基板11的角部侧的情况下，在俯视透视下，第2过孔导体群14G的中心部比第2过孔导体群14G的周围的绝缘基板11的外缘(一边)的中心部更偏向于绝缘基板11的角部侧而设置。
此外，如图8～图10所示的例子，夹着电子部件2相对的一对第2过孔导体群14G的一端分别被设置为位于绝缘基板11的对角侧的角部，相比于相对的一对第2过孔导体群14G的一端偏向于绝缘基板11的同一边侧的角部而设置的情况，热量难以在绝缘基板11的一边侧集中，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲。
此外，如图8～图10所示的例子，若第1过孔导体群13G被设置于与设置有第2过孔导体群14G的角部侧不同的角部侧，则第2过孔导体群14G发出的热量容易向绝缘基板11的两侧面侧放出，并且第1过孔导体13G发出的热量与第2过孔导体群14G发出的热量难以集中，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲。
此外，若第1过孔导体群13G被设置于绝缘基板11的角部侧，则在经由键合引线等的连接部件3将电子部件2与搭载用电极15连接的情况下的电子装置中，多个第1过孔导体13偏向于一个角部而设置，使得在第1过孔导体13的非形成区域、即另一个角部键合引线等的连接部件3的连接区域较宽，因此，能够形成为连接部件3与搭载用电极15的连接可靠性优异的电子装置。
此外，如图6、图7、图9、图10所示，若布线导体17具有向绝缘基板11的侧面延伸的延伸部17a，则第1过孔导体群13G以及第2过孔导体群14G发出的热量容易向绝缘基板11的侧面侧散热，因此，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲。
另外，在图6以及图7所示的例子中，延伸部17a在与多个第1过孔导体13或者多个第2过孔导体14的配置(排列)相同的方向进行设置(图7中为Y方向)，但是，还可以在与第2过孔导体14的配置(排列)正交的一侧(图7中为X方向)的绝缘基板11的侧面进行延伸。
这些的延伸部17a通过与布线导体17同样的材料以及方法来形成，形成得比布线导体17的宽度小。
第2实施方式中的电子部件搭载用基板1能够适合在薄型且高输出的电子装置中使用，能够提高电子部件搭载用基板1中的可靠性。例如，作为电子部件2搭载发光元件的情况下，能够适合作为薄型且高亮度的发光装置用的电子部件搭载用基板1来使用。
第2实施方式的电子部件搭载用基板1能够利用与上述第1实施方式的电子部件搭载用基板1同样的制造方法来进行制作。
(第3实施方式)
接下来，参照图11～图13来说明基于本发明的第3实施方式的电子装置。
在本发明的第3实施方式的电子装置中，与上述实施方式的电子装置的不同点在于，如图11～图13所示的例子那样，第1过孔导体13的直径与第2过孔导体14的直径不同。在图11～图13所示的例子中，第1过孔导体13的直径大于第2过孔导体14的直径。
根据本发明的第3实施方式的电子部件搭载用基板1，与第1实施方式同样地，搭载部12与第2过孔导体群14G被分离，例如在电子装置的工作时，电子部件2发出的热量与第2过孔导体群14G发出的热量难以集中，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲，因此，能够使得电子部件2与电子部件搭载用基板1之间、或者电子部件搭载用基板1与模块用基板5之间的连接良好，能够形成为可靠性优异的电子部件搭载用基板1。
此外，由于第1过孔导体13的直径大于第2过孔导体14的直径，因此第1过孔导体13的热阻小，进一步抑制第1过孔导体群13G发出的热量，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲。
在上述情况下，优选第1过孔导体13的直径大到第2过孔导体14的直径的1.05倍～2倍左右。
此外，由于靠近绝缘基板11的外缘所配置的多个第2过孔导体14的直径较小，因此相比于以与第1过孔导体13的直径同等的大小来配置第2过孔导体14的直径的情况，在相邻的第2过孔导体14彼此之间、或者第2过孔导体14与绝缘基板11的外缘之间难以产生裂纹，能够在电子部件搭载用基板1内配置更多的第2过孔导体14，或者容易构成为小型的电子部件搭载用基板1。
此外，在第3实施方式的电子部件搭载用基板1中，若俯视透视下的第1过孔导体群13G的面积(俯视透视下的第1过孔导体13的合计面积)大于俯视透视下的第2过孔导体群14G的面积(俯视透视下的第2过孔导体14的合计面积)，则第1过孔导体群13G侧的热阻较小，进一步抑制第1过孔导体群13G发出的热量，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲。
第3实施方式中的电子部件搭载用基板1能够适合在薄型且高输出的电子装置中使用，能够提高电子部件搭载用基板1中的可靠性。例如，作为电子部件2搭载发光元件的情况下，能够适合作为薄型且高亮度的发光装置用的电子部件搭载用基板1而使用。
第3实施方式的电子部件搭载用基板1能够利用与上述实施方式的电子部件搭载用基板1同样的制造方法来制作。
(第4实施方式)
接下来，参照图14对基于本发明的第4实施方式的电子装置进行说明。
在本发明的第4实施方式中的电子装置中，与上述实施方式的电子装置的不同点在于，如图14所示的例子那样，设置第1过孔导体13G的绝缘层11a与设置第2过孔导体群14G的绝缘层11a的厚度不同。在图14所示的例子中，设置第2过孔导体群14G的绝缘层11a的厚度小于设置第1过孔导体群13G的绝缘层11a的厚度。
根据本发明的第4实施方式的电子部件搭载用基板1，与第1实施方式同样地，搭载部12与第2过孔导体群14G被分离，例如在电子装置工作时，电子部件2发出的热量与第2过孔导体群14G发出的热量难以集中，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲，因此能够使得电子部件2与电子部件搭载用基板1之间、或者电子部件搭载用基板1与模块用基板5之间的连接良好，能够形成为可靠性优异的电子部件搭载用基板1。
此外，由于设置第2过孔导体群14G的绝缘层11a的厚度小于设置第1过孔导体群13G的绝缘层11a的厚度，因此构成第2过孔导体群14G的第2过孔导体14的长度小于构成第1过孔导体群13G的第1过孔导体13的长度，构成第2过孔导体群14G的第2过孔导体14的热阻较小，进一步抑制了第2过孔导体群14G发出的热量，热量的不均衡被抑制，能够抑制电子部件搭载用基板1的变形以及翘曲。
在上述情况下，优选设置第2过孔导体群14G的绝缘层11a的厚度小到设置第1过孔导体群13G的绝缘层11a的厚度的0.8倍～0.95倍左右。
第4实施方式中的电子部件搭载用基板1能够适合在薄型且高输出的电子装置中使用，能够提高电子部件搭载用基板1中的可靠性。例如，作为电子部件2搭载发光元件的情况下，能够适合作为薄型且高亮度的发光装置用的电子部件搭载用基板1而使用。
第4实施方式的电子部件搭载用基板1能够利用与上述实施方式的电子部件搭载用基板1同样的制造方法来制作。
本公开并不限定于上述实施方式的例子，能够进行各种变更。例如，也可以是在绝缘基板11的角部在绝缘基板11的厚度方向形成有倒角部或者圆弧状的切口部的电子部件搭载用基板1。
在绝缘基板11的一个主面或者另一个主面所设置的搭载用电极15以及端子用电极16在上述的例子中通过共烧法来形成，但是也可以包含利用以往周知的后烧法或者薄膜法等来形成的金属层。该情况下，能够形成为位置精度优异的电子部件搭载用基板1以及电子装置。
此外，在上述例子中，绝缘基板11由2层的绝缘层11a形成，但是也可以由3层以上的绝缘层11a形成。例如，在绝缘基板11包含3层的绝缘层11a的情况下，可以在一个主面侧的2个绝缘层11a形成多个第1过孔导体13，在另一个主面侧的1个绝缘层11a形成多个第2过孔导体14。该情况下，可以在绝缘层11a间设置将一个主面侧的多个第1过孔导体13与另一个主面侧的多个第1过孔导体13连接的宽区域的布线导体17。
此外，端子用电极16被设置于绝缘基板11的另一个主面，但是也可以在绝缘基板11的侧面与另一个主面之间设有孔，具有端子用电极16从绝缘基板11的另一个主面向孔的内面延伸的、所谓的侧槽导体。
此外，对于搭载用电极15或者端子用电极16，搭载用电极15或者端子用电极16各自的长度或者宽度可以不同。
此外，也可以组合第1～第4实施方式的电子部件搭载用基板1的形态。例如，可以在第2实施方式的电子部件搭载用基板1中，将被设置于绝缘基板11的另一个主面侧的端子用电极16设置3个以上，也可以在第3实施方式的电子部件搭载用基板1中将被设置于绝缘基板11的一个主面的搭载用电极15设置3个以上。
在第1实施方式的电子部件搭载用基板1、第3实施方式的电子部件搭载用基板1或者第4实施方式的电子部件搭载用基板1中，也可以如第2实施方式的电子部件搭载用基板1那样具有布线导体17的延伸部17a。

Claims (9)

1.一种电子部件搭载用基板，其特征在于，具有：
在主面具有搭载电子部件的搭载部的、在俯视下为矩形状的绝缘基板；和
被设置为在该绝缘基板的厚度方向贯通的、具有多个第1过孔导体的第1过孔导体群以及具有多个第2过孔导体的第2过孔导体群，
具有比所述第1过孔导体多的所述第2过孔导体，
在俯视透视下所述搭载部、所述第1过孔导体群及所述第2过孔导体群被配置为不重叠，所述第1过孔导体群位于所述搭载部与所述第2过孔导体群之间。
2.根据权利要求1所述的电子部件搭载用基板，其特征在于，
在俯视透视下，所述第2过孔导体群沿着所述绝缘基板的外缘而被设置为带状。
3.根据权利要求2所述的电子部件搭载用基板，其特征在于，
在俯视透视下，所述第2过孔导体群的一端被设置于所述绝缘基板的角部侧。
4.根据权利要求1至3的任意一项所述的电子部件搭载用基板，其特征在于，
在俯视透视下，所述第1过孔导体群被设置为带状。
5.根据权利要求1至4的任意一项所述的电子部件搭载用基板，其特征在于，
在俯视透视下，所述第2过孔导体群位于相对的位置。
6.根据权利要求1至5的任意一项所述的电子部件搭载用基板，其特征在于，
在俯视透视下，所述第1过孔导体群位于相对的位置。
7.根据权利要求1至6的任意一项所述的电子部件搭载用基板，其特征在于，
所述第1过孔导体的直径大于所述第2过孔导体的直径。
8.一种电子装置，其特征在于，具有：
权利要求1至7的任意一项所述的电子部件搭载用基板；和
被搭载于所述搭载部的电子部件。
9.一种电子模块，其特征在于，具有：
具有连接盘的模块用基板；和
经由焊料而连接于所述连接盘的权利要求8所述的电子装置。
CN201780024175.8A 2016-04-25 2017-04-25 电子部件搭载用基板、电子装置以及电子模块 Active CN109075133B (zh)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP2016-087154 2016-04-25
JP2016087154 2016-04-25
PCT/JP2017/016386 WO2017188253A1 (ja) 2016-04-25 2017-04-25 電子部品搭載用基板、電子装置および電子モジュール

Publications (2)

Publication Number Publication Date
CN109075133A true CN109075133A (zh) 2018-12-21
CN109075133B CN109075133B (zh) 2022-08-09

Family

ID=60159650

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201780024175.8A Active CN109075133B (zh) 2016-04-25 2017-04-25 电子部件搭载用基板、电子装置以及电子模块

Country Status (5)

Country Link
US (1) US10985098B2 (zh)
EP (1) EP3451371A4 (zh)
JP (1) JP6698826B2 (zh)
CN (1) CN109075133B (zh)
WO (1) WO2017188253A1 (zh)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113474884A (zh) * 2019-02-27 2021-10-01 京瓷株式会社 布线基板、电子装置以及电子模块

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7449768B2 (ja) * 2020-04-23 2024-03-14 新光電気工業株式会社 セラミックス基板及びその製造方法、静電チャック、基板固定装置、半導体装置用パッケージ
WO2021246389A1 (ja) * 2020-06-03 2021-12-09 日亜化学工業株式会社 面状光源及びその製造方法

Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351031B1 (en) * 1999-10-12 2002-02-26 Fujitsu Limited Semiconductor device and method for manufacturing substrate of the same
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
CN1574308A (zh) * 2003-06-10 2005-02-02 诺基亚有限公司 热方面增强的部件基片
US20090246909A1 (en) * 2004-01-20 2009-10-01 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
JP2015122351A (ja) * 2013-12-20 2015-07-02 京セラ株式会社 電子部品搭載基板および回路基板
CN105594006A (zh) * 2013-09-04 2016-05-18 戴索有限公司 光伏器件

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006310783A (ja) * 2005-03-30 2006-11-09 Sanyo Electric Co Ltd 回路装置
US8031484B2 (en) * 2006-06-16 2011-10-04 Hong Kong Applied Science And Technology Research Institute Co., Ltd. IC packages with internal heat dissipation structures
JP5223571B2 (ja) * 2008-09-30 2013-06-26 富士通株式会社 半導体装置、基板設計方法、基板設計装置
US8373073B2 (en) * 2009-05-29 2013-02-12 Ibiden Co., Ltd. Wiring board and method for manufacturing the same
US8421213B2 (en) * 2009-08-24 2013-04-16 Unimicron Technology Corporation Package structure
JP5357706B2 (ja) * 2009-11-10 2013-12-04 パナソニック株式会社 半導体実装構造体
JP5670250B2 (ja) * 2011-04-18 2015-02-18 イビデン株式会社 Ｌｅｄ基板、発光モジュール、発光モジュールを有する機器、ｌｅｄ基板の製造方法、発光モジュールの製造方法、及び発光モジュールを有する機器の製造方法
JP6423141B2 (ja) 2013-08-26 2018-11-14 京セラ株式会社 発光素子搭載用部品および発光装置
US9232686B2 (en) * 2014-03-27 2016-01-05 Intel Corporation Thin film based electromagnetic interference shielding with BBUL/coreless packages

Patent Citations (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6351031B1 (en) * 1999-10-12 2002-02-26 Fujitsu Limited Semiconductor device and method for manufacturing substrate of the same
JP2002198462A (ja) * 2000-10-18 2002-07-12 Nec Corp 半導体装置搭載用配線基板およびその製造方法、並びに半導体パッケージ
CN1574308A (zh) * 2003-06-10 2005-02-02 诺基亚有限公司 热方面增强的部件基片
US20090246909A1 (en) * 2004-01-20 2009-10-01 Shinko Electric Industries Co., Ltd. Semiconductor device and method of manufacturing the same
CN102637608A (zh) * 2011-02-10 2012-08-15 新科金朋有限公司 半导体器件和形成用于3d fo-wlcsp的垂直互连结构的方法
CN105594006A (zh) * 2013-09-04 2016-05-18 戴索有限公司 光伏器件
JP2015122351A (ja) * 2013-12-20 2015-07-02 京セラ株式会社 電子部品搭載基板および回路基板

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN113474884A (zh) * 2019-02-27 2021-10-01 京瓷株式会社 布线基板、电子装置以及电子模块

Also Published As

Publication number Publication date
US20190148278A1 (en) 2019-05-16
US10985098B2 (en) 2021-04-20
EP3451371A1 (en) 2019-03-06
WO2017188253A1 (ja) 2017-11-02
JPWO2017188253A1 (ja) 2019-02-14
JP6698826B2 (ja) 2020-05-27
EP3451371A4 (en) 2019-10-23
CN109075133B (zh) 2022-08-09

Similar Documents

Publication Publication Date Title
US9596747B2 (en) Wiring substrate and electronic device
CN107993985B (zh) 电子部件搭载用基板、电子装置以及电子模块
CN105359632B (zh) 布线基板以及电子装置
WO2016171103A1 (ja) 光素子搭載用パッケージ、電子装置および電子モジュール
CN110622300B (zh) 电子部件搭载用基板、电子装置以及电子模块
US10699993B2 (en) Wiring board, electronic device, and electronic module
CN109075133A (zh) 电子部件搭载用基板、电子装置以及电子模块
JP6626735B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
CN108028232A (zh) 布线基板、电子装置以及电子模块
JP6780996B2 (ja) 配線基板、電子装置および電子モジュール
CN113228258B (zh) 布线基板、电子装置以及电子模块
US11024572B2 (en) Wiring board, electronic device, and electronic module
CN107431047B (zh) 布线基板、电子装置以及电子模块
JP7433766B2 (ja) 回路基板、電子部品および電子モジュール
JP6595308B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP6818609B2 (ja) 配線基体および撮像装置
JP6633381B2 (ja) 電子部品搭載用基板、電子装置および電子モジュール
JP2003142633A (ja) 配線基板の製造方法

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant