JP5357706B2

JP5357706B2 - 半導体実装構造体

Info

Publication number: JP5357706B2
Application number: JP2009257469A
Authority: JP
Inventors: 和司東
Original assignee: Panasonic Corp; Matsushita Electric Industrial Co Ltd
Current assignee: Panasonic Corp; Panasonic Holdings Corp
Priority date: 2009-11-10
Filing date: 2009-11-10
Publication date: 2013-12-04
Anticipated expiration: 2029-11-10
Also published as: JP2011103358A

Description

本発明は、シリコン基板に実装および結線された半導体を絶縁樹脂で封止して構成され、当該半導体より発生される熱を効率的に放熱できる半導体実装構造体に関する。

図８に半導体実装構造体の一例（例えば、特許文献１参照）を示す。半導体実装構造体１００ｃは、ＬＳＩ１０１、インターポーザ１１、樹脂基板１０４、ＢＧＡ１１１、アンダーフィル樹脂２１、およびマザーボード１６を含む。インターポーザ１１は、ＬＳＩ１０１の回路形成面２２上の接続点に対応する複数の貫通電極１１２を含む。ＢＧＡ１１１は複数のハンダボールがマトリックス状に配置されてなるボール・グリッド・アレイ（ＢａｌｌＧｒｉｄＡｒｒａｙ）であり、本例においては、ＬＳＩ１０１とインターポーザ１１との間に配される第１のＢＧＡ１１１Ａと、インターポーザ１１と樹脂基板１０４との間に配される第２のＢＧＡ１１１Ｂと、樹脂基板１０４とマザーボード１６との間に配される第３のＢＧＡ１１１Ｃを含む。

アンダーフィル樹脂２１は、第１のアンダーフィル樹脂２１Ａと第２のアンダーフィル樹脂２１Ｂとを含む。第１のアンダーフィル樹脂２１Ａは、ＬＳＩ１０１と、第１のＢＧＡ１１１Ａと、インターポーザ１１（貫通電極１１２）との固定に用いられる。アンダーフィル樹脂２１Ｂは、インターポーザ１１と、第２のＢＧＡ１１１Ｂと、樹脂基板１０４との固定に用いられる。

第１のＢＧＡ１１１Ａは、そのハンダボールがＬＳＩ１０１の回路形成面２２の接続点とインターポーザ１１の貫通電極１１２の上端部とに接触して配置される。そして、ＬＳＩ１０１とインターポーザ１１との間に、第１のＢＧＡ１１１Ａを内包するように、アンダーフィル樹脂２１Ａが充填されている。

第２のＢＧＡ１１１Ｂは、インターポーザ１１の貫通電極１１２の下端部と樹脂基板１０４の上端部に接続して配置される。インターポーザ１１と樹脂基板１０４の間に、第２のＢＧＡ１１１Ｂを内包するようにアンダーフィル樹脂２１Ｂが充填されている。

上述の如く構成された半導体実装構造体１００ｃにおいては、ＬＳＩ１０１で発生した熱は、第１のＢＧＡ１１１Ａ、インターポーザ１１の貫通電極１１２、第２のＢＧＡ１１１Ｂを介して、樹脂基板１０４に伝導される。樹脂基板１０４に伝導された熱は、ＢＧＡ１１１Cを介して、マザーボード１６に伝導される。このようにして、ＬＳＩ１０１で発生した熱は、半導体実装構造体１００ｃの構成要素を伝導しながら放熱される。なお、半導体実装構造体１００ｃにおいて、熱源であるＬＳＩ１０１を除く構成部材を、受熱体１００ｒと呼ぶものとする。

特開２００４−３２７９５１号公報

半導体実装構造体１００ｃにおいては、ＬＳＩ１０１で発生した熱は、ＬＳＩ１０１の表面から周囲の空気に伝導する第１の放熱経路と共に、アンダーフィル樹脂２１Ａ、およびＢＧＡ１１１を介して樹脂基板１０４およびマザーボード１６へ伝導する第２の放熱経
路と、それぞれ要素の表面から輻射と共に周囲の空気に伝導される第３の放熱経路を経て外部に放出される。

ＬＳＩ１０１の空気との接触（放熱）面積は、ＬＳＩ１０１のほぼ片面と限られているうえに、空気は断熱材であるので、ＬＳＩ１０１で発生した熱の第１及び第３の放熱経路を介しての熱伝導（熱排出）は効率的ではない。また、アンダーフィル樹脂２１、インターポーザ１１、樹脂基板１０４、及びマザーボード１６は良熱伝導体とはいえず、ＬＳＩ１０１から熱を迅速に奪い、効果的に外部に排出することは難しい。

ＬＳＩ１０１から受熱体１００ｒに伝導した熱は、半導体実装構造体１００ｃの外部に排出され難くい。さらに、ＬＳＩ１０１の発熱量に対する、受熱体１００ｒ（アンダーフィル樹脂２１、インターポーザ１１、樹脂基板１０４、及びマザーボード１６）のヒートマスが小さい。それゆえに、受熱体１００ｒは容易に高温になり、ＬＳＩ１０１と受熱体１００ｒとの温度勾配がすぐに小さくなるために、ＬＳＩ１０１から受熱体１００ｒへの熱伝導が起こり難くなり、ＬＳＩ１０１はより高温になってしまう。

つまり、ＬＳＩ１０１が発熱量の大きい半導体チップである場合、熱経路および熱経路の放熱能力が不足する。結果、ＬＳＩ１０１の熱は、十分に放熱されずに半導体実装構造体１００ｃに蓄積されてしまう。そして、半導体実装構造体１００ｃ（ＬＳＩ１０１）は熱により劣化して、その信頼性が低下するという課題を有している。

本発明は、前記従来の課題を解決するもので、半導体素子で発生した熱を迅速に奪い、半導体素子の発熱量が大きい場合においても高い放熱性を確保できる半導体実装構造体を提供することを目的とする。

上記の課題を解決する為に、本発明に係る半導体実装構造体は、樹脂基板と、側周面に凹部と、貫通し信号を伝達する複数の貫通電極と、貫通し熱を伝達するためだけの複数の放熱ビア電極とを含み、前記樹脂基板上に実装されたシリコン基板と、前記シリコン基板の上面に設けられ、前記放熱ビア電極と前記凹部とを結び、前記貫通電極と接触しない放熱パターンと、前記シリコン基板の上に実装された半導体チップと、前記半導体チップと前記放熱ビア電極と前記貫通電極と前記放熱パターンとまでに渡って形成され、前記凹部には形成されない絶縁層とを備え、前記半導体チップの前記シリコン基板上での領域は、対向する２辺が前記複数の貫通電極の列で挟まれ、異なる対向する２辺が前記複数の放熱ビア電極の列で挟まれ、前記複数の放熱ビア電極の列と前記凹部間に前記複数の放熱ビア電極がさらに設けられている。

半導体素子で発生した熱を迅速に奪い、半導体素子の発熱量が大きい場合においても高い放熱性を確保できる半導体実装構造体を提供できる。

本発明の第１の実施の形態に係る半導体実装構造体の内部構造を示す縦断面図である。図１の半導体実装構造体を上面から見た平面図である。図１のシリコン基板の内部パターンを示す平面図である。図３のシリコン基板のＩＶ−ＩＶ断面図である。図３のシリコン基板の側端部に設けられている放熱部（凹凸部）を示す斜視図である。図１の半導体実装構造体の製造工程の説明図である。本発明の第２の実施の形態に係る半導体実装構造体の内部構造を示す縦断面図である。従来の半導体実装構造体の断面図である。

以下に図面を参照して、本発明の実施の形態について説明する。なお、図８に示した上
述の半導体実装構造体１００ｃに於けるのと同じ構成要素については同じ符号を用い、説明を省略する。

（第１の実施の形態）
図１、図２、図３、図４、図５、及び図６を参照して、本発明の第１の実施の形態に係る半導体実装構造体について説明する。

図１に示すように、半導体実装構造体１００は、ＬＳＩ１０１、複数のバンプ電極１０９、シリコン基板１０３、樹脂基板１０４、絶縁性高放熱材料１０５、および導電性高放熱材料１０６を含む。バンプ電極１０９は、ＬＳＩ１０１の回路形成面２２上の接続点上にそれぞれ配設されている。

シリコン基板１０３には、ＬＳＩ１０１の回路形成面２２上の接続点に対応する複数の貫通電極１１２Ａが中心部に設けられ、複数の放熱ビア電極１１３Ａが複数の貫通電極１１２Ａを挟んで周辺部に設けられている。ＬＳＩ１０１は、バンプ電極１０９が貫通電極１１２Ａの上端部に接触して配置される。この状態で、絶縁性高放熱材料１０５Ａによって、ＬＳＩ１０１はシリコン基板１０３に固定される。

樹脂基板１０４には、複数の貫通電極１１２Ｂと、複数の放熱ビア電極１１３Ｂが設けられている。図１においては、上述の貫通電極１１２Ａより外周部よりに２本ずつ、計４本の貫通電極１１２Ｂが示されている。また、貫通電極１１２Ｂおよび放熱ビア電極１１３Ａより外周部に２本ずつ、計４本の放熱ビア電極１１３Ｂが示されている。また、貫通電極１１２Ｂは互いに連結され、放熱ビア電極１１３Ｂもまた互いに連結されている。

貫通電極１１２Ｂおよび放熱ビア電極１１３Ｂの上部にはそれぞれＢＧＡ１１１Ｄのハンダボールが配されている。そして、貫通電極１１２Ｂ及び放熱ビア電極１１３Ｂの下端部にＢＧＡ１１１Ｅのハンダボールが配設されている。

そして、シリコン基板１０３と樹脂基板１０４との間に、ＢＧＡ１１１Ｄを内包するように、絶縁性高放熱材料１０５Ｂが充填されている。この状態で、導電性高放熱材料１０６によって、シリコン基板１０３に固定されたＬＳＩ１０１は、さらに樹脂基板１０４に固定される。

図２を参照して、半導体実装構造体１００を上面から見た場合の、シリコン基板１０３、絶縁性高放熱材料１０５、および導電性高放熱材料１０６の平面的な位置関係について説明する。同図に示すように、半導体実装構造体１００は、導電性高放熱材料１０６によって覆われており、その外形が導電性高放熱材料１０６によって決定されている。導電性高放熱材料１０６の輪郭の内側には、絶縁性高放熱材料１０５Ｂの輪郭が、その内側にはシリコン基板１０３の輪郭およびシリコン基板１０３に設けられた貫通電極１１２Ａおよび放熱ビア電極１１３Ａの輪郭と、シリコン基板１０３上に設けられたＬＳＩ１０１の輪郭が示されている。

図２に示す例においては、シリコン基板１０３にはＬＳＩ１０１を挟み８本／列×２列の計１６本の貫通電極１１２Ａと、３本／列×４列の計１２本／側×２側の合計２４本の放熱ビア電極１１３Ａが設けられている。なお、シリコン基板１０３の外周側壁部には複数の凹凸部１２０が設けられているが、これらについては、後ほど図３を参照して詳述する。

図３に、図２に示したシリコン基板１０３のみを示す。上述のように、本例においては、シリコン基板１０３の長手方向に、ＬＳＩ１０１の載置位置を避けるように、８本／列×２列、計１６本の貫通電極１１２Ａと、３本／列×４列の計１２本／組×２組の計２４本の放熱ビア電極１１３Ａがマトリックス上に設けられている。なお、貫通電極１１２Ａおよび放熱ビア電極１１３Ａの本数や位置は、これに限定されるものではなく、半導体実装構造体１００毎に適正に定められるものである。また、貫通電極１１２はシリコン基板１０３の回路形成面２２の接続点に対応する位置に設けられていることは上述のとおりである。同図におけるＩＶ−ＩＶ断面図を図４に示す。

凹凸部１２０は、シリコン基板１０３の側周面に、その厚み方向、つまりシリコン基板１０３の主面に対して概ね垂直に所定の間隔で平行して設けられている。図３に示すように、凹凸部１２０は内部に向かって湾曲、例えばＵ字状に形成されている。後ほど、図５を参照して、凹凸部１２０についてさらに説明する。

図４を参照して、貫通電極１１２Ａと放熱ビア電極１１３Ａの役割について述べる。図３に例示された、１６本の貫通電極１１２Ａは、ＬＳＩ１０１の回路形成面２２に接続されて、ＬＳＩ１０１の実装パターン１１５を形成している。２４本の放熱ビア電極１１３Ａ（図３）は、ＬＳＩ１０１が発生した熱を絶縁性高放熱材料１０５Ａを介して受けて、さらに絶縁性高放熱材料１０５Ｂに導いて放出させる放熱パターン１１４を形成している。なお、貫通電極１１２Ａは、ＬＳＩ１０１の熱をバンプ電極１０９を介して受けて、絶縁性高放熱材料１０５Ｂに導いて放出させる放熱パターンとしての機能も有していることは言うまでもない。

図５に、図３に於ける凹凸部１２０を右斜め上方から見た状態を示す。シリコン基板端面１０７にドライエッチング加工などにより、ピッチＰが１０μｍ以下で、長さＬが１００μｍ以上の凹凸部１２０を形成する。凹凸部１２０には化学的気相成長法（ＣＶＤ：ＣｈｅｍｉｃａｌＶａｐｏｒＤｅｐｏｓｉｔｉｏｎ）などで絶縁膜を形成した後にＴｉ（チタニウム）やＣｕ（銅）のスパッタなどで表面層Ｌｓを成膜する。そして、Ｃｕなどをメッキして、表面の金属膜を厚くして、表面層Ｌｓを形成する。

このように構成された半導体実装構造体１００においては、ＬＳＩ１０１で発生された熱は、ＬＳＩ１０１の表面およびバンプ電極１０９を介して絶縁性高放熱材料１０５Ａに伝達されると共に、バンプ電極１０９を介して貫通電極１１２Ａに伝達される。絶縁性高放熱材料１０５Ａに伝達された熱は、絶縁性高放熱材料１０５Ａを包む導電性高放熱材料１０６と、絶縁性高放熱材料１０５Ａに接する放熱ビア電極１１３Ａに伝達される。

放熱ビア電極１１３Ａ及び貫通電極１１２Ａに伝えられた熱は、絶縁性高放熱材料１０５ＢおよびＢＧＡ１１１Ｄを介して放熱ビア電極１１３Ｂおよび貫通電極１１２Ｂに伝えられ、ＢＧＡ１１１Ｅに伝えられる。また、絶縁性高放熱材料１０５Ｂには、シリコン基板１０３から伝熱される。なお、絶縁性高放熱材料１０５Ａからは、シリコン基板１０３のシリコン基材にも伝熱されるが、放熱ビア電極１１３Ａに比べると伝熱量は小さい。

シリコン基板１０３に伝えられた熱の一部は、凹凸部１２０を介して導電性性高放熱材料１０６に伝導される。このようにして、ＬＳＩ１０１で発生した熱は、導電性高放熱材料１０６から空気中に放熱されると共に、樹脂基板１０４側のＢＧＡ１１１Ｅを介して放熱される。なお、半導体実装構造体１００のヒートマスは、その構成要素である導電性高放熱材料１０６、絶縁性高放熱材料１０５Ａ、バンプ電極１０９、シリコン基板１０３（貫通電極１１２Ａ、および放熱ビア電極１１３Ａ）のヒートマスの合計であり、従来の半導体実装構造体１００ｃのヒートマスに比べて非常に大きい。

結果、ＬＳＩ１０１から熱をより多く吸収でき、同じだけの熱量を吸収しても半導体実装構造体１００ｃに比べて温度上昇は小さい。さらに、ＬＳＩ１０１は難伝熱材である空
気ではなく、絶縁性高放熱材料１０５Ａで囲まれているので、ＬＳＩ１０１の熱は容易且つ迅速に導電性高放熱材料１０５Ａに吸収される。そして、絶縁性高放熱材料１０５Ａに吸収された熱は、シリコン基板１０３（凹凸部１２０）を介して、導電性高放熱材料１０６の表面から放熱される。なお、凹凸部１２０によってシリコン基板１０３の放熱面積を増すことによって、シリコン基板１０３から導電性高放熱材料１０６への放熱能力が強化されている。

そして、絶縁性高放熱材料１０５Ａの表面から放出されない熱は、絶縁性高放熱材料１０５Ｂ、ＢＧＡ１１１Ｄ、貫通電極１１２Ｂ、放熱ビア電極１１３Ｂ、樹脂基板１０４、およびＢＧＡ１１１Ｅを介して放出される。なお、絶縁性高放熱材料１０５Ｂ、ＢＧＡ１１１Ｄ、貫通電極１１２Ｂ、放熱ビア電極１１３Ｂ、樹脂基板１０４、およびＢＧＡ１１１Ｅも半導体実装構造体１００のヒートマスを増大させている。

上述のように、熱を半導体実装構造体１００の外部に逃がすためには、他の物質と熱交換しながら最終的に大気、または実装基板に放熱する。熱伝達は物質の比熱と熱容量により決まり、熱交換を活発にするために熱交換界面の表面積を大きくすることが効果的である。シリコン基板１０３の端面１０７から導電性高放熱材料１０６に熱を移動させるために界面の面積を大きくしている。具体的には、ピッチＰが１０μｍ以下で長さＬが１００μｍ以上の凹凸部１２０を設けることで、シリコン基板１０３と導電性高放熱材料１０６との界面積を確保することにより、熱伝導効率が向上する。

放熱性は表面積、及び、熱交換性に比例するため、ピッチＰが細かく、長さＬが長いほど表面積が増大し、放熱効果が向上する。ピッチＰが半分になれば表面積Ａは２倍になる。長さＬに比例し、表面積Ａは増加する。この事実を踏まえて、シリコン基板１０３から導電性高放熱材料１０６への熱伝導効率を考慮して、ピッチＰおよび長さＬは適宜決定される。

上述の如く構成されたシリコン基板１０３に、ＬＳＩ１０１とシリコン基板上のパターンとのアライメントを合わせてフリップ素子実装し、素子裏面上部から絶縁樹脂で封止して熱硬化させる。その後、Ｃｕ、Ａｇ、及びＣＮＴ（カ−ボンナノチュ−ブ）などの導電性樹脂で覆いオ−ブンで熱硬化する。

上述の放熱ビア電極１１３Ａは、ＬＳＩ１０１で発生した熱を他に導く放熱経路であり直径は１００〜２００μｍである。一方、貫通電極１１２Ａは、信号伝達用の導電経路であり、直径は５０〜１００μｍである。シリコン基板１０３の上にＬＳＩ１０１がフリップ素子実装され、その上部にエポキシ系の絶縁性高放熱材料１０５、その上部にＣｕやＡｇ（銀）のペ−ストなどの熱伝導性が１０Ｗ／ｍＫ以上の導電性高放熱材料１０６が形成される。

図３に示すように、シリコン基板１０３の表層部の内部パターンに信号ラインとは独立した放熱パターン１１４をＣｕスパッタ、フォトリソエッチングなどにより形成する。放熱パターン１１４は、ＬＳＩ１０１が駆動することにより発生した熱を半導体実装構造体１００の外部に伝達するための放熱経路を構成している。図４に示すように放熱パターン１１４はシリコン基板１０３の表層に形成される。

図５に、放熱パターン１１４とシリコン基板１０３の端面１０７との位置関係を示す。放熱パターン１１４から、シリコン基板１０３の端面１０７へ熱が伝達され、熱が空気中に放熱される。シリコン基板下面にＢＧＡ１１１Ｄを形成し、チップの実装された樹脂基板１０４にハンダ実装した後、実装の隙間を絶縁性高放熱材料１０５Ｂで封止する。実装隙間は約０．３〜０．４ｍｍである。封止材は熱伝導が０．２Ｗ／ｍＫ以上のものを用い
る。

係る構成によればＬＳＩ１０１が駆動することにより発生する熱は直接接触しているバンプ電極１０９及び絶縁性高放熱材料１０５Ａに伝達され、シリコン基板１０３、放熱パターン１１４、貫通電極１１２Ａ、放熱ビア電極１１３Ａに伝達され、シリコン基板１０３の端面１０７に到達する。さらに導電性高放熱材料１０６に伝達され、周囲の空気に放熱される。同時にシリコン基板１０３と樹脂基板１０４を接続するためのハンダ材料で形成されたＢＧＡ１１１Ｄとシリコン基板１０３と樹脂基板１０４の間に充填された絶縁性高放熱材料１０５Ｂに熱が伝達し、さらに樹脂基板１０４に形成された信号ライン１１０と放熱ビア電極１１３Ｄに伝達され、樹脂基板１０４の下部に形成されたマザ−実装基板との接続用のＢＧＡ１１１Ｅを通して、マザ−基板に伝達される。

材料個別の熱伝導率により熱伝導速度が決まる。関係する主な材料の熱伝導率はＣｕ：３９８Ｗ／ｍ・Ｋ、Ｓｉ：１６８Ｗ／ｍ・Ｋ、導電ペ−スト：１０〜１５Ｗ／ｍ・Ｋ、エポキシ樹脂：０．２１Ｗ／ｍ・Ｋ、空気：０．０２４Ｗ／ｍ・Ｋであり、Ｃｕで形成されているシリコン基板１０３内の放熱パターン１１４、放熱ビア電極１１３が効果的に熱を伝達することがわかる。ＬＳＩ１０１、及び、シリコン基板１０３と接触する材料としては絶縁性の高放熱材料を用いる。熱伝導率の高いＡｌＮフィラ−などを分散したエポキシ系の材料が代表的なものである。導電経路と接触しない部分には熱伝導率の高い導電性高放熱材料を用いるのが効果的である。このようにＬＳＩが駆動時に発生した熱は実装構造体に伝達され、導電性高放熱材料の外表面から空気中に効率よく放熱することができる。

ＬＳＩ１０１などの素子を実装したシリコン基板をマザ−基板などに実装する場合、接続部に及ぶ熱変化から生じる応力に対して持ちこたえることができず、破壊される危険性があるため、シリコン基板を樹脂製インタ−ポ−ザ基板に実装した後に樹脂製インタ−ポ−ザ基板をマザ−基板に実装する。これによりマザ−基板の実装部で生じる応力を樹脂製インタ−ポ−ザで吸収し、シリコン基板の接続部の劣化を防ぐことができる。

また、メモリ−ＩＣなどを複合的に１つの実装構造体に含む場合、ＬＳＩ１０１の熱影響を受けにくくするためにＩＣの厚みをＢＧＡ高さよりも薄くして樹脂製インタ−ポ−ザ基板に実装する。

なお、本実施の形態において、高放熱材料として導電性樹脂を設けたが、金属板の貼付けによる放熱経路の形成としてもよい。

放熱ビア電極の径は熱伝達面積が大きいほど効果があるが信号ラインとの大小は放熱性に影響のない事項である。

さらに、導電性材料で表面を覆うことによりＥＳＤによる障害を防止する効果がある。なおビア電極は、丸型孔は四角形状であってもその他の形状であっても同様の効果を得ることができる。

次に、本発明の実施の形態に係る半導体実装構造体１００の冷却能力について述べる。実施例１として、図１から図３の構造のものを用いた。つまり、シリコン基板１０３は、厚み０．５ｍｍ、３ｃｍ×４ｃｍ、ＬＳＩ１０１は、２ｃｍ×３ｃｍ、貫通電極１１２は、直径８０μｍで２０本、凹凸部１２０は、径５０ミクロン、ピッチは５０ミクロン、バンプ電極１０９は直径３０〜５０μｍで２０個、絶縁性高放熱材料１０５は、厚み約０．５ｍｍ、放熱パターン１１４は、厚み１５μｍ、放熱ビア電極１１３は、直径１００〜１５０μｍで２０本、導電性高放熱材料１０６は、厚み０．５ｍｍ、樹脂基板１０４は、厚み約０．４ｍｍ、ＢＧＡ１１１は、直径５０μｍ、マザー基板は、厚み約１ｍｍのものを用いた。

実施例２として、上記実施例１で、シリコン基板１０３に、放熱ビア電極１１３がなく、導電性高放熱材料１０６がない場合とした。

実施例３として、上記実施例１で、シリコン基板１０３に、凹凸部１２０がなく、放熱パターン１１４がなく、導電性高放熱材料１０６がない場合とした。

比較例として、上記実施例で、凹凸部１２０がなく、貫通電極１１２がなく、絶縁性高放熱材料１０５がなく、放熱パターン１１４がなく、放熱ビア電極１１３がなく、導電性高放熱材料１０６がない場合とした。

ＬＳＩ１０１を動作させ、比較例の構造で、ＬＳＩ１０１の温度が、８０℃で一定になった条件において、実施例１では、ＬＳＩ１０１は、６５℃、実施例２では、７０℃、実施例３では７５℃で一定となった。実施例２では、放熱パターン１１４と凹凸部１２０が主体的に放熱に寄与し、実施例３では、貫通電極１１２、放熱ビア電極１１３の効果が主体的に放熱に寄与したと考えられる。シリコン材料は熱伝導がよく、放熱ビア電極１１３や導電性高放熱材料１０６よりも放熱効果が高い。

図６を参照して、半導体実装構造体１００の製造方法について説明する。
先ず図６（ａ）に示すように、シリコン基板１０３に、半導体素子実装用の実装パターン１１５が形成される。実装パターン１１５は、シリコン基板１０３上にシリコン酸化膜などの絶縁膜を形成し、スパッタでＣｕやＡｌなどの成膜を施し、フォトリソでパターンニングをした後に、ドライエッチング、またはウェットエッチングでパターン形成される。その上に、ＣＶＤなどで絶縁膜を形成し、スパッタ、フォトリソを繰り返し、多層パターンが形成される。シリコン基板１０３の表層の内部配線には、放熱パターン１１４（図４）を形成し、シリコン基板１０３の端面１０７と結合し、信号ラインとなる貫通電極１１２とは独立させる。

次に、図６（ｂ）に示すように、シリコン基板１０３に貫通電極１１２Ａ、放熱ビア電極１１３Ａ、およびＢＧＡ１１１Ｄが形成されて、シリコン基板１０３が完成される。具体的には、貫通電極１１２Ａおよび放熱ビア電極１１３Ａは、シリコン基板（１０３）にドライエッチやレ−ザ−などで孔を開け、ＣＶＤなどで絶縁処理した後に、Ｃｕ／Ｔｉスパッタ、Ｃｕメッキで導電経路および放熱経路が形成される。なお、ＢＧＡ１１１Ｄは、ハンダボールが印刷搭載され、リフロ−を通して形成される。

次に、図６（ｃ）に示すように、ＬＳＩ１０１がシリコン基板１０３上にフリップチップ実装される。具体的には、フリップチップ接合は、シリコン基板１０３にハンダクリ−ムが供給された、もしくはＬＳＩ１０１またはシリコン基板１０３にバンプ電極１０９が形成された、シリコン基板１０３にフラックスが供給した後に実装される。実装時に加熱し、ハンダを溶融接合する場合と、実装後にリフロ−などを通してハンダを溶融接合する場合がある。また、シリコン基板１０３に、Ａｕスパッタやメッキを施し、ＬＳＩ１０１側にＡｕバンプを形成したＡｕ−Ａｕの熱圧接接合や、樹脂を介在させた状態での圧接接合もフリップ素子実装手段として選択できる。

次に図６（ｄ）に示すように、ＬＳＩ１０１がフリップチップ実装されたシリコン基板１０３が樹脂基板１０４に実装される。具体的には、樹脂基板１０４にスクリ−ン印刷でハンダが供給され、樹脂基板１０４とシリコン基板１０３がアライメント後に、樹脂基板１０４にシリコン基板１０３（ＬＳＩ１０１）を実装する。これをリフロ−に通すことによってハンダが溶融して、シリコン基板１０３と樹脂基板１０４とが接合する。

次に、図６（ｅ）に示すように、シリコン基板１０３と樹脂基板１０４との実装間のギャップが絶縁性高放熱材料１０５Ｂで封止される。具体的には、絶縁性高放熱材料１０５ＢとしてはＡｌＮ（窒化アルミニウム）などのフィラ−を分散させた１Ｗ／ｍＫ以上の熱伝導率が高いものが用いられる。

次に、図６（ｆ）に示すように、ＬＳＩ１０１上が絶縁性高放熱材料１０５Ａで封止される。封止材（絶縁性高放熱材料１０５Ａ）は、ＡｌＮなどのフィラ−を分散させた熱伝導率が高いものが用いられる。

次に、図６（ｇ）に示すように、絶縁性高放熱材料１０５Ａ上が導電性高放熱材料１０６で封止される。導電性高放熱材料はＣｕ、Ａｇ、ＣＮＴ（カ−ボンナノチュ−ブ）などをペ−スト状に分散させた熱伝導性の１０ＷｍＫ以上のものが用いられる。

（実施の形態２）
図７に第２の実施の形態に係る半導体実装構造体１００‘を示す。半導体実装構造体１００‘は、半導体実装構造体１００における導電性高放熱材料１０６が導電性高放熱材料１０６’に置き換えられて構成されている。上述のように、半導体実装構造体１００においては、導電性高放熱材料１０６によって、シリコン基板１０３、絶縁性高放熱材料１０５、およびＢＧＡ１１１Ｄが,樹脂基板１０４上に封止されている。つまり、絶縁性高放熱材料１０５およびシリコン基板１０３は、導電性高放熱材料１０６で覆われて周囲の空気と遮断されている。

半導体実装構造体１００‘においては、導電性高放熱材料１０６’は、絶縁性高放熱材料１０５およびシリコン基板１０３を覆うことなく、シリコン基板１０３の下部からＢＧＡ１１１Ｄを、樹脂基板１０４上に封止している。なお、シリコン基板１０３は絶縁性高放熱材料１０５に封止されているので、半導体実装構造体１００‘も、外気に対して封止されている。

つまり、シリコン基板１０３および絶縁性高放熱材料１０５は、導電性高放熱材料１０６に覆われることなく、周囲の空気に対して暴露されている。結果、シリコン基板１０３に伝導した熱は、凹凸部１２０の表面層Ｌｓを介して導電性高放熱材料１０６ではなく、直接空気に放出される。

なお、上述のように、凹凸部１２０の放熱性は表面積、及び、熱交換性に比例するため、ピッチＰが細かく、長さＬが長いほど表面積が増大し、放熱効果が向上する。ピッチＰが半分になれば表面積Ａは２倍になる。長さＬに比例し、表面積Ａは増加する。しかしながらピッチＰが小さすぎると空気の入れ替えが円滑にできなくなり、熱交換性が低下するため、放熱性が低下する。従って、ピッチＰが１０μｍ未満は用いることはできない。また、ピッチＰを１００μｍ以上にすると、現実の実装構造体の大きさが約数ｃｍであることから、表面積が少なく、放熱性が小さい。

本発明は、シリコン基板に実装および結線された半導体を絶縁樹脂で封止して構成され半導体実装構造体に利用することができる。

１００、１００’、１００ｃ半導体実装構造体
１０１ＬＳＩ
１０３シリコン基板
１０４樹脂基板
１０５絶縁性高放熱材料
１０６導電性高放熱材料
１０７シリコン基板端面
１０９バンプ電極
１１０信号ライン
１１１、１１１Ａ、１１１Ｂ、１１１Ｃ、１１１Ｄ、１１１ＥＢＧＡ
１１２、１１２Ａ、１１２Ｂ貫通電極
１１３、１１３Ａ、１１３Ｂ放熱ビア電極
１１４放熱パターン
１１５実装パターン
１１インタ−ポ−ザ
１６マザーボード
２２回路形成面

Claims

樹脂基板と、
側周面に凹部と、貫通し信号を伝達する複数の貫通電極と、貫通し熱を伝達するためだけの複数の放熱ビア電極とを含み、前記樹脂基板上に実装されたシリコン基板と、
前記シリコン基板の上面に設けられ、前記放熱ビア電極と前記凹部とを結び、前記貫通電極と接触しない放熱パターンと、
前記シリコン基板の上に実装された半導体チップと、
前記半導体チップと前記放熱ビア電極と前記貫通電極と前記放熱パターンとまでに渡って形成され、前記凹部には形成されない絶縁層とを備え、
前記半導体チップの前記シリコン基板上での領域は、対向する２辺が前記複数の貫通電極の列で挟まれ、異なる対向する２辺が前記複数の放熱ビア電極の列で挟まれ、前記複数の放熱ビア電極の列と前記凹部間に前記複数の放熱ビア電極がさらに設けられた半導体実装構造体。
前記凹部及び前記絶縁層を導電性放熱材料で覆う請求項１に記載の半導体実装構造体。
前記貫通電極の直径は５０〜１００μｍであり、前記放熱ビア電極の直径は１００〜２００μｍである請求項１に記載の半導体実装構造体。
前記凹部の表面は、金属膜で覆われていることを特徴とする請求項１に記載の半導体実装構造体。
前記凹部は、前記シリコン基板の上下方向に所定長だけ延在する複数の溝を備え、前記溝は所定ピッチだけ離間していることを特徴とする請求項１に記載の半導体実装構造体。