KR100703090B1 - 후면 접지형 플립칩 반도체 패키지 - Google Patents

후면 접지형 플립칩 반도체 패키지 Download PDF

Info

Publication number
KR100703090B1
KR100703090B1 KR20050080310A KR20050080310A KR100703090B1 KR 100703090 B1 KR100703090 B1 KR 100703090B1 KR 20050080310 A KR20050080310 A KR 20050080310A KR 20050080310 A KR20050080310 A KR 20050080310A KR 100703090 B1 KR100703090 B1 KR 100703090B1
Authority
KR
South Korea
Prior art keywords
substrate
ground
chip
back ground
semiconductor package
Prior art date
Application number
KR20050080310A
Other languages
English (en)
Other versions
KR20070024794A (ko
Inventor
정인호
김남흥
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR20050080310A priority Critical patent/KR100703090B1/ko
Priority to US11/510,649 priority patent/US20070045829A1/en
Priority to JP2006232263A priority patent/JP2007067407A/ja
Publication of KR20070024794A publication Critical patent/KR20070024794A/ko
Application granted granted Critical
Publication of KR100703090B1 publication Critical patent/KR100703090B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/34—Arrangements for cooling, heating, ventilating or temperature compensation ; Temperature sensing arrangements
    • H01L23/36—Selection of materials, or shaping, to facilitate cooling or heating, e.g. heatsinks
    • H01L23/367—Cooling facilitated by shape of device
    • H01L23/3677—Wire-like or pin-like cooling fins or heat sinks
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H01L23/49816—Spherical bumps on the substrate for external connection, e.g. ball grid arrays [BGA]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16135—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip
    • H01L2224/16145—Disposition the bump connector connecting between different semiconductor or solid-state bodies, i.e. chip-to-chip the bodies being stacked
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73253—Bump and layer connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49805—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the leads being also applied on the sidewalls or the bottom of the substrate, e.g. leadless packages for surface mounting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/30107—Inductance
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Cooling Or The Like Of Semiconductors Or Solid State Devices (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

후면 접지형 플립칩 반도체 패키지를 제공한다.
본 발명은 기판 ; 상기 기판에 패턴인쇄된 회로와 전기적으로 연결되도록 상기 기판의 상부 면에 플립칩 본딩되는 적어도 하나의 칩 ;상기 칩의 후면접지가 외부로 노출되도록 상기 기판상에 성형되는 몰드부 ; 및 상기 후면접지와 전기적으로 연결되도록 상기 몰드부의 외부면에 구비되는 도전 금속층을 포함한다.
본 발명에 의하면, 칩에서 발생되는 열을 후면 접지를 통해 방출하여 방열특성을 향상시킬 수 있고, 기생성분의 발생없이 전기적인 접지를 형성하여 전기적인 특성을 향상시킬 수 있다.
반도체 패키지, 칩, 후면 접지, 플립칩, 방열, 도전 금속층, 몰드부

Description

후면 접지형 플립칩 반도체 패키지{A Back Side Ground Type Flip Chip Semiconductor Package}
도 1(a)(b)(c)는 일반적인 반도체 패키지의 다양한 형태를 도시한 단면도이다.
도 2는 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제1 실시예를 도시한 단면도이다.
도 3(a)(b)(c)(d)(e)(f)(g)은 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제1 실시예를 도시한 공정 흐름도이다.
도 4는 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제2 실시예를 도시한 단면도이다.
도 5는 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제2 실시예를 도시한 공정 흐름도이다.
도 6은 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제3 실시예를 도시한 단면도이다.
도 7은 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제4 실시예를 도시한 단면도이다.
* 도면의 주요부분에 대한 부호의 설명 *
110 : 기판 112 : 방열용 비아홀
112a : 접지용 비아홀 116 : 하부 접지패드
118 : 상부 접지패드 120 : 칩
121 : 범프볼 125 : 후면 접지
130 : 몰드부 135 : 노출공
140 : 도전 금속층 M : 메인기판
본 발명은 후면 접지를 갖는 플립칩 반도체 패키지에 관한 것으로, 보다 상세히는 칩에서 발생되는 열을 후면 접지를 통해 방출하여 방열특성을 향상시키고, 기생성분의 발생없이 전기적인 접지를 형성하여 전기적인 특성을 향상시킬 수 있는 후면 접지형 플립칩 반도체 패키지에 관한 것이다.
최근 개인 휴대 통신의 발전과 더불어 많은 소자 혹은 부품들이 고집적 다기능 형태로 구현되고 있으며, 이는 여러 가지 소프트웨어적 발전과, IC 통합 기법 등을 통해 구현되는데, 이중 두드러진 특징이 각 부품 단위 혹은 블럭에 이어 시스템 전체적으로 모듈화 경향을 보이는 것이라 할 수 있다.
특히 이러한 모듈 구현은 그 집적도를 높이기 위해 여러 가지 방식의 기판 혹은 패키지(package)방식을 채택하고 있다. 그 중 플립칩 패키지(flip - chip package) 또는 웨이퍼 레벨 칩 스케일 패키지(wafer-level chip scale package)도 그 한 예라 할 수 있다.
이러한 플립 칩형태의 패키지는 전기적 특성면에서 기판에 탑재된 IC칩을 복수개의 금속 와이어로 와이어 본딩(wire bonding)하는 형태의 패키지에 비해 기생 인덕턴스(inductance)를 줄일 수 있고, 제품크기면에서 기판의 상부 면과 대면하는 풋프린트(foot-print)면적을 칩크기로 축소할 수 있기 때문에, 모듈화시 공간적으로 많은 장점을 가지고 있으며, 이로 인하여 고집적화된 모듈 구현 및 다수의 입출력 핀이 있는 제품에 많이 채용되고 있으며, 단일 IC제품에서도 제품크기나 두께를 줄이기 위해서 사용된다.
도 1(a)(b)(c)는 일반적인 반도체 패키지의 다양한 형태를 도시한 단면도로써, 도시한 바와 같이, 기판(1)상에 탑재되는 다양한 크기의 칩(10)(20)은 범프볼(11)을 매개로 하여 기판상에 플립칩 본딩방식으로 구비되거나 기판(1)상의 소정위치에 부착된 다음 복수개의 금속와이어(21)를 매개로 하여 와이어 본딩방식으로 구비되며, 상기 기판(1)상에는 칩(10)(20)과 더불어 다양한 형태의 실장부품(2)이 탑재된다.
또한, 기판(1)상에 하나의 칩(20)을 하부부품으로 하여 와이어 본딩방식으로 탑재한 다음, 그 상부 면에 또다른 칩(10)을 상부부품으로 하여 플립칩 본딩방식으로 탑재하는 상하 적층하는 형태로도 구비될 수 있다.
상기 기판(1)은 도 1(a)(b)에 도시한 바와 같이, 상부 면에 탑재된 칩(10)(20)과 더불어 실장부품을 외부환경으로부터 보호할 수 있도록 몰드부(3)를 수지재로 성형하여 구비하거나, 도 1(c)에 도시한 바와 같이, 상기 기판(1)의 상부 면에 하부단이 고정되는 금속캔(4)을 구비하였다.
이러한 플립칩 본딩방식은 주로 신호처리 및 수신단 또는 송신단의 드라이드단과 같은 수 백 mW이하의 저전력 소자에 채용되기 때문에, 플립칩 본딩된 칩(10)에서 발생되는 열은 크게 고려하지 않아도 작동상 문제가 되지 않았다.
그리고, 상기 칩(10)(20)에서 발생되는 열은 범프볼(11), 몰드부(3) 또는 칩하부 면에 구비된 열방출용 비아홀(5)을 통하여 외부로 방출할 수 있기 때문에 열에 기인하는 특성저하를 초래하지 않았다.
한편, 플립칩 본딩되는 칩(10)이 전력증폭기와 같이 수백 mW 이상의 고출력 소자로 채용되는 경우, 도 1(a)(c)에 도시한 바와 같이웨이퍼 쓰루 비아홀(wafer through via hole)공정에 의해서 칩(10)의 후면에 형성된 후면 접지(15)와 범프볼(11)이 서로 전기적으로 연결되도록 하고, 상기 기판(1)에는 상기 범프볼(11)과 상단이 접하고 상기 기판(1)의 하부 면에 형성된 방열층(7)과 하단이 접하는 또다른 방열용 비아홀(6)을 구비하여 열을 외부로 방출하는 경로를 형성하였다.
그러나, 이러한 경로를 통하여 상기 칩(10)에서 발생된 열을 외부로 모두 방출하는 것이 곤란하고, 이로 인하여 패키지 제품의 열특성을 향상시키는데 한계가 있었다.
또한, 도 1(a)(b)(c)에 도시한 바와 같이, 와이어 본딩되는 칩(20)은 본딩 구조상 기판(1)과 대응하도록 하부로 향하는 후면 접지(25)가 다이 패치(die patch)를 매개로 하여 상기 기판에 형성된 비아홀(5)과 전기적으로 연결되어 접지되는 반면에, 플립칩 본딩되는 칩(10)은 상부로 향하는 후면 접지(15)가 칩내에 형성된 웨이퍼 쓰루 비아홀(미도시), 범프볼(11)을 통하여 기판에 형성된 비아홀(6)과 전기적으로 연결되어 접지된다.
이에 따라, 플립칩 본딩된 칩(10)의 후면접지(15)의 구조에서는 웨이퍼 쓰루 비아홀(미도시), 범프볼(11)을 거치는 경로가 추가되기 때문에 기생 인덕턴스 값이 커지게 되고, 이로 인하여 제품의 전기적 특성이 저하되는 문제점이 있었다.
또한, 플립칩 본딩된 칩(10)의 후면접지(15)가 기판(1)에 접지되지 않는 경우, 상기 칩(10)에서 발생된 고주파 신호가 상기 후면접지(15)를 통하여 인접하는 다른 칩부품에 영향을 주고, 외부전파에 의한 잡음이 발생될 수 있기 때문에, 특성이 민감하고 사용 주파수가 높으며 대전력의 신호를 처리하는 칩에서 방열문제와 더불어 전파방사 및 전파잡음으로 인한 문제가 심각해질 수 있다.
따라서, 본 발명은 상기와 같은 종래의 문제점을 해소하기 위하여 제안된 것으로서, 그 목적은 칩에서 발생되는 열을 후면 접지를 통해 방출하여 방열특성을 향상시킬 수 있는 후면 접지형 플립칩 반도체 패키지를 제공하고자 한다.
본 발명의 다른 목적은 기생성분의 발생없이 전기적인 접지를 형성하여 전기적인 특성을 향상시킬 수 있는 후면 접지형 플립칩 반도체 패키지를 제공하고자 한다.
본 발명의 또다른 목적은 칩의 내부전파가 외부로 발산되어 신호간섭을 유발 하고, 외부전파가 칩내부로 유입되는 것을 방지할 수 있는 후면 접지형 플립칩 반도체 패키지를 제공하고자 한다.
상기와 같은 목적을 달성하기 위한 기술적인 구성으로써, 본 발명은,
기판 ; 상기 기판에 패턴인쇄된 회로와 전기적으로 연결되도록 상기 기판의 상부 면에 플립칩 본딩되는 적어도 하나의 칩 ; 상기 칩의 후면접지가 외부로 노출되도록 상기 기판상에 성형되는 몰드부 ; 및 상기 후면접지와 전기적으로 연결되도록 상기 몰드부의 외부면에 구비되는 도전 금속층을 포함하고, 상기 기판은 상기 칩이 플립칩 본딩되는 범프볼과 상단이 연결되는 적어도 하나의 방열용 비아홀과, 상기 방열용 비아홀의 하단이 연결되는 금속 연결패드를 구비하는 후면 접지형 플립칩 반도체 패키지를 제공한다.
삭제
삭제
삭제
삭제
바람직하게, 상기 기판은 하부 면에 상기 도전 금속층과 접지되는 적어도 하나의 하부 접지패드를 구비한다.
보다 바람직하게, 상기 하부 접지패드는 상기 기판이 메인기판의 상부 면에 탑재될때 상기 메인기판의 접지전극과 전기적으로 연결된다.
바람직하게, 상기 기판은 상부 면에 상기 도전 금속층과 접지되는 적어도 하나의 상부 접지패드를 구비하고, 상기 상부 접지패드는 상기 기판에 적어도 하나 형성된 접지용 비아홀의 상단과 연결되고, 상기 접지용 비아홀의 하단은 상기 기판의 하부 면에 형성된 금속 연결패드와 연결된다.
보다 바람직하게, 상기 금속 연결패드는 상기 기판에 형성된 적어도 하나의 방열용 비아홀의 하단과 연결된다.
보다 바람직하게,상기 금속 연결패드는 상기 기판이 메인기판의 상부 면에 탑재될때 상기 메인기판의 전극과 연결된다.
바람직하게, 상기 몰드부는 상기 후면 접지를 외부노출시킬 수 있도록 상기 후면 접지과 동일한 높이로 구비된다.
바람직하게, 상기 몰드부는 상기 후면 접지보다 높은 높이로 구비되어 상기 후면 접지가 외부 노출되도록 연마 가공된다.
바람직하게, 상기 몰드부는 상기 후면 접지보다 높은 높이로 구비되어 상기 후면 접지가 외부노출되는 노출공을 구비한다.
보다 바람직하게는 상기 노출공은 상기 후면 접지의 면적보다 작게 구비된다.
바람직하게, 상기 몰드부는 상기 후면 접지를 외부 노출시킬 수 있도록 상기 칩의 하부 면보다 높고 상기 칩의 상부 면보다 낮은 높이로 구비된다.
보다 바람직하게, 상기 몰드부는 접착성 소재로 구비된다.
보다 바람직하게, 상기 접착성 소재는 ACF(anisotropic conductive film), NCF(non-conductive film), ACP(anisotropic conductive paste) 및 NCP(non-conductive paste) 중 어느 하나로 구비된다.
바람직하게, 상기 도전 금속층은 CVD 스퍼터링(spurttering) 공정과 증발(evaporating)공정에 의해 구비된다.
바람직하게, 상기 도전 금속층은 전해 또는 무전해 도금에 의해 구비된다.
바람직하게, 상기 기판은 수동소자를 추가 포함한다.
이하, 본 발명에 대해서 첨부된 도면에 따라 보다 상세히 설명한다.
도 2는 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제 1실시예를 도시한 단면도로써, 본 발명의 플립칩 반도체 패키지(100)는 도시한 바와 같이, 후면접지를 통하여 메인기판과 연결되는 열방출 경로를 형성하고, 메인기판과 연결되는 접지경로를 형성하는 구조를 갖는 것으로, 이는 기판(110), 칩(120), 몰드부(130) 및 도전 금속층(140)을 포함하여 구성된다.
상기 기판(110)은 상부 면에 다양한 회로가 패턴인쇄되고, 상기 회로에 맞추어 적어도 하나의 칩(120)과 수동소자(129)가 상부 면에 실장된다.
이러한 기판(110)에는 적어도 하나의 방열용 비아홀(112)을 구비하고,상기 방열용 비아홀(112)은 상기 기판(110)의 하부 면에 형성된 금속 연결패드(114)와 연결되고, 상기 금속 연결패드(114)의 근방에는 적어도 하나의 하부 접지패드(116)를 구비한다.
상기 칩(120)은 하부 면에 어레이타입으로 일정간격을 두고 다수의 볼패드(미도시)를 형성하고 있는바, 상기 칩(120)의 볼패드는 상기 기판(110)과의 전기적인 연결을 위해서 다수의 범프볼(121)을 매개로 하여 상기 기판(110)의 상부 면에 플립칩 본딩되는 적어도 하나의 칩부품이다.
이때, 상기 범프볼(121)은 상기 기판(110)에 형성된 방열용 비아홀(112)의 상단과 연결되고, 상기 방열용 비아홀(112)의 하단은 상기 기판(110)의 하부 면에 형성된 금속 연결패드(114)와 연결되고, 상기 금속 연결패드(114)는 상기 기판(110)이 메인기판(M)의 상부 면에 탑재될때 상기 메인기판(M)의 연결패드(113)와 접하게 된다.
이에 따라, 상기 칩(120)에서 발생되는 열은 상기 방열용 비아홀(112), 금속 연결패드(114), 연결패드(113)를 통하여 메인기판(M)측으로 전달되는 경로를 통하여 방열된다.
상기 기판(110)의 하부 면에 구비되는 하부 접지패드(116)는 상기 기판(110)이 메인기판(M)의 상부 면에 탑재될때 상기 메인기판(M)의 접지전극(115)과 전기적으로 연결된다.
이에 따라, 상기 칩(120)의 플립칩 본딩조립 구조상 상부로 향하는 후면 접지(125)는 상기 도전 금속층(140), 하부접지패드(116) 및 접지전극(115)을 통하여 메인기판(M)과 연결되는 접지경로를 형성하게 된다.
또한, 상기 기판(110)의 상부 면에는 상기 칩(120)과 더불어 그 주변의 수동소자(129)를 외부환경으로부터 보호할 수 있도록 에폭시와 같은 수지물로서 성형되 는 몰드부(130)를 구비한다.
이때, 상기 몰드부(130)는 상기 칩(120)의 후면접지(125)를 외부로 노출시킬 수 있는 여러 가지 방법중 하나로서 상기 몰드부(130)의 성형시 상기 칩(120)의 후면 접지(125)가 상기 몰드부(130)의 상부 면과 동일한 높이로 갖추어 외부 노출되도록 상기 몰드부(130)는 후면 접지(125)와 동일한 높이를 갖는 것이 바람직하다.
또한, 상기 몰드부(130)가 상기 후면 접지(125)를 포함하는 칩(120)전체를 감싸는 경우, 상기 몰드부(130)의 상부 면을 연마가공함으로서 상기 후면 접지(125)가 점차 연마가공되는 몰드부(130)의 상부 면을 통하여 외부로 노출되어도 좋다.
여기서, 상기 몰드부(130)는 상기 후면 접지(125)의 외부 노출 면적을 최대로 할 수 있도록 상기 후면 접지(125)의 하부 면과 대응하는 높이까지 연마가공될 수 있다.
그리고, 상기 도전 금속층(140)은 상기 칩(120)의 후면접지(125)를 메인기판(M)과 전기적으로 연결할 수 있도록 상기 후면접지(125)를 외부노출시키도록 성형되거나 연마가공된 몰드부(130)의 외부면에 일정 두께로 구비되는 금속층이다.
본 발명의 후면 접지형 플립칩 반도체 패키지의 제1 실시예를 제조하는 공정은 도 3(a)(b)에 도시한 바와 같이, 방열용 비아홀(112), 금속 연결패드(114) 및 하부 접지패드(116)를 갖는 기판(110)을 제공한 다음, 상기 기판(110)상에 패턴인쇄된 회로에 맞추어 적어도 하나의 칩(120)을 다수의 범프볼(121)을 매개로 하여 플립칩 본딩하며, 상기 칩(120)의 근방에도 적어도 하나의 수동소자(129)를 탑재한 다.
이때, 상기 다수의 범프볼(121)중 어느 하나는 칩에서 발생되는 열을 상기 방열용 비아홀(112)을 통해 방출할 수 있도록 상기 바아홀(112)과 대응배치된다.
그리고, 도 3(c)에 도시한 바와 같이, 상기 기판(110)상에 플립칩 본딩된 칩(120)은 그 하부 면과 기판(110)사이에 언더필재(124)를 충진하는 언더필 공정이 이루어지고, 도 3(d)(e)에 도시한 바와 같이, 상기 기판(110)상에 탑재된 칩(120)과 수동소자(129)를 외부의 환경으로부터 보호할 수 있도록 이들을 감싸 보호하는 몰드부(130)를 성형한다.
이때, 상기 몰드부(130)가 상기 후면 접지(125)보다 높은 형성높이로 성형되는 경우, 상기 후면 접지(125)를 외부로 노출시킬 수 있도록 상기 몰드부(130)의 상부 면을 연마하는 연마공정이 수반된다.
그리고, 상기 몰드부(130)가 상기 후면 접지(125)와 동일한 형성높이로 성형되는 경우, 상기 후면 접지(125)는 상기 몰드부(130)를 통해 외부로 노출된다.
연속하여, 도 3(f)에 도시한 바와 같이, 상기 몰드부(130)의 외부면에는 스퍼터링(spurttering) 또는 증발(evaporating) 공정과 같은 반도체 기반공정에 의해서 도전성 금속재료를 일정두께로 형성하여 도전 금속층(140)을 구비하게 된다.
즉, 상기 도전 금속층(140)은 전기 및 열 전도성이 우수한 금속소재인 금, 은, 구리, 알루미늄 등을 선택적으로 이용하는 것이 바람직하며, 그 증착 방법에 있어서도, 금속 덩어리를 증발장비(evaporator)에 넣어 E-빔(beam) 혹은 전류로 가열 액화 시킨 후 기화 시키는 금속증발(metal evaporation)방식을 사용할 수 있다.
또는, 금, 은, 구리, 알루미늄 등의 금속 타겟(target)에 플라즈마를 형성하여 금속을 증착 시키는 스퍼터링 방식도 후면 접지용 도전 금속층을 형성하는 방법으로 사용할 수 있다.
이러한 반도체 기반 공정 외에도 간단한 설비 및 장비로 할 수 있는 도금 방식으로도 후면접지를 위한 금속층을 형성할 수 있으며, 여기에는 금, 구리 등의 시드(seed)금속을 몰드의 표면에 형성하고 전해 용액에 전기를 가함으로서 구리 또는 금 등을 도금하는 전기 전해 도금 방식과 전기를 이용하지 않고 이온 결합을 통해 도금을 형성하는 무전해 도금 방식을 사용할 수 있다.
이때, 무전해 도금시에는 일반적인 도금 순서에 맞게 파라듐 등의 촉매제 사용 등의 공정 순서를 거쳐야 한다.
이러한 도전 금속층(140)은 상기 몰드부(130)의 외부면 전체에 구비되고, 그 하부단은 상기 기판(110)의 하부 면에 형성된 하부 접지패드(116)와 접하도록 구비되는 것이 바람직하다.
그리고, 도 3(g)에 도시한 바와 같이, 상기 도전 금속층(140)이 구비된 기판(110)을 메인기판(M)상에 탑재하게 되면, 상기 기판(110)의 방열용 비아홀(112)과 금속 연결패드(114)이 메인기판(M)의 연결패드(113)와 접착하게 되어 상기 칩에서 발생되는 열을 기판(110)측으로 방출하는 열방출경로를 형성할 수 있는 것이다.
또한, 상기 도전 금속층(140)은 상기 메인기판(M)의 접지전극(115)과 솔더재(S)를 매개로 전기적으로 연결되어 칩내부를 통과하지 않고 도전 금속층(140), 접지전극(115)으로 연결되는 접지경로를 형성할 수 있기 때문에, 기생성분이 발생되는 것을 방지할 수 있는 것이다.
이와 더불어, 상기 도전 금속층(140)과 접지전극(115)에 의해서 몰드부(130)의 외부면 전체를 접지면적으로 활용할 수 있기 때문에, 상기 칩(120)에서 발생된 신호가 외부로 방사되어 인접하는 칩과 신호간섭을 유발하거나, 외부의 신호가 내부로 유입되는 것을 차단할 수 있는 것이다.
도 4는 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제2 실시예를 도시한 단면도로서, 본 발명의 패키지(100a)는 도시한 바와 같이 기판(110), 칩(120), 몰드부(130) 및 도전 금속층(140)으로 구성되는바, 동일한 부재에 대해서 동일부호를 부여하고, 이에 대한 설명은 생략하기로 한다
상기 기판(110)에는 그 상부 면에 플립칩 본딩되는 칩(120)의 범프볼(121)과 상단이 연결되는 방열용 비아홀(112)과 더불어 상기 기판(110)의 상부 면에 형성되는 상부 접지패드(118)와 상단이 연결되는 접지용 비아홀(112a)을 각각 구비한다.
상기 방열용 비아홀(112)과 접지용 비아홀(112a)의 각 하부단은 상기 기판(110)의 하부 면에 형성되는 금속 연결패드(114a)와 연결되고, 상기 금속 연결패드(114a)는 상기 기판(110)이 메인기판(M)의 상부 면에 탑재될때 상기 메인기판의 전극과 전기적으로 연결된다.
상기 도전 금속층(140)은 상기 칩(120)의 후면 접지(125)와 전기적으로 연결되면서 상기 기판(110)의 상부 접지패드(118)와 연결되도록 상기 몰드부(130)의 외부면에 구비됨에 따라, 상기 후면 접지(125), 도전 금속층(140), 상부 접지패드 (118), 접지용 비아홀(112a) 및 금속 연결패드(114a)를 통하여 메인기판(M)으로 이르는 접지경로를 형성하게 된다.
본 발명의 후면 접지형 플립칩 반도체 패키지의 제2 실시예를 제조하는 공정은 도 5(a)(b)에 도시한 바와 같이, 방열용 비아홀(112), 접지용 비아홀(112a), 금속 연결패드(114) 및 상부 접지패드(118)를 갖는 기판(110)을 제공한 다음, 상기 기판(110)상에 적어도 하나의 칩(120)을 다수의 범프볼(121)을 매개로 하여 플립칩 본딩하며, 상기 칩(120)의 근방에는 적어도 하나의 수동소자(129)를 탑재한다.
상기 다수의 범프볼(121)중 어느 하나는 상기 방열용 비아홀(112)의 상단에 연결되고, 상기 상부 접지패드(118)은 접지용 비아홀(112a)의 상단과 연결된다.
그리고, 도 5(c)(d)에 도시한 바와 같이, 상기 기판(110)과 이에 플립칩 본딩된 칩(120)사이에 언더필재(124)를 충진하는 언더필 공정을 수행한 다음, 상기 칩(120)과 수동소자(129)를 외부환경으로부터 보호할 수 있도록 이들을 감싸 보호하는 몰드부(130)를 성형한다. 여기서, 상기 몰드부(130)는 외측테두리로부터 상기 상부 접지패드(118)가 외부로 노출되도록 성형되어야 한다.
이때, 상기 몰드부(130)가 상기 칩의 후면 접지(125)보다 높은 형성높이로 성형되는 경우, 도 5(e)에 도시한 바와 같이 상기 후면 접지(125)를 외부로 노출시킬 수 있도록 상기 몰드부(130)의 상부 면을 연마하는 연마공정이 수반된다.
상기 몰드부(130)가 상기 후면 접지(125)과 동일한 형성높이로 성형되는 경우, 상기 후면 접지(125)는 도 5(e)에 도시한 바와 같이 상기 몰드부(130)를 통해 외부로 노출된다.
연속하여, 상기 몰드부(130)의 외부면에는 도 5(f)에 도시한 바와 같이, CVD, 스퍼터링(spurttering), 증발(evaporating) 공정에 의해서 도전성 금속재료를 일정두께로 형성하여 도전 금속층(140)을 구비하게 된다.
이러한 도전 금속층(140)은 상기 몰드부(130)의 외부면 전체에 구비되고, 그 하부단은 상기 기판(110)의 상부 면에 형성된 상부 접지패드(118)와 접하도록 구비되는 것이 바람직하다.
그리고, 상기 후면 접지(25)가 도전 금속층(140)에 연결된 패키지(110a)를 메인기판(M)에 탑재하게 되면, 상기 기판(110)의 방열용, 접지용 비아홀(112)(112a)과 연결된 금속 연결패드(114a)가 메인기판(M)의 전극과 연결되어 상기 칩에서 발생되는 열을 기판(110)측으로 방출하는 열방출경로를 형성함과 동시에 접지경로를 형성하게 된다.
도 6은 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제3 실시예를 도시한 단면도로서, 본 발명의 패키지(100b)는 기판(110), 칩(120), 몰드부(130) 및 도전 금속층(140)로 구성되고, 동일한 부재에 대해서 동일부호를 부여하고, 상세한 설명은 생략하기로 한다.
상기 몰드부(130)가 상기 칩(120)의 후면 접지(125)보다 높은 높이로 성형될때, 상기 후면 접지(125)와 대응하는 몰드부(130)에 상기 후면 접지(125)를 외부로 노출시킬 수 있도록 노출공(135)을 구비하며, 상기 노출공(135)은 상기 후면 접지(125)의 면적보다 작은 크기로 구비되는 것이다.
이에 따라, 상기 몰드부(130)는 후면 접지(125)까지 몰드부가 성형되고 성형된 몰드부를 연마가공하는 구조에 비하여 성형높이가 높기 때문에, 부피가 커지는 단점이 있는 반면에 상기 칩을 외부환경으로부터 보호하는 능력을 보다 향상시킬 수 있는 장점이 있어 제품의 신뢰성을 높일 수 있다.
또한, 상기 후면 접지(125)를 이용한 접지경로가 불필요한 또다른 칩(120)을 기판(110)상에 복합적으로 구비하여 패키지를 구성하는 적합한 구조를 갖는 것이다.
도 7은 본 발명에 따른 후면 접지형 플립칩 반도체 패키지의 제4 실시예를 도시한 단면도로서, 본 발명의 패키지(100c)는 기판(110), 칩(120), 몰드부(130c) 및 도전 금속층(140)로 구성되고, 동일한 부재에 대해서 동일부호를 부여하고, 상세한 설명은 생략하기로 한다.
상기 몰드부(130c)는 상기 기판(110)상에 플립칩 본딩된 칩(120)의 후면 접지(125)를 외부 노출시킬 수 있도록 상기 칩(120)의 하부 면보다 높고 상기 칩(120)의 상부 면보다 낮은 높이로 구비된다.
이러한 몰드부(130c)는 상기 기판(110)의 상부 접지패드(118)와의 결합력을 높일 수 있도록 접착성 소재로 구비되며, 이는 ACF(anisotropic conductive film), NCF(non-conductive film), ACP(anisotropic conductive paste) 및 NCP(non-conductive paste) 중 어느 하나를 선택하여 사용한다.
이에 따라, 상기 몰드부(130c)가 접착성 소재로서 상기 칩(120)의 상부 면보다 낮게 구비되면, 상부 접지 패드와의 결합력을 높여 접지성능을 향상시키고, 패키지의 부피를 줄여 제품의 소형화를 도모할 수 있는 것이다.
그리고, 상기 몰드부(130c)로부터 외부노출되는 칩(120)은 도전 금속층(140)에 의해서 외부환경으로부터 보호된다.
본 발명은 특정한 실시예에 관련하여 도시하고 설명하였지만, 이하의 청구범위에 의해 마련되는 본 발명의 정신이나 분야를 벗어나지 않는 한도내에서 본 발명이 다양하게 개조 및 변화될수 있다는 것을 당업계에서 통상의 지식을 가진자는 용이하게 알수 있음을 밝혀두고자 한다.
상술한 바와같은 본 발명에 의하면, 기판상에 플립칩 본딩된 칩을 감싸도록 성형되는 몰드부의 외부면에 칩의 후면 접지와 전기적으로 연결되는 도전 금속층을 구비함으로서, 칩내부를 통과하지 않고 도전 금속층을 통하여 연결되는 접지경로를 형성할 수 있기 때문에, 칩 동작시 기생성분이 발생되는 것을 방지하여 제품의 신뢰성을 높일 수 있다.
그리고, 상기 칩에서 발생된 열을 몰드부에 구비되는 도전 금속층과 더불어 기판의 방열용 비아홀을 통하여 외부로 방출할 수 있기 때문에, 제품의 방열특성을 향상시킬 수 있다.
또한, 몰드부의 외부 전체면에 구비되는 도전 금속층을 접지면적으로 활용할 수 있기 때문에, 제품의 접지성능을 향상시킬 수 있을 뿐만 아니라 외부의 유해 전자파가 유입되는 것을 차단하는 차폐성능을 높여 제품의 신뢰성을 가일층 향상시킬 수 있다.
그리고, 칩의 동작시 발생되는 신호가 외부로 불필요하게 방사되어 인접하는 칩과 신호간섭을 유발하거나 외부의 유해한 신호가 칩내부로 유입되는 것을 근본적으로 차단할 수 있기 때문에, 제품의 전기적 특성을 향상시킬 수 있다.
또한, 몰드부의 성형높이를 후면 접지를 외부노출시키면서 이보다 높게 구비함으로서, 칩이 외부환경으로부터 전기적인 영향을 받는 것을 최소할 수 있기 때문에, 제품의 전기적인 특성을 안정적으로 유지할 수 있다.
그리고, 몰드부를 접착성 소재로서 칩보다 낮은 높이로 구비함으로서, 접지패드와의 결합력을 높이면서 패키지의 높이를 줄일 수 있기 때문에, 제품의 접지성능을 향상시킴은 물론 제품의 소형화 설계를 가능하게 하는 효과가 얻어진다.

Claims (17)

  1. 기판 ;
    상기 기판에 패턴인쇄된 회로와 전기적으로 연결되도록 상기 기판의 상부 면에 플립칩 본딩되는 적어도 하나의 칩 ;
    상기 칩의 후면접지가 외부로 노출되도록 상기 기판상에 성형되는 몰드부 ; 및
    상기 후면접지와 전기적으로 연결되도록 상기 몰드부의 외부면에 구비되는 도전 금속층을 포함하고,
    상기 기판은 상기 칩이 플립칩 본딩되는 범프볼과 상단이 연결되는 적어도 하나의 방열용 비아홀과, 상기 방열용 비아홀의 하단이 연결되는 금속 연결패드를 구비하는 후면접지형 플립칩 반도체 패키지.
  2. 삭제
  3. 제 1항에 있어서,
    상기 기판은 하부 면에 상기 도전 금속층과 접지되는 적어도 하나의 하부 접지패드를 구비함을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  4. 제 3항에 있어서,
    상기 하부 접지패드는 상기 기판이 메인기판의 상부 면에 탑재될때 상기 메인기판의 접지전극과 전기적으로 연결됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  5. 제 1항에 있어서,
    상기 기판은 상부 면에 상기 도전 금속층과 접지되는 적어도 하나의 상부 접지패드를 구비하고, 상기 상부 접지패드는 상기 기판에 적어도 하나 형성된 접지용 비아홀의 상단과 연결되고, 상기 접지용 비아홀의 하단은 상기 기판의 하부 면에 형성된 금속 연결패드와 연결됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  6. 제 5항에 있어서,
    상기 금속 연결패드는 상기 기판에 형성된 적어도 하나의 방열용 비아홀의 하단과 연결됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  7. 제 5항에 있어서,
    상기 금속 연결패드는 상기 기판이 메인기판의 상부 면에 탑재될때 상기 메인기판의 전극과 연결됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  8. 제 1항에 있어서,
    상기 몰드부는 상기 후면 접지를 외부노출시킬 수 있도록 상기 후면 접지과 동일한 높이로 구비됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  9. 제 1항에 있어서,
    상기 몰드부는 상기 후면 접지보다 높은 높이로 구비되어 상기 후면 접지가 외부 노출되도록 연마 가공됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  10. 제 1항에 있어서,
    상기 몰드부는 상기 후면 접지보다 높은 높이로 구비되어 상기 후면 접지가 외부노출되는 노출공을 구비함을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  11. 제 10항에 있어서,
    상기 노출공은 상기 후면 접지의 면적보다 작게 구비됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  12. 제 1항에 있어서,
    상기 몰드부는 상기 후면 접지를 외부 노출시킬 수 있도록 상기 칩의 하부 면보다 높고 상기 칩의 상부 면보다 낮은 높이로 구비됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  13. 제 12항에 있어서,
    상기 몰드부는 접착성 소재로 구비됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  14. 제 13항에 있어서,
    상기 접착성 소재는 ACF(anisotropic conductive film), NCF(non-conductive film), ACP(anisotropic conductive paste) 및 NCP(non-conductive paste) 중 어느 하나로 구비됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  15. 제 1항에 있어서,
    상기 도전 금속층은 스퍼터링(spurttering) 공정 또는 증발(evaporating)공정에 의해 구비됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  16. 제 1항에 있어서,
    상기 도전 금속층은 전해 도금 공정 또는 무전해 도금 공정에 의해 구비됨을 특징으로 하는 후면접지형 플립칩 반도체 패키지.
  17. 제 1항에 있어서,
    상기 기판은 수동소자를 추가 포함함을 특징으로 하는 후면접지형 플립칩 반 도체 패키지.
KR20050080310A 2005-08-30 2005-08-30 후면 접지형 플립칩 반도체 패키지 KR100703090B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR20050080310A KR100703090B1 (ko) 2005-08-30 2005-08-30 후면 접지형 플립칩 반도체 패키지
US11/510,649 US20070045829A1 (en) 2005-08-30 2006-08-28 Backside ground type flip chip semiconductor package
JP2006232263A JP2007067407A (ja) 2005-08-30 2006-08-29 後面接地型フリップチップ半導体パッケージ

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20050080310A KR100703090B1 (ko) 2005-08-30 2005-08-30 후면 접지형 플립칩 반도체 패키지

Publications (2)

Publication Number Publication Date
KR20070024794A KR20070024794A (ko) 2007-03-08
KR100703090B1 true KR100703090B1 (ko) 2007-04-06

Family

ID=37802929

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20050080310A KR100703090B1 (ko) 2005-08-30 2005-08-30 후면 접지형 플립칩 반도체 패키지

Country Status (3)

Country Link
US (1) US20070045829A1 (ko)
JP (1) JP2007067407A (ko)
KR (1) KR100703090B1 (ko)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011888B1 (ko) * 2008-11-17 2011-02-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101070814B1 (ko) 2010-06-03 2011-10-06 삼성전기주식회사 반도체패키지 및 그 제조방법
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈

Families Citing this family (42)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8237335B2 (en) * 2005-07-20 2012-08-07 Ust, Inc. Thermally enhanced ultrasound transducer means
DE102007020656B4 (de) 2007-04-30 2009-05-07 Infineon Technologies Ag Werkstück mit Halbleiterchips, Halbleiterbauteil und Verfahren zur Herstellung eines Werkstücks mit Halbleiterchips
US7687895B2 (en) * 2007-04-30 2010-03-30 Infineon Technologies Ag Workpiece with semiconductor chips and molding, semiconductor device and method for producing a workpiece with semiconductors chips
KR100835061B1 (ko) * 2007-06-11 2008-06-03 삼성전기주식회사 반도체 칩 패키지
TWI420640B (zh) * 2008-05-28 2013-12-21 矽品精密工業股份有限公司 半導體封裝裝置、半導體封裝結構及其製法
US7851893B2 (en) * 2008-06-10 2010-12-14 Stats Chippac, Ltd. Semiconductor device and method of connecting a shielding layer to ground through conductive vias
KR101003585B1 (ko) * 2008-06-25 2010-12-22 삼성전기주식회사 전자부품 내장형 인쇄회로기판 및 그 제조방법
JP5289214B2 (ja) * 2008-07-31 2013-09-11 京セラ株式会社 高周波モジュール
JP5262552B2 (ja) * 2008-10-14 2013-08-14 富士電機株式会社 半導体装置の製造方法及び半導体装置
KR101030990B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지 및 이를 구비하는 플라즈마 디스플레이 장치
KR101030991B1 (ko) * 2008-12-31 2011-04-22 삼성에스디아이 주식회사 반도체 패키지의 장착구조 및 이를 적용한 플라즈마 디스플레이 장치
WO2010103756A1 (ja) * 2009-03-10 2010-09-16 パナソニック株式会社 モジュール部品とその製造方法と、およびそのモジュール部品を用いた電子機器
JP5391747B2 (ja) * 2009-03-10 2014-01-15 パナソニック株式会社 モジュール部品とモジュール部品の製造方法と、これを用いた電子機器
JP5414364B2 (ja) * 2009-05-28 2014-02-12 京セラ株式会社 高周波基板および高周波モジュール
JP5357706B2 (ja) * 2009-11-10 2013-12-04 パナソニック株式会社 半導体実装構造体
DE102009054517B4 (de) * 2009-12-10 2011-12-29 Robert Bosch Gmbh Elektronisches Steuergerät
JP2011171540A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法
JP2011171539A (ja) * 2010-02-19 2011-09-01 Panasonic Corp モジュールの製造方法
JP2012028484A (ja) * 2010-07-22 2012-02-09 Panasonic Corp モジュールと、その製造方法
KR101711048B1 (ko) * 2010-10-07 2017-03-02 삼성전자 주식회사 차폐막을 포함하는 반도체 장치 및 제조 방법
TWI456728B (zh) * 2010-12-17 2014-10-11 Advanced Semiconductor Eng 具有防電磁干擾結構的半導體結構與其製造方法
KR101715761B1 (ko) * 2010-12-31 2017-03-14 삼성전자주식회사 반도체 패키지 및 그 제조방법
KR101992596B1 (ko) * 2011-08-16 2019-06-25 삼성전자 주식회사 반도체 장치
KR101332857B1 (ko) * 2011-12-22 2013-11-22 앰코 테크놀로지 코리아 주식회사 반도체 패키지 및 그 제조 방법
KR20140115668A (ko) 2013-03-21 2014-10-01 삼성전자주식회사 방열판과 수동 소자를 갖는 반도체 패키지
JP6142627B2 (ja) * 2013-03-29 2017-06-07 株式会社村田製作所 基板
TWI588882B (zh) * 2013-09-13 2017-06-21 財團法人工業技術研究院 薄化積體電路裝置與其製作流程
US9576930B2 (en) 2013-11-08 2017-02-21 Taiwan Semiconductor Manufacturing Co., Ltd. Thermally conductive structure for heat dissipation in semiconductor packages
US20150287697A1 (en) * 2014-04-02 2015-10-08 Taiwan Semiconductor Manufacturing Company, Ltd. Semiconductor Device and Method
KR102251001B1 (ko) 2014-06-26 2021-05-12 삼성전자주식회사 반도체 패키지
US10607958B2 (en) * 2015-08-28 2020-03-31 Texas Instruments Incorporated Flip chip backside die grounding techniques
CN106816431B (zh) * 2015-11-30 2019-08-30 讯芯电子科技（中山）有限公司 一种电磁屏蔽封装结构及其制造方法
US9953929B2 (en) 2016-03-18 2018-04-24 Intel Corporation Systems and methods for electromagnetic interference shielding
US10103135B2 (en) * 2016-09-23 2018-10-16 Qualcomm Incorporated Backside ground plane for integrated circuit
WO2018092529A1 (ja) * 2016-11-16 2018-05-24 株式会社村田製作所 高周波モジュール
WO2018148444A1 (en) 2017-02-10 2018-08-16 Behrooz Mehr Grounding techniques for backside-biased semiconductor dice and related devices, systems and methods
JP2020047651A (ja) * 2018-09-14 2020-03-26 キオクシア株式会社 半導体装置
TWI712135B (zh) * 2019-09-16 2020-12-01 矽品精密工業股份有限公司 電子封裝件及其製法
US11251102B2 (en) * 2020-03-19 2022-02-15 Samsung Electronics Co., Ltd. Semiconductor module including heat dissipation layer
CN113749295A (zh) * 2020-06-02 2021-12-07 Itm半导体有限公司 电子烟的控制电路模块封装件
CN113380762B (zh) * 2021-06-04 2022-08-30 长江存储科技有限责任公司 芯片封装结构及其制造方法
US20230101847A1 (en) * 2021-09-30 2023-03-30 Texas Instruments Incorporated Passives to facilitate mold compound flow

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050042200A (ko) * 2003-06-30 2005-05-04 지멘스 악티엔게젤샤프트 경제적인 고주파 패키지

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5311059A (en) * 1992-01-24 1994-05-10 Motorola, Inc. Backplane grounding for flip-chip integrated circuit
JPH1140709A (ja) * 1997-07-18 1999-02-12 Nec Eng Ltd 半導体実装構造およびその製造方法
US5977626A (en) * 1998-08-12 1999-11-02 Industrial Technology Research Institute Thermally and electrically enhanced PBGA package

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20050042200A (ko) * 2003-06-30 2005-05-04 지멘스 악티엔게젤샤프트 경제적인 고주파 패키지

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101011888B1 (ko) * 2008-11-17 2011-02-01 앰코 테크놀로지 코리아 주식회사 반도체 패키지
KR101070814B1 (ko) 2010-06-03 2011-10-06 삼성전기주식회사 반도체패키지 및 그 제조방법
KR20140136743A (ko) * 2013-05-21 2014-12-01 삼성전기주식회사 고주파 모듈
KR101994714B1 (ko) 2013-05-21 2019-07-01 삼성전기주식회사 고주파 모듈

Also Published As

Publication number Publication date
US20070045829A1 (en) 2007-03-01
JP2007067407A (ja) 2007-03-15
KR20070024794A (ko) 2007-03-08

Similar Documents

Publication Publication Date Title
KR100703090B1 (ko) 후면 접지형 플립칩 반도체 패키지
US11245176B2 (en) Package structure, electronic device and method of fabricating package structure
US10304790B2 (en) Method of fabricating an integrated fan-out package
US7445968B2 (en) Methods for integrated circuit module packaging and integrated circuit module packages
US11270953B2 (en) Structure and formation method of chip package with shielding structure
US8497156B2 (en) Semiconductor device and manufacturing method of the same
US10453762B2 (en) Shielded fan-out packaged semiconductor device and method of manufacturing
US7696055B2 (en) Method for manufacturing passive device and semiconductor package using thin metal piece
US20070096335A1 (en) Chip stack structure having shielding capability and system-in-package module using the same
KR20080093909A (ko) 히트 싱크 및 그라운드 차폐의 기능들을 개선하기 위한반도체 디바이스 패키지
US10950554B2 (en) Semiconductor packages with electromagnetic interference shielding layer and methods of forming the same
WO2008040200A1 (en) Stacked multi-chip package with emi shielding
KR20080063182A (ko) Ｒｆ 모듈 패키지
US11380635B2 (en) Semiconductor device
US20230187383A1 (en) Semiconductor device and manufacturing method thereof
KR20080004731A (ko) 반도체 패키지
KR20240013059A (ko) Emi 차폐 및 방열을 위한 전도성 구조를 형성하는 반도체디바이스 및 그 제조 방법
KR102038602B1 (ko) 고방열 팬아웃 패키지 및 그 제조방법
KR20150076816A (ko) 전자 부품 모듈
KR101698292B1 (ko) 반도체 모듈
US20240304564A1 (en) Electronic device and manufacturing method thereof
US20230144055A1 (en) Heat sinking by thru-mold vias in shielded modules
KR20150140977A (ko) 반도체 패키지 장치 및 그 제조방법
KR101290666B1 (ko) 반도체 패키지 제조방법 및 반도체 패키지
US20130207246A1 (en) Packaging an Integrated Circuit Die

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130111

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20131224

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20150202

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20160111

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20170102

Year of fee payment: 11

LAPS Lapse due to unpaid annual fee