CN113380762B - 芯片封装结构及其制造方法 - Google Patents

芯片封装结构及其制造方法 Download PDF

Info

Publication number
CN113380762B
CN113380762B CN202110622432.6A CN202110622432A CN113380762B CN 113380762 B CN113380762 B CN 113380762B CN 202110622432 A CN202110622432 A CN 202110622432A CN 113380762 B CN113380762 B CN 113380762B
Authority
CN
China
Prior art keywords
chip
ground
forming
ground pad
electrically connected
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN202110622432.6A
Other languages
English (en)
Other versions
CN113380762A (zh
Inventor
曾心如
陈鹏
徐震
黄小强
周厚德
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Yangtze Memory Technologies Co Ltd
Original Assignee
Yangtze Memory Technologies Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Yangtze Memory Technologies Co Ltd filed Critical Yangtze Memory Technologies Co Ltd
Priority to CN202110622432.6A priority Critical patent/CN113380762B/zh
Publication of CN113380762A publication Critical patent/CN113380762A/zh
Application granted granted Critical
Publication of CN113380762B publication Critical patent/CN113380762B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/522—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames including external interconnections consisting of a multilayer structure of conductive and insulating layers inseparably formed on the semiconductor body
    • H01L23/528—Geometry or layout of the interconnection structure
    • H01L23/5286—Arrangements of power or ground buses
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/568—Temporary substrate used as encapsulation process aid
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/4824—Pads with extended contours, e.g. grid structure, branch structure, finger structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/482—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body
    • H01L23/485—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of lead-in layers inseparably applied to the semiconductor body consisting of layered constructions comprising conductive layers and insulating layers, e.g. planar contacts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/02—Bonding areas ; Manufacturing methods related thereto
    • H01L24/03—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/80—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected
    • H01L24/85—Methods for connecting semiconductor or other solid state bodies using means for bonding being attached to, or being formed on, the surface to be connected using a wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0231—Manufacturing methods of the redistribution layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02331—Multilayer structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0233—Structure of the redistribution layers
    • H01L2224/02333—Structure of the redistribution layers being a bump
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/023—Redistribution layers [RDL] for bonding areas
    • H01L2224/0237—Disposition of the redistribution layers
    • H01L2224/02381—Side view

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Manufacturing & Machinery (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Geometry (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本申请提供了一种芯片封装结构及其制造方法。该芯片封装结构包括：封装体，其内封装有至少一个芯片以及彼此电连接的接地焊盘和导电元件，封装体具有沿第一方向相对的第一面和第二面，以及连接第一面和第二面的第一周面，其中，接地焊盘的一个表面暴露于第一面；重新分布层，设置在封装体的第二面上且包括与导电元件电连接的地线；以及屏蔽层，覆盖第一面、第一周面和重新分布层的侧表面，屏蔽层与接地焊盘的暴露的表面电连接。

Description

芯片封装结构及其制造方法
技术领域
本申请涉及半导体领域，更具体的，涉及一种芯片封装结构以及制造方法。
背景技术
半导体所构成的工作电路，若在工作时受到外界的电磁干扰(ElectromagneticInterference，EMI)，则运行效能可能会受到影响。甚至在干扰强烈时，一些灵敏的芯片封装结构会有损坏的风险。而且除了外界的各种各样的干扰源，在高速PCB及系统设计中，高频信号线、集成电路的引脚、各类接插件等也都可能成为具有天线特性的辐射干扰源，这些器件能发射电磁波并可影响本系统内包括芯片封装结构在内的各种器件的正常工作。
抗电磁干扰是半导体行业的热门话题，尤其是在高频应用领域有迫切的市场需求。
有两种常见的用于芯片封装结构的抗电磁干扰工艺。一种是在半导体芯片封装后，在芯片封装结构的塑封体外表面溅射或喷涂屏蔽层，并且将屏蔽层与芯片封装结构的基板的地线电连接。屏蔽层与地线电连接后可用于隔断电磁波传递。但是，溅射或喷涂屏蔽层这种方案，需要在基板的侧面与地线电连接。而基板的尺寸较薄，能露出的地线的尺寸更是基板尺寸的1～2％，同时地线的位置过分地靠近定位面。这些因素造成了屏蔽层在地线连接区域很难保证100％的覆盖率，继而可能形成断路或接触不良。
另一种是先通过打金属线的方式在半导体芯片的外周编织金属法拉第笼，然后将半导体芯片和金属法拉第笼都塑封。金属法拉第笼用于阻隔电磁干扰信号。但是这种工艺路线中，金属法拉第笼在塑封之前完成，这会对前道工艺(front end of line，FEOL)有影响。而且金属法拉第笼需要耗费数量巨大的导电元件，成本高。此外，该工艺受到引线键合(wire bonder，WB)机器的能力限制，可采用的导电元件的长度。密度等参数受到局限，而且比较费时。
发明内容
本申请的实施例提供了一种芯片封装结构，该芯片封装结构包括：封装体，其内封装有至少一个芯片、导电元件以及相对芯片独立布置的接地焊盘，封装体具有沿第一方向相对的第一面和第二面，其中，接地焊盘的一个表面暴露于第一面；重新分布层，其设置在封装体的第二面上且包括通过导电元件与接地焊盘电连接的地线；以及屏蔽层，其至少覆盖封装体的第一面并与接地焊盘的暴露于第一面的表面电连接。
在一个实施方式中，封装体包括连接第一面和第二面的第一周面；其中，屏蔽层还覆盖第一周面和重新分布层的侧表面，屏蔽层与地线在重新分布层的侧表面处电连接。
在一个实施方式中，芯片封装结构还包括：焊球，其设置在重新分布层的背对封装体的一侧，通过重新分布层与芯片电连接。
在一个实施方式中，相邻两个芯片之间设置有管芯附接膜。
在一个实施方式中，多个芯片顺序堆叠，且每个芯片的地线焊盘未被多个芯片的其他芯片覆盖。
在一个实施方式中，多个芯片按照阶梯的形式堆叠。
在一个实施方式中，导电元件包括沿第一方向延伸的垂直导电线。
在一个实施方式中，导电元件包括：第一垂直导电线，第一垂直导电线的一端与芯片中第一芯片的地线焊盘键合，另一端与地线电连接；以及多个引线，多个引线将接地焊盘、第一芯片的地线焊盘以及芯片中其他芯片的地线焊盘彼此电连接。
在一个实施方式中，导电元件包括第二垂直导电线，第二垂直导电线的一端与接地焊盘键合，另一端与地线电连接。
在一个实施方式中，导电元件包括：第一垂直导电线，第一垂直导电线的一端与芯片的地线焊盘键合，另一端与地线电连接。
在一个实施方式中，芯片封装结构还包括：模制层，设置于封装体和重新分布层之间，包括第三垂直导电线；以及其中，导电元件与重新分布层的地线通过第三垂直导电线电连接。
在一个实施方式中，接地焊盘的暴露于第一面的表面与第一面基本平齐。
在一个实施方式中，接地焊盘被构造为长条形状且接地焊盘的长度方向平行于第一面。
在一个实施方式中，芯片封装结构包括多个接地焊盘，多个接地焊盘在第一面上被布置在芯片的周围区域。
在一个实施方式中，接地焊盘与屏蔽层的接触面积大于或等于60μm×60μm。
第二方面，本申请的实施例提供了一种制造芯片封装结构的方法，该方法包括：形成封装有至少一个芯片、导电元件以及相对芯片独立布置的接地焊盘的封装体，封装体具有沿第一方向相对的第一面和第二面，其中，接地焊盘的一个表面暴露于第一面，并且导电元件的第一端暴露于第二面；在封装体的第二面上形成重新分布层，其中，重新分布层包括通过导电元件与接地焊盘电连接的地线；以及形成至少覆盖第一面的屏蔽层，其中屏蔽层与接地焊盘的暴露于第一面的表面电连接。
在一个实施方式中，形成封装体的步骤包括：在承载基板上设置接地焊盘和至少一个芯片；形成一端与接地焊盘电连接的导电元件；以及形成封装至少一个芯片、接地焊盘以及导电元件的封装体；以及在形成屏蔽层之前，方法还包括：移除承载基板，从而暴露封装体的第一面和接地焊盘的一个表面。
在一个实施方式中，在承载基板上设置接地焊盘和至少一个芯片包括：在承载基板上设置接地焊盘和对位标记；以及基于对位标记，在承载基板上设置至少一个芯片。
在一个实施方式中，在承载基板上设置接地焊盘和至少一个芯片包括：在相邻两个芯片之间设置管芯附接膜。
在一个实施方式中，在承载基板上设置接地焊盘和至少一个芯片包括：顺序堆叠多个芯片，其中，每个芯片的地线焊盘未被多个芯片覆盖。
在一个实施方式中，多个芯片按照阶梯的形式堆叠。
在一个实施方式中，在移除承载基板的步骤之前还包括：在重新分布层背对封装体的一侧形成焊球，其中，焊球通过重新分布层与芯片电连接；以及利用厚度大于焊球高度的UV膜粘贴重新分布层的一侧和焊球；以及在形成屏蔽层的步骤之后还包括：利用紫外线照射UV膜，以移除UV膜。
在一个实施方式中，形成重新分布层的步骤包括：通过切边形成侧表面，其中，地线的端部暴露于侧表面。
在一个实施方式中，形成导电元件的步骤包括：形成沿第一方向延伸的垂直导电线。
在一个实施方式中，形成导电元件的步骤包括：形成第一垂直导电线，其中，第一垂直导电线的一端与芯片中第一芯片的地线焊盘键合，另一端为第一端；以及形成多个引线，其中，多个引线将接地焊盘、第一芯片的地线焊盘以及芯片中其他芯片的地线焊盘彼此电连接。
在一个实施方式中，形成导电元件的步骤包括：形成第二垂直导电线，其中，第二垂直导电线的一端与接地焊盘键合，另一端为第一端。
在一个实施方式中，形成导电元件的步骤包括：形成第一垂直导电线，其中，第一垂直导电线的一端与芯片的地线焊盘键合，另一端为第一端。
在一个实施方式中，在形成重新分布层之前，方法还包括：在封装体的第二面上形成模制层，其中，模制层包括与导电元件电连接的第三垂直导电线；以及其中，形成重新分布层包括：将地线形成为与第三垂直导电线电连接。
本申请的实施例提供的芯片封装结构，通过设置接地焊盘和导电元件，并在封装体正反两面都露出导电的端面，进而通过将接地焊盘与屏蔽层电连接以及将导电元件与地线电连接，使得屏蔽层与地线之间建立了稳定有效的通路。屏蔽层与地线形成了有效的法拉第笼结构，可以很好地保护芯片，防止芯片被外部的电磁干扰。
此外，接地焊盘和导电元件形成的结构贯穿了整个芯片封装结构，有利于在芯片工作时，将芯片产生的热量快速地传递到外部，有助于对芯片散热。
另外，本申请的实施例所提供的芯片封装结构可以根据需求而作较灵活的设计调整，适应性较好。也可以不必改变重新分布层等结构的现有设计，即可进一步地得到本申请实施例的芯片封装结构。对于现有工艺而言，工艺流程也几乎不改变，封装工艺成本基本没有增加。
附图说明
通过阅读参照以下附图所作的对非限制性实施例所作的详细描述，本申请的其它特征、目的和优点将会变得更明显：
图1是根据本申请实施方式的制造芯片封装结构的方法的流程框图；
图2至图11是根据本申请一种实施方式的制造芯片封装结构的方法的工艺过程图；
图12是根据本申请一种实施方式的芯片封装结构的示意性结构图；
图13是根据本申请另一种实施方式的芯片封装结构的示意性结构图；以及
图14是根据本申请再一种实施方式的芯片封装结构的示意性结构图。
具体实施方式
为了更好地理解本申请，将参考附图对本申请的各个方面做出更详细的说明。应理解，这些详细说明只是对本申请的示例性实施方式的描述，而非以任何方式限制本申请的范围。在说明书全文中，相同的附图标号指代相同的元件。表述“和/或”包括相关联的所列项目中的一个或多个的任何和全部组合。
应注意，在本说明书中，第一、第二、第三等的表述仅用于将一个特征与另一个特征区分开来，而不表示对特征的任何限制。因此，在不背离本申请的教导的情况下，下文中讨论的第二垂直导电线也可被称作第一垂直导电线。反之亦然。
在附图中，为了便于说明，已稍微调整了部件的厚度、尺寸和形状。附图仅为示例而并非严格按比例绘制。例如，封装体的厚度和重新分布层的厚度并非按照实际生产中的比例。如在本文中使用的，用语“大致”、“大约”以及类似的用语用作表近似的用语，而不用作表程度的用语，并且旨在说明将由本领域普通技术人员认识到的、测量值或计算值中的固有偏差。
还应理解的是，用语“包括”、“包括有”、“具有”、“包含”和/或“包含有”，当在本说明书中使用时表示存在所陈述的特征、元件和/或部件，但不排除存在或附加有一个或多个其它特征、元件、部件和/或它们的组合。此外，当诸如“...中的至少一个”的表述出现在所列特征的列表之后时，修饰整个所列特征，而不是修饰列表中的单独元件。此外，当描述本申请的实施方式时，使用“可”表示“本申请的一个或多个实施方式”。并且，用语“示例性的”旨在指代示例或举例说明。
除非另外限定，否则本文中使用的所有措辞(包括工程术语和科技术语)均具有与本申请所属领域普通技术人员的通常理解相同的含义。还应理解的是，除非本申请中有明确的说明，否则在常用词典中定义的词语应被解释为具有与它们在相关技术的上下文中的含义一致的含义，而不应以理想化或过于形式化的意义解释。
需要说明的是，在不冲突的情况下，本申请中的实施例及实施例中的特征可以相互组合。另外，除非明确限定或与上下文相矛盾，否则本申请所记载的方法中包含的具体步骤不必限于所记载的顺序，而可以任意顺序执行或并行地执行。下面将参考附图并结合实施例来详细说明本申请。
如图1所示，本申请实施方式提供的制造芯片封装结构的方法1000包括如下步骤：
步骤S101，形成封装有至少一个芯片、导电元件以及相对芯片独立布置的接地焊盘的封装体。封装体具有沿第一方向相对的第一面和第二面。示例性地，封装体还包括连接第一面和第二面的第一周面。接地焊盘的一个表面暴露于第一面，并且导电元件的第一端暴露于第二面。
步骤S102，在封装体的第二面上形成重新分布层。重新分布层包括与导电元件电连接的地线。地线通过导电元件与芯片的接地焊盘电连接。
步骤S103，形成至少覆盖第一面的屏蔽层。进一步地，屏蔽层可覆盖第一周面和重新分布层的侧表面。屏蔽层与接地焊盘的暴露的表面电连接。
在一些实施方式中，形成封装体的步骤S101包括：在承载基板上设置接地焊盘和至少一个芯片；形成一端与接地焊盘电连接的导电元件；以及形成封装至少一个芯片、接地焊盘以及导电元件的封装体。
以下根据图2至图11说明本申请一种实施方式提供的制造芯片封装结构的方法。
如图2和图3所示，在承载基板上设置接地焊盘和至少一个芯片的步骤包括：在承载基板1上设置接地焊盘21和对位标记22。之后再基于对位标记22而在承载基板1上设置至少一个芯片(未示出)。
示例性地，如图2所示，承载基板1包括载体10和敷设于载体的临时键合材料11。进而步骤S101包括：在敷设于载体10的临时键合材料11上设置接地焊盘21和对位标记22。
示例性地，接地焊盘21的材料可包括铝。接地焊盘21被设置为例如长条形，其与临时键合材料11的贴合面积可设计的较大，并可包括较大的键合区。
图4示出了根据本申请的一个实施方式形成的封装体、重新分布层和焊球的结构。如图4所示，在承载基板上设置接地焊盘和至少一个芯片的步骤包括：顺序堆叠多个芯片3。具体地，每个芯片3的地线焊盘31未被多个芯片3覆盖。
示例性地，多个芯片3按照阶梯的形式堆叠，也即多个芯片3堆叠布置并彼此形成台阶结构，地线焊盘31对应在台阶面上。
参考图2至图4，在示例性实施方式中，设置多个接地焊盘21。在临时键合材料11的表面上，多个接地焊盘21布置在对位标记22的周围区域，并使得接地焊盘21位于芯片3的周围区域。示例性地，在第一面201上，接地焊盘21位于芯片3的设置有地线焊盘31的一侧。
示例性地，接地焊盘31可具有例如长条形、方形、弧形等各种形态。接地焊盘31的形态主要根据待形成的封装体内可供布置接地焊盘31的区域而适应性设置。
参考图4，在承载基板上设置接地焊盘和所至少一个芯片的步骤包括：在相邻两个芯片3之间设置管芯附接膜(Die Attach Film，DAF)32。示例性地，最下层的芯片3与临时键合材料11之间也设置有管芯附接膜32。
在本实施方式中，形成导电元件4的步骤包括：形成第一引线41。第一引线41的一端与接地焊盘21键合，第一引线41的另一端与图4中最下层的芯片3的地线焊盘21键合。形成导电元件4的步骤还包括：形成第二引线42。第二引线42用于将不同的芯片3的地线焊盘31电连接。第二引线42可以是一根长的金属线。本实施方式中也可是包括多个第二引线42。例如第二引线42的两端分别与图4中最下层的两个芯片3的两个地线焊盘21键合。
形成导电元件4的步骤还可包括形成第一垂直导电线43。第一垂直导电线43的一端与从下数第三个芯片3的地线焊盘31键合，进而第一垂直导电线43通过第二引线42和第一引线41而与接地焊盘21电连接。第一垂直导电线43的另一端在封装体23形成后暴露与封装体23的第二面202。其中第一垂直导电线43的在第二面202暴露的一端即本文中的第一端。进而第一垂直导电线43的第一端在重新分布层5形成后可以与地线51电连接。
参考图12，在一些实施方式中，形成导电元件4的步骤还可包括：形成第二垂直导电线44。其中，第二垂直导电线44的一端与接地焊盘21键合，另一端与地线51电连接。
具体地，可以利用引线键合器(wire bonder)形成导电元件4的各个组成部分。这些引线的连接方式可以是键合的方式。具体地，引线与焊盘的键合方式是指引线与焊盘之间形成固定地物理连接并实现电连接。示例性地，导电元件4的材料包括金(Au)。
继续参考图4，在形成接地焊盘21、多个芯片3以及导电元件4之后，可形成封装体23。封装体23可以是塑封体。塑封体的材料可包括环氧树脂模塑料(Epoxy MoldingCompound)。封装体23与临时键合材料11贴合的面为第一面201，另一面为第二面202。通常而言，对于制成的芯片封装结构，第一面201可以为芯片封装结构的正面。
本实施例提供的制造芯片封装结构的方法，可以利用现有的重新分布层设计、不做更改地制造重新分布层5。其中地线51通过第一垂直导电线43与芯片3的地线焊盘31电连接。
本公开提供的制造芯片封装结构的方法可用于制造前述各实施方式提供的芯片封装结构。通常，根据导电元件的设计结构不同，形成导电元件的步骤也会有所调整。
具体地，由于在形成屏蔽层的步骤中，通常是将封装体的第一面朝向上方进而采用溅射的方式形成屏蔽层，因此屏蔽层在第一面处的部分能较好地被形成。此外，封装体的周面不容易被溅镀，因此屏蔽层的位于周面的部分在形成时更为困难，且地线在周面的暴露面积无法做的更大，继而屏蔽层和地线在周面处的电连接稳定性经常不够理想。通过所设置的接地焊盘，克服了该问题。接地焊盘在封装体的第一面暴露后，能够在形成屏蔽层的步骤中良好地与屏蔽层电连接，即保证了屏蔽层通过接地焊盘和导电元件能与重新分布层的地线良好地电连接，进而实现了对芯片的电磁屏蔽。本申请实施例提供的制造方法对现有的制造流程没有较大的影响，可以很快地结合到现有的制造方法，具有较低的制造成本。
示例性地，该方法还包括：在重新分布层5上侧(即背对封装体23的一侧)形成焊球6。焊球6通过重新分布层5与芯片3电连接。具体地，芯片3包括多个焊盘。重新分布层5的再布线(RDL)使得各个焊球6电连接至不同的焊盘。焊球6的材料可包括焊锡。
通常在承载基板1上会同时制造多个芯片封装结构，继而需要切边来形成封装体的第一周面203和重新分布层5的侧表面(也可称为第二周面)。可通过一道切边工艺形成连续一体的周面。
图5是形成重新分布层的过程中最顶层的再布线的俯视图。如图5所示，重新分布层5的再布线包括地线51和功能布线52。地线51包括用于与焊球6连接的圆焊盘511和用于与屏蔽层电连接的凸起512。图5中点划线是切边工艺的切边位置，即第一周面203的轮廓。在形成重新分布层5时，凸起512突出于该轮廓，以保证切边后地线51包括暴露于重新分布层5的侧表面的部分断面。
再次参照图4，根据一个实施例，封装体23的厚度为600μm～900μm，重新分布层5的厚度为70μm～130μm，焊球的高度约为220μm。而地线51在重新分布层5侧表面的断面厚度约为重新分布层5的厚度的1％～2％。图5中凸起512的宽度仅有10μm～15μm。示例性地，本申请实施例还可依旧利用此断面与待形成的屏蔽层电连接。
如图6所示，利用厚度大于焊球高度的UV膜7粘贴重新分布层5和焊球6。
具体地，UV膜7包括基底膜71和UV胶水72。UV胶水72的厚度尺寸需要比焊球6的高度尺寸大。进而可以在保护焊球6的同时粘贴到重新分布层5。
参考图7，进一步地，本申请实施例提供的方法包括：移除承载基板1。具体地，可以将整体结构翻转，即将UV膜7置于下侧，承载基板1至于上侧。再去除承载基板1，以暴露封装体23的第一面201和接地焊盘21的一个表面211。接地焊盘21与导电元件4整体贯穿封装体23，因此接地焊盘21在第一面201暴露出的表面211可视为本文中的与前述第一端相对的第二端。具体地，移除承载基板1的方式是移除临时键合材料11。
示例性地，接地焊盘21的暴露于第一面201的表面211与第一面201基本平齐。
接地焊盘21的大小通常不做限制，主要用于保证被第一引线41电连接。示例性地，接地焊盘21在第一面201处暴露出的面积可大于或等于60μm×60μm。
如图8所示，因为封装体23的第一面201在成品的芯片封装结构中朝向正面，所以可在第一面201上的标记区域A处打标(mark)。以记载信息、标记记号等。
如图9所示，在封装体23的第一面201、第一周面203以及第二周面501上形成屏蔽层8。
具体地，可采用溅射或喷涂工艺形成屏蔽层8。屏蔽层8的材料包括金属。接地焊盘21在第一面201暴露的面211与屏蔽层8电连接。地线51在第二周面501暴露的断面也可与屏蔽层8电连接。
如图10所示，在形成屏蔽层8的步骤之后还包括：利用紫外线(Ultraviolet)L照射UV膜7，以移除UV膜7。UV膜7的UV胶水72可以是对595μm波长的紫外线L敏感，在该波长的紫外线L的照射下，UV胶水72粘性降低，进而可以从焊球6处脱离。
如图11所示，本申请实施例提供的方法可制造出一种芯片封装结构，包括封装体23、重新分布层5和屏蔽层8。
封装体23内封装有至少一个芯片3a～3b、导电元件4以及接地焊盘21。接地焊盘21和导电元件4彼此电连接。封装体23具有沿第一方向相对的两面以及连接这两个面的第一周面。封装体23的前述两面中的一面暴露接地焊盘21的一个表面，另一面暴露导电元件4的一端。
重新分布层5设置在封装体23的暴露导电元件4的面上。重新分布层5的地线51与导电元件4电连接。
屏蔽层8覆盖封装体23的暴露接地焊盘21的面、并与接地焊盘21电连接。同时屏蔽层8覆盖封装体23的侧表面和重新分布层5的侧表面。
本申请实施方式提供的芯片封装结构设置有接地焊盘。接地焊盘能够在正面提供一个较大的接触面，进而与屏蔽层良好、稳定的电连接。同时通过导电元件与重新分布层的地线电连接，形成了一条在封装体内部的电通路。该通路结构牢固稳定，使屏蔽层和地线之间实现稳定的电连接。屏蔽层和地线形成法拉第笼，能有效地防止芯片受到电磁干扰。
根据一个实施例，屏蔽层8与地线51在重新分布层5的侧表面处电连接。
根据一个实施例，多个芯片3a～3b按照阶梯的形式顺序堆叠，每个芯片3a～3b的地线焊盘31a～31b未被多个芯片3a～3b覆盖。此外，相邻两个芯片3a～3b之间设置有管芯附接膜。
根据一个实施例，芯片封装结构还包括：设置在重新分布层5的背对封装体23一侧的焊球6。焊球6通过重新分布层5中的再布线与芯片3a～3b的不同焊盘例如地线焊盘31a～31b电连接。
根据一个实施例，导电元件包括沿第一方向延伸的垂直导电线。
如图11所示，可选地，导电元件4包括沿第一方向延伸的第一垂直导电线43。
参考图12，其中示出根据本申请一个实施方式的芯片封装结构。在一些实施方式中，导电元件4包括第二垂直导电线44。第二垂直导电线44的一端与接地焊盘21键合，另一端与地线51电连接。这些实施方式中，屏蔽层8通过接地焊盘21与第二垂直导电线44直接连到地线51上，结构比较简单，而且接地焊盘21的设置位置更加灵活。
如图12所示，导电元件4包括：第一垂直导电线43和第二引线42。第二引线42将各个芯片3a～3c的地线焊盘31a～31c电连接。第一垂直导电线43可以键合在第三芯片3c的地线焊盘31c上，并与地线51电连接。
可选地，每个芯片的地线焊盘都通过一个第一垂直导电线与地线电连接。
示例性地，导电元件包括：第一垂直导电线和第一引线。每个芯片的地线焊盘都通过一个第一垂直导电线与地线电连接。接地焊盘通过第一引线与一个芯片的地线焊盘电连接，继而与地线电连接。
参考图13，其中示出根据本申请另一种实施方式的芯片封装结构，导电元件4包括第二垂直导电线44、第一引线41和第二引线42。第一引线41和第二引线42将各芯片3a～3b的地线焊盘31a～31b电连接至接地焊盘21，进而通过第二垂直导电线44与地线51电连接。
如图14所示，在示例性地实施方式中，芯片封装结构还包括：模制层9。芯片封装结构中可利用模制层9封装有另一组芯片3。模制层9中设置有第三垂直导电线45。封装体23中的导电元件例如第二垂直导电线44通过第三垂直导电线45与地线51电连接。
制造如图14所示的芯片封装结构的方法中，先在承载基板(未示出)上设置接地焊盘21，进而设置封装体23中的芯片3和导电元件，并形成封装体23。之后，在形成重新分布层之前，该方法还包括：在封装体23的第二面上形成模制层9；模制层9包括将导电元件与地线51电连接的第三垂直导电线45；进而形成重新分布层和屏蔽层8。
本申请实施例提供的各种芯片封装结构因为设置了通过导电元件与地线电连接的接地焊盘，且接地焊盘在封装体的第一面暴露，所以能具有良好的屏蔽性能。
以上描述仅为本申请的较佳实施方式以及对所运用技术原理的说明。本领域技术人员应当理解，本申请中所涉及的保护范围，并不限于上述技术特征的特定组合而成的技术方案，同时也应涵盖在不脱离所述技术构思的情况下，由上述技术特征或其等同特征进行任意组合而形成的其它技术方案。例如上述特征与本申请中的(但不限于)具有类似功能的技术特征进行互相替换而形成的技术方案。

Claims (27)

1.一种芯片封装结构，其特征在于，包括：
封装体，其内封装有至少一个芯片、导电元件以及相对所述芯片独立布置的接地焊盘，所述封装体具有沿第一方向相对的第一面和第二面，其中，所述接地焊盘的一个表面暴露于所述第一面；
重新分布层，其设置在所述封装体的所述第二面上且包括通过所述导电元件与所述接地焊盘电连接的地线；以及
屏蔽层，其至少覆盖所述封装体的第一面并与所述接地焊盘的暴露于所述第一面的表面电连接。
2.根据权利要求1所述的芯片封装结构，其中，所述封装体包括连接所述第一面和所述第二面的第一周面；以及
其中，所述屏蔽层还覆盖所述第一周面和所述重新分布层的侧表面，所述屏蔽层与所述地线在所述重新分布层的侧表面处电连接。
3.根据权利要求1所述的芯片封装结构，其中，还包括：
焊球，其设置在所述重新分布层的背对所述封装体的一侧，通过所述重新分布层与所述芯片电连接。
4.根据权利要求1所述的芯片封装结构，其中，相邻两个所述芯片之间设置有管芯附接膜。
5.根据权利要求1所述的芯片封装结构，其中，多个所述芯片顺序堆叠，且每个所述芯片的地线焊盘未被所述多个芯片的其他芯片覆盖。
6.根据权利要求5所述的芯片封装结构，其中，所述多个芯片按照阶梯的形式堆叠。
7.根据权利要求1至6中任一项所述的芯片封装结构，其中，所述导电元件包括沿所述第一方向延伸的垂直导电线。
8.根据权利要求7所述的芯片封装结构，其中，所述导电元件包括：
第一垂直导电线，所述第一垂直导电线的一端与所述芯片中第一芯片的地线焊盘键合，另一端与所述地线电连接；以及
多个引线，所述多个引线将所述接地焊盘、所述第一芯片的地线焊盘以及所述芯片中其他芯片的地线焊盘彼此电连接。
9.根据权利要求7所述的芯片封装结构，其中，所述导电元件包括第二垂直导电线，所述第二垂直导电线的一端与所述接地焊盘键合，另一端与所述地线电连接。
10.根据权利要求9所述的芯片封装结构，其中，所述导电元件包括：
第一垂直导电线，所述第一垂直导电线的一端与所述芯片的地线焊盘键合，另一端与所述地线电连接。
11.根据权利要求7所述的芯片封装结构，其中，还包括：
模制层，设置于所述封装体和所述重新分布层之间，包括第三垂直导电线；以及
其中，所述导电元件与所述重新分布层的地线通过所述第三垂直导电线电连接。
12.根据权利要求1所述的芯片封装结构，其中，所述接地焊盘的暴露于所述第一面的表面与所述第一面基本平齐。
13.根据权利要求1所述的芯片封装结构，其中，所述接地焊盘被构造为长条形状且所述接地焊盘的长度方向平行于所述第一面。
14.根据权利要求1所述的芯片封装结构，其中，包括多个所述接地焊盘，所述多个接地焊盘在所述第一面上被布置在所述芯片的周围区域。
15.根据权利要求1所述的芯片封装结构，其中，一个所述接地焊盘与所述屏蔽层的接触面积大于或等于60μm×60μm。
16.一种制造芯片封装结构的方法，其特征在于，包括：
形成封装有至少一个芯片、导电元件以及相对所述芯片独立布置的接地焊盘的封装体，所述封装体具有沿第一方向相对的第一面和第二面，其中，所述接地焊盘的一个表面暴露于所述第一面，并且所述导电元件的第一端暴露于所述第二面；
在所述封装体的所述第二面上形成重新分布层，其中，所述重新分布层包括通过所述导电元件与所述接地焊盘电连接的地线；以及
形成至少覆盖所述封装体的第一面的屏蔽层，其中所述屏蔽层与所述接地焊盘的暴露于所述第一面的表面电连接。
17.根据权利要求16所述的方法，其中，
形成所述封装体的步骤包括：
在承载基板上设置所述接地焊盘和所述至少一个芯片；
形成一端与所述接地焊盘电连接的所述导电元件；以及
形成封装所述至少一个芯片、所述接地焊盘以及所述导电元件的封装体；以及
在形成所述屏蔽层之前，所述方法还包括：
移除所述承载基板，从而暴露所述封装体的所述第一面和所述接地焊盘的一个表面。
18.根据权利要求17所述的方法，其中，在承载基板上设置所述接地焊盘和所述至少一个芯片包括：
在所述承载基板上设置接地焊盘和对位标记；以及
基于所述对位标记，在所述承载基板上设置至少一个芯片。
19.根据权利要求17所述的方法，其中，在承载基板上设置所述接地焊盘和所述至少一个芯片包括：
顺序堆叠多个所述芯片，其中，每个所述芯片的地线焊盘未被所述多个芯片覆盖。
20.根据权利要求19所述的方法，其中，所述多个芯片按照阶梯的形式堆叠。
21.根据权利要求17所述的方法，其中，
在移除所述承载基板的步骤之前还包括：
在所述重新分布层背对所述封装体的一侧形成焊球，其中，所述焊球通过所述重新分布层与所述芯片电连接；以及
利用厚度大于所述焊球高度的UV膜粘贴所述重新分布层的所述一侧和所述焊球；以及
在形成所述屏蔽层的步骤之后还包括：
利用紫外线照射所述UV膜，以移除所述UV膜。
22.根据权利要求16所述的方法，其中，形成所述重新分布层的步骤包括：
通过切边形成侧表面，其中，所述地线的端部暴露于所述侧表面。
23.根据权利要求17所述的方法，其中，形成所述导电元件的步骤包括：
形成沿所述第一方向延伸的垂直导电线。
24.根据权利要求23所述的方法，其中，形成所述导电元件的步骤包括：
形成第一垂直导电线，其中，所述第一垂直导电线的一端与所述芯片中第一芯片的地线焊盘键合，另一端为所述第一端；以及
形成多个引线，其中，所述多个引线将所述接地焊盘、所述第一芯片的地线焊盘以及所述芯片中其他芯片的地线焊盘彼此电连接。
25.根据权利要求23所述的方法，其中，形成所述导电元件的步骤包括：
形成第二垂直导电线，其中，所述第二垂直导电线的一端与所述接地焊盘键合，另一端为所述第一端。
26.根据权利要求25所述的方法，其中，形成所述导电元件的步骤包括：
形成第一垂直导电线，其中，所述第一垂直导电线的一端与所述芯片的地线焊盘键合，另一端为所述第一端。
27.根据权利要求23所述的方法，其中，在形成所述重新分布层之前，所述方法还包括：
在所述封装体的第二面上形成模制层，其中，所述模制层包括与所述导电元件电连接的第三垂直导电线；以及
其中，形成所述重新分布层包括：将所述地线形成为与所述第三垂直导电线电连接。
CN202110622432.6A 2021-06-04 2021-06-04 芯片封装结构及其制造方法 Active CN113380762B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN202110622432.6A CN113380762B (zh) 2021-06-04 2021-06-04 芯片封装结构及其制造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN202110622432.6A CN113380762B (zh) 2021-06-04 2021-06-04 芯片封装结构及其制造方法

Publications (2)

Publication Number Publication Date
CN113380762A CN113380762A (zh) 2021-09-10
CN113380762B true CN113380762B (zh) 2022-08-30

Family

ID=77575752

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202110622432.6A Active CN113380762B (zh) 2021-06-04 2021-06-04 芯片封装结构及其制造方法

Country Status (1)

Country Link
CN (1) CN113380762B (zh)

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102281707A (zh) * 2010-06-11 2011-12-14 株式会社村田制作所 电路模块
CN111066144A (zh) * 2019-11-29 2020-04-24 长江存储科技有限责任公司 芯片封装结构及其制造方法
CN111554674A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺
CN111800996A (zh) * 2019-04-05 2020-10-20 三星电机株式会社 电子装置模块及制造该电子装置模块的方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100703090B1 (ko) * 2005-08-30 2007-04-06 삼성전기주식회사 후면 접지형 플립칩 반도체 패키지
US20170062352A1 (en) * 2015-08-26 2017-03-02 Avago Technologies General Ip (Singapore) Pte. Ltd. Semiconductor chip module

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN102281707A (zh) * 2010-06-11 2011-12-14 株式会社村田制作所 电路模块
CN111800996A (zh) * 2019-04-05 2020-10-20 三星电机株式会社 电子装置模块及制造该电子装置模块的方法
CN111066144A (zh) * 2019-11-29 2020-04-24 长江存储科技有限责任公司 芯片封装结构及其制造方法
CN111554674A (zh) * 2020-05-15 2020-08-18 甬矽电子(宁波)股份有限公司 具有电磁屏蔽功能的封装体和封装工艺

Also Published As

Publication number Publication date
CN113380762A (zh) 2021-09-10

Similar Documents

Publication Publication Date Title
US8866280B2 (en) Chip package
US7851894B1 (en) System and method for shielding of package on package (PoP) assemblies
CN101512762B (zh) 用于半导体电路小片的三维封装的可堆叠封装
US6667546B2 (en) Ball grid array semiconductor package and substrate without power ring or ground ring
US20110127654A1 (en) Semiconductor Package and Manufacturing Methods Thereof
CN102543923B (zh) 半导体器件及其制造方法
US11908805B2 (en) Semiconductor packages and associated methods with solder mask opening(s) for in-package ground and conformal coating contact
KR20070058680A (ko) 반도체 패키지 및 그 구조의 형성 방법
US9589906B2 (en) Semiconductor device package and method of manufacturing the same
US20100270663A1 (en) Power Lead-on-Chip Ball Grid Array Package
US6876087B2 (en) Chip scale package with heat dissipating part
US9837378B2 (en) Fan-out 3D IC integration structure without substrate and method of making the same
US20200321269A1 (en) Chip to Lead Interconnect in Encapsulant of Molded Semiconductor Package
CN109309080A (zh) 集成电路封装
US20080308951A1 (en) Semiconductor package and fabrication method thereof
KR20190024599A (ko) 마스크 어셈블리 및 칩 패키지를 제조하기 위한 방법
CN109378276B (zh) 电子封装模块的制造方法以及电子封装模块
US7518211B2 (en) Chip and package structure
CN110648998B (zh) 半导体封装的制造方法
CN113380762B (zh) 芯片封装结构及其制造方法
CN112259525A (zh) 半导体装置和制造半导体装置的方法
KR101753416B1 (ko) Ｉｃ 패키지용 리드프레임 및 제조방법
US20150084171A1 (en) No-lead semiconductor package and method of manufacturing the same
CN105161475A (zh) 带有双圈焊凸点的无引脚csp堆叠封装件及其制造方法
US10269718B2 (en) Rectangular semiconductor package and a method of manufacturing the same

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication
SE01 Entry into force of request for substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant