CN102281707A - 电路模块 - Google Patents

电路模块 Download PDF

Info

Publication number
CN102281707A
CN102281707A CN201110168272A CN201110168272A CN102281707A CN 102281707 A CN102281707 A CN 102281707A CN 201110168272 A CN201110168272 A CN 201110168272A CN 201110168272 A CN201110168272 A CN 201110168272A CN 102281707 A CN102281707 A CN 102281707A
Authority
CN
China
Prior art keywords
components
circuit substrate
circuit module
conductive sheet
electronic devices
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
CN201110168272A
Other languages
English (en)
Other versions
CN102281707B (zh
Inventor
竹村忠治
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Publication of CN102281707A publication Critical patent/CN102281707A/zh
Application granted granted Critical
Publication of CN102281707B publication Critical patent/CN102281707B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

本发明提供一种具有导电性隔壁的电路模块，所述导电性隔壁具有与电路基板的尺寸和装载于电路基板上的电子元器件的配置的变更相对应的、所期望的形状。通过在元器件装载面(32)上装载多个单片的导电性片(34)，来构成导电性隔壁(33)。与电路基板(31)的尺寸和第一块、第二块内的电子元器件的配置相对应，改变导电性片(34)的装载位置和装载个数，从而能自由变更导电性隔壁(33)的形状。利用这样的导电性隔壁(33)，元器件装载面(32)被分隔成第一块(35)和第二块(36)，从而阻止了块间的电磁干扰。

Description

电路模块
技术领域
本发明涉及一种电路模块，更详细而言，涉及在电路基板上形成有导电性隔壁的电路模块。
背景技术
以往，提出了形成有导电性隔壁的电路模块，所述导电性隔壁将电路基板上的电子元器件分隔成所期望的块。作为这样的现有电路模块，例如由专利文献1进行了揭示。专利文献1所揭示的电路模块如图7所示。
如图7(A)所示，电路模块10包括：内部具有电极图案的电路基板11；装载于电路基板11的元器件装载面12上的电子元器件13～17和导电性隔壁18；以及形成于电路基板11上、覆盖所述电子元器件13～17而使导电性隔壁18的一部分露出至表面的绝缘树脂层19。
如图7(B)，装载于元器件装载面12上的导电性隔壁18由一个连续的导电性构件构成，所述导电性构件从元器件装载面12的一边延伸至另一边。利用这样的导电性隔壁18，对电子元器件13～17(未图示)进行分隔，将它们分别内置于两个不同的块20、21的任意一个中。
块20内的电子元器件与块21内的电子元器件分别构成不同的功能电路而进行动作。由导电性隔壁18进行分隔，从而能降低块20内的电子元器件与块21内的电子元器件之间的电磁干扰。
专利文献1：日本专利特开2005-317935
发明内容
然而，在现有的电路模块10中，由于导电性隔壁18由一个连续的导电性构件构成，因此，存在通用性较低的问题。
即，在变更电路基板的尺寸和安装于电路基板上的电子元器件的配置的情况下，必须与此对应地将导电性隔壁18的形状改变成L形或T形等。这成为制造电路模块11时成本提高的主要原因。
另外，由于导电性隔壁18由一个连续的导电性构件构成，因此，还存在以下的问题：即，当在电路基板11上形成绝缘树脂层19时，块间(例如，图7(B)所示的块20与块21之间)的树脂流动性较差，到遍及整个元器件装载面12都形成树脂为止需要较长时间。
本发明是鉴于上述问题而完成的，其目的在于，提供一种电路模块，该电路模块具有能应对电路基板的尺寸及安装于电路基板上的电子元器件的配置变化、通用性较高的导电性隔壁，并且，形成于电路基板上的绝缘树脂层的流动性也较高。
为了达到上述目的，本发明所涉及的电路模块包括电路基板和导电性隔壁，所述电路基板装载有多个电子元器件，所述导电性隔壁与多个电子元器件一起装载于电路基板上，将多个电子元器件分隔成所期望的块，在所述电路模块中，通过配置多个导电性片来形成导电性隔壁。
在这种情况下，导电性隔壁不是一个连续的导电性构件，而是通过在电路基板上排列装载多个单片的导电性片而构成的。因此，通过改变电路基板上的导电性片的装载位置、以及所装载的导电性片的个数，能自由变更导电性隔壁的形状。因而，能提供具有导电性隔壁的电路模块，所述导电性隔壁具有与电路基板的尺寸和装载于电路基板上的电子元器件的配置的变更相对应的、所期望的形状。
此外，优选为电路基板包括多个形成有面内布线电极的绝缘体层、以及贯穿所述绝缘体层而形成的通孔电极，导电性片经由面内布线电极和通孔电极，与接地电极相连接。
在这种情况下，由于导电性片与接地电极相连接，因此，能提高导电性隔壁的屏蔽效果。
此外，优选为在电路基板上形成有绝缘树脂层，使得覆盖多个电子元器件，并形成有屏蔽导电层，使得覆盖绝缘树脂层，导电性片的一部分从绝缘树脂层露出，并与屏蔽导电层相连接。
在这种情况下，由于利用与接地电极相连接的屏蔽导电层对电路基板上的电子元器件进行覆盖，因此，能阻止因来自外部的电磁波噪音而使电子元器件受到影响。除此以外，由于屏蔽导电层通过导电性片在多处与接地电极相连接，因此，使屏蔽导电层的屏蔽效果更加可靠。
此外，优选为在电路基板上形成有屏蔽外壳，使得覆盖电子元器件，导电性片与屏蔽外壳相连接。
在这种情况下，由于利用与接地电极相连接的屏蔽外壳对电路基板上的电子元器件进行覆盖，因此，能阻止因来自外部的电磁波噪音而使电子元器件受到影响。除此以外，由于屏蔽外壳通过导电性片在多处与接地电极相连接，因此，使屏蔽外壳的屏蔽效果更加可靠。
此外，优选为在多个绝缘体层内，至少有一层几乎在整个面形成有面内接地电极，所述面内接地电极经由面内布线电极和通孔电极，与接地电极相连接。
在这种情况下，能阻止因从电路基板一侧侵入的电磁波噪音而使电子元器件受到影响。
此外，优选为屏蔽导电层、屏蔽外壳、以及面内接地电极在电路基板的侧面相连接。
在这种情况下，能更可靠地阻止因从电路基板一侧侵入的电磁波噪音而使电子元器件受到影响。
此外，优选为空开间隙来配置多个导电性片，从而形成导电性隔壁，间隙的距离为电路模块的动作信号的4分之1波长以下。
在这种情况下，除了能可靠阻止从电子元器件发出的电磁波噪音通过导电性隔壁以外，还由于树脂能经由间隙流动，因此，还能在保持良好的流动性的同时，形成绝缘树脂层。
此外，优选为导电性片在由树脂所形成的成形体的表面上形成有导电性材料而形成。
在这种情况下，由于导电性片主要由树脂构成，因此，电路模块的制造较为容易。
此外，优选为多个导电性片包括：基体，该基体沿与电路基板的元器件装载面垂直的方向延伸；贯穿部，该贯穿部沿与元器件装载面平行的方向贯穿基体；支承部，该支承部从基体沿与元器件装载面平行的方向延伸，用其至少一部分与电路基板相接，从而将基体固定于电路基板上；以及吸附部，该吸附部设置于基体的、位于与电路基板相反的一侧的面上，用于对基体进行吸附。
在这种情况下，利用支承部，能将导电性片配置于电路基板的元器件装载面上而不使其倒下。另外，由于形成有吸附部，因此，与其他电子元器件相同，能使用电子元器件安装设备来对导电性片进行吸附，并将其装载于元器件装载面上。因此，能简易地将导电性片配置于电路基板上。此外，由于导电性片具有贯穿部，因此，能进一步提高构成绝缘树脂层的树脂材料的流动性。
根据本发明，能提供具有导电性隔壁的电路模块，所述导电性隔壁具有与电路基板的尺寸和装载于电路基板上的电子元器件的配置的变更相对应的、所期望的形状。
附图说明
图1是本发明的实施方式1所涉及的电路模块的、去除了绝缘树脂层和屏蔽导电层的俯视图。
图2是本发明的实施方式1所涉及的电路模块的剖视图。
图3是本发明的实施方式1所涉及的电路模块的、去除了绝缘树脂层的剖视图。
图4是本发明的实施方式1所涉及的电路模块所使用的导电性片的外观立体图、侧视图、以及俯视图。
图5是本发明的实施方式2所涉及的电路模块的剖视图。
图6是本发明的实施方式3所涉及的电路模块的剖视图、以及形成有面内接地电极的介质层的俯视图。
图7是现有的电路模块的剖视图和外观立体图。
标号说明
10、30、60、70电路模块
11、31电路基板
13～17电子元器件
18、33导电性隔壁
19、39绝缘树脂层
20、21、35、36块
32元器件装载面
34导电性片
37接地电极
38布线图案
40屏蔽导电层
51基体
51a～c第一结构部、第二结构部、第三结构部
52支承部
53吸附部
54贯穿部
55开口部
56主面
57、58边
61屏蔽外壳
71面内接地电极
具体实施方式
下面，参照附图，对本发明的实施方式进行详细说明。
(实施方式1)
关于本发明的实施方式1所涉及的电路模块30的结构，如图1、图2、图3、图4(A)～(C)、图5所示。
图1是对电路模块30的元器件装载面32进行俯视的俯视图。
如图1所示，电路模块30包括电路基板31、装载于电路基板的元器件装载面32上的电子元器件、以及导电性隔壁33。
作为电路基板31，例如是使用主要包括陶瓷材料的陶瓷多层基板、或主要包括树脂材料的树脂多层基板等而形成的、30mm×20mm×1.6mm的长方体。将形成有面内布线电极的基板进行重叠，从而构成多层基板，面内布线电极通过贯穿所述基板的通孔电极相连接。
通过在元器件装载面32上装载多个单片的导电性片34，来构成导电性隔壁33。此外，关于导电性片34的详细结构将在后文中阐述。
利用这样的导电性隔壁33，元器件装载面32被分隔成图1中所示的第一块35、以及第二块36。装载于第一块35的电子元器件、与装载于第二块36的电子元器件分别构成不同的功能电路。
例如，电路模块30是将蓝牙(BluetoothR)电路和FM调谐器电路集成在一个模块元器件中的模块元器件，在这种情况下，装载于第一块35的电子元器件构成蓝牙电路，装载于第二块的电子元器件构成FM调谐器电路。
在具有上述结构的电路模块30中，由于在第一块35与第二块36之间，形成有导电性隔壁33，因此，能防止装载于第一块的电子元器件与装载于第二块的电子元器件之间产生电磁干扰。
此外，导电性隔壁33由多个单片的导电性片34构成。因此，与电路基板31的尺寸和第一块、第二块内的电子元器件的配置相对应，改变导电性片的装载位置和装载个数，从而能自由变更导电性隔壁33的形状。
此外，在本实施例中，只示出了具有第一块和第二块的电路模块，但也可以根据电路模块的功能，应用本发明所涉及的、由多个单片的导电性片所构成的导电性隔壁，将电路基板的元器件装载面分隔成三个以上的块。
接着，一边参照图2、图3，一边对本发明所涉及的电路模块30的结构进一步进行详细说明。
图2是沿图1中的X-X’线对电路模块进行切割的剖视图。图3是沿图1中的Y-Y’线对电路模块进行切割、并去除了绝缘树脂层的剖视图。
如图3所示，导电性片34在与相邻的导电性片之间隔开间隙而装载于元器件装载面32上，从而构成导电性隔壁33。该间隙的距离优选为电路模块30的动作信号的4分之1波长以下。
在电路基板31上形成有绝缘树脂层39，使得覆盖装载于元器件装载面32上的电子元器件，并使导电性片34的一部分露出至表面。
作为绝缘树脂层39，优选使用环氧树脂等热固化树脂，为了对强度、介电常数、温度特性、以及粘性等进行控制，也可以使用其中含有陶瓷等填料组分的材料。
利用绝缘树脂层39，能使装载于元器件装载面32上的电子元器件和导电性隔壁33与电路基板31牢固连接，并能保护所述电子元器件和导电性片34不受外部环境的影响。
此外，形成屏蔽导电层40，使得覆盖绝缘树脂层的表面，并将其与导电性片34相连接。
为了使导电性片与屏蔽导电层40相连接，要这样形成绝缘树脂层39，使导电性片34的一部分从绝缘树脂层39的顶面露出。例如，可以对绝缘树脂层39的顶面进行磨削，直至导电性片34的一部分露出，以形成绝缘树脂层39。另外，也可以预先将绝缘树脂层39的高度形成得低于导电性片34的高度，使导电性片34的一部分露出。
对于屏蔽导电层40，例如使用含有导电性组分的导电性树脂。导电体树脂所包含的导电体组分(填料)为例如Ag、Cu、Ni等，包含导电性组分的合成树脂(粘合剂)为例如环氧树脂、酚醛树脂、尿烷树脂、硅树脂、聚酯树脂、丙烯酸树脂、聚酰亚胺树脂等。
另一方面，在电路基板31的背面形成有包含接地电极37的外部连接用电极，在电路基板31的内部形成有由面内布线电极和通孔电极所构成的布线图案38。
导电性片34与接地电极37经由布线图案38进行电连接。另外，屏蔽导电层40经由导电性片34和布线图案38，与接地电极37进行电连接。
如上所述，由于导电性片34与接地电极相连接，因此，能使导电性隔壁33的屏蔽效果更加可靠。
这样，利用导电性片34，屏蔽导电层40在多处与接地电极相连接，并对电路基板上的电子元器件进行覆盖。因此，能防止来自外部的电磁波噪音对整个电路模块造成影响。
另外，各个导电性片34空开一定的间隙装载于电路基板上。因此，经由该间隙，构成绝缘树脂层39的树脂材料能进行流动。因而，能在保持良好的流动性的同时，在电路基板的元器件装载面上形成绝缘树脂层39。此外，通过将该间隙的距离设为电路模块的动作信号的4分之1波长以下，能在保持绝缘树脂层的流动性的同时，进一步可靠地防止第一块与第二块之间产生电磁干扰。
此外，在本实施方式中，只在电路基板31的背面形成接地电极，但也可以根据连接至外部的方法，来改变形成接地电极的位置。例如，也可以在电路基板31的侧面、或侧面和背面的双方形成接地电极。
接着，一边参照图4(A)～(C)，一边对导电性片34的结构进行详细说明。
图4(A)～(C)分别是本发明所涉及的电路模块所使用的导电性片34的外观立体图、俯视图、以及侧视图。
如图4(A)～(C)所示，导电性片34由基体51、支承部52、以及吸附部53构成。
基体51由第一结构部51a、第二结构部51b、以及第三结构部51c相互连结而构成。形成第一结构部51a，使其与第二结构部51b的一边57相连，使得基本与第二结构部51b的主面56垂直地沿第一方向延伸，形成第三结构部51c，使其与第二结构部51b的和一边57相对的边58相连，使得基本与第二结构部51b的主面56垂直地沿第二方向延伸，所述第二方向与所述第一方向相反。如图4(B)所示，在对基体51进行俯视时，其形状成为曲柄形。
将这样的基体51装载于元器件装载面32上，使其沿与元器件装载面32垂直的方向延伸，以获得屏蔽电磁波噪音的效果。
支承部52基本与基体51垂直地形成于基体51的底面的两端部。是这样形成支承部52，使其在与元器件装载面32平行的方向上具有规定的面积，使得在将导电性片34装载于电路基板31上时，能对基体51进行支承。此外，在支承部52形成有开口部55。
这样，导电性片34利用支承部52，稳定地装载于电路基板32上而不易倒下。
另外，由于形成有开口部55，因此，在利用焊料等将支承部52连接于电路基板上时，支承部52的除与元器件装载面32相接的面以外的面上也形成有焊料，从而能更牢固地将导电性片34连接在电路基板上。
如图3所示，经由这样的支承部52，将基体51装载于元器件装载面32上。在装载于元器件装载面32的基体51上，形成有贯穿部54，使其沿与元器件装载面32平行的方向贯穿该基体。该贯穿部的最大开口长度优选为电路模块的动作信号的4分之1波长以下。
这样，由于在基体51上形成贯穿部54，从而构成绝缘树脂层39的树脂材料能经由贯穿部54在块间流动，因此，能在保持良好的流动性的同时，在电路基板上形成绝缘树脂层39。
吸附部53基本与基体51垂直地形成于基体51的顶面上。是这样形成吸附部53，使其在与支承部52平行的方向、即与元器件装载面32平行的方向上具有规定的面积，使得例如芯片贴装机等电子元器件安装设备的吸嘴能进行吸附。
这样，由于在导电性片34上形成有吸附部53，因此，能使用电子元器件安装设备，与其他电子元器件相同，简单地将导电性片34安装于电路基板上。因此，能简易地将导电性片34安装于电路基板上。
形成具有如上结构的导电性片34，使其含有导电性材料。例如，能对Al合金的金属板实施弯曲加工，从而形成导电性片34。
此外，也可以在将树脂材料形成为规定的形状的成形体的表面上，形成导电性材料，从而构成导电性片34。在这种情况下，导电性片34主要由树脂材料构成。由此，例如在为了降低高度而对绝缘树脂层39和导电性片34进行磨削来制造电路模块的情况下，能简单地进行加工。
另外，也可以在将树脂材料形成为规定的形状的成形体的内部形成导电性材料，从而构成露出树脂材料的导电性片54。
在这种情况下，由于树脂材料露出于导电性片的表面，因此，能提高导电性片与绝缘树脂层之间的紧贴性。
此外，本发明并不限定于上述实施方式，可进行种种变更来实施。例如，在将导电性片34装载于元器件装载面32上时，也可以将相邻的导电性片配置成相互连接，采用这样的结构的导电性隔壁33能可靠地阻止电磁场噪音。
(实施方式2)
图5表示本发明的实施方式2所涉及的电路模块的剖视图。在电路模块60中，屏蔽导电层由屏蔽外壳61构成。由于其他结构与本发明的实施方式1相同，因此，标注相同的标号，省略详细说明。
如图5所示，在电路基板上形成屏蔽外壳61，使得覆盖装载于元器件装载面32上的电子元器件和导电性片34。该屏蔽外壳61具有导电性，例如通过对Al合金的金属板进行弯曲加工而形成。
屏蔽外壳61与导电性片34相连接，经由导电性片34和布线图案38，与接地电极37进行电连接。
作为屏蔽外壳61与导电性片34的连接方法，例如，可以将导电性糊料涂敷于导电性片34的顶面上，并在将屏蔽外壳61形成于电路基板上时，经由所述导电性糊料，将屏蔽外壳61与导电性片34相连接。
另外，也可以在屏蔽外壳61上的规定位置设置开口部，将导电性片34的一部分插入所述开口部，使其与屏蔽外壳61相接触，使屏蔽外壳61与导电性片34相连接。
根据具有如上结构的电路模块60，由于利用与接地电极相连接的屏蔽外壳61，来覆盖电路基板上的电子元器件，因此，能防止来自外部的电磁波噪音对电路模块造成影响。
另外，在屏蔽外壳61由金属板构成的情况下，能提高电路模块60对来自外部的冲击的耐受性。
(实施方式3)
图6(a)表示本发明的实施方式3所涉及的电路模块的剖视图。与本发明的实施方式1相比，电路模块70的不同点在于：在电路基板内形成有面内接地电极71。由于其他结构与本发明的实施方式1相同，因此，标注相同的标号，省略详细说明。
如图6(a)所示，形成面内接地电极71，使其从电路基板31的侧面露出，面内接地电极71与覆盖所述侧面的屏蔽导电层40进行电连接。另外，面内接地电极71在电路基板31的内部与布线图案38相连接，并经由布线图案38，与接地电极37进行电连接。
图6(b)是形成有面内接地电极71的介质层的俯视图。如图6(b)所示，面内接地电极71形成为几乎扩展至介质层的整个面的矩形。该矩形的面内接地电极71的周围被屏蔽导电层40所包围。因此，屏蔽导电层40和面内接地电极71构成屏蔽的封闭空间。在该空间内，配置有装载于元器件装载面32上的电子元器件。
这样，通过设置面内接地电极71，能阻止电磁噪音通过电路基板一侧而对装载于元器件装载面32上的电子元器件造成影响。此外，通过在电路基板的侧面将面内接地电极71与屏蔽导电层40进行电连接，能将电子元器件配置于屏蔽的封闭空间中，从而能可靠地防止来自外部的电磁波噪音所造成的影响。

Claims (9)

1.一种电路模块，包括电路基板和导电性隔壁，所述电路基板装载有多个电子元器件，所述导电性隔壁与所述多个电子元器件一起装载于所述电路基板上，将所述多个电子元器件分隔成所期望的块，其特征在于，
在所述电路模块中，通过配置多个导电性片来形成所述导电性隔壁。
2.如权利要求1所述的电路模块，其特征在于，
所述电路基板包括多个形成有面内布线电极的绝缘体层、以及贯穿所述绝缘体层而形成的通孔电极，
所述导电性片经由所述面内布线电极和所述通孔电极，与接地电极相连接。
3.如权利要求1或2所述的电路模块，其特征在于，
在所述电路基板上形成有绝缘树脂层，使得覆盖所述电子元器件，并形成有屏蔽导电层，使得覆盖所述绝缘树脂层，
所述导电性片的一部分从所述绝缘树脂层露出，并与所述屏蔽导电层相连接。
4.如权利要求1或2所述的电路模块，其特征在于，
在所述电路基板上形成有屏蔽外壳，使得覆盖所述电子元器件，所述导电性片与所述屏蔽外壳相连接。
5.如权利要求2至4的任一项所述的电路模块，其特征在于，
在所述多个绝缘体层内，至少有一层几乎在整个面形成有面内接地电极，所述面内接地电极经由所述面内布线电极和所述通孔电极，与接地电极相连接。
6.如权利要求5所述的电路模块，其特征在于，
所述屏蔽导电层、所述屏蔽外壳、以及所述面内接地电极在所述电路基板的侧面相连接。
7.如权利要求1至6的任一项所述的电路模块，其特征在于，
空开间隙来配置所述多个导电性片，从而形成所述导电性隔壁，所述间隙的距离为所述电路模块的动作信号的4分之1波长以下。
8.如权利要求1至7的任一项所述的电路模块，其特征在于，
所述导电性片在由树脂成形的成形体的表面上形成导电性材料而构成。
9.如权利要求1至8的任一项所述的电路模块，其特征在于，
所述多个导电性片包括：
基体，该基体沿与所述电路基板的元器件装载面垂直的方向延伸；
贯穿部，该贯穿部沿与所述元器件装载面平行的方向贯穿所述基体；
支承部，该支承部从所述基体沿与所述元器件装载面平行的方向延伸，用其至少一部分与所述电路基板相接，从而将所述基体固定于所述电路基板上；以及
吸附部，该吸附部设置于所述基体的、位于与所述电路基板相反的一侧的面上，用于对所述基体进行吸附。
CN201110168272.9A 2010-06-11 2011-06-10 电路模块 Active CN102281707B (zh)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2010134250A JP5229276B2 (ja) 2010-06-11 2010-06-11 回路モジュール
JP2010-134250 2010-06-11

Publications (2)

Publication Number Publication Date
CN102281707A true CN102281707A (zh) 2011-12-14
CN102281707B CN102281707B (zh) 2014-11-19

Family

ID=45096086

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201110168272.9A Active CN102281707B (zh) 2010-06-11 2011-06-10 电路模块

Country Status (3)

Country Link
US (1) US8897028B2 (zh)
JP (1) JP5229276B2 (zh)
CN (1) CN102281707B (zh)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104253095A (zh) * 2013-06-27 2014-12-31 飞思卡尔半导体公司 具有减小耦合的引线接合壁的半导体封装
CN107006139A (zh) * 2014-12-12 2017-08-01 名幸电子有限公司 模制电路模块及其制造方法
US9978691B2 (en) 2013-06-27 2018-05-22 Nxp Usa, Inc. Semiconductor packages having wire bond wall to reduce coupling
US10573594B2 (en) 2012-07-20 2020-02-25 Nxp Usa, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
CN113380762A (zh) * 2021-06-04 2021-09-10 长江存储科技有限责任公司 芯片封装结构及其制造方法

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199518B1 (en) 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
JP2013247339A (ja) * 2012-05-29 2013-12-09 Tdk Corp 電子部品モジュールの製造方法
JP5597235B2 (ja) * 2012-11-15 2014-10-01 本田技研工業株式会社 筐体を介して接地される制御装置
TWI527166B (zh) * 2013-07-25 2016-03-21 The package structure of the optical module
KR102350499B1 (ko) * 2015-02-17 2022-01-14 삼성전자주식회사 전자장치용 전자기 쉴드 구조
JP2017162989A (ja) * 2016-03-09 2017-09-14 イビデン株式会社 電子部品内蔵基板およびその製造方法
JP6406474B2 (ja) * 2016-04-15 2018-10-17 株式会社村田製作所 表面実装型シールド部材及び回路モジュール
JP2018032656A (ja) * 2016-08-22 2018-03-01 沖電気工業株式会社 シールドケース
US10546819B2 (en) * 2016-09-15 2020-01-28 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
JP6817858B2 (ja) * 2017-03-17 2021-01-20 日本電波工業株式会社 表面実装型デバイス及びその製造方法
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
WO2019026557A1 (ja) * 2017-08-02 2019-02-07 アルプス電気株式会社 回路モジュール
CN111357395B (zh) * 2017-11-20 2022-03-11 株式会社村田制作所 高频模块
JP7111112B2 (ja) * 2018-01-05 2022-08-02 株式会社村田製作所 高周波モジュール
KR102659093B1 (ko) * 2018-03-08 2024-04-22 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
KR20200001102A (ko) * 2018-06-26 2020-01-06 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법

Citations (11)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118500U (zh) * 1986-01-17 1987-07-28
JP2001267095A (ja) * 2000-03-17 2001-09-28 Mitsubishi Electric Corp グランド部材およびプリント基板
US6469912B1 (en) * 2001-11-16 2002-10-22 Compal Electronics, Inc. Electrical apparatus having a cover member adapted to provide electromagnetic interference shielding to an electronic component
JP2005317935A (ja) * 2004-03-30 2005-11-10 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
US20070221399A1 (en) * 2004-12-02 2007-09-27 Murata Manufacturing Co., Ltd. Electronic component and its manufacturing method
US20080112151A1 (en) * 2004-03-04 2008-05-15 Skyworks Solutions, Inc. Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
CN101207094A (zh) * 2006-12-15 2008-06-25 三菱电机株式会社 半导体装置
US20090008795A1 (en) * 2007-07-02 2009-01-08 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
JP2009212263A (ja) * 2008-03-04 2009-09-17 Alps Electric Co Ltd 電子回路モジュール
US20090284947A1 (en) * 2008-05-19 2009-11-19 Stanley Craig Beddingfield Integrated circuit package having integrated faraday shield
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof

Patent Citations (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118500U (zh) * 1986-01-17 1987-07-28
JP2001267095A (ja) * 2000-03-17 2001-09-28 Mitsubishi Electric Corp グランド部材およびプリント基板
US6469912B1 (en) * 2001-11-16 2002-10-22 Compal Electronics, Inc. Electrical apparatus having a cover member adapted to provide electromagnetic interference shielding to an electronic component
US20080112151A1 (en) * 2004-03-04 2008-05-15 Skyworks Solutions, Inc. Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
JP2005317935A (ja) * 2004-03-30 2005-11-10 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
US20070221399A1 (en) * 2004-12-02 2007-09-27 Murata Manufacturing Co., Ltd. Electronic component and its manufacturing method
CN101065842A (zh) * 2004-12-02 2007-10-31 株式会社村田制作所 电子元器件及其制造方法
CN101207094A (zh) * 2006-12-15 2008-06-25 三菱电机株式会社 半导体装置
US20090008795A1 (en) * 2007-07-02 2009-01-08 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
JP2009212263A (ja) * 2008-03-04 2009-09-17 Alps Electric Co Ltd 電子回路モジュール
US20090284947A1 (en) * 2008-05-19 2009-11-19 Stanley Craig Beddingfield Integrated circuit package having integrated faraday shield
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof

Cited By (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10573594B2 (en) 2012-07-20 2020-02-25 Nxp Usa, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
CN104253095A (zh) * 2013-06-27 2014-12-31 飞思卡尔半导体公司 具有减小耦合的引线接合壁的半导体封装
CN104253095B (zh) * 2013-06-27 2018-04-10 恩智浦美国有限公司 具有减小耦合的引线接合壁的半导体封装
US9978691B2 (en) 2013-06-27 2018-05-22 Nxp Usa, Inc. Semiconductor packages having wire bond wall to reduce coupling
CN107006139A (zh) * 2014-12-12 2017-08-01 名幸电子有限公司 模制电路模块及其制造方法
CN107006139B (zh) * 2014-12-12 2019-10-18 名幸电子有限公司 模制电路模块及其制造方法
CN113380762A (zh) * 2021-06-04 2021-09-10 长江存储科技有限责任公司 芯片封装结构及其制造方法
CN113380762B (zh) * 2021-06-04 2022-08-30 长江存储科技有限责任公司 芯片封装结构及其制造方法

Also Published As

Publication number Publication date
US8897028B2 (en) 2014-11-25
CN102281707B (zh) 2014-11-19
JP2011258886A (ja) 2011-12-22
US20110304993A1 (en) 2011-12-15
JP5229276B2 (ja) 2013-07-03

Similar Documents

Publication Publication Date Title
CN102281707B (zh) 电路模块
CN101932223B (zh) 形成隔离的敷形屏蔽区的系统和方法
CN108701681B (zh) 屏蔽emi的集成电路封装和及其制造方法
KR101250677B1 (ko) 반도체 패키지 및 그의 제조 방법
CN101755496A (zh) 干扰被屏蔽的电子模块及其制造方法
KR101153570B1 (ko) 반도체 패키지 모듈
CN102263069B (zh) 电路模块
WO2006011981A2 (en) Electromagnetic shield assembly
KR20120045893A (ko) 반도체 패키지 모듈
CN102176438A (zh) 双面封装结构及应用其的无线通信系统
CN1299388C (zh) 集成滤波器结构
KR20120043503A (ko) 통신 패키지 모듈 및 그 제조 방법
JP2013534366A (ja) 電磁シールド及び放熱部を有する電子デバイス集合体の製造方法，並びに電磁シールド及び放熱部を有する電子デバイス
KR101250665B1 (ko) 반도체 패키지 및 그 제조방법
US20090032289A1 (en) Circuit board having two or more planar sections
CN220233160U (zh) 电路模块
CN107068647B (zh) 电子模块以及其制造方法
CN112789954B (zh) 电路板
KR101153536B1 (ko) 고주파 패키지
KR20130025594A (ko) 전자 부품 모듈의 제조 방법
CN101404277A (zh) 多芯片模块
KR20110133821A (ko) 고주파 패키지
KR101350610B1 (ko) 반도체 패키지
WO2023135911A1 (ja) 高周波モジュール
KR20170119937A (ko) 적층 케이블

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant