JP2013247339A - 電子部品モジュールの製造方法 - Google Patents

電子部品モジュールの製造方法 Download PDF

Info

Publication number
JP2013247339A
JP2013247339A JP2012122146A JP2012122146A JP2013247339A JP 2013247339 A JP2013247339 A JP 2013247339A JP 2012122146 A JP2012122146 A JP 2012122146A JP 2012122146 A JP2012122146 A JP 2012122146A JP 2013247339 A JP2013247339 A JP 2013247339A
Authority
JP
Japan
Prior art keywords
filler
electronic component
conductive
component module
substrate
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2012122146A
Other languages
English (en)
Inventor
Masatora Komatsu
聖虎 小松
Kenichi Kawabata
賢一 川畑
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
TDK Corp
Original Assignee
TDK Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by TDK Corp filed Critical TDK Corp
Priority to JP2012122146A priority Critical patent/JP2013247339A/ja
Publication of JP2013247339A publication Critical patent/JP2013247339A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93Batch processes
    • H01L24/95Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181Encapsulation

Abstract

【課題】電磁シールド特性及び接続信頼性を向上させることが可能であり、また、耐電特性及び電気特性の低下を防止することができる電子部品モジュールの製造方法を提供する。
【解決手段】電子部品モジュール100は、基板1上の電子部品2及びモールド樹脂3を覆うように導電性シールド51が形成されたものである。導電性シールド51は、Cu等の第1のフィラー及びSnBi等の第2のフィラーを含み、接地用配線11に接続されている。また、第2のフィラーは、250℃以下の温度で溶融し、且つ、第1のフィラーと溶融結合するものであり、第1のフィラー及び第2のフィラーの少なくとも何れか一方は、還元剤によって腐食される金属を含む。さらに、導電性シールド51を形成する際には、大気に比して酸素濃度を減少させた雰囲気下でモールド樹脂上に塗布された導電性ペーストを加熱する。
【選択図】図3

Description

本発明は、電子部品モジュールの製造方法に関する。
電子機器に用いられるICチップ等の半導体装置といった能動部品や、コンデンサ(キャパシタ)、インダクタ(コイル)、サーミスタ、抵抗等の受動部品等の電子部品が一の基板上に実装された電子部品モジュールとしては、従来、外部からの電磁ノイズに対する保護、及び/又は、モジュール自体からの電磁ノイズの漏洩を防止するべく、金属ケースでモジュールを覆ったものや金属ケースに収納されたものや、モジュール上の電子部品をモールド樹脂で覆い且つその表層に金属めっきによる電磁シールド層を設けたものが知られている。
ところで、近年、電子機器の更なる小型化、薄型化、高密度実装化が要求されており、電子部品モジュールに対しても、更なる小型化や低背化(薄層化、薄型化)が熱望されている。このような小型化及び低背化の要求に対し、上記の金属ケースを電磁シールドとして備えるものは、側壁の高さを十分に確保することができず、基板表面にランドが設けられたモジュール上に金属ケースを載置して、ランドと平板状金属を半田等で接合した構造にならざるを得ない。そうすると、ランド部分がデッドスペースとなってしまい、そこには電子部品を搭載できず、また、配線層を形成することもできないので、高密度実装及びモジュール部品を小型化する観点から好ましくない。
また、上記のモールド樹脂上に金属めっきによる電磁シールド層を設けたものは、めっき形成に多種の薬液を使用するため、基板や電子部品へダメージを与えるおそれがある。さらに、めっき工程に要する時間が比較的長く、且つ、装置規模も比較的大きくなるため、生産性が低下するといった不都合もある。加えて、トランスファーモールドに代表されるモールド樹脂には溶融シリカ等のフィラーが約90質量%程度含有している場合があり、モールド樹脂中のフィラーと金属めっきとの間の密着強度(接着強度)を確保するのが困難であり、金属めっきの剥離や歩留まりの低下といった問題も想起される。
これらに対し、例えば特許文献1には、配線層を有する配線基板の電極と回路部品を半田又は導電性接着剤で接続し、それらを覆う絶縁樹脂の表層(天面)に導電箔を形成し、さらに、その導電箔と配線基板のグラウンドパターン(接地用配線)とを、絶縁樹脂の側面に設けた導電性物質を介して電気的に接続することにより、電磁シールド層を形成した電子部品モジュールが記載されている。また、その電磁シールド層に使用される導電性物質としては、金属粒子と熱硬化性樹脂とが混合されてなる導電性樹脂組成物が例示されており、金属粒子としては、Au、Ag、Cu等が挙げられている。
特開2005−159227号公報
しかし、本発明者が、上記特許文献1記載の従来の電子部品モジュールについて、電磁シールド層による電磁ノイズの遮蔽性能、及び、電磁シールド層と基板におけるグラウンドパターンとの接続信頼性等について鋭意検討したところ、その電磁ノイズの遮蔽性能及び接続信頼性は、未だ不十分であることが判明した。
特に、近時の例えば携帯端末機器用の電子部品モジュールに対しては、その全高を1.5mm以下、さらには、1mm以下にするような低背化の要求があり、こうなると、電子部品が搭載される基板の厚さを0.5mmよりも薄くする必要がある(この場合、基板の配線層の厚さは、例えば数十μm以下となってしまう)。これに対し、従来の電磁シールド層の構成では、基板側面に露出させたグラウンドパターンと電磁シールド層を確実に接続することが困難であり、電子部品モジュールに対する上記の要求が未だ十分に満たされていない。
また、導電性、経済性、低温での溶融特性等の観点から、互いに異なる特定の材料で形成された第1のフィラー及び第2のフィラーを含む導電性シールド(電磁シールド層)を用いることが有用な場合がある。しかし、フィラーの材質によっては、フィラーの表面に酸化膜が形成(材料の腐食)され、これに起因して、フィラー同士の溶融結合による良好な接合が得られなくなり、導電性シールドの導電抵抗(体積抵抗値)が過度に増大してしまうといった不都合が生じてしまう。そこで、そのような不都合を防止するべく、フィラー表面の酸化膜を除去するには、導電性シールドを形成するためのフィラーを含む導電性ペースト等に予め還元剤(酸化防止剤)を添加することが有用であるが、還元剤を多量に添加すると、別の問題を生じてしまう。
すなわち、かかる還元剤としては、特にカルボン酸を含むものが有用であるものの、そのような還元剤を用い、且つ、フィラー中にその還元剤によって腐食される金属が含まれていると、その金属の腐食に起因してフィラー自体が腐食されてしまい、フィラー同士の良好な溶融結合が得られず、結局、導電性シールドの導電性が低下(体積抵抗値が増大)してしまう。また、カルボン酸を含む還元剤が導電性シールド中に残留すると、導電性シールドに接続する接地用配線まで腐食されてしまい、それに起因して、導電性シールドが形成された電子部品モジュールの耐電特性及び電気特性が低下してしまうという不都合がある。
そこで、本発明はかかる事情に鑑みてなされたものであり、更なる低背化と、電磁ノイズの遮蔽性能(電磁シールド特性)及び電磁シールドと配線との接続信頼性の向上が可能であり、しかも、導電性シールドの形成において還元剤を用いた場合でも、導電性シールドの優れた導電性を実現することができ、且つ、電子部品モジュールの耐電特性及び電気特性の低下を防止することができる電子部品モジュールの製造方法を提供することを目的とする。
上記課題を解決するために、本発明による電子部品モジュールの製造方法は、基板を準備する工程と、基板の表面に電子部品を実装する工程と、基板の表面及び電子部品を覆うようにモールド樹脂を設ける工程と、モールド樹脂を覆うように、且つ、基板に設けられた接地用配線に接続するように、導電性シールドを設ける工程とを有し、導電性シールドは、互いに異なる第1のフィラー及び第2のフィラー、硬化前の熱硬化性樹脂、並びに、カルボン酸(分子骨格に単数又は複数のカルボキシル基を含むもの)を含む還元剤を含む導電性ペーストを、大気に比して酸素濃度を減少させた雰囲気下で加熱することにより形成され、且つ、基板に設けられた接地用配線に接続され、第2のフィラーは、250℃以下の温度で溶融し、且つ、第1のフィラーと溶融結合するものであり、第1のフィラー及び第2のフィラーの少なくとも何れか一方は、還元剤によって腐食される金属を含むものである。
このように構成された電子部品モジュールの製造方法においては、導電性シールドを設ける工程で、基板の表面上に実装された電子部品が埋設されたモールド樹脂を覆うように導電性シールドを設け、その導電性シールドが、基板の側面に露出する接地用配線に接続されることにより、電磁ノイズに対する遮蔽体として機能する。
ここで、一般に、上記特許文献1等に記載の金属粒子(フィラー)を含む導電性樹脂組成物から電磁シールドが形成されている従来の電子部品モジュールにおいては、電磁シールドに含まれる金属粒子同士が物理的に接触することによって、導電経路(導電パス)が形成されている。これに対し、本発明によって製造される電子部品モジュールでは、かかる物理接触による導電経路に加えて、導電性シールドが、例えば材質及び粒径(粒径分布、粒度分布)が互いに異なる第1のフィラー及び第2のフィラーを含んでおり、第2のフィラーが、250℃以下の温度領域で溶融結合を形成することにより導電経路が形成される。
すなわち、導電性シールドを形成する際に、その前駆体(導電性シールドを形成するための導電性ペースト等)が所定の温度に加熱されると、第2のフィラーが溶融して、第2のフィラー同士が溶融結合を形成して互いに接合され、また、それのみならず、第1のフィラーと第2のフィラー、及び、第2のフィラーと接地用配線が溶融結合によって接合される。その結果、導電性シールドの緻密性が高められ、且つ、導電性シールド自体及び導電性シールドと接地用配線との機械的な強度及び電気的な接続信頼性が向上される。
なお、ここで「溶融結合」とは、上述の如く、第2のフィラーが一旦溶融して、第2のフィラー同士、及び、第1のフィラーと形成する結合を示し、その結合によって、金属間化合物(IMC:Inter Metallic Compound)、複合金属、合金等が形成される結合様式を含む。
また、導電性シールドが、それらの第1のフィラー及び第2のフィラー、硬化前の熱硬化性樹脂、並びに、カルボン酸を含む還元剤を含む前駆体としての導電性ペーストから形成されるので、その導電性ペーストを加熱硬化する際に、第1のフィラー及び第2のフィラーの表面に形成され得る酸化膜が除去される。
さらに、導電性シールドを形成する工程においては、導電性ペーストを、大気(圧)に比して酸素濃度を減少させた雰囲気下(すなわち低酸素濃度雰囲気下)で加熱するので、第1のフィラー及び第2のフィラーの表面に形成され得る酸化膜の生成自体が抑制される。これにより、第2のフィラーによる溶融結合の形成を確保するために必要な還元剤の量(導電性ペーストへの添加量)を低減することができる。その結果、第1のフィラー及び第2のフィラーの少なくとも何れか一方に含まれる「還元剤によって腐食される金属」の腐食を抑止した状態で溶融結合を形成することが可能となる。また、還元剤の添加量を削減することができるので、加熱硬化によって形成された導電性シールド内に残留する還元剤の量も軽減される。
また、具体的には、大気(圧)に比して酸素濃度を減少させた雰囲気における酸素濃度を63000ppm以下にすると好適である。
さらに、還元剤が、第1のフィラー及び第2のフィラーの少なくとも何れか一方のうち、還元剤によって腐食される金属を含むフィラーの合計量に対して5質量%以下の割合で含まれるように、導電性ペーストを調製してもよい。
またさらに、第1のフィラーがCuを含むものである場合に、特に有効である。
更に具体的には、第2のフィラーが、主としてSn、Ag、Cu、Bi、In、Zn、及びSbのうちの少なくも1種の金属を含むものを挙げることができる。
また、第1のフィラー及び第2のフィラーが、導電性シールドに対して50〜95質量%の割合(導電性ペーストの状態における含有割合ではなく、それが加熱硬化されて形成された結果物である導電性シールドにおける含有割合を示す)で含まれるようにしても好適である。
以上のことから、本発明の電子部品モジュールの製造方法によれば、基板の表面及び電子部品を覆うモールド樹脂を更に覆うように、且つ、基板の側面に露出する接地用配線に接続され設けられた導電性シールドが、第1のフィラーと第2のフィラーを含み、第2のフィラーが、250℃以下の温度領域で溶融結合を形成するものであるので、電磁ノイズの遮蔽性能(シールド特性)、並びに、導電性シールド(電磁シールド)自体及び導電性シールドと接地用配線との機械的な強度及び電気的な接続信頼性を、従来に比して格段に向上させることができる。
また、モールド樹脂上に塗布したそれらを含む導電性ペーストを、大気(圧)に比して酸素濃度を減少させた雰囲気下で加熱硬化させて導電性シールドを形成するので、導電性ペーストに添加する還元剤の添加量を低減した状態でも第1のフィラー、第2のフィラー、及び接地用配線のそれぞれの溶融結合による良好な接合を実現することができ、導電抵抗(体積抵抗値)の過度の増大を抑制することができる。また、還元剤の添加量を削減することができ、これにより、導電性シールドの内部に残留する還元剤も少なくすることができるので、導電性シールドが接続する接地用配線の腐食を抑制することができ、その結果、電子部品モジュールとしての優れた耐電特性及び電気特性を実現することが可能となる。
(A)〜(D)は、本発明による電子部品モジュールの製造方法の好適な一実施形態により本発明の電子部品モジュールを製造している状態を示すプロセスフロー図(一部断面図)である。 (A)〜(C)は、本発明による電子部品モジュールの製造方法の好適な一実施形態により本発明の電子部品モジュールを製造している状態を示すプロセスフロー図(一部断面図)である。 本発明による電子部品モジュールの好適な一実施形態を示す一部断面図である。 比較例1の電子部品モジュールにおける導電性シールドの断面を拡大して示す電子顕微鏡写真である。 実施例1の電子部品モジュールにおける導電性シールドの断面を拡大して示す電子顕微鏡写真である。 比較例2、実施例2、ブランク、及び、参照例のパワーマネジメントモジュールに対するシールド特性を近傍磁界で評価した時の測定結果を示すグラフである。
以下、本発明の実施の形態について詳細に説明する。なお、上下左右等の位置関係は、特に断らない限り、図面に示す位置関係に基づくものとする。また、図面の寸法比率は、図示の比率に限定されるものではない。さらに、以下の実施の形態は、本発明を説明するための例示であり、本発明をその実施の形態のみに限定する趣旨ではない。またさらに、本発明は、その要旨を逸脱しない限り、さまざまな変形が可能である。
図1(A)〜(D)及び図2(A)〜(C)は、本発明による電子部品モジュールの製造方法の好適な一実施形態により電子部品モジュールを製造している状態を示すプロセスフロー図(一部断面図)であり、具体的には、ワークボードとして、複数の電子部品を内蔵する集合基板を作製した後、それから電子部品モジュールの個品(個片)を得る手順の一例を示す図である。また、図3は、そうして得られた本発明による電子部品モジュールの好適な一実施形態を示す一部断面図である。
ここでは、まず、例えばガラスエポキシ等から形成された絶縁層の片面又は両面にCu箔等の金属膜が貼合されてなるワークボード、すなわち片面又は両面CCL(Copper Clad Laminate)を用意する。次に、それをドリル及びレーザ穿孔してビアを開口し、さらに、無電解メッキ及び電解メッキを施した後、金属層を公知の手法によってパターニングする。次に、その少なくとも一面に、真空ラミネートや真空プレス等の既知の手法によって、例えば樹脂シート等を積層することにより、配線層上に更なる絶縁層を形成し、さらに、ビア開口、無電解メッキ及び電解メッキ、パターニング工程を繰り返すことにより、多層化された基板1を得る(図1(A):基板を準備する工程)。
また、基板1内の配線層のパターンの一部は、接地用配線11(グラウンドパターン)として機能し、図1(A)〜(D)及び図2(A)〜(C)においては、その接地用配線11の一部を示す。接地用配線11の材質としては、特に制限されず、上述したCuの他、例えば、Au、Ag、Ni、Pd、Sn、Cr、Al、W、Fe、Ti、SUS材等の金属導電材料が挙げられ、これらのなかでは、導電率やコストの観点からCu等が好ましい(図示しない他の配線層についても同様である。)。
また、基板1の絶縁層に用いる材料は、シート状又はフィルム状に成型可能なものであれば特に制限されず使用可能であり、また、塗布又は印刷用のペースト状に加工可能なものであっても十分に使用可能である。具体的には、例えば、適宜の樹脂材料、樹脂にシリカや金属酸化物粉末等の各種フィラーを添加した材料、樹脂に繊維等を配合したシート状又はフィルム状材料、樹脂をクロスや不織布等に含浸させた材料等を挙げることができ、電気特性、機械特性、吸水性、リフロー耐性等の観点から、適宜選択して用いることができる。さらに、基板1としては、配線層と絶縁層を更に多重に積層した多層配線基板としてもよく、その場合、積層する絶縁層は、適宜のペーストを塗布又は印刷等の手法によって形成してもよい。また、例えば、通常のプリント基板(PCB)やLTCC(Low Temperature Co-fired Ceramics)基板であっても、もちろんよい。
次いで、適宜の方法で、基板1に、その内部の配線に接続するビア導体を設け、また、それに接続する所定の配線パターン、ランド等を、基板1の表面に設けた後、その基板1の表面上に電子部品2を載置し、基板1上の配線に半田や導電性接着剤等で接続し固定する(図1(B):基板の表面に電子部品を実装する工程)。この電子部品2は、例えば、ベアチップ状態の半導体IC(ベアチップ:ダイ(Die))といった能動部品や、コンデンサ(キャパシタ)、インダクタ(コイル)、サーミスタ、抵抗等の受動部品等であり、電子部品モジュールの個品の製品エリア毎に、単数又は複数の電子部品2を所定位置に搭載する。
それから、電子部品2が平置された基板1上に、それらの電子部品2及び基板1の表面を覆うように、モールド樹脂3を設ける(図1(C):モールド樹脂を設ける工程)。このときの形成手法としては、特に制限されず、例えば、トランスファー、コンプレッション、印刷、ラミネート、注型等が挙げられる。次に、モールド樹脂3が設けられた基板1を、後述するダイシングのための例えば平板状をなす支持体4に貼合等によって固定する(図1(D))。
次いで、ダイシングブレード等を用いて、その基板1における電子部品モジュールの個品の製品エリアに対応する位置で、XY方向にダイシング(切削)する(図2(A))。ダイシングは、モールド樹脂3を個品の製品エリアで分割しつつ、支持体4は完全に切断することなく、その支持体4の上層部分までスリットK(深溝)が形成されるように実施する。これにより、基板1の側面12に接地用配線11を露出させる。なお、ここでは、基板1を完全に分断するようにスリットKを形成しているが、基板1を完全に分断する必要はなく、基板1の側面12に接地用配線11が露出する程度の深さまでダイシングを行い、スリットKを形成してもよい。また、図2(A)〜(C)においては、ダイシングによって、個品の製品エリアから分断された基板1、モールド樹脂3、及び接地用配線11を、それぞれ符号1’、3’、及び11’で示す(後記の導電性シールド51においても同様とする。)。
それから、ダイシングによって形成されたトレンチ状のスリットKの内部空間、及び、モールド樹脂3の天面(上面)に、熱硬化性又は熱可塑性を有する樹脂又は樹脂組成物、金属フィラー、溶剤、適宜の添加剤(表面処理剤、還元剤(酸化防止剤)等)を含む導電ペースト50を塗布又は充填し、所定の加熱条件において、その導電性ペーストを硬化させて導電性シールド51を形成する(図2(B):導電性ペーストをモールド樹脂上に塗布する工程、及び導電性ペーストを加熱して硬化させる工程を含む導電性シールドを設ける工程)。なお、図2(B)において併記した符号50,51は、導電ペースト50から導電シールド51が形成されることを示す。
ここで、本実施形態で用いられる導電性ペースト50(最終的に導電性シールド51)に含まれる金属フィラーとしては、性状や物性等が互いに異なる第1のフィラー及び第2のフィラーを用いる。第1のフィラーは、ベースフィラーと呼ばれることがあるものであり、例えば、Cuを含むものが挙げられ、より具体的には、Cuの腐食(酸化)を抑制するために、Cu粉末をギ酸化したり、Ag又は有機膜でコーティングしたりしたCuを主成分とするものを例示することができる。
また、第2のフィラーは、250℃以下の温度領域で溶融結合を形成するもの(低温で溶融する金属フィラー)であって、主として、Sn、Ag、Cu、Bi、In、Zn、及びSbのうちの少なくも1種の金属を含むものを好ましく使用することができ、特に、Snを主材として、Ag、Cu、Bi、In、Zn、及びSbのうちの少なくとも何れか1種を含むものがより好適である。
また、特に制限されないが、導電性ペースト50に含まれる金属フィラーの含有割合(第1のフィラー及び第2のフィラーの合計量の含有割合)を、最終的な導電性シールド51において、50〜95質量%となるように調製すると好適である。さらに、導電性ペースト50における第1のフィラー(ベースフィラー)と第2のフィラー(低温で溶融する金属フィラー)との配合比も特に制限されず、例えば、最終的な導電性シールド51において、第1のフィラー:第2のフィラー=95:5〜30:70(質量比)の範囲内の値となるように調製すると好適である。
また、図2(B)に示す導電性シールドを設ける工程において、導電性ペーストを加熱して硬化させる工程においては、大気(圧)に比して酸素濃度を減少させた雰囲気下で、モールド樹脂3上及びスリットKの内部空間に塗布・充填された導電性ペースト50の加熱・硬化を実施する。これは、導電性及び経済性に優れるという観点から、第1のフィラーとして、Cuからなるもの、又は、主としてCuを含むものを用い、且つ、第2のフィラーとして、Agよりも腐食し易い(酸化され易い)金属からなるもの、又は、主としてAgよりも腐食し易い金属を含むもの(例えば、Sn及びBiからなるもの、又は、主としてSn及びBiを含むもの)を用いる場合に特に有効である。
こうすることにより、第1のフィラー及び第2のフィラーの酸化を有効に抑止することができ、また、必要とされる還元剤の含有量を低減させること、例えば、第1のフィラー及び第2のフィラーの少なくとも何れか一方のうちで、還元剤によって腐食する金属を含む金属フィラーの合計量に対する還元剤の含有割合を5質量%以下とすることが可能となる。なお、還元剤の種類は、カルボン酸を含むものであれば特に制限されず、例えば、アビエチン酸(ロジン酸、シルビン酸)に代表されるロジン成分材料、セバシン酸、ステアリン酸、オレイン酸、レブリン酸等の分子骨格(構造)中にカルボキシル基を含む有機酸を好ましく例示することができ、これらは、単独で用いてもよく、2種以上を適宜混合して用いてもよい。
このように図2(B)に示す導電性ペースト50が塗布・充填された基板1の周囲の雰囲気中の酸素濃度を大気(圧)に比して減少させる手法としては、例えば、少なくともその基板1上の導電性ペースト50の周囲の大気の少なくとも一部を、不活性ガスで置換すること、若しくは、還元性ガスで置換すること、又は、少なくともその基板1上の導電性ペースト50の周囲を減圧することが挙げられる。このとき、より具体的には、図2(B)に示す導電性ペースト50が塗布及び充填された基板1の周囲の雰囲気中の酸素濃度を63000ppm以下、特に好ましくは3000ppm以下に保持(制御、管理)するとより好適である。
こうして、図2(B)に示す如く導電性ペースト50を加熱硬化させて導電性シールド51を形成した後、例えば、図2(A)におけるダイシングに用いたダイシングブレードよりも刃幅が狭いダイシングブレードを用い、導電性シールド51が形成されたスリットKの位置でダイシングを実施(図2(C))し、さらに、その図2(C)に示す状態の基板1を支持体4から剥離することにより、図3に示す電子部品モジュール100を得る。
同図に示すとおり、電子部品モジュール100においては、電子部品2が埋設されたモールド樹脂3の天面、並びに、モールド樹脂3及び基板1の側面12を覆うように導電性シールド51が形成されており、その導電性シールド51が、基板1の側面12に露出した接地用配線11に接続されている。また、導電性シールド51は、上述したとおり、Cuを含む第1のフィラー(ベースフィラー)、及び、250℃以下(導電性ペースト50に含まれる樹脂又は樹脂組成物の硬化温度未満)の温度領域で溶融結合を形成する第2のフィラー(低温で溶融する金属フィラー)を含んでなるものである。
このように構成された電子部品モジュール100及びその製造方法によれば、まず、基板1の表面上に実装された電子部品2が埋設されたモールド樹脂3を覆うように導電性シールド51が設けられており、その導電性シールド51が、基板1の側面12に露出した接地用配線11に接続されているので、電子部品モジュール100は、導電性シールド51によって、外部からの電磁ノイズが遮蔽され、また、電子部品モジュール100の内部から発生し得る電磁ノイズが外部へ漏洩することが抑止される。
また、導電性シールド51を形成するための導電性ペースト50に、250℃以下(導電性シールド50に含まれる樹脂又は樹脂組成物の硬化温度未満)の温度領域で溶融結合を形成する第2のフィラー(低温で溶融する金属フィラー)が含まれているので、導電性ペースト50を加熱硬化する際に、従来に比して緻密な導電性シールド51を形成させることができる。
すなわち、導電性ペースト50が所定の温度に加熱されると、第2のフィラーが溶融されて、第2のフィラー同士が溶融結合を形成して互いに接合され、また、それのみならず、第1のフィラーと第2のフィラー、及び、第2のフィラーと接地用配線11も溶融結合によって接合される。その結果、導電性シールド51の緻密性が高められ、且つ、導電性シールド51自体及び導電性シールド51と接地用配線11との機械的な強度及び電気的な接続信頼性を向上させることができる。
より具体的には、導電性ペースト50が加熱されてその温度が上昇するにつれ、導電性ペースト50に含まれる溶剤成分が揮散した後、導電性ペースト50に含まれる樹脂の粘度が一旦低下(軟化)し、それから、樹脂の硬化反応が進行し始めると、樹脂の粘度は徐々に増大し、やがて全体が硬化する。このとき、第2のフィラーは、その樹脂又は樹脂組成物の硬化温度未満の温度領域で溶融結合を形成するので、樹脂が硬化する以前に、第2のフィラー同士、第1のフィラーと第2のフィラー、及び、第2のフィラーと接地用配線11が溶融結合によって接合され、樹脂の硬化により、その接合状態が強固に保持される。したがって、導電性シールド51自体及び導電性シールド51と接地用配線11との機械的な強度及び電気的な接続信頼性を一層向上させることが可能になる。
換言すれば、従来の電子部品モジュールの電磁シールド層においては、金属フィラーの物理的な接触によって導電パスが形成されるのに対し、電子部品モジュール100においては、上述の如く、第1のフィラー、第2のフィラー、及び接地用配線が、第2のフィラーによって生起される溶融結合によって互いに接合されることにより遥かに多くの導電経路(導電パス)が高密度で形成されるので、機械的な強度及び電気的な接続信頼性を格段に高めることができる。また、同様の理由により、導電安定性をも高めることが可能となる。
さらに、そのようにして、基板1の側面12に露出した接地用配線11と導電性シールド51が確実に接続されるので、電子部品モジュール100の更なる低背化(薄層化)延いては小型化に寄与することができる。またさらに、緻密及び強固並びに高い電磁シールド特性を有する導電性シールド51が実現されるので、モールド樹脂3上の導電性シールド51の厚さをより薄くすることができ、電子部品モジュール100を一層低背化することが可能となる。
しかも、そのようにして導電性シールド51の厚さの範囲を広げることができるので、種々の電子部品モジュール100に対して要求される電磁シールド特性及び周波数に応じた厚さを有する導電性シールド51を極めて簡易且つ効率よく形成することができる。その結果、例えば、いわゆるパワー系からRF系といった幅広い製品へ適用させることが可能になるとともに、生産性を向上させてコストを低減し、また、リードタイムを格段に短縮することができる。
加えて、上述したような優れた電磁シールド特性及び接続信頼性を達成することでき、これにより、従来と同様の電磁シールド効果を得るために必要な金属フィラーの含有量を低減させ得るので、その場合には、材料コストの更なる低減を図ることもできる。さらにまた、そのようにして、導電性ペースト50中の金属フィラーの含有割合を減少させることにより、その分、導電性ペースト50中の樹脂含有量を増大させることができるので、導電性シールド51とモールド樹脂3との密着性を高めることもできる。
また、第2のフィラーが250℃以下の低温で溶融する金属であるので、例えば、第2のフィラーとして、Snを主材(主成分)とし、Ag、Cu、Bi、In、Zn、及びSbのうちの少なくとも何れか1種を含むものを用いると、それらの混合割合を変化させることによって所望の溶融温度を実現することができる。より具体的には、Sn単独では、溶融温度が約232℃であり、Sn−Agの共晶系では、溶融温度が220℃程度となり、また、Sn−Biの共晶系では、180℃以下、共晶付近の組成によっては140℃程度の低温での溶融を実現することができ、導電性ペースト50に含まれる樹脂の硬化温度よりも十分に低い温度で溶融し、強固な溶融結合による金属間化合物(IMC)を生じる。或いは、かかる溶融結合による金属間化合物の形成及び成長により、いわゆるネックグロースを生じると言うこともできる(ただし、作用機序はこれらに限定されない。)。さらに、180℃以下の溶融温度であれば、導電性ペースト50を加熱した際に、基板1(特にPCB)及びモールド樹脂3への熱的影響を緩和することができるので、プロセス管理上好適である。
ところで、かかるSn−Biの共晶系の低温で溶融する金属フィラーは、上述の如く低温での溶融を実現することができるものの、Ag等に比して酸化され易いので、導電性ペースト50に還元剤を添加することが好ましい。しかし、還元剤の添加量を過剰に増大させると、例えばSn−Biの共晶系の低温で溶融する金属フィラーの表面に生成した酸化膜の除去に効果的であるものの、それ以外の金属、例えば第1のフィラー(ベースフィラー)として用いるCuが腐食され易くなってしまったり、或いは、導電性ペースト50の保存性(安定性)が悪化してしまったりといった不都合が生じ得る。
これに対し、本実施形態において前述したように、図2(B)に示す導電性ペースト50が塗布及び充填された基板1の周囲の雰囲気中の酸素濃度を大気(圧)に比して減少させる(すなわち、周囲雰囲気又は環境の酸素濃度を低減させるように調整する)ことにより、第2のフィラーとしてのSn−Biの共晶系の低温で溶融する金属フィラーの酸化を十分に抑制することができる。これにより、酸化物に起因して導電性ペースト50から形成される導電性シールド51の導電抵抗(体積抵抗値)が増大してしまうといった電気的特性の劣化を防止することができ、また、還元剤の使用量を削減して、Cu等の腐食を抑制したり、導電性ペースト50の保存性の悪化を抑止したりすることが可能となる。
以下、実施例及び比較例を挙げて、本発明についてさらに詳述するが、本発明はこれらの実施例に限定されるものではない。
(比較例1)
平均粒径6μmのCuコートAgを金属フィラーとして含む導電性ペースト(タツタ電線社製AE1244)を用い、図3に示す本発明による電子部品モジュール100と同様の構成を有する電子部品モジュールを作製した。
(実施例1)
第1のフィラーとして平均粒径5μmのAgコートCu扁平粉を用い、第2のフィラーとして平均粒径5μmのSn−Bi球状粉を用い、ブチルカルビトールアセテートを用いたこと以外は、実施例1と同様にして本発明による電子部品モジュールを作製した。導電性ペーストにおける第1のフィラー及び第2のフィラーの合計含有割合は、90質量%であった。
[試験評価1:導電性シールドの断面観察(ネックグロースの状態)]
図4及び図5は、それぞれ比較例1及び実施例1で得た電子部品モジュールにおける導電性シールドの断面を拡大して示す電子顕微鏡写真である。なお、これらの図4及び図5に示す写真に記載されているスケールの1目盛りは2μmである。図4に示す結果より、比較例1の電子部品モジュールの導電性シールドにおいては、個々の金属フィラー(写真において、比較的明るい灰色の個々の円状領域)が単に物理的に接触している状態が確認された。
また、図5に示す結果より、実施例1の電子部品モジュールの導電性シールドにおいては、第1のフィラー及び第2のフィラーの個々の粒子を明瞭に弁別することはできず、第1のフィラーに複数の第2のフィラーの粒子が溶融結合によって金属間化合物(IMC)を形成(言わばネックグロース)し、一体に接合されたもの(写真において、比較的明るい灰色の非円状領域)同士が、溶融結合によって更に接合されて連結している状態が確認された。
(比較例2及び実施例2)
比較例1実施例1で調製した導電性ペーストを用い、それぞれ、比較例2及び実施例2の電子部品モジュールとしてのパワーマネジメントモジュールを作製した。モジュール個品の外形寸法は、11mm×11mmとした。作製手順は、先述した実施形態で述べたのと同様に、基板(集合基板)上に電子部品を実装し、それをモールド樹脂で覆った後、XY方向にスリットをダイシングで形成し、真空印刷にて、モールド樹脂の天面、並びに、モールド樹脂及び基板の側面に、導電性ペーストを塗布し、それを加熱硬化させてから、個品化した。
[試験評価2:電磁シールド特性]
比較例2及び実施例2で得たパワーマネジメントモジュールに対し、1〜1000MHzの周波数領域において近傍磁界評価を実施した。また、導電性シールドを有しないこと以外は、比較例2及び実施例2と同様に作製したパワーマネジメントモジュール(ブランク)、及び、導電性ペーストから形成した導電性シールドに代えて金属ケースシールドを有するパワーマネジメントモジュール(参照例)についても、同様の近傍磁界評価を実施した。図6は、比較例2、実施例2、ブランク、及び、参照例のパワーマネジメントモジュールに対する近傍磁界評価の測定結果を示すグラフである。
これらの結果より、実施例2のもの(図示矢印E4で示すチャート)は、ブランク(図示矢印BKで示すチャート)、及び、比較例2のもの(図示矢印C2で示すチャート)に比して、1〜1000MHzの非常に広範囲の周波数領域に亘って電磁シールド特性(シールド性能)が格段に優れることが確認された。また、実施例2のもの(図示矢印E4で示すチャート)は、参照例のもの(図示矢印MCで示すチャート)に比しても、特に1〜300MHz1の広範囲の周波数領域に亘って電磁シールド特性(シールド性能)が格段に優れることが確認された。
(比較例3)
平均粒径6μmのAgコートCuを金属フィラーとして含む導電性ペースト(タツタ電線社製AE3030)を用い、図3に示す本発明による電子部品モジュール100と同様の構成を有する電子部品モジュールを作製した。
(実施例3)
第1のフィラーとして平均粒径5μmのAgコートCu扁平粉を用い、第2のフィラーとして平均粒径5μmのSn−Bi球状粉を用い、エポキシ樹脂(液状ビスフェノールF型エポキシ樹脂及びイミダゾール系の硬化剤)及びブチルカルビトールアセテート及びカルボン酸を含む還元剤を用いて調整した。この導電性ペーストを、メタルマスク印刷を用いて基板1及びモールド樹脂3上に印刷した後、それを、150℃で20分及び180℃で60分の条件で加熱硬化させた。このとき、導電性ペーストの加熱硬化時の雰囲気中の酸素濃度を500ppm以下に制御して加熱硬化を行い、導電性シールド51の硬化被膜を形成し、図3に示す電子部品モジュール100と同様の構成を有する電子部品モジュールを作製した。
[試験評価3:導電性シールドの断面観察(溶融結合の状態)]
比較例3及び実施例3で得た電子部品モジュールにおける導電性シールドの断面を、試験評価1と同様に、電子顕微鏡により拡大観察した。その結果、比較例3の電子部品モジュールの導電性シールドにおいては、上述した比較例1と同様に、個々の金属フィラー(写真において、比較的明るい灰色の個々の円状領域)が単に物理的に接触している状態が確認された。一方、実施例3の電子部品モジュールの導電性シールドにおいては、上述した実施例1と同様に、第1にフィラー及び第2のフィラーの個々の粒子を明瞭に弁別することはできず、第1のフィラーに複数の第2のフィラーの粒子が溶融結合によって金属間化合物(IMC)を形成(言わばネックグロース)し、一体に接合されたもの同士が、溶融結合によって更に接合されて連結している状態が確認された。
(実施例4)
導電性ペーストに、還元剤としてのグルタル酸を、第1のフィラー及び第2のフィラーで還元剤によって腐食される金属が含まれるフィラーの合計量に対してそれぞれ1.5、2.2、3.0、5.0、及び8.5質量%の含有割合で添加し、且つ、導電性ペーストの加熱硬化時の雰囲気中の酸素濃度をそれぞれ210000(酸素濃度制御なし)、63000、28000、15000、7000、5000、3000、1500、500ppmに制御したこと以外は、実施例3と同様にして実施例4の複数の電子部品モジュールを作製した。
[試験評価4:還元剤の含有割合と酸素濃度の影響(1)]
実施例4で得た種々の電子部品モジュールにおける導電性シールドの断面を、試験評価1と同様にして、電子顕微鏡により拡大観察した。その結果を表1に示す。表中、「◎」は、第1のフィラー(Cu粉末)と第2のフィラー(Sn−Bi粉末)が溶融接合しており、当初添加したSn−Bi粉末が1断面中に確認できなかったことを示す。また、「○」は、殆どの第1のフィラー(Cu粉末)と第2のフィラー(Sn−Bi粉末)が溶融接合しており、当初添加したSn−Bi粉末が1断面中に1〜2個程度確認できたことを示す。さらに、「△」は、一部に第1のフィラー(Cu粉末)と第2のフィラー(Sn−Bi粉末)が溶融接合している状態が認められ、且つ、当初添加したSn−Bi粉末の形状も有意に確認できたことを示す。またさらに、「×」は、還元剤を添加しなかったものとの優位な差異が確認できなかったことを示す。
これらの結果より、導電性ペーストが塗布された基板の周囲の雰囲気中の酸素濃度を、63000ppm以下、特に好ましくは3000ppm以下に保持すれば、還元剤の使用量の削減の観点から優位であることが理解される。
[試験評価5:還元剤の含有割合と酸素濃度の影響(2)]
実施例4で得た種々の電子部品モジュールにおける導電性シールドの体積抵抗値を、4探針法(JIS K 7194における1点測定)により測定した。得られた結果を表2に示す。表中、「◎」は、体積抵抗値が1.0×10-4Ω・cm以下であったことを示し、「○」は、体積抵抗値が1.0×10-3を超え且つ1.0×10-4Ω・cm未満であったことを示し、「△」は、体積抵抗値が1.0×10-2を超え且つ1.0×10-3Ω・cm未満であったことを示し、「×」は、体積抵抗値が10-2Ω・cmよりも高かったことを示す。
これらの結果より、導電性ペーストが塗布された基板の周囲の雰囲気中の酸素濃度を、63000ppm以下、特に好ましくは3000ppm以下に保持すれば、導電性シールドの導体抵抗(体積抵抗値)を低減して更に優れた電気的特性延いてはシードル特性の発現が可能であることが理解される。
なお、上述したとおり、本発明は上記の実施形態に限定されるものではなく、その要旨を変更しない限度において様々な変形が可能である。
以上説明したとおり、本発明の電子部品モジュールの製造方法によれば、基板が更に低背化及び薄層化された場合でも、電磁シールドによる電磁ノイズの遮蔽性能(電磁シールド特性)、及び、電磁シールドとそれが接続されるグラウンドパターン等の配線との接続信頼性を向上させることができ、しかも、導電性シールドの形成において還元剤を用いた場合でも、導電性シールドの優れた導電性を実現することができ、且つ、電子部品モジュールの耐電特性及び電気特性の低下を防止することができる。したがって、本発明は、電子部品を内蔵する機器、装置、システム、各種デバイス等、特に小型化及び高性能化が要求されるもの(例えば、小型携帯端末機器)、及びそれらの製造に広く且つ有効に利用することができる。
1,1’…基板、2…電子部品、3,3’…モールド樹脂、4…支持体、11,11’…接地用配線、12…側面、50…導電性ペースト、51,51’…導電性シールド、100…電子部品モジュール、K…スリット。

Claims (6)

  1. 基板を準備する工程と、
    前記基板の表面に電子部品を実装する工程と、
    前記基板の表面及び前記電子部品を覆うようにモールド樹脂を設ける工程と、
    前記モールド樹脂を覆うように、且つ、前記基板に設けられた接地用配線に接続するように、導電性シールドを設ける工程と、
    を有し、
    前記導電性シールドは、互いに異なる第1のフィラー及び第2のフィラー、硬化前の熱硬化性樹脂、並びに、カルボン酸を含む還元剤を含む導電性ペーストを、大気に比して酸素濃度を減少させた雰囲気下で加熱することにより形成され、且つ、前記基板に設けられた接地用配線に接続され、
    前記第2のフィラーは、250℃以下の温度で溶融し、且つ、前記第1のフィラーと溶融結合するものであり、
    前記第1のフィラー及び前記第2のフィラーの少なくとも何れか一方は、前記還元剤によって腐食される金属を含むものである、
    電子部品モジュールの製造方法。
  2. 前記大気に比して酸素濃度を減少させた雰囲気における当該酸素濃度を63000ppm以下にする、
    請求項1記載の電子部品モジュールの製造方法。
  3. 前記還元剤は、前記第1のフィラー及び第2のフィラーの少なくとも何れか一方のうち、前記還元剤によって腐食される金属を含むフィラーの合計量に対して5質量%以下の割合で、前記導電性ペーストに含まれる、
    請求項1又は2記載の電子部品モジュールの製造方法。
  4. 前記第1のフィラーは、Cuを含む、
    請求項1〜3の何れか1項記載の電子部品モジュールの製造方法。
  5. 前記第2のフィラーは、主としてSn、Ag、Cu、Bi、In、Zn、及びSbのうちの少なくも1種の金属を含む、
    請求項1〜4の何れか1項記載の電子部品モジュールの製造方法。
  6. 前記第1のフィラー及び前記第2のフィラーは、前記導電性シールドに対して50〜95質量%の割合で含まれる、
    請求項1〜5の何れか1項記載の電子部品モジュールの製造方法。
JP2012122146A 2012-05-29 2012-05-29 電子部品モジュールの製造方法 Pending JP2013247339A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2012122146A JP2013247339A (ja) 2012-05-29 2012-05-29 電子部品モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2012122146A JP2013247339A (ja) 2012-05-29 2012-05-29 電子部品モジュールの製造方法

Publications (1)

Publication Number Publication Date
JP2013247339A true JP2013247339A (ja) 2013-12-09

Family

ID=49846864

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2012122146A Pending JP2013247339A (ja) 2012-05-29 2012-05-29 電子部品モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP2013247339A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2018093236A (ja) * 2018-03-07 2018-06-14 東洋インキScホールディングス株式会社 電子部品モジュールの製造方法
CN109698176A (zh) * 2017-10-24 2019-04-30 三星电子株式会社 印刷电路板、半导体封装件及制造方法
WO2023032355A1 (ja) * 2021-08-30 2023-03-09 富士フイルム株式会社 電子デバイスの製造方法

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01275678A (ja) * 1988-04-27 1989-11-06 Pentel Kk ボールペン用インキ組成物
JPH0541113A (ja) * 1990-11-13 1993-02-19 Nissei Plastics Ind Co 導電性配合材及びその製造法
JPH10183048A (ja) * 1996-12-24 1998-07-07 Mitsubishi Pencil Co Ltd ボールペン用油性インキ組成物
JP2006012734A (ja) * 2004-06-29 2006-01-12 Tatsuta System Electronics Kk 導電性ペースト及びこれを用いた多層基板
JP2009016715A (ja) * 2007-07-09 2009-01-22 Tatsuta System Electronics Kk シールド及び放熱性を有する高周波モジュール及びその製造方法
JP2011258886A (ja) * 2010-06-11 2011-12-22 Murata Mfg Co Ltd 回路モジュール

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH01275678A (ja) * 1988-04-27 1989-11-06 Pentel Kk ボールペン用インキ組成物
JPH0541113A (ja) * 1990-11-13 1993-02-19 Nissei Plastics Ind Co 導電性配合材及びその製造法
JPH10183048A (ja) * 1996-12-24 1998-07-07 Mitsubishi Pencil Co Ltd ボールペン用油性インキ組成物
JP2006012734A (ja) * 2004-06-29 2006-01-12 Tatsuta System Electronics Kk 導電性ペースト及びこれを用いた多層基板
JP2009016715A (ja) * 2007-07-09 2009-01-22 Tatsuta System Electronics Kk シールド及び放熱性を有する高周波モジュール及びその製造方法
JP2011258886A (ja) * 2010-06-11 2011-12-22 Murata Mfg Co Ltd 回路モジュール

Cited By (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109698176A (zh) * 2017-10-24 2019-04-30 三星电子株式会社 印刷电路板、半导体封装件及制造方法
KR20190045482A (ko) * 2017-10-24 2019-05-03 삼성전자주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법
JP2019080046A (ja) * 2017-10-24 2019-05-23 三星電子株式会社Samsung Electronics Co.,Ltd. プリント基板、半導体パッケージ及び半導体パッケージの製造方法
KR102525490B1 (ko) 2017-10-24 2023-04-24 삼성전자주식회사 인쇄 회로 기판, 반도체 패키지 및 반도체 패키지의 제조 방법
JP7268982B2 (ja) 2017-10-24 2023-05-08 三星電子株式会社 プリント基板、半導体パッケージ及び半導体パッケージの製造方法
JP2018093236A (ja) * 2018-03-07 2018-06-14 東洋インキScホールディングス株式会社 電子部品モジュールの製造方法
WO2023032355A1 (ja) * 2021-08-30 2023-03-09 富士フイルム株式会社 電子デバイスの製造方法

Similar Documents

Publication Publication Date Title
US20130256848A1 (en) Electronic component module and method of manufacturing the same
US9204541B2 (en) Multilayer circuit board and method for manufacturing the same
EP2617515B1 (en) Semiconductor device bonding material
JP6766960B2 (ja) 多層配線基板、電子機器、及び、多層配線基板の製造方法
JPH10303518A (ja) 電子部品実装用基板、電子部品実装基板、及び錫・亜鉛合金の接合方法
US20120228013A1 (en) Defective conductive surface pad repair for microelectronic circuit cards
JP2005095977A (ja) 回路装置
JP2016225611A (ja) チップインダクター
JP2013153121A (ja) 多層配線基板とその製造方法
US10231334B2 (en) Multi-stacked electronic device with defect-free solder connection
JP2013247339A (ja) 電子部品モジュールの製造方法
JP2012182379A (ja) 多層チップ部品およびその製造方法
US10362672B2 (en) Resin multilayer substrate and method of manufacturing the same
CN211321678U (zh) 多层布线基板
JP6835051B2 (ja) 回路基板及び部品実装基板、並びに、それらの製造方法
JP2012182390A (ja) リジッドフレキシブル基板およびその製造方法
JP2016087691A (ja) Pbフリーはんだ及び電子部品内蔵モジュール
JP6561453B2 (ja) 電子回路モジュール部品の製造方法
JP3472523B2 (ja) 電気素子内蔵配線基板
JP2013191620A (ja) 部品内蔵基板の製造方法および部品内蔵基板
JP5526818B2 (ja) プリント配線板
JP2019067805A (ja) 多層回路基板及びその製造方法
JP2020167335A (ja) 多層基板用絶縁シート、多層基板および多層基板の製造方法
KR20220023587A (ko) 전도성 접합 조성물 및 전자 부품
JP2013187359A (ja) 部品内蔵基板の製造方法および部品内蔵基板

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140319

RD04 Notification of resignation of power of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7424

Effective date: 20140319

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A821

Effective date: 20140319

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20150108

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20151029

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20151110

A02 Decision of refusal

Free format text: JAPANESE INTERMEDIATE CODE: A02

Effective date: 20160315