JP2011258886A - 回路モジュール - Google Patents

回路モジュール Download PDF

Info

Publication number
JP2011258886A
JP2011258886A JP2010134250A JP2010134250A JP2011258886A JP 2011258886 A JP2011258886 A JP 2011258886A JP 2010134250 A JP2010134250 A JP 2010134250A JP 2010134250 A JP2010134250 A JP 2010134250A JP 2011258886 A JP2011258886 A JP 2011258886A
Authority
JP
Japan
Prior art keywords
conductive
circuit board
circuit module
ground electrode
chip
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2010134250A
Other languages
English (en)
Other versions
JP5229276B2 (ja
Inventor
Tadaharu Takemura
忠治 竹村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2010134250A priority Critical patent/JP5229276B2/ja
Priority to US13/156,496 priority patent/US8897028B2/en
Priority to CN201110168272.9A priority patent/CN102281707B/zh
Publication of JP2011258886A publication Critical patent/JP2011258886A/ja
Application granted granted Critical
Publication of JP5229276B2 publication Critical patent/JP5229276B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49811—Additional leads joined to the metallisation on the insulating substrate, e.g. pins, bumps, wires, flat leads
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/165—Containers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0655—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09818—Shape or layout details not covered by a single group of H05K2201/09009 - H05K2201/09809
    • H05K2201/09972—Partitioned, e.g. portions of a PCB dedicated to different functions; Boundary lines therefore; Portions of a PCB being processed separately or differently
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components

Landscapes

  • Microelectronics & Electronic Packaging (AREA)
  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Structures For Mounting Electric Components On Printed Circuit Boards (AREA)
  • Structure Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

【課題】 回路基板のサイズや回路基板上に搭載される電子部品の配置の変更に合わせて、所望の形状の導電性仕切りを有する回路モジュールを提供する。
【解決手段】 導電性仕切り３３は、部品搭載面３２に個片の導電性チップ３４が複数個搭載されることにより、構成されている。回路基板３１のサイズや第１、第２のブロック内の電子部品の配置に合わせて、導電性チップ３４の搭載位置と、搭載個数を変えて、導電性仕切り３３の形状を自由に変更できる。このような導電性仕切り３３により、部品搭載面３２は、第１のブロック３５と、第２のブロック３６とに分離され、ブロック間の電磁干渉が阻止されている。

【選択図】 図１

Description

本発明は、回路モジュールに関し、詳しくは、回路基板上に導電性仕切りが形成された回路モジュールに関する。
従来、回路基板上の電子部品を所望のブロックに分離する導電性仕切りが形成された回路モジュールが提案されている。このような従来の回路モジュールとしては、例えば特許文献１に開示されている。特許文献１に開示の回路モジュールを図７に示す。
図７（Ａ）に示すように、回路モジュール１０は、内部に電極パターンを含む回路基板１１と、回路基板１１の部品搭載面１２に搭載された電子部品１３〜１７及び導電性仕切り１８と、前記電子部品１３〜１７を覆って、導電性仕切り１８の一部を表面に露出させるように回路基板１１上に形成された絶縁樹脂層１９とで構成されている。
図７（Ｂ）に示すように、部品搭載面１２に搭載された導電性仕切り１８は、部品搭載面１２の一方の辺から他方の辺に渡って延在する一つの連続した導電性部材で構成されている。このような導電性仕切り１８により、電子部品１３〜１７（図示せず）は、各々が異なる二つのブロック２０、２１のどちらかに内包されるように分離されている。
ブロック２０内の電子部品と、ブロック２１内の電子部品は、それぞれ異なる機能回路を構成して、動作する。導電性仕切り１８で分離されることにより、ブロック２０内の電子部品とブロック２１内の電子部品間の電磁干渉が低減される。
特開２００５−３１７９３５
しかしながら、従来の回路モジュール１０にあっては、導電性仕切り１８は、連続した一つの導電性部材で構成されているため、汎用性が低いという問題があった。
すなわち、回路基板のサイズや回路基板上に実装される電子部品の配置を変更した場合、それに合わせて、Ｌ字状やＴ字状などに導電性仕切り１８の形状を変えなければならなかった。これは回路モジュール１１を製造する際のコストアップの要因となっていた。
また、導電性仕切り１８は連続した一つの導電性部材で構成されるため、回路基板１１上に絶縁樹脂層１９を形成する際、ブロック間（例えば、図７（Ｂ）に示すブロック２０とブロック２１の間）での樹脂の流動性が悪く、部品搭載面１２の全面に渡って樹脂が形成されるまでに時間を要するという問題点もあった。
本発明は、上述した問題点を鑑みてなされたものであり、回路基板のサイズおよび回路基板上に実装される電子部品の配置変化に対応可能な、汎用性の高い導電性仕切りを有し、さらに、回路基板上に形成される絶縁樹脂層の流動性も高い、回路モジュールを提供することを目的とする。
上記目的を達成するために、本発明に係る回路モジュールは、複数の電子部品が搭載された回路基板と、複数の電子部品とともに回路基板上に搭載され、複数の電子部品を所望のブロックに分離する導電性仕切りとを有する回路モジュールにおいて、導電性仕切りは複数の導電性チップが配置されることにより形成されている。
この場合、導電性仕切りは連続した一つの導電性部材ではなく、個片の複数の導電性チップが回路基板上に並べて搭載されることで構成される。このため、回路基板上での導電性チップの搭載位置と、搭載される導電性チップの個数を変えることで、導電性仕切りの形状を自由に変更できる。従って、回路基板のサイズや回路基板上に搭載される電子部品の配置の変更に合わせて、所望の形状の導電性仕切りを有する回路モジュールを提供できる。
さらに、回路基板は、面内配線電極が形成された複数の絶縁体層と、前記絶縁体層を貫通して形成されるビア電極とを含み、導電性チップは面内配線電極およびビア電極を介して、グランド電極に接続されていることが好ましい。
この場合、導電性チップがグランド電極に接続されるため、導電性仕切りのシールド効果が向上する。
さらに、複数の電子部品を覆うように、回路基板上に絶縁樹脂層が形成され、絶縁樹脂層を覆うようにシールド導電層が形成され、導電性チップはその一部が絶縁樹脂層から露呈し、シールド導電層と接続されていることが好ましい。
この場合、グランド電極に接続されたシールド導電層によって回路基板上の電子部品が覆われるため、外部からの電磁波ノイズによって、電子部品が影響を受けることを阻止することができる。加えて、シールド導電層は導電性チップによって、複数箇所でグランド電極に接続されるので、シールド導電層のシールド効果はより確実である。
さらに、電子部品を覆うように、回路基板上にシールドケースが形成され、導電性チップがシールドケースと接続されていることが好ましい。
この場合、グランド電極に接続されたシールドケースによって回路基板上の電子部品が覆われるため、外部からの電磁波ノイズによって、電子部品が影響を受けることを阻止することができる。加えて、シールドケースは導電性チップによって、複数箇所でグランド電極に接続されるので、シールドケースのシールド効果はより確実である。
さらに、複数の絶縁体層の内、少なくとも一層はほぼ全面に面内グランド電極が形成され、前記面内グランド電極は面内配線電極とビア電極を介して、グランド電極と接続されていることが好ましい。
この場合、回路基板側から侵入する電磁波ノイズによって、電子部品が影響を受けることを阻止することができる。
さらに、シールド導電層、シールドケースと面内グランド電極とが回路基板の側面で接続されていることが好ましい。
この場合、回路基板側から侵入する電磁波ノイズによって、電子部品が影響を受けることをより確実に阻止することができる。
さらに、複数の導電性チップが隙間を空けて配置されることにより導電性仕切りが形成され、隙間の距離が、回路モジュールの動作信号の４分の１の波長以下であることが好ましい。
この場合、電子部品から発せられる電磁波ノイズが導電性仕切りを通過することを確実に阻止することができる上に、隙間を介して樹脂が流動できるため、流動性を良好に保ちながら絶縁樹脂層を形成できる
さらに、導電性チップは、樹脂で成形された成形体の表面に導電性材料が形成されてなることが好ましい。
この場合、導電性チップは主に樹脂で構成されるため、回路モジュールの製造が容易になる。
さらに、複数の導電性チップは、回路基板の部品搭載面と垂直な方向に延びる基体と、基体を部品搭載面と平行な方向に貫通する貫通部と、基体から部品搭載面と平行方向に延びて、少なくとも一部で回路基板と接して、基体を回路基板上に固定する支持部と、基体の回路基板とは反対側に位置する面に設けられ、基体が吸着されるための吸着部とを備えていることが好ましい。
この場合、支持部により、導電性チップを倒れることなく回路基板の部品搭載面に配置できる。また、吸着部が形成されているため、他の電子部品と同様、電子部品実装機器を用いて、導電性チップを吸着して部品搭載面に搭載することができる。このため、回路基板への導電性チップの配置が簡易になる。さらに、導電性チップが貫通部を有するため、絶縁樹脂層を構成する樹脂材料の流動性がより向上する。
本発明によれば、回路基板のサイズや回路基板上に搭載される電子部品の配置の変更に合わせて、所望の形状の導電性仕切りを有する回路モジュールを提供できる。
本発明の第１の実施形態に係る回路モジュールの絶縁樹脂層とシールド導電層を除いた平面図である。 本発明の第１の実施形態にかかる回路モジュールの断面図である。 本発明の第１の実施形態に係る回路モジュールの絶縁樹脂層を除いた断面図である。 本発明の第１の実施形態に係る回路モジュールに用いる導電性チップの外観斜視図と側面図と平面図である。 本発明の第２の実施形態に係る回路モジュールの断面図である。 本発明の第３の実施形態に係る回路モジュールの断面図と面内グランド電極が形成されている誘電体層の平面図である。 従来の回路モジュールの断面図と外観斜視図である。
以下、本発明の実施の形態について、図面を参照しながら詳細に説明する。
（第１の実施形態）
本発明の第１の実施形態に係る回路モジュール３０の構成について図１、図２、図３、図４（Ａ）〜（Ｃ）、図５に示す。
図１は、回路モジュール３０の部品搭載面３２を平面視した平面図である。
図１に示すように、回路モジュール３０は、回路基板３１と、回路基板の部品搭載面３２に搭載される電子部品と、導電性仕切り３３によって構成されている。
回路基板３１としては、例えば、３０ｍｍ×２０ｍｍ×１．６ｍｍの直方体となるように、主としてセラミック材料からなるセラミック多層基板、または、主として樹脂材料からなる樹脂多層基板などを用いて形成されている。多層基板は面内配線電極が形成された基板を積み重ねて構成されており、前記基板を貫通するビア電極によって面内配線電極は電気的に接続されている。
導電性仕切り３３は、部品搭載面３２に個片の導電性チップ３４が複数個搭載されることにより、構成されている。なお、導電性チップ３４の詳細な構成については後述する。
このような導電性仕切り３３により、部品搭載面３２は、図１中に示す第１のブロック３５と、第２のブロック３６とに分離されている。第１のブロック３５に搭載される電子部品と、第２のブロック３６に搭載される電子部品は、それぞれ異なる機能回路を構成している。
例えば、回路モジュール３０がＢｌｕｅｔｏｏｔｈR回路とＦＭチューナー回路を一つのモジュール部品に集積したモジュール部品である場合、第１のブロック３５に搭載される電子部品はＢｌｕｅｔｏｏｔｈ回路を構成し、第２のブロックに搭載される電子部品はＦＭチューナー回路を構成する。
上記の構成の回路モジュール３０においては、第１のブロック３５と第２のブロック３６の間に導電性仕切り３３が形成されているため、第１のブロックに搭載される電子部品と第２のブロックに搭載される電子部品間での電磁干渉を防ぐことができる。
さらに、導電性仕切り３３は複数の個片の導電性チップ３４で構成されている。このため、回路基板３１のサイズや第１、第２のブロック内の電子部品の配置に合わせて、導電性チップの搭載位置と、搭載個数を変えて、導電性仕切り３３の形状を自由に変更できる。
なお、本実施例では第１のブロックと第２のブロックを有する回路モジュールについてのみ示したが、回路モジュールの機能に応じて、本発明に係る、複数の個片の導電性チップで構成された導電性仕切りを適用して、回路基板の部品搭載面を３つ以上のブロックに分離することも可能である。
つづいて、図２、図３を参照しながら、本発明に係る回路モジュール３０の構成についてさらに詳細に説明する。
図２は、図１におけるＸ−Ｘ´線に沿って、回路モジュールを切断した断面図である。図３は、図１におけるＹ−Ｙ´線に沿って、回路モジュールを切断し、絶縁樹脂層を除いた断面図である。
図３に示すように、導電性チップ３４は隣接する導電性チップとの間に隙間をあけて、部品搭載面３２に搭載されて、導電性仕切り３３が構成されている。この隙間の距離は回路モジュール３０の動作信号の４分の１波長以下であることが好ましい。
部品搭載面３２に搭載された電子部品を覆って、導電性チップ３４の一部が表面に露出するように、回路基板３１に絶縁樹脂層３９が形成されている。
絶縁樹脂層３９としては、エポキシ樹脂などの熱硬化性樹脂を用いることが好適であり、強度、誘電率、温度特性、粘性などをコントロールすることを目的として、その材料中にセラミックなどのフィラー成分を含有させたものを用いてもよい。
絶縁樹脂層３９により、部品搭載面３２に搭載された電子部品および導電性仕切り３３の回路基板３１への接続が強固になされるとともに、前記電子部品および導電性チップ３４が外部環境から保護される。
さらに、絶縁樹脂層の表面を覆うようにシールド導電層４０が形成され、導電性チップ３４と接続されている。
導電性チップとシールド導電層４０とが接続されるために、絶縁樹脂層３９は、その天面から導電性チップ３４の一部が露呈するように形成されている。例えば、導体チップ３４の一部が露呈するまで絶縁樹脂層３９の天面を研削して、絶縁樹脂層３９を形成することができる。また、あらかじめ、導電性チップ３４の一部分が露呈するように、絶縁樹脂層３９の高さを導電性チップ３４の高さより低く形成してもよい。
シールド導電層４０には、例えば、導電性成分を含む導電性樹脂が用いられる。導電体樹脂に含まれる導電体成分（フィラー）は、例えばＡｇ、Ｃｕ、Ｎｉなどであり、導電性成分を包含する合成樹脂（バインダー）は、例えば、エポキシ樹脂、フェノール樹脂、ウレタン樹脂、シリコン樹脂、ポリエステル樹脂、アクリル樹脂、ポリイミド樹脂などである。
一方で、回路基板３１の裏面にはグランド電極３７を含む外部接続用電極が形成され、回路基板３１の内部には面内配線電極とビア電極で構成される配線パターン３８が形成されている。
導電性チップ３４とグランド電極３７とは、配線パターン３８を介して、電気的に接続されている。また、シールド導電層４０は、導電性チップ３４と、配線パターン３８とを介して、グランド電極３７に電気的に接続されている。
以上に述べたように、導電性チップ３４がグランド電極に接続されるため、導電性仕切り３３のシールド効果がより確実になる。
このように、導電性チップ３４により、シールド導電層４０は複数箇所でグランド電極に接続され、回路基板上の電子部品が覆われる。このため、外部からの電磁波ノイズが回路モジュール全体に影響を与えることを防ぐことができる。
また、個々の導電性チップ３４は一定の隙間を空けて回路基板上に搭載されている。従って、この隙間を介して、絶縁樹脂層３９を構成する樹脂材料が流動できる。このため、流動性を良好に保ちつつ絶縁樹脂層３９を回路基板の部品搭載面に形成できる。さらに、この隙間の距離を回路モジュールの動作信号の４分の１波長以下にすることで、絶縁樹脂層の流動性を保ちながらより確実に第１と第１のブロック間の電磁干渉を防ぐことができる。
なお、本実施形態では回路基板３１の裏面にのみグランド電極を形成したが、外部への接続方法に応じて、グランド電極を形成する場所を変えることができる。例えば、回路基板３１の側面、または、側面と裏面の双方にグランド電極を形成してもよい。
つづいて、図４（Ａ）〜（Ｃ）を参照しながら、導電性チップ３４の構成について詳細に説明する。
図４（Ａ）〜（Ｃ）は、それぞれ本発明に係る回路モジュールに用いる導電性チップ３４の外観斜視図、平面図と側面図である。
図４（Ａ）〜（Ｃ）に示すように、導電性チップ３４は、基体５１と、支持部５２と、吸着部５３とによって構成されている。
基体５１は、第１の構成部５１ａと、第２の構成部５１ｂと、第３の構成部５１ｃが互いに連結して、構成されている。第１の構成部５１ａは、第２の構成部５１ｂの主面５６とほぼ垂直に第１の方向に延びるように第２の構成部５１ｂの一辺５７と繋がって形成され、第３の構成部５１ｃは第２の構成部５１ｂの主面５６とほぼ垂直に、前記第１の方向とは反対の第２の方向に延びるように、第２の構成部５１ｂの一辺５７と対向する辺５８と繋がって形成されている。図４（Ｂ）に示すように、基体５１を平面視したとき、その形状はクランク形状となっている。
このような、基体５１は、部品搭載面３２と垂直な方向に延在するように部品搭載面３２に搭載され、電磁波ノイズをシールドする効果を果たす。
支持部５２は基体５１とほぼ垂直に、基体５１の底面の両端部に形成されている。導電性チップ３４が回路基板３１上に搭載される際、基体５１を支持できるように、支持部５２は部品搭載面３２と平行方向に所定の面積をもって形成されている。さらに、支持部５２には開口部５５が形成されている。
このように導電性チップ３４は支持部５２により、倒れにくく、安定して回路基板３２上に搭載される。
また、開口部５５が形成されているため、はんだなどにより支持部５２を回路基板上に接続するのにあたって、支持部５２の部品搭載面３２と接する面以外の面にもはんだが形成され、導電性チップ３４をより強固に回路基板上に接続することができる。
図３に示すように、このような支持部５２を介して、基体５１が部品搭載面３２に搭載されている。部品搭載面３２に搭載された基体５１には、部品搭載面３２と平行方向に該基体を貫通するように貫通部５４が形成されている。この貫通部の最大開口長は、回路モジュールの動作信号の４分の１波長以下であることが好ましい。
このように、基体５１に貫通部５４を形成することで、絶縁樹脂層３９を構成する樹脂材料が貫通部５４を介してブロック間を流動できるため、流動性を良好に保ちつつ絶縁樹脂層３９を回路基板上に形成できる。
吸着部５３は基体５１とほぼ垂直に、基体５１の天面に形成されている。吸着部５３は、例えば、チップマウンターなどの電子部品実装機器の吸着ノズルが吸着できるように、支持部５２と平行方向に、すなわち、部品搭載面３２と平行方向に所定の面積をもって形成されている。
このように、導電性チップ３４に吸着部５３が形成されているため、電子部品実装機器を用いて、他の電子部品と同様に簡単に回路基板上に搭載することができる。このため、回路基板への導電性チップ３４の搭載が簡易である。
以上のような構成の導電性チップ３４は、導電性材料を含んで形成されている。例えば、Ａｌ合金の金属板に折り曲げ加工を施して、導電性チップ３４を形成することができる。
なお、樹脂材料を所定の形状に成形した成形体の表面に、導電性材料を形成して、導電性チップ３４を構成してもよい。この場合、導電性チップ３４は主に樹脂材料によって構成される。これにより、例えば、低背化のために絶縁樹脂層３９と導電性チップ３４を研削して回路モジュールを製造する場合、加工を簡単に行うことができる。
また、樹脂材料を所定の形状に成形した成形体の内部に導電性材料を形成して、樹脂材料が露呈する導電性チップ５４を構成してもよい。
この場合、導電性チップの表面に樹脂材料が露呈するため、導電性チップと絶縁樹脂層の密着性が向上する。
なお、本発明は、上記実施形態に限定されるものではなく、種々変更を加えて実施することが可能である。例えば、導電性チップ３４を部品搭載面３２に搭載する際に、隣接する導電性チップが接するように配置してもよく、このように構成された導電性仕切り３３は確実に電磁場ノイズを阻止できる。
（第２の実施形態）
本発明の第２の実施形態に係る回路モジュールの断面図を図５に示す。回路モジュール６０は、シールド導電層がシールドケース６１で構成されている。その他の構成は、本発明の第１の実施形態と同じであるため、同一の符号を付して、詳細な説明は省略する。
図６に示すように、シールドケース６１は部品搭載面３２に搭載された電子部品と導電性チップ３４を覆うように、回路基板上に形成されている。このシールドケース６１は導電性を有し、例えば、Ａｌ合金の金属板を折り曲げ加工して形成されている。
シールドケース６１は、導電性チップ３４に接続され、導電性チップ３４と配線パターン３８を介して、グランド電極３７に電気的に接続されている。
シールドケース６１と導電性チップ３４の接続方法として、例えば、導電性チップ３４の天面に導電性ペーストを塗布し、シールドケース６１を回路基板上に形成する際に、前記導電性ペーストを介して、シールドケース６１と導電性チップ３４とが接続されるようにすることができる。
また、シールドケース６１上の所定の位置に開口部を設け、導電性チップ３４の一部を前記開口部に挿入し、シールドケース６１と接触させて、シールドケース６１と導電性チップ３４とが接続されるようにすることもできる。
以上のような構成の回路モジュール６０によれば、グランド電極に接続されたシールドケース６１により、回路基板上の電子部品が覆われるので、外部からの電磁波ノイズが回路モジュールに影響を与えることを防ぐことができる。
また、シールドケース６１が金属板により構成される場合、回路モジュール６０の外部からの衝撃への耐性が向上する。
（第３の実施形態）
本発明の第３の実施形態に係る回路モジュールの断面図を図６（ａ）に示す。回路モジュール７０は本発明の第１の実施形態と比較して、回路基板内に面内グランド電極７１が形成されている点で異なる。その他の構成は本発明の第１の実施形態と同じであるため、同じ符号を付して詳細な説明は省略する。
図６（ａ）に示すように、面内グランド電極７１は回路基板３１の側面から露出するように形成され、前記側面を覆うシールド導電層４０と電気的に接続されている。また、面内グランド電極７１は回路基板３１の内部で配線パターン３８と接続され、これを介してグランド電極３７と電気的に接続されている。
図６（ｂ）は面内グランド電極７１が形成されている誘電体層の平面図である。図６（ｂ）に示すように、面内グランド電極７１は誘電体層のほぼ全面に広がる矩形状に形成されている。この矩形状の面内グランド電極７１の周囲はシールド導電層４０によって囲まれている。従って、シールド導電層４０と面内グランド電極７１とでシールドされた閉じた空間が構成される。部品搭載面３２の上に搭載される電子部品は、この空間内に配置されている。
このように、面内グランド電極７１を設けることにより、回路基板側を通過して、部品搭載面３２に搭載される電子部品に影響する電磁ノイズを阻止することができる。さらに、面内グランド電極７１とシールド導電層４０を回路基板の側面で電気的に接続させることで、シールドされた閉じた空間に電子部品を配置することができ、確実に外部からの電磁波ノイズの影響を防ぐことができる。
１０、３０、６０、７０ 回路モジュール
１１、３１ 回路基板
１３〜１７ 電子部品
１８、３３ 導電性仕切り
１９，３９ 絶縁樹脂層
２０、２１、３５、３６ ブロック
３２ 部品搭載面
３４ 導電性チップ
３７ グランド電極
３８ 配線パターン
４０ シールド導電層
５１ 基体
５１ａ〜ｃ 第１、第２、第３の構成部
５２ 支持部
５３ 吸着部
５４ 貫通部
５５ 開口部
５６ 主面
５７、５８ 辺
６１ シールドケース
７１ 面内グランド電極

Claims (9)

  1. 複数の電子部品が搭載された回路基板と、前記複数の電子部品とともに前記回路基板上に搭載され、前記複数の電子部品を所望のブロックに分離する導電性仕切りとを有する回路モジュールにおいて、
    前記導電性仕切りは複数の導電性チップが配置されることにより形成されることを特徴とする回路モジュール。
  2. 前記回路基板は、面内配線電極が形成された複数の絶縁体層と、前記絶縁体層を貫通して形成されるビア電極とを含み、
    前記導電性チップは前記面内配線電極および前記ビア電極を介して、グランド電極に接続されていることを特徴とする請求項１に記載の回路モジュール。
  3. 前記電子部品を覆うように、前記回路基板上に絶縁樹脂層が形成され、前記絶縁樹脂層を覆うようにシールド導電層が形成され、
    前記導電性チップはその一部分が前記絶縁樹脂層から露呈し、前記シールド導電層と接続されていることを特徴とする請求項１または請求項２のうちいずれか一項に記載の回路モジュール。
  4. 前記電子部品を覆うように、前記回路基板上にシールドケースが形成され、前記導電性チップが前記シールドケースと接続されていることを特徴とする請求項１または請求項２のいずれか一項に記載の回路モジュール
  5. 前記複数の絶縁体層の内、少なくとも一層はほぼ全面に面内グランド電極が形成され、前記面内グランド電極は前記面内配線パターンおよび前記ビア電極を介して、グランド電極と接続されていることを特徴とする請求項２から請求項４のうちいずれか一項に記載の回路モジュール。
  6. 前記シールド導電層、前記シールドケースと前記面内グランド電極とが前記回路基板の側面で接続されていることを特徴とする請求項５に記載の回路モジュール。
  7. 前記複数の導電性チップが隙間を空けて配置されることにより前記導電性仕切りが形成され、前記隙間の距離が、前記回路モジュールの動作信号の４分の１の波長以下であることを特徴とする請求項１〜６のいずれか一項に記載の回路モジュール。
  8. 前記導電性チップは、樹脂で成形された成形体の表面に導電性材料が形成されてなることを特徴とする請求項１〜７いずれか一項に記載の回路モジュール。
  9. 前記複数の導電性チップは、前記回路基板の部品搭載面と垂直な方向に延びる基体と、前記基体を前記部品搭載面と平行な方向に貫通する貫通部と、
    前記基体から前記部品搭載面と平行方向に延びて、少なくとも一部分で前記回路基板と接して、前記基体を前記回路基板上に固定する支持部と、
    前記基体の前記回路基板とは反対側に位置する面に設けられ、前記基体が吸着されるための吸着部と、
    を備えていることを特徴とする請求項１〜請求項８いずれか一項に記載の回路モジュール
JP2010134250A 2010-06-11 2010-06-11 回路モジュール Active JP5229276B2 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
JP2010134250A JP5229276B2 (ja) 2010-06-11 2010-06-11 回路モジュール
US13/156,496 US8897028B2 (en) 2010-06-11 2011-06-09 Circuit module
CN201110168272.9A CN102281707B (zh) 2010-06-11 2011-06-10 电路模块

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2010134250A JP5229276B2 (ja) 2010-06-11 2010-06-11 回路モジュール

Publications (2)

Publication Number Publication Date
JP2011258886A true JP2011258886A (ja) 2011-12-22
JP5229276B2 JP5229276B2 (ja) 2013-07-03

Family

ID=45096086

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2010134250A Active JP5229276B2 (ja) 2010-06-11 2010-06-11 回路モジュール

Country Status (3)

Country Link
US (1) US8897028B2 (ja)
JP (1) JP5229276B2 (ja)
CN (1) CN102281707B (ja)

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247339A (ja) * 2012-05-29 2013-12-09 Tdk Corp 電子部品モジュールの製造方法
JP2014099553A (ja) * 2012-11-15 2014-05-29 Honda Motor Co Ltd 筐体を介して接地される制御装置
WO2017179586A1 (ja) * 2016-04-15 2017-10-19 株式会社村田製作所 表面実装型シールド部材及び回路モジュール
JP2018032656A (ja) * 2016-08-22 2018-03-01 沖電気工業株式会社 シールドケース
WO2019026557A1 (ja) * 2017-08-02 2019-02-07 アルプス電気株式会社 回路モジュール

Families Citing this family (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US8199518B1 (en) 2010-02-18 2012-06-12 Amkor Technology, Inc. Top feature package and method
US8362612B1 (en) 2010-03-19 2013-01-29 Amkor Technology, Inc. Semiconductor device and manufacturing method thereof
US9312817B2 (en) 2012-07-20 2016-04-12 Freescale Semiconductor, Inc. Semiconductor package design providing reduced electromagnetic coupling between circuit components
US9240390B2 (en) 2013-06-27 2016-01-19 Freescale Semiconductor, Inc. Semiconductor packages having wire bond wall to reduce coupling
US9401342B2 (en) * 2013-06-27 2016-07-26 Freescale Semiconductor, Inc. Semiconductor package having wire bond wall to reduce coupling
TWI527166B (zh) * 2013-07-25 2016-03-21 The package structure of the optical module
WO2016092695A1 (ja) * 2014-12-12 2016-06-16 株式会社メイコー モールド回路モジュール及びその製造方法
KR102350499B1 (ko) * 2015-02-17 2022-01-14 삼성전자주식회사 전자장치용 전자기 쉴드 구조
JP2017162989A (ja) * 2016-03-09 2017-09-14 イビデン株式会社 電子部品内蔵基板およびその製造方法
US10546819B2 (en) * 2016-09-15 2020-01-28 Toshiba Memory Corporation Semiconductor device and method of manufacturing the same
JP6817858B2 (ja) * 2017-03-17 2021-01-20 日本電波工業株式会社 表面実装型デバイス及びその製造方法
US10177095B2 (en) 2017-03-24 2019-01-08 Amkor Technology, Inc. Semiconductor device and method of manufacturing thereof
JP7028254B2 (ja) * 2017-11-20 2022-03-02 株式会社村田製作所 高周波モジュール
JP7111112B2 (ja) * 2018-01-05 2022-08-02 株式会社村田製作所 高周波モジュール
KR102659093B1 (ko) * 2018-03-08 2024-04-22 삼성전자주식회사 배선을 전기적으로 연결하는 도전성 구조물을 포함하는 회로 기판 및 이를 포함하는 전자 장치
KR20200001102A (ko) * 2018-06-26 2020-01-06 삼성전기주식회사 전자 소자 모듈 및 그 제조 방법
CN113380762B (zh) * 2021-06-04 2022-08-30 长江存储科技有限责任公司 芯片封装结构及其制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118500U (ja) * 1986-01-17 1987-07-28
JP2001267095A (ja) * 2000-03-17 2001-09-28 Mitsubishi Electric Corp グランド部材およびプリント基板
JP2005317935A (ja) * 2004-03-30 2005-11-10 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
JP2009212263A (ja) * 2008-03-04 2009-09-17 Alps Electric Co Ltd 電子回路モジュール

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6469912B1 (en) * 2001-11-16 2002-10-22 Compal Electronics, Inc. Electrical apparatus having a cover member adapted to provide electromagnetic interference shielding to an electronic component
US20080112151A1 (en) * 2004-03-04 2008-05-15 Skyworks Solutions, Inc. Overmolded electronic module with an integrated electromagnetic shield using SMT shield wall components
WO2006059556A1 (ja) * 2004-12-02 2006-06-08 Murata Manufacturing Co., Ltd. 電子部品及びその製造方法
JP5041798B2 (ja) * 2006-12-15 2012-10-03 三菱電機株式会社 半導体装置
US7763983B2 (en) * 2007-07-02 2010-07-27 Tessera, Inc. Stackable microelectronic device carriers, stacked device carriers and methods of making the same
US7741567B2 (en) * 2008-05-19 2010-06-22 Texas Instruments Incorporated Integrated circuit package having integrated faraday shield
US20100110656A1 (en) * 2008-10-31 2010-05-06 Advanced Semiconductor Engineering, Inc. Chip package and manufacturing method thereof

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS62118500U (ja) * 1986-01-17 1987-07-28
JP2001267095A (ja) * 2000-03-17 2001-09-28 Mitsubishi Electric Corp グランド部材およびプリント基板
JP2005317935A (ja) * 2004-03-30 2005-11-10 Matsushita Electric Ind Co Ltd モジュール部品およびその製造方法
JP2009212263A (ja) * 2008-03-04 2009-09-17 Alps Electric Co Ltd 電子回路モジュール

Cited By (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013247339A (ja) * 2012-05-29 2013-12-09 Tdk Corp 電子部品モジュールの製造方法
JP2014099553A (ja) * 2012-11-15 2014-05-29 Honda Motor Co Ltd 筐体を介して接地される制御装置
WO2017179586A1 (ja) * 2016-04-15 2017-10-19 株式会社村田製作所 表面実装型シールド部材及び回路モジュール
JPWO2017179586A1 (ja) * 2016-04-15 2018-10-11 株式会社村田製作所 表面実装型シールド部材及び回路モジュール
JP2018032656A (ja) * 2016-08-22 2018-03-01 沖電気工業株式会社 シールドケース
WO2019026557A1 (ja) * 2017-08-02 2019-02-07 アルプス電気株式会社 回路モジュール

Also Published As

Publication number Publication date
CN102281707A (zh) 2011-12-14
JP5229276B2 (ja) 2013-07-03
US20110304993A1 (en) 2011-12-15
CN102281707B (zh) 2014-11-19
US8897028B2 (en) 2014-11-25

Similar Documents

Publication Publication Date Title
JP5229276B2 (ja) 回路モジュール
KR20190073486A (ko) 고주파 모듈
WO2019098316A1 (ja) 高周波モジュール
JP5247461B2 (ja) 立体的電子回路装置
US20120104570A1 (en) Semiconductor package module
JP5750528B1 (ja) 部品内蔵回路基板
WO2018101381A1 (ja) 高周波モジュール
JP7120294B2 (ja) 電子機器
KR102279978B1 (ko) 모듈
US20130250528A1 (en) Circuit module
JP2010123839A (ja) 半導体モジュール
US20230253341A1 (en) Circuit module
US8592690B2 (en) Circuit board having circumferential shielding layer
KR101141443B1 (ko) 반도체 패키지의 제조 방법
JP2020025076A (ja) モジュール
US20130082366A1 (en) Semiconductor package and method of manufacturing the same
WO2022071235A1 (ja) 回路モジュール
US11961830B2 (en) Module
JP7036087B2 (ja) モジュール
US11227840B2 (en) Electronic module having improved shield performance
JP2011258887A (ja) 回路モジュールの製造方法
KR101350610B1 (ko) 반도체 패키지
KR101473478B1 (ko) 인쇄회로 기판의 모듈 실장 구조
JP6989268B2 (ja) 電子素子実装用基板、電子装置および電子モジュール
KR101924579B1 (ko) 적층 케이블

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20120424

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120828

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120925

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121120

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20121211

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130129

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130219

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130304

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160329

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5229276

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150