JP5247461B2 - 立体的電子回路装置 - Google Patents

立体的電子回路装置 Download PDF

Info

Publication number
JP5247461B2
JP5247461B2 JP2008544084A JP2008544084A JP5247461B2 JP 5247461 B2 JP5247461 B2 JP 5247461B2 JP 2008544084 A JP2008544084 A JP 2008544084A JP 2008544084 A JP2008544084 A JP 2008544084A JP 5247461 B2 JP5247461 B2 JP 5247461B2
Authority
JP
Japan
Prior art keywords
electrode
circuit board
circuit
shield case
columnar
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008544084A
Other languages
English (en)
Other versions
JPWO2008059643A1 (ja
Inventor
将人 森
能彦 八木
大輔 櫻井
耕一 永井
正一 梶原
羽生 岩本
陽子 河西
内田　　修
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008544084A priority Critical patent/JP5247461B2/ja
Publication of JPWO2008059643A1 publication Critical patent/JPWO2008059643A1/ja
Application granted granted Critical
Publication of JP5247461B2 publication Critical patent/JP5247461B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K9/00—Screening of apparatus or components against electric or magnetic fields
    • H05K9/0007—Casings
    • H05K9/002—Casings with localised screening
    • H05K9/0039—Galvanic coupling of ground layer on printed circuit board [PCB] to conductive casing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/0556—Disposition
    • H01L2224/05568—Disposition the whole external layer protruding from the surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/02—Bonding areas; Manufacturing methods related thereto
    • H01L2224/04—Structure, shape, material or disposition of the bonding areas prior to the connecting process
    • H01L2224/05—Structure, shape, material or disposition of the bonding areas prior to the connecting process of an individual bonding area
    • H01L2224/0554—External layer
    • H01L2224/05573—Single external layer
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0058—Laminating printed circuit boards onto other substrates, e.g. metallic substrates
    • H05K3/0061—Laminating printed circuit boards onto other substrates, e.g. metallic substrates onto a metallic substrate, e.g. a heat sink
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Electromagnetism (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Health & Medical Sciences (AREA)
  • Toxicology (AREA)
  • Shielding Devices Or Components To Electric Or Magnetic Fields (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、電子部品を実装した機能モジュール等をベース回路基板上に実装して構成された立体的電子回路装置における、シールド構造に関するものである。
近年、回路基板上に、抵抗器やコンデンサ、コイルなどの受動部品と半導体素子による能動部品を実装する電子回路装置は、携帯電話機やノートパソコンに代表されるモバイル機器の高機能化に伴って、小型、薄型、軽量化が進んでいる。
しかし、従来の２次元表面実装技術、例えば、電子部品の小型・薄型化、電子部品を配置する部品間の狭ピッチ化によって実装密度の向上を図るには限界となっている。そのため３次元的にモジュール基板を積層して、さらなる高密度化が図られている。
また、電子回路装置の高密度化により、電気的な配線干渉や外部からのノイズ、電子回路装置自体から発せられるノイズの影響が製品の機能劣化を招き、電気設計・回路設計における電気的な対策も高度化している。
この問題を改善するために、特許文献１，特許文献２などに開示されている立体的電子回路装置が知られている。
例えば図１３では、接合部材３０を介して第１の基板３１の上に第２の基板３２を積層して立体的電子回路装置が構成されている。接合部材３０の外周壁面にシールド体３３が設けられており、この場合、第１の基板３１と第２の基板３２の間に接続配置された電子回路部３４は、シールド体３３によって電気的ノイズから遮蔽される。特許文献１の接合部材３０は、絶縁性のハウジングに複数のバネ弾性のある金属薄版などによる所定形状のリード端子をあらかじめ設定した配列構成で固定保持して構成されている。
また、特許文献２には図１４に示すようにシールド構造を有する立体的電子回路装置が開示されている。これは、上面に電子部品３５を実装した基板３６と、下面に電子部品３７を実装した基板３８とを積層する場合に、シールドパターン３９，４０とを備えた基板４１を、基板３６と基板３８の間に挟んで、層間配線部材４２，４２，４３，４３により電気的に接合された立体的電子回路装置となっている。これにより、電子部品３５，３７がシールドパターン３９，４０によってシールドされる。
特開２００５−３３３０４６号公報 特開２００１−１１１２３２号公報
しかしながら、図１３に示した立体的電子回路装置では、第２の基板３２の上に接続配置された電子回路部４４を、接合部材３０によってシールドすることができないという課題を有している。
図１４に示した立体的電子回路装置では、基板３６と基板３８の間の電子部品３５，３７を電気的ノイズから遮蔽することが可能となる。しかし、基板３８の上面にも仮想線で示すように電子部品４５を実装して、これを遮蔽するためには、さらに仮想線で示すように層間配線部材４６，４７とシールドパターン４８，４９とを備えた基板５０を付加することが必要であって、層間配線部材４６，４７を配置するスペースを基板３８の上面に設け、この層間配線部材４６，４７を基準電位などに接続する配線パターンを基板３８の上面に設けることが必要である。
本発明は、立体的電子回路装置の最上部の基板の上面に実装された電子部品を、前記最上部の基板の上面に基準電位などに接続する配線パターンなどを設けなくても遮蔽できる、電気的ノイズの遮蔽効果と小型化を両立できる立体的電子回路装置を提供することを目的とする。
本発明の請求項１記載の立体的電子回路装置は、第１の回路基板と第２の回路基板を中継基板を介して積層し、前記中継基板の内側の面に形成された第１の電極を介して前記第１の回路基板の側の回路パターンと前記第２の回路基板の側の回路パターンとを接続した立体的電子回路装置において、前記中継基板は、前記第１の回路基板と前記第２の回路基板の間に、互いに並行して配置された柱状の第１柱状中継基板と、柱状で前記第１柱状中継基板とは別体の第２柱状中継基板からなり、前記第１柱状中継基板と柱状の第２柱状中継基板の外側の面に、基準電位に接続される第２の電極を設けて、この第２の電極によって前記第１の回路基板と前記第２の回路基板の間の空間を遮蔽するとともに、前記第２の回路基板の前記第１の回路基板との対向面とは反対側の面の少なくとも一部を覆い取り付けられ前記第２の電極に電気接続されたシールドケースを設けた立体的電子回路装置であり、前記第１柱状中継基板と第２柱状中継基板の前記第２の電極に対応して前記シールドケースの対向する辺に、覆い取り付けられた状態で前記第２の電極に押し付けられるように折り曲げて弾性を付与した折り曲げ片が形成されており、前記折り曲げ片の弾性によって前記シールドケースが前記第２の電極に直接に押し付けられて前記電気接続が実現されていることを特徴とする。
本発明の請求項２記載の立体的電子回路装置は、請求項１において、前記シールドケースを、絶縁樹脂からなるケース本体に金属メッキで導電層を形成し、前記導電層が前記第２の電極に電気接続されていることを特徴とする。
本発明の請求項３記載の立体的電子回路装置は、請求項１において、前記第２の回路基板の外周部に形成された切り欠き部を通過して前記シールドケースが前記第２の電極に電気接続されていることを特徴とする。
本発明の請求項４記載の立体的電子回路装置は、請求項１において、前記シールドケースの内側に電子部品が実装されていることを特徴とする。
この構成によれば、中継基板の外側の面に設けられた第２の電極によって第１の回路基板と第２の回路基板の間の空間を遮蔽することができ、第２の電極に電気接続されて第２の回路基板の第１の回路基板との対向面とは反対側の面の少なくとも一部を覆うシールドケースによって、第２の回路基板の上面に基準電位などに接続する配線パターンなどを設けなくても遮蔽できる。
本発明の立体的電子回路装置の実施の形態１における断面図 同実施の形態の分解図 同実施の形態の組み立て工程図 同実施の形態の組み立て工程図 本発明の立体的電子回路装置の実施の形態２における外観斜視図 同実施の形態における断面図 同実施の形態の組み立て工程図 同実施の形態の組み立て工程図 本発明の立体的電子回路装置の実施の形態３における断面図 同実施の形態の組み立て工程図 同実施の形態の組み立て工程図 同実施の形態の組み立て工程図 本発明の立体的電子回路装置の実施の形態４における断面図 本発明の立体的電子回路装置の実施の形態５における分解図 同実施の形態の組み立て工程図 同実施の形態の組み立て工程図 本発明の立体的電子回路装置の実施の形態６におけるシールドケースの断面図 従来の立体的電子回路装置の断面図 別の従来例の立体的電子回路装置の断面図
以下、本発明を各実施の形態に基づいて説明する。
（実施の形態１）
図１〜図３（ａ）と図３（ｂ）は本発明の実施の形態１を示す。
この立体的電子回路装置は、第１の回路基板１０１と第２の回路基板１０２を中継基板１００を介して積層し、中継基板１００に形成された第１の電極１を介して第１の回路基板１０１の側の回路パターンと第２の回路基板１０２の側の回路パターンとを接続して構成されている。第１，第２の回路基板１０１，１０２は、例えば、ガラスエポキシ樹脂やセラミックの多層回路基板である。
第１の回路基板１０１の側の回路パターンには、電子部品３，４，５が実装されている。第２の回路基板１０２の側の回路パターンには、電子部品６，７，８，９が実装されている。中継基板１００は図２に示すように枠型で各辺に、図１にも示すように中継基板本体１００ａの上面１００ｂから内周面１００ｃを経て下面１００ｄにわたって所定ピッチで第１の電極１が形成されている。第１の回路基板１０１の上面と、第２の回路基板１０２の下面にも、第１の電極１に対応して電極パターン１０，１１が形成されている。
組み立ては、図３（ａ）に示すように、第１の回路基板１０１に中継基板１００を半田付けし、この取り付けられた中継基板１００に対して、電子部品６，７，８，９が実装された第２の回路基板１０２が、図３（ｂ）に示すように半田付けされる。
中継基板１００の各辺の外周の面１００ｅには、第２の電極２が形成されている。そして、中継基板１００を第１の回路基板１０１に実装した状態では、第２の電極２は前記電極パターン１０を介して第１の回路基板１０１中の基準電位であるグランドパターンに接続されている。
さらに、導電性の金属からなるシールドケース１２を図３（ｂ）に実線で示すように弾性変形させながら第２の回路基板１０２に被せて、シールドケース１２の折り曲げ片１２ａを第２の電極２に半田付けして組み立てが完了している。
この構成によると、第１の回路基板１０１と第２の回路基板１０２の間の空間に設けられた電子部品３〜７が第２の電極２によって遮蔽され、第２の回路基板１０２の上面に実装された電子部品８，９をシールドケース１２によって遮蔽できる。
ここでシールドケース１２を第２の回路基板１０２の上で配線パターンに接続しているのではなく、中継基板１００の側面に設けた第２の電極２に半田付けして遮蔽しているため、第２の回路基板１０２の上にシールドケース接続用の配線パターンを形成する必要が無く、第２の回路基板１０２上の実装面積が削減され、それに応じて第２の回路基板１０２の面積を縮小できる。
例えば、第２の回路基板１０２上にシールドケース１２を配置するために必要な電極を２ｍｍ幅で基板外周部全体に形成するとし、第２の回路基板１０２の外寸法を２０ｍｍ×２０ｍｍ程度とすると、電子部品の実装面積は１８ｍｍ×１８ｍｍ＝３２４ｍｍ２となる。また、シールドケース１２を配置するために必要な電極に必要な面積は（２０ｍｍ×２０ｍｍ）−（１８ｍｍ×１８ｍｍ）＝７６ｍｍ２となる。つまり、本構造によればシールドケース１２を配置するために必要な電極に必要な７６ｍｍ２の実装面積を削減できる。
本発明の構造によれば、第２の回路基板１０１へＧＮＤ電極端子を形成する必要がなくなるため、約２０％の実装面積の削減が可能となり、立体的電子回路装置の小型化が実現する。
（実施の形態２）
図４〜図６（ａ）と図６（ｂ）は本発明の実施の形態２を示す。
実施の形態１のシールドケース１２は、第２の回路基板１０２の縁よりも外側を通過してシールドケース１２の折り曲げ片１２ａが第２の電極２に半田付けされていたが、この実施の形態２では、第２の回路基板１０２の外周部に切り欠き部１０２ａが形成されており、シールドケース１２の折り曲げ片１２ａがこの切り欠き部１０２ａを通過して第２の電極２に半田付けされている点だけが実施の形態１と異なっており、その他は同じである。
この構成によると、第２の回路基板１０２として外形が正方形の形状のものを用いたが、第２の回路基板１０２にシールドケース１２の厚み寸法の切り欠き部１０２ａを形成したので、更なる立体的電子回路装置の投影面積の縮小が可能となる。
（実施の形態３）
図７と図８（ａ）〜図８（ｃ）は本発明の実施の形態３を示す。
この立体的電子回路装置は、第１の回路基板１０１と第２の回路基板１０２を中継基板１００を介して積層し、中継基板１００に形成された第１の電極１を介して第１の回路基板１０１の側の回路パターンと第２の回路基板１０２の側の回路パターンとを接続して構成されている。第１，第２の回路基板１０１，１０２は、例えば、ガラスエポキシ樹脂やセラミックの多層回路基板である。
さらに、第２の回路基板１０２の上面に被されているシールドケース１２の内側に実装された電子部品１３，１４が、中継基板１５を介して第２の回路基板１０２の配線パターンに接続されている。
中継基板１００，１５は、図２に示すように枠型で各辺には、上面から内周面を経て下面にわたって所定ピッチで第１の電極１が形成されている。第１の回路基板１０１の上面と、第２の回路基板１０２の下面にも、中継基板１００の第１の電極１に対応して電極パターン１０，１１が形成されている。第２の回路基板１０２の上面にも、中継基板１５の第１の電極１に対応して電極パターン１６が形成されている。
中継基板１００の各辺の外周の面１００ｅには、実施の形態１と同じように第２の電極２が形成されている。
組み立ては、図８（ａ）に示すように、導電性の金属からなるシールドケース１２の内側の面に絶縁層１７を介して電極パターン１６と配線パターン１８を形成する。そして、図８（ｂ）に示すように電子部品１３，１４と中継基板１５を半田付けする。
つぎに、図８（ｃ）に示すように中継基板１００を介して積層の完了した第１，第２の回路基板１０１，１０２に対して、シールドケース１２を実線で示すように弾性変形させながら第２の回路基板１０２に被せることによって、シールドケース１２の内側の面に実装した電子部品１３，１４と第２回路基板１０２の回路パターンとが、中継基板１５を介して電気接続され、さらに、シールドケース１２の折り曲げ片１２ａを中継基板１００の第２の電極２に半田付けして組み立てが完了している。
このようにシールドケース１２の内側にも実装することによって、実施の形態１に比べて高実装することができる。遮蔽については、中継基板１００の第２の電極２によって第１，第２の回路基板１０１，１０２の間の空間を遮蔽することができ、また、シールドケース１２によって、第２の回路基板１０２の上面とシールドケース１２の内面に実装された電子部品を遮蔽することができる。
なお、シールドケース１２はＭＩＤ（Molded Interconnect Device）を用いた立体配線部材を用いることが好ましい。
（実施の形態４）
図９は本発明の実施の形態４を示す。
実施の形態１ではシールドケース１２の折り曲げ片１２ａを第２の電極２に半田付けして組み立てが完了したが、この実施の形態４では、シールドケース１２の折り曲げ片１２ａを第２の電極２に押し付けるように弾性を付与して半田付けしていない点だけが異なっている。この実施の形態４は、実施の形態２と実施の形態３においても同様に実施できる。
（実施の形態５）
図１０と図１１（ａ）と図１１（ｂ）は本発明の実施の形態５を示す。
実施の形態１では中継基板１００は枠型であったが、この実施の形態５では、２つの柱状のものを使用している点だけが異なっており、柱状の中継基板１９ａ，１９ｂの外側の側面にそれぞれ第２電極２が形成されている。
組み立ては、図１１（ａ）に示すように第１の回路基板１０１に柱状の中継基板１９ａ，１９ｂを取り付け、中継基板１９ａ，１９ｂを介して第２の回路基板１０２を第１の回路基板１０１に取り付けてから、図１１（ｂ）に示す状態を経てシールドケース１２の折り曲げ片１２ａを第２の電極２に半田付けして組み立てが完了する。
（実施の形態６）
図１２は本発明の実施の形態６を示す。
上記の各実施の形態ではシールドケース１２は、導電性の金属からなるものであったが、図１２に示すように合成樹脂などからなる絶縁性のシールドケース本体２０の外側に、金属メッキで導電層２１を形成し、シールドケース本体２０の折り曲げ片２０ａに形成された導電層２１を、第２の電極２に半田付け、または実施の形態４のようにシールドケース２０の折り曲げ片２０ａに形成された導電層２１を第２の電極２に押し付けるように弾性を付与して組み立てが完了する。
また、実施の形態３のようにシールドケース１２の内側に電子部品を実装する場合には、図１２に示した絶縁性のシールドケース本体２０の内側の上に直接に配線パターンを形成して電子部品と中継基板１５を実装して構成することもできる。
また、図１２では絶縁性のシールドケース本体２０の外側にだけ導電層２１を形成したが、上記各実施の形態において、絶縁性のシールドケース本体２０の外側と内側に導電層２１を形成して構成することもできる。この場合に、実施の形態３のようにシールドケース１２の内側に電子部品を実装する場合には、シールドケース本体２０の内側に形成された導電層２１の上に絶縁層を介して配線パターンを形成して電子部品１３，１４と中継基板１５を実装して構成する。
上記の各実施の形態において、シールドケース１２と第２の電極２との電気的な接続方法に関しては、半田付けまたはシールドケース１２の折り曲げ片１２ａに弾性を付与した押し付けによって電気的に接続したが、はめ込みによる接触、ろう付けによる接触、導電性の樹脂を介した接触構造でもかまわない。
上記の各実施の形態においてシールドケース１２は、第２の回路基板１０２の上面の全部を覆うように取り付けられていたが、遮蔽すべき電子部品またはその近傍だけを覆うように取り付けられていてもよく、シールドケース１２は第２の回路基板１０２の第１の回路基板１０１との対向面とは反対側の面の少なくとも一部を覆うように取り付けられ第２の電極２に電気接続されていればよい。
本発明の立体回路装置は、電子回路のシールド効果と実装面積の縮小化する構造を有し、通信モジュール等の機能モジュールの用途にも適用できる。

Claims (4)

  1. 第１の回路基板と第２の回路基板を中継基板を介して積層し、前記中継基板の内側の面に形成された第１の電極を介して前記第１の回路基板の側の回路パターンと前記第２の回路基板の側の回路パターンとを接続した立体的電子回路装置において、
    前記中継基板は、前記第１の回路基板と前記第２の回路基板の間に、互いに並行して配置された柱状の第１柱状中継基板と、柱状で前記第１柱状中継基板とは別体の第２柱状中継基板からなり、
    前記第１柱状中継基板と柱状の第２柱状中継基板の外側の面に、基準電位に接続される第２の電極を設けて、この第２の電極によって前記第１の回路基板と前記第２の回路基板の間の空間を遮蔽するとともに、
    前記第２の回路基板の前記第１の回路基板との対向面とは反対側の面の少なくとも一部を覆い取り付けられ前記第２の電極に電気接続されたシールドケースを設けた
    立体的電子回路装置であり、
    前記第１柱状中継基板と第２柱状中継基板の前記第２の電極に対応して前記シールドケースの対向する辺に、覆い取り付けられた状態で前記第２の電極に押し付けられるように折り曲げて弾性を付与した折り曲げ片が形成されており、前記折り曲げ片の弾性によって前記シールドケースが前記第２の電極に直接に押し付けられて前記電気接続が実現されている
    立体的電子回路装置。
  2. 前記シールドケースを、絶縁樹脂からなるケース本体に金属メッキで導電層を形成し、前記導電層が前記第２の電極に電気接続されている
    請求項１記載の立体的電子回路装置。
  3. 前記第２の回路基板の外周部に形成された切り欠き部を通過して前記シールドケースが前記第２の電極に電気接続されている
    請求項１記載の立体的電子回路装置。
  4. 前記シールドケースの内側に電子部品が実装されている
    請求項１記載の立体的電子回路装置。
JP2008544084A 2006-11-16 2007-08-08 立体的電子回路装置 Expired - Fee Related JP5247461B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008544084A JP5247461B2 (ja) 2006-11-16 2007-08-08 立体的電子回路装置

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006309751 2006-11-16
JP2006309751 2006-11-16
JP2008544084A JP5247461B2 (ja) 2006-11-16 2007-08-08 立体的電子回路装置
PCT/JP2007/065508 WO2008059643A1 (fr) 2006-11-16 2007-08-08 Appareil de circuit électronique tridimensionnel

Publications (2)

Publication Number Publication Date
JPWO2008059643A1 JPWO2008059643A1 (ja) 2010-02-25
JP5247461B2 true JP5247461B2 (ja) 2013-07-24

Family

ID=39401457

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008544084A Expired - Fee Related JP5247461B2 (ja) 2006-11-16 2007-08-08 立体的電子回路装置

Country Status (2)

Country Link
JP (1) JP5247461B2 (ja)
WO (1) WO2008059643A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014164186A1 (en) * 2013-03-11 2014-10-09 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages

Families Citing this family (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101760746B1 (ko) * 2010-12-10 2017-08-04 엘지전자 주식회사 이동 단말기
US9515398B2 (en) 2012-11-28 2016-12-06 Robert Bosch Gmbh Mechanical spacer with non-spring electrical connections for a multiple printed circuit board assembly
JP5699342B2 (ja) * 2013-02-28 2015-04-08 大日本印刷株式会社 電子モジュール、電子モジュールの製造方法
US9363892B2 (en) * 2013-07-19 2016-06-07 Google Technology Holdings LLC Circuit assembly and corresponding methods
US20150022978A1 (en) * 2013-07-19 2015-01-22 Motorola Mobility Llc Circuit Assembly and Corresponding Methods
CN105451441B (zh) * 2014-08-12 2018-06-26 国基电子（上海）有限公司 电子装置
CN106252339B (zh) * 2016-08-11 2019-01-25 国网辽宁省电力有限公司电力科学研究院 一种高密度射频多芯片封装结构
JP6930793B2 (ja) * 2019-10-28 2021-09-01 Ｎｅｃスペーステクノロジー株式会社 モジュール構造およびモジュールの製造方法
KR20210128782A (ko) * 2020-04-17 2021-10-27 삼성전자주식회사 쉴드 캔을 포함하는 전자 장치
KR20220092073A (ko) 2020-12-24 2022-07-01 삼성전자주식회사 방열 구조를 포함하는 전자 장치

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745982A (ja) * 1993-07-28 1995-02-14 Toshiba Corp シールドケースとプリント配線板との接続構造
JPH07212060A (ja) * 1994-01-12 1995-08-11 Matsushita Electric Ind Co Ltd 回路モジュール
JPH09246686A (ja) * 1996-03-11 1997-09-19 Murata Mfg Co Ltd 接続部材およびその製造方法
JP2002313457A (ja) * 2001-04-17 2002-10-25 Mac Eight Co Ltd ２基板連結用接続具
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2904449B2 (ja) * 1991-04-11 1999-06-14 株式会社東芝 電子機器における実装構造
JP2001210976A (ja) * 2000-01-26 2001-08-03 Alps Electric Co Ltd 送受信ユニット、並びにその送受信ユニットの取付構造
JP2006156534A (ja) * 2004-11-26 2006-06-15 Matsushita Electric Ind Co Ltd モバイル機器内基板間接続構造およびそれを用いた電子回路装置

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0745982A (ja) * 1993-07-28 1995-02-14 Toshiba Corp シールドケースとプリント配線板との接続構造
JPH07212060A (ja) * 1994-01-12 1995-08-11 Matsushita Electric Ind Co Ltd 回路モジュール
JPH09246686A (ja) * 1996-03-11 1997-09-19 Murata Mfg Co Ltd 接続部材およびその製造方法
JP2002313457A (ja) * 2001-04-17 2002-10-25 Mac Eight Co Ltd ２基板連結用接続具
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2014164186A1 (en) * 2013-03-11 2014-10-09 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages
US8987872B2 (en) 2013-03-11 2015-03-24 Qualcomm Incorporated Electromagnetic interference enclosure for radio frequency multi-chip integrated circuit packages

Also Published As

Publication number Publication date
WO2008059643A1 (fr) 2008-05-22
JPWO2008059643A1 (ja) 2010-02-25

Similar Documents

Publication Publication Date Title
JP5247461B2 (ja) 立体的電子回路装置
JP4947191B2 (ja) マイクロフォン
JP5229276B2 (ja) 回路モジュール
US8385569B2 (en) Acoustic transducer unit
JP5750528B1 (ja) 部品内蔵回路基板
US20090135576A1 (en) Stacking structure of printed circuit board
CN110337178B (zh) 一种电路板组件和电子设备
CN214256936U (zh) 模块
WO2007029355A1 (ja) シールド構造
JP2004134669A (ja) Ｉｃチップ内蔵多層基板及びその製造方法
JPWO2020100849A1 (ja) 実装型電子部品、および、電子回路モジュール
JP2010123839A (ja) 半導体モジュール
JP4947238B2 (ja) マイクロフォン
JP6102770B2 (ja) 高周波モジュール
JP2018190972A (ja) フレキシブル配線回路基板および撮像装置
JP2020025076A (ja) モジュール
US10319525B2 (en) Multi-layer ceramic capacitor assembly
JP6256575B2 (ja) 高周波モジュール
JP5544280B2 (ja) 配線基板
JP2020025075A (ja) モジュール
JPWO2019017441A1 (ja) 電子部品収納用パッケージ、電子装置および電子モジュール
JPH0878954A (ja) 発振器およびその製造方法
JP2005011927A (ja) 複合回路基板
JP2010199889A (ja) コンデンサマイクロホン
JP2007150181A (ja) 積層型実装構造体

Legal Events

Date Code Title Description
A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20100621

A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20100621

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120110

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120306

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120904

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20121011

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130312

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130409

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20160419

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees