JP5699342B2 - 電子モジュール、電子モジュールの製造方法 - Google Patents
電子モジュール、電子モジュールの製造方法 Download PDFInfo
- Publication number
- JP5699342B2 JP5699342B2 JP2013039107A JP2013039107A JP5699342B2 JP 5699342 B2 JP5699342 B2 JP 5699342B2 JP 2013039107 A JP2013039107 A JP 2013039107A JP 2013039107 A JP2013039107 A JP 2013039107A JP 5699342 B2 JP5699342 B2 JP 5699342B2
- Authority
- JP
- Japan
- Prior art keywords
- land
- substrate
- wiring board
- main surface
- component
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
- Structure Of Printed Boards (AREA)
- Combinations Of Printed Boards (AREA)
Description
Claims (7)
- 部品実装用ランドと基板接続用ランドとを同一の主面上に備えた配線板と、
前記部品実装用ランドを介して前記配線板上に実装された、端子電極を備えた部品と、
前記配線板上に前記基板接続用ランドを介して電気的、機械的に接続された被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている基板と、を具備し、
前記基板が、前記部品の位置を避けて該部品を囲む矩形の開口が形成されるように配置された複数のピースからなっており、該複数のピース全体の平面形状が、前記矩形の開口の各辺と平行な辺を有する矩形の外形であり、該複数のピースにおいて前記部品に対向する側の側壁面上に前記導電パターンが設けられており、該複数のピースどうしが、前記開口における頂点である第1の頂点から、該第1の頂点と同じ向きを有する前記外形における頂点である第2の頂点に至る線を境界として接している
電子モジュール。 - 前記基板の前記被接続用ランドが、はんだを介して前記配線板の前記基板接続用ランドに接続されており、該被接続用ランドおよび該基板接続用ランドが、1列に列設されている請求項1記載の電子モジュール。
- 前記基板の前記被接続用ランドが、はんだを介して前記配線板の前記基板接続用ランドに接続されており、該被接続用ランドおよび該基板接続用ランドが、2列に並んで列設されている請求項1記載の電子モジュール。
- 前記基板の前記他方の主面上に、前記導電パターンに電気的に接続して設けられた、電子モジュールとしての外部接続用端子をさらに具備する請求項1記載の電子モジュール。
- 前記配線板が、前記基板が接続された側の主面とは反対の側の主面上に、前記部品実装用ランドと第2の基板接続用ランドとを備え、
前記配線板上に前記第2の基板接続用ランドを介して電気的、機械的に接続された第2の被接続用ランドを一方の主面上に有しており、かつ、該第2の被接続用ランドから第2の導電パターンが、該一方の主面上から前記部品に対向する側壁面上を経て他方の主面上にまで延設されており、かつ、該他方の主面上に、前記第2の導電パターンに電気的に接続して第3の被接続用ランドが設けられている第2の基板と、
前記第2の基板上に前記第3の被接続用ランドを介して電気的、機械的に接続された第3の基板接続用ランドを一方の主面上に有する第2の配線板と、をさらに具備する
請求項4記載の電子モジュール。 - 部品実装用ランドと基板接続用ランドとを同一の主面上に備えた配線板に、端子電極を備えた部品を前記部品実装用ランドを介して実装する工程と、
被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている、複数のピースからなる基板を、該複数のピースの配置により、前記部品の位置を避けて該部品を囲む矩形の開口が形成されるように、かつ前記矩形の開口の各辺と平行な辺を有する矩形の外形をもつ平面形状が形成されるように、かつ前記部品に対向する側の側壁面上に前記導電パターンが位置するように、かつ、該複数のピースどうしが、前記開口における頂点である第1の頂点から、該第1の頂点と同じ向きを有する前記外形における頂点である第2の頂点に至る線を境界として接して配置されるように、前記被接続用ランドを用い前記配線板に前記基板接続用ランドを介して電気的、機械的に接続する工程と
を具備する電子モジュールの製造方法。 - 前記配線板が、個片化され得る複数の領域を有した大判配線板であり、
前記基板が前記大判配線板に接続されるとき、該基板の前記複数のピースのうちの少なくとも一部が、前記大判配線板の前記複数の領域のうちの隣接する2つの領域にまたがるように配置される分割可能なピースである集合ピースであり、
前記基板を前記大判配線板に接続した後に、前記集合ピースを分割するように前記大判配線板を個片化する工程をさらに具備する
請求項6記載の電子モジュールの製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039107A JP5699342B2 (ja) | 2013-02-28 | 2013-02-28 | 電子モジュール、電子モジュールの製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2013039107A JP5699342B2 (ja) | 2013-02-28 | 2013-02-28 | 電子モジュール、電子モジュールの製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2014167969A JP2014167969A (ja) | 2014-09-11 |
JP5699342B2 true JP5699342B2 (ja) | 2015-04-08 |
Family
ID=51617534
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2013039107A Expired - Fee Related JP5699342B2 (ja) | 2013-02-28 | 2013-02-28 | 電子モジュール、電子モジュールの製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP5699342B2 (ja) |
Families Citing this family (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CN108513432B (zh) * | 2017-02-24 | 2021-06-29 | 泰连公司 | 电子元件组件和其组装方法 |
Family Cites Families (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2006040870A (ja) * | 2004-02-20 | 2006-02-09 | Matsushita Electric Ind Co Ltd | 接続部材および実装体、ならびにその製造方法 |
JP4858541B2 (ja) * | 2006-06-27 | 2012-01-18 | パナソニック株式会社 | 中継基板および電子回路実装構造体 |
WO2008059643A1 (fr) * | 2006-11-16 | 2008-05-22 | Panasonic Corporation | Appareil de circuit électronique tridimensionnel |
JP2012195398A (ja) * | 2011-03-16 | 2012-10-11 | Panasonic Corp | モジュールとその製造方法 |
-
2013
- 2013-02-28 JP JP2013039107A patent/JP5699342B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2014167969A (ja) | 2014-09-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11637070B2 (en) | Method of fabricating a semiconductor package | |
US20180012831A1 (en) | Semiconductor device | |
US8253232B2 (en) | Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same | |
JP5143451B2 (ja) | 半導体装置及びその製造方法 | |
JP5185885B2 (ja) | 配線基板および半導体装置 | |
US10186500B2 (en) | Semiconductor package and method of fabricating the same | |
US20110147908A1 (en) | Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly | |
US10483194B2 (en) | Interposer substrate and method of fabricating the same | |
KR20130089475A (ko) | 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지 | |
CN107293520B (zh) | 堆叠型半导体封装件 | |
KR101653563B1 (ko) | 적층형 반도체 패키지 및 이의 제조 방법 | |
JP2012079734A (ja) | 半導体装置及び半導体デバイス並びにそれらの製造方法 | |
KR20140007659A (ko) | 멀티-칩 패키지 및 그의 제조 방법 | |
CN112397462B (zh) | 半导体封装结构及其制造方法 | |
US20140167276A1 (en) | Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package | |
JP2014183085A (ja) | マルチチップモジュール用基板、マルチチップモジュール用多層配線基板、マルチチップモジュール及びマルチチップ多層配線モジュール | |
JP5699342B2 (ja) | 電子モジュール、電子モジュールの製造方法 | |
CN115295522A (zh) | 包括支撑焊球的半导体封装 | |
US11495574B2 (en) | Semiconductor package | |
KR100743653B1 (ko) | 적층 반도체 패키지 및 그 제조 방법 | |
WO2023089988A1 (ja) | モジュール | |
KR20110067510A (ko) | 패키지 기판 및 그의 제조방법 | |
KR102091619B1 (ko) | 반도체 패키지 | |
KR20160116838A (ko) | 반도체 패키지 | |
JP2012243800A (ja) | 半導体装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20140627 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20140902 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20141031 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20150106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20150119 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 5699342 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
LAPS | Cancellation because of no payment of annual fees |