JP5699342B2 - 電子モジュール、電子モジュールの製造方法 - Google Patents

電子モジュール、電子モジュールの製造方法 Download PDF

Info

Publication number
JP5699342B2
JP5699342B2 JP2013039107A JP2013039107A JP5699342B2 JP 5699342 B2 JP5699342 B2 JP 5699342B2 JP 2013039107 A JP2013039107 A JP 2013039107A JP 2013039107 A JP2013039107 A JP 2013039107A JP 5699342 B2 JP5699342 B2 JP 5699342B2
Authority
JP
Japan
Prior art keywords
land
substrate
wiring board
main surface
component
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2013039107A
Other languages
English (en)
Other versions
JP2014167969A (ja
Inventor
康彦 勝原
康彦 勝原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Dai Nippon Printing Co Ltd
Original Assignee
Dai Nippon Printing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Dai Nippon Printing Co Ltd filed Critical Dai Nippon Printing Co Ltd
Priority to JP2013039107A priority Critical patent/JP5699342B2/ja
Publication of JP2014167969A publication Critical patent/JP2014167969A/ja
Application granted granted Critical
Publication of JP5699342B2 publication Critical patent/JP5699342B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Printing Elements For Providing Electric Connections Between Printed Circuits (AREA)
  • Structure Of Printed Boards (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は、端子電極をもつ部品が配線板上に実装された電子モジュールおよびその製造方法に係り、特に、高密度に板厚み方向の配線を配置するのに好適な電子モジュールおよびその製造方法に関する。
端子電極をもつ部品が配線板上に実装された電子モジュールは、半導体部品を含めて複数の部品が実装された、より高付加価値のモジュールとして多用されるようになってきている。これによりモジュール内での配線は、半導体部品の端子電極からの単なる引き出し線の機能を超えてより複雑なレイアウトになっている。一方、モジュールが使用される電子機器はその小型化などの要求が強く、モジュールとしても強く小型化が求められている。
複雑な配線レイアウトのモジュールを小型化するには、板厚み方向(縦方向)の配線の配置密度を上げることは重要である。この配置密度を向上するほど、モジュールとして横方向への広がりをより抑制することができる。縦方向の配線として、現在、絶縁層に開けたスルーホールの内壁上にめっきで形成した導電層(いわゆるスルーホール)や、絶縁層に貫通させた密構造の導電性組成物の導電体が多用されている。
前者は、アスペクト比が大きくできる点では制約が少なく優位であるが、穴径、ランド径を小さくする点で制約が多く高密度配置化に限界がある。後者は、その直径をより小径化でき高密度配置の点に優位であるが、アスペクト比に関しては、等価的に高アスペクトにするには配線板を多層配線化して配線パターン間に重ねて配置する必要があり、高アスペクト化だけのための多層配線化は高コストになる。
特開平6−13541号公報 特開2010−219181号公報 特開2007−201125号公報 特開2009−76618号公報
本発明は、端子電極をもつ部品が配線板上に実装された電子モジュールおよびその製造方法において、コストを抑え、アスペクト比を大きくより高密度に板厚み方向の配線を配置することができる電子モジュールおよびその製造方法を提供することを目的とする。
上記の課題を解決するため、本発明の一態様である電子モジュールは、部品実装用ランド基板接続用ランド同一の主面上に備えた配線板と、前記部品実装用ランドを介して前記配線板上に実装された、端子電極を備えた部品と、前記配線板上に前記基板接続用ランドを介して電気的、機械的に接続された被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている基板とを具備し、前記基板が、前記部品の位置を避けて該部品を囲む矩形の開口が形成されるように配置された複数のピースからなっており、該複数のピース全体の平面形状が、前記矩形の開口の各辺と平行な辺を有する矩形の外形であり、該複数のピースにおいて前記部品に対向する側の側壁面上に前記導電パターンが設けられており、該複数のピースどうしが、前記開口における頂点である第1の頂点から、該第1の頂点と同じ向きを有する前記外形における頂点である第2の頂点に至る線を境界として接している。
すなわち、この電子モジュールは、部品が実装されている配線板のほかに基板を有しており、この基板には、導電パターンが、一方の主面上から側壁面上を経て他方の主面上にまで延設されている。換言すると、この導電パターンは、この基板の両主面間を電気的に導通するパターンになっている。この導電パターンは、基板の側壁面上を利用した縦方向の配線であり、スルーホール内壁導電層ほどには横方向の配置の制約がなく、かつ、縦方向のサイズにも特に制約がないため等価的なアスペクト比も高くできる。よって、電子モジュールとしてコストを抑え、アスペクト比を大きくより高密度に板厚み方向の配線を配置することができる。
また、本発明の別の態様である電子モジュールの製造方法は、部品実装用ランド基板接続用ランド同一の主面上に備えた配線板に、端子電極を備えた部品を前記部品実装用ランドを介して実装する工程と、被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている、複数のピースからなる基板を、該複数のピースの配置により、前記部品の位置を避けて該部品を囲む矩形の開口が形成されるように、かつ前記矩形の開口の各辺と平行な辺を有する矩形の外形をもつ平面形状が形成されるように、かつ前記部品に対向する側の側壁面上に前記導電パターンが位置するように、かつ、該複数のピースどうしが、前記開口における頂点である第1の頂点から、該第1の頂点と同じ向きを有する前記外形における頂点である第2の頂点に至る線を境界として接して配置されるように前記被接続用ランドを用い前記配線板に前記基板接続用ランドを介して電気的、機械的に接続する工程とを具備する。
この製造方法は、上記の電子モジュールを製造するためのひとつの方法である。
本発明によれば、端子電極をもつ部品が配線板上に実装された電子モジュールおよびその製造方法において、コストを抑え、アスペクト比を大きくより高密度に板厚み方向の配線を配置することができる。
一実施形態である電子モジュールの構成を模式的に示す断面図および下面図。 別の実施形態である電子モジュールのうちの一部部材を模式的に示す平面図。 さらに別の実施形態である電子モジュールの構成を模式的に示す断面図およびそのうちの一部部材を模式的に示す平面図。 さらに別の(第4の)実施形態である電子モジュールの構成を模式的に示す断面図。
本発明の態様として、前記配線板が、前記部品実装用ランドと前記基板接続用ランドとを同一主面上に備えており、前記基板が、前記配線板上の該基板が接続された側の主面上に実装された前記部品の位置を囲んで避けるための貫通開口を有し、かつ、該貫通開口の内壁面が、前記側壁面として前記部品を取り囲むように位置している。
これによれば、部品の高さに応じた基板の厚みを設定することにより、部品の高さが高い場合であってもその高さに応じた高アスペクトの縦方向の配線を配置することができる。また、基板の貫通開口の内壁面が部品を取り囲むような基板の配置にしているので、内壁面上に設けられた導電パターンがモジュールとしての外形の側に位置せず、その意味で導電パターン上に非導電性保護膜を形成する必要性を小さくできる。このような非導電性保護膜を省略できればそれだけ低コストである。
また、実施態様として、前記基板の前記被接続用ランドが、はんだを介して前記配線板の前記基板接続用ランドに接続されており、該被接続用ランドおよび該基板接続用ランドが、1列に列設されている、とすることができる。
被接続用ランドおよび基板接続用ランドの配置は、それぞれ対応するように1列に列設されることがレイアウト上単純であるため、それらの配置がしやすいと考えられる。しかしながら、単に1列に列設されているだけの場合、基板を配線板にはんだで接続するときに基板が傾く可能性がある。これは、はんだに対して、列が延びる方向を軸とする回転モーメントが発生し得るためである。
このような傾きを避けるためには、例えば、基板を集合させて被接続用ランドが2列に列設されるように製造した集合基板をあらかじめ用意する。そして、配線板を多面付けして製造した大判配線板に対して、この集合基板をはんだで接続し、その後、集合基板を本来の形状に分離するように大判配線板ともどもダイシングする。このように製造すれば、製造上の不都合を排除して、被接続用ランドおよび基板接続用ランドをそれぞれ対応するように1列に列設できる。
また、実施態様として、前記基板の前記被接続用ランドが、はんだを介して前記配線板の前記基板接続用ランドに接続されており、該被接続用ランドおよび該基板接続用ランドが、2列に並んで列設されている、とすることができる。
このようにすれば、上記で述べた製造上の不都合はなく、基板を配線板にはんだで接続するときに基板が傾くことを防止できる。すなわち、被接続用ランドおよび基板接続用ランドが2列に並んで列設されているので、はんだに対して、列が延びる方向を軸とする回転モーメントが発生しない。
また、実施態様として、前記基板の前記他方の主面上に、前記導電パターンに電気的に接続して設けられた、電子モジュールとしての外部接続用端子をさらに具備する、とすることができる。これは、基板の他方の主面(配線板が位置する側の主面と反対の側の主面)を、例えばマザーボードなどの大きな基板に実装するための面として供する態様である。この場合の基板は、配線板上に実装された部品またはマザーボード上に実装された部品の高さを逃げるためのスペーサとして機能していると言える。
また、実施態様として、前記配線板が、前記基板が接続された側の主面とは反対の側の主面上に、前記部品実装用ランドと第2の基板接続用ランドとを備え、前記配線板上に前記第2の基板接続用ランドを介して電気的、機械的に接続された第2の被接続用ランドを一方の主面上に有しており、かつ、該第2の被接続用ランドから第2の導電パターンが、該一方の主面上から前記部品に対向する側壁面上を経て他方の主面上にまで延設されており、かつ、該他方の主面上に、前記第2の導電パターンに電気的に接続して第3の被接続用ランドが設けられている第2の基板と、前記第2の基板上に前記第3の被接続用ランドを介して電気的、機械的に接続された第3の基板接続用ランドを一方の主面上に有する第2の配線板と、をさらに具備する、とすることができる。
この態様は、下から、基板、配線板、第2の基板、第2の配線板の積層配置を持った3次元構造の電子モジュールである。このように基板を複数の配線板の間それぞれに設けるように積層配置すれば、アスペクト比を大きくより高密度に縦方向の配線を配置できる特徴を活かした3次元電子モジュールを構成することができる。
以上を踏まえ、以下では本発明の実施形態を図面を参照しながら説明する。図1は、一実施形態である電子モジュールの構成を模式的に示す断面図(図1(a))および下面図(図1(b))である。図1に示すように、この電子モジュールは、配線板10、半導体部品21、表面実装型受動素子部品41、基板60を有する。
半導体部品21は、はんだ31により配線板10の一方の主面上に実装され、表面実装型受動素子部品41は、はんだ42により配線板10の他方の主面上に実装されている。半導体部品21は、例えば、表面実装用のグリッド配置の端子電極21aが半導体チップ上に設けられてチップスケールパッケージ品とされた電子部品である。配線板10へのはんだ31による半導体部品21の実装を補強するため、配線板10と半導体部品21との間には樹脂32が設けられている。
配線板10は、絶縁層11、配線パターン12、13、層間接続導体14、はんだレジスト15、16を有する。配線板10は、このように両主面上に配線パターン12、13(素材は例えば銅)を有しているが、配線パターンに関しては、これが、少なくとも、基板60が位置する側の主面上に設けられていればよい。基板60との接続(はんだ51による接続)が必要なためである。配線板10としては、この必須的条件のほかは、さまざまな変形例が考えられる。
配線板の10の配線パターンに関しては、図1に示すように両主面上にこれらを有する形態のほか、内層配線層を有するいわゆる多層配線パターンとしてもよい。配線パターンに関連して、部品の実装は、配線パターンが有する部品実装用ランドを介して、少なくとも配線板10のいずれか一方の主面上に対してなされている、とすることができる。もちろん、内層の配線パターンが有するなどの場合は、絶縁層内に部品を埋め込むように実装がなされた部品内蔵配線板であってもよい。
配線板10の主面上に実装される部品に関しては、端子電極を有する点を満たせば図示するような種別の部品には限られない。また、同一主面上に異種の部品を混載するようにしてもよい。その数も限られない。半導体部品に関しては、チップスケールパッケージ品のほかに、そのほかのパッケージ品であってもよく、さらには、フリップチップ接続され得るような半導体チップであってもよい。フリップチップ接続の場合には、配線板10とは、はんだによる接続でなく例えば金(Au)バンプによる接続を採用することができる。
また、層間接続導体14に関しては、最低限の構成として、これを備えない形態も考えられる。ここでは、層間接続導体14として、導電性組成物を被印刷物上に印刷して得られた導電性バンプを絶縁層11に貫通させて形成した導体を利用しているが、公知の別の層間接続導体を採用してもよい。すなわち、いわゆるスルーホール(スルーホール内壁導電層)、めっきで成長させたバンプによる層間接続導体、ビアホール内にめっきで成長させた層間接続導体、あるいは貫通形成した孔に導電性組成物を充填して得られた導体などを例示できる。これらの層間接続導体は、多層配線パターンを有する形態の配線板の場合でもおのおの対応できる。
配線板10は、換言すると、部品実装用ランドを少なくとも一方の主面上に備えており(つまり、図示下側の主面上だけ、図示上側の主面上だけ、両方、の3態様)、かつ基板接続用ランドをいずれか一方の主面上に備えていることが必須条件となる。図1に対応させると、配線板10の図示下側の主面上がこのいずれか一方の主面上に相当している。そして、部品実装用ランドおよび基板接続用ランドの領域を除いて、配線パターン12、14の表面上を覆って、保護膜としてのはんだレジスト15、16が形成されている。
基板60は、配線板10上に、配線パターン12が有する基板接続用ランドを介して電気的、機械的に接続された被接続用ランドを含む導電パターン62cを一方の主面上に有しており、かつ、この被接続用ランドから導電パターンが、一方の主面上から側壁面上を経て他方の主面上にまで延設されている(側壁面上導電パターン62b、導電パターン62a)。基板60は、これらの導電パターン62c、62b、62aがその表面上に設けられた絶縁層61を有している。
側壁面上導電パターン62bは、この基板60の両主面間を電気的に導通するパターンになっている。この側壁面上導電パターン62bは、基板60の側壁面上を利用した縦方向の配線であり、スルーホール内壁導電層を設けるときような横方向の配置の制約が緩く(導電パターン62bは例えば0.3mmピッチ程度で配置できる)、かつ、絶縁層61の厚みに応じて縦方向のサイズにも特に制約がないため等価的なアスペクト比も高くできる。よって、アスペクト比を大きくより高密度に板厚み方向の配線(側壁面上導電パターン62b)を配置することができる。
図1に示す形態では、特に、配線板10が、部品実装用ランドと基板接続用ランドとを同一主面上に備えている。そして、基板60が、部品21の位置を囲んで避けるための貫通開口を有しており、この貫通開口の内壁面が、上記側壁面として部品21を取り囲むように位置している(図1(b)を参照)。貫通開口の平面形状は、部品21の平面形状に干渉しないような形状であることが必要であるほかは、実際上非常に緩い制約で決めることができる。例えば、部品21の平面形状が矩形でも貫通開口を円形とすることや、矩形の貫通開口の4隅にアール(丸み)を設けてもよい。
部品実装用ランドと基板接続用ランドとを同一主面上に備えた形態によれば、部品21の高さに応じた基板60の厚みを設定することにより、部品21の高さが高い場合であってもその高さに応じた高アスペクトの縦方向の配線(側壁面上導電パターン62b)を配置することができる。また、基板60の貫通開口の内壁面が部品21を取り囲むような基板60の配置にしているので、側壁面上導電パターン62bがモジュールとしての外形の側に位置せず、これにより導電パターン62b上に非導電性保護膜(例えばはんだレジスト)を形成する必要性を排除している。このような非導電性保護膜を省略することで低コストにできる。
非導電性保護膜の省略した構成において、導電パターン62a、62b、62cが例えば銅を素材として形成されている場合には、その表面が酸化、腐食することから保護するためには、例えば、その表面に周知のNi/Auめっきの層やまたははんだの層を形成しておくことが考えられる。
また、図1に示す形態では、特に、基板60の、配線板10の側とは反対の側の主面上に、導電パターン62aに電気的に接続して設けられた、電子モジュールとしての外部接続用端子(はんだボール71)を有している。これは、基板60の、配線板10が位置する側の主面と反対の側の主面を、例えばマザーボードなどの大きな基板に実装するための面として供する態様である。この場合の基板60は、配線板10上に実装された部品21またはマザーボード上に実装された部品の高さを逃げるためのスペーサとしても機能していると言え、大きな有用性を持っている。
この電子モジュールを製造する方法について以下補足する。製造工程としては、配線板10に、端子電極を備えた部品21、41を部品実装用ランドを介して実装することと、基板60を、被接続用ランドを用い配線板10に基板接続用ランドを介して電気的、機械的に接続することとが必要である。これらの順序は、前者、後者の順とすること、後者、前者の順とすること、両者同時とすること、3通り考えられる。前者も後者もはんだ(はんだ31、42、51)を用いる工程であるためである。効率的には、両者同時の工程とすることが有利である。
次に、図2は、別の実施形態である電子モジュールのうちの一部部材を模式的に示す平面図である。同図において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えて説明する事項がない限り説明を省略する。
この実施形態の電子モジュールでは、図1中に示した基板60に代えて図2(a)に示すような基板60Aを用いる。基板60Aは、図示するように、4つのピースとして存在する基板であり、そのそれぞれは、平面図として等脚台形状の形状になっている。この4つのピースを図示するように配置して、図1中に示した基板60のように、部品21の位置を避けるような疑似的な貫通開口を形成している。
この形態の場合、特に、基板60Aの、はんだ51を介して配線板10の基板接続用ランドに接続される被接続用ランドは、図2(a)に示すように1列に列設されている(この点は図1に示した形態と同じと言える)。
被接続用ランドおよび基板接続用ランドの配置は、それぞれ対応するように1列に列設されることがレイアウト上単純であるため、それらの配置がしやすいと考えられる。しかしながら、このように4ピースの基板60Aで被接続用ランドが単に1列に列設されているだけの場合、基板60Aを配線板10にはんだ51で接続するときに基板60Aが傾く可能性がある。これは、はんだ51に対して、列が延びる方向を軸とする回転モーメントが発生し得るためである。
このような傾きを避けるためには、例えば、基板60Aを集合させて被接続用ランドが2列に列設されるように製造した集合基板60AA(図2(b)を参照)をあらかじめ用意すればよい。そして、配線板10を多面付けして製造した大判配線板に対して、この集合基板60AAをはんだ51で接続し、その後、集合基板60AAを本来の形状に分離するように大判配線板ともどもダイシングする(図2(b)に示すカットラインCLを参照)。このように製造すれば、上記の製造上の不都合を排除して、被接続用ランドおよび基板接続用ランドをそれぞれ対応するように1列に列設する形態にできる。
なお、この実施形態と同様の思想を維持した変形例としては、基板を4つのピースではなく、対向して位置する2つのピースを備える形態とすることが考えられる。また、各ピースの平面的な形状は、等脚台形状ではなく、もっと単純に矩形状とすることも考えられる。さらに、複数のピースは、必ずしも互いに接するように配置されている必要はなく、離間して配置されてもよい。
次に、図3は、さらに別の実施形態である電子モジュールの構成を模式的に示す断面図(図3(a))およびそのうちの一部部材を模式的に示す平面図(図3(b))である。同図において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えて説明する事項がない限り説明を省略する。
この実施形態では、図3(b)に示すように、4つのピースからなる基板60Bを用いる。この点は図2に示した形態と同じである。図2に示したものとの違いは、被接続用ランドおよび該基板接続用ランドが、1列ではなく2列に並んで列設されている点である。
このようにすれば、上記で述べた製造上の不都合はなく、基板60Bを配線板10にはんだ51で接続するときに基板60Bが傾くことを防止できる。すなわち、被接続用ランドおよび基板接続用ランドが2列に並んで列設されているので、はんだ51に対して、列が延びる方向を軸とする回転モーメントが発生しない。
次に、図4は、さらに別の実施形態である電子モジュールの構成を模式的に示す断面図である。同図において、すでに説明した図中に示した構成要素と同一または同一相当のものには同一符号を付してある。その部分については加えて説明する事項がない限り説明を省略する。
この実施形態では、配線板10Aが、基板60が接続された側の主面とは反対の側の主面上に、部品実装用ランドのほかに第2の基板接続用ランドを備えている(配線パターン13による)。そして、第2の基板90が配線板10A上に位置し、第2の基板90は、配線板10Aの第2の基板接続用ランドおよびはんだ81を介して電気的、機械的に接続された第2の被接続用ランドを一方の主面上に有している。
第2の基板90では、第2の被接続用ランドから第2の導電パターンが、この一方の主面上から部品41、111に対向する側壁面上を経て他方の主面上にまで延設され、かつ、この他方の主面上に、第2の導電パターンに電気的に接続して第3の被接続用ランドが設けられている。さらに、この第3の被接続用ランドおよびはんだ101を介して電気的、機械的に接続された第3の基板接続用ランドを一方の主面上に有する第2の配線板110が第2の基板90上に設けられている。
補足すると、基板90は、基板60と同様の構成を有するものであり、配線板110は、配線板10Aと同様の構成を有するものである。配線板110の両主面上のそれぞれには、半導体部品121がはんだ131により実装され、表面実装型受動素子部品111がはんだ112により実装されている。半導体部品121は、例えば、表面実装用のグリッド配置の端子電極121aが半導体チップ上に設けられてチップスケールパッケージ品とされた電子部品である。配線板110へのはんだ131による半導体部品121の実装を補強するため、配線体110と半導体部品121との間には樹脂132が設けられている。
この形態は、下から、基板60、配線板10A、第2の基板90、第2の配線板110の積層配置を持った3次元構造の電子モジュールである。このように基板を複数の配線板の間それぞれに設けるように積層配置すれば、アスペクト比を大きくより高密度に縦方向の配線を配置できる特徴を活かした3次元電子モジュールを容易に構成することができる。なお、さらに同様に、基板、配線板を積層配置して大規模な3次元構造の電子モジュールを構成することができる。
10,10A,110…配線板、11…絶縁層、12,13…配線パターン、14…層間接続導体、15,16…はんだレジスト、21,121…半導体部品、21a,121a…表面実装用端子電極、31,131…はんだ、32,132…樹脂、41,111…表面実装型受動素子部品、42,112…はんだ、51,81…はんだ、60,60A、60B,90…基板、60AA…集合基板(大判配線板へ接続するときの状態)、61…絶縁層、62a,62c…導電パターン、62b…側壁面上導電パターン、71…はんだボール、101…はんだ、CL…カットライン。

Claims (7)

  1. 部品実装用ランドと基板接続用ランドとを同一の主面上に備えた配線板と、
    前記部品実装用ランドを介して前記配線板上に実装された、端子電極を備えた部品と、
    前記配線板上に前記基板接続用ランドを介して電気的、機械的に接続された被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている基板と、を具備し、
    前記基板が、前記部品の位置を避けて該部品を囲む矩形の開口が形成されるように配置された複数のピースからなっており、該複数のピース全体の平面形状が、前記矩形の開口の各辺と平行な辺を有する矩形の外形であり、該複数のピースにおいて前記部品に対向する側の側壁面上に前記導電パターンが設けられており、該複数のピースどうしが、前記開口における頂点である第1の頂点から、該第1の頂点と同じ向きを有する前記外形における頂点である第2の頂点に至る線を境界として接している
    電子モジュール。
  2. 前記基板の前記被接続用ランドが、はんだを介して前記配線板の前記基板接続用ランドに接続されており、該被接続用ランドおよび該基板接続用ランドが、1列に列設されている請求項1記載の電子モジュール。
  3. 前記基板の前記被接続用ランドが、はんだを介して前記配線板の前記基板接続用ランドに接続されており、該被接続用ランドおよび該基板接続用ランドが、2列に並んで列設されている請求項1記載の電子モジュール。
  4. 前記基板の前記他方の主面上に、前記導電パターンに電気的に接続して設けられた、電子モジュールとしての外部接続用端子をさらに具備する請求項1記載の電子モジュール。
  5. 前記配線板が、前記基板が接続された側の主面とは反対の側の主面上に、前記部品実装用ランドと第2の基板接続用ランドとを備え、
    前記配線板上に前記第2の基板接続用ランドを介して電気的、機械的に接続された第2の被接続用ランドを一方の主面上に有しており、かつ、該第2の被接続用ランドから第2の導電パターンが、該一方の主面上から前記部品に対向する側壁面上を経て他方の主面上にまで延設されており、かつ、該他方の主面上に、前記第2の導電パターンに電気的に接続して第3の被接続用ランドが設けられている第2の基板と、
    前記第2の基板上に前記第3の被接続用ランドを介して電気的、機械的に接続された第3の基板接続用ランドを一方の主面上に有する第2の配線板と、をさらに具備する
    請求項4記載の電子モジュール。
  6. 部品実装用ランドと基板接続用ランドとを同一の主面上に備えた配線板に、端子電極を備えた部品を前記部品実装用ランドを介して実装する工程と、
    被接続用ランドを一方の主面上に有しており、かつ、該被接続用ランドから導電パターンが、該一方の主面上から側壁面上を経て他方の主面上にまで延設されている、複数のピースからなる基板を、該複数のピースの配置により、前記部品の位置を避けて該部品を囲む矩形の開口が形成されるように、かつ前記矩形の開口の各辺と平行な辺を有する矩形の外形をもつ平面形状が形成されるように、かつ前記部品に対向する側の側壁面上に前記導電パターンが位置するように、かつ、該複数のピースどうしが、前記開口における頂点である第1の頂点から、該第1の頂点と同じ向きを有する前記外形における頂点である第2の頂点に至る線を境界として接して配置されるように、前記被接続用ランドを用い前記配線板に前記基板接続用ランドを介して電気的、機械的に接続する工程と
    を具備する電子モジュールの製造方法。
  7. 前記配線板が、個片化され得る複数の領域を有した大判配線板であり
    前記基板が前記大判配線板に接続されるとき、該基板の前記複数のピースのうちの少なくとも一部が、前記大判配線板の前記複数の領域のうちの隣接する2つの領域にまたがるように配置される分割可能なピースである集合ピースであり、
    前記基板を前記大判配線板に接続した後に、前記集合ピースを分割するように前記大判配線板を個片化する工程をさらに具備する
    請求項6記載の電子モジュールの製造方法。
JP2013039107A 2013-02-28 2013-02-28 電子モジュール、電子モジュールの製造方法 Expired - Fee Related JP5699342B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2013039107A JP5699342B2 (ja) 2013-02-28 2013-02-28 電子モジュール、電子モジュールの製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2013039107A JP5699342B2 (ja) 2013-02-28 2013-02-28 電子モジュール、電子モジュールの製造方法

Publications (2)

Publication Number Publication Date
JP2014167969A JP2014167969A (ja) 2014-09-11
JP5699342B2 true JP5699342B2 (ja) 2015-04-08

Family

ID=51617534

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2013039107A Expired - Fee Related JP5699342B2 (ja) 2013-02-28 2013-02-28 電子モジュール、電子モジュールの製造方法

Country Status (1)

Country Link
JP (1) JP5699342B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN108513432B (zh) * 2017-02-24 2021-06-29 泰连公司 电子元件组件和其组装方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040870A (ja) * 2004-02-20 2006-02-09 Matsushita Electric Ind Co Ltd 接続部材および実装体、ならびにその製造方法
JP4858541B2 (ja) * 2006-06-27 2012-01-18 パナソニック株式会社 中継基板および電子回路実装構造体
WO2008059643A1 (fr) * 2006-11-16 2008-05-22 Panasonic Corporation Appareil de circuit électronique tridimensionnel
JP2012195398A (ja) * 2011-03-16 2012-10-11 Panasonic Corp モジュールとその製造方法

Also Published As

Publication number Publication date
JP2014167969A (ja) 2014-09-11

Similar Documents

Publication Publication Date Title
US11637070B2 (en) Method of fabricating a semiconductor package
US20180012831A1 (en) Semiconductor device
US8253232B2 (en) Package on package having a conductive post with height lower than an upper surface of an encapsulation layer to prevent circuit pattern lift defect and method of fabricating the same
JP5143451B2 (ja) 半導体装置及びその製造方法
JP5185885B2 (ja) 配線基板および半導体装置
US10186500B2 (en) Semiconductor package and method of fabricating the same
US20110147908A1 (en) Module for Use in a Multi Package Assembly and a Method of Making the Module and the Multi Package Assembly
US10483194B2 (en) Interposer substrate and method of fabricating the same
KR20130089475A (ko) 회로 기판 및 이의 제조 방법과 이를 이용한 반도체 패키지
CN107293520B (zh) 堆叠型半导体封装件
KR101653563B1 (ko) 적층형 반도체 패키지 및 이의 제조 방법
JP2012079734A (ja) 半導体装置及び半導体デバイス並びにそれらの製造方法
KR20140007659A (ko) 멀티-칩 패키지 및 그의 제조 방법
CN112397462B (zh) 半导体封装结构及其制造方法
US20140167276A1 (en) Substrate for semiconductor package, semiconductor package using the substrate, and method of manufacturing the semiconductor package
JP2014183085A (ja) マルチチップモジュール用基板、マルチチップモジュール用多層配線基板、マルチチップモジュール及びマルチチップ多層配線モジュール
JP5699342B2 (ja) 電子モジュール、電子モジュールの製造方法
CN115295522A (zh) 包括支撑焊球的半导体封装
US11495574B2 (en) Semiconductor package
KR100743653B1 (ko) 적층 반도체 패키지 및 그 제조 방법
WO2023089988A1 (ja) モジュール
KR20110067510A (ko) 패키지 기판 및 그의 제조방법
KR102091619B1 (ko) 반도체 패키지
KR20160116838A (ko) 반도체 패키지
JP2012243800A (ja) 半導体装置

Legal Events

Date Code Title Description
A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20140627

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20140902

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20141031

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20150106

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20150119

R150 Certificate of patent or registration of utility model

Ref document number: 5699342

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees