JP4858541B2 - 中継基板および電子回路実装構造体 - Google Patents

中継基板および電子回路実装構造体 Download PDF

Info

Publication number
JP4858541B2
JP4858541B2 JP2008522457A JP2008522457A JP4858541B2 JP 4858541 B2 JP4858541 B2 JP 4858541B2 JP 2008522457 A JP2008522457 A JP 2008522457A JP 2008522457 A JP2008522457 A JP 2008522457A JP 4858541 B2 JP4858541 B2 JP 4858541B2
Authority
JP
Japan
Prior art keywords
circuit board
circuit
relay
board
housing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2008522457A
Other languages
English (en)
Other versions
JPWO2008001641A1 (ja
Inventor
大輔 櫻井
将人 森
能彦 八木
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Panasonic Corp
Panasonic Holdings Corp
Original Assignee
Panasonic Corp
Matsushita Electric Industrial Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Panasonic Corp, Matsushita Electric Industrial Co Ltd filed Critical Panasonic Corp
Priority to JP2008522457A priority Critical patent/JP4858541B2/ja
Publication of JPWO2008001641A1 publication Critical patent/JPWO2008001641A1/ja
Application granted granted Critical
Publication of JP4858541B2 publication Critical patent/JP4858541B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/144—Stacked arrangements of planar printed circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0213—Electrical arrangements not otherwise provided for
    • H05K1/0216—Reduction of cross-talk, noise or electromagnetic interference
    • H05K1/0218—Reduction of cross-talk, noise or electromagnetic interference by printed shielding conductors, ground planes or power plane
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/181—Printed circuits structurally associated with non-printed electric components associated with surface mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/04—Assemblies of printed circuits
    • H05K2201/042—Stacked spaced PCBs; Planar parts of folded flexible circuits having mounted components in between or spaced from each other
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09145—Edge details
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10507—Involving several components
    • H05K2201/10515—Stacked components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/303—Surface mounted components, e.g. affixing before soldering, aligning means, spacing means
    • H05K3/305—Affixing by adhesive
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/403—Edge contacts; Windows or holes in the substrate having plural connections on the walls thereof

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Combinations Of Printed Boards (AREA)
  • Coupling Device And Connection With Printed Circuit (AREA)
  • Electric Connection Of Electric Components To Printed Circuits (AREA)

Description

本発明は、ＩＣチップなどの電子部品を搭載した複数の回路基板間を接続する中継基板とそれを用いた電子回路実装構造体に関する。
従来、電子機器も小型化、高密度化に伴い、ＩＣチップやチップ部品などの電子部品を搭載したモジュール基板などの回路基板を三次元に積層する構造が提案されている（例えば、特許文献１参照）。提案されている構造は、回路基板間を接続する中継基板として樹脂製基板を用い、２つの回路基板間をはんだ付けにより接続するものである。これにより、小型化・低背化・薄型化を実現している。
しかし、携帯電話などのモバイル機器の高機能化に伴い、回路基板間の接続端子数が増加する傾向にあり、接続端子の端子間隔はファインピッチとする必要が生じている。そのためはんだ付け部の接続面積は減少し、接合強度が低下する傾向にあり、衝撃力等を受けやすいモバイル機器では接続不良による信頼性低下が課題となっている。
これに対して、回路基板間を中継基板により接続した後、中継基板の外周側面に接着用樹脂を塗布して熱硬化させることで、回路基板間の接着を行い、補強する方法が考えられる。しかしながら、上記従来の中継基板を用いて回路基板間を接続して、その外周側面に接着用樹脂を形成すると、接着用樹脂の硬化時の加熱により２枚の回路基板と中継基板とで囲まれた領域中の空気の熱膨張により接着用樹脂の飛散や回路基板と中継基板との接続不良が生じる場合がある。また、モバイル機器に組み込まれた後に、加熱を繰り返し受けることで内部の空気の熱膨張が繰り返し生じ、最終的に回路基板と中継基板との接続不良が生じることで信頼性の低下をきたす場合がある。これを防止するために、接着用樹脂の粘度を高くしてスポット状に塗布する場合には、回路基板間の間隙に接着用樹脂が入り込まず、接着面積が小さくなり、このため十分な接着力を保持することができないという課題があった。
なお、密閉された領域の空気の熱膨張によるケース蓋と外囲ケース間の接着領域の剥離を防止する樹脂封止型半導体装置のパッケージの組立て構造も提案されている（例えば、特許文献２参照）。この方法は、ケース蓋の周縁全周を封止樹脂で接着して密閉すると、封止樹脂の硬化時にパッケージ内の空気の膨張が起こり、ケース内圧が上昇して接着領域の剥離が生じることを防止するために、封止樹脂をケース蓋の２辺に塗布して接着するものである。このように接着することで、加熱により膨張した空気を封止樹脂が塗布されていない他の２辺より逃がし、内圧の上昇を防止することで、接着領域の剥離の発生を防止している。
上述の特許文献１に記載されているような従来技術では、中継基板を用いて回路基板間を接続した場合には、回路基板間の接着強度を改善するために中継基板の外周側面に接着剤を塗布しても、上下の回路基板と中継基板とで囲まれた領域の空気の膨張により、接着用樹脂の飛散や回路基板と中継基板との接続不良が生じる場合がある。また、モバイル機器に組み込まれた後に、加熱を繰り返し受けることで内部の空気の熱膨張が繰り返し生じ、最終的に回路基板と中継基板との接続不良が生じることで信頼性の低下をきたす場合がある。
また、上述の特許文献２に記載されているような従来技術では、樹脂封止型半導体装置におけるケース蓋と外囲ケースとの接着を部分的に行うことで、密閉空間の空気が熱膨張した場合でもケース蓋と外囲ケースとの接着不良を生じさせないようにする方法である。開示されているような半導体装置の場合には、接着用樹脂の塗布も簡単であるが、このような方法を２枚の回路基板間を中継基板で接続する場合に適用しようとすれば、上記と同じ課題が生じ、密閉空間の空気を逃がす領域を確実に確保することが困難である。
特開２００５−３３３０４６号公報 特開平７−１４９４６号公報
中継基板は、少なくとも第１の回路基板と第２の回路基板とを接続するものであって、多角形の額縁形状で、かつその外周側面に少なくとも２個の凸部を有するハウジングと、このハウジングの上下面を接続する複数の接続端子電極とを備える。
電子回路実装構造体は、第１の回路基板と、第２の回路基板と、第１の回路基板と第２の回路基板とを接続する中継基板と、第１の回路基板、第２の回路基板および中継基板を接着する接着用樹脂とを備え、中継基板が多角形の額縁形状で、かつその外周側面に設けた凸部を有するハウジングとこのハウジングの上下面を接続する複数の接続端子電極とを有する構成で、かつ接着用樹脂は凸部間の少なくとも１つの外周側面には形成されていない構成からなる。
以下、本発明の実施の形態について、図面を参照しながら説明する。
（実施の形態１）
図１Ａ〜図１Ｄは本発明の実施の形態１にかかる中継基板を示す図で、図１Ａは概略斜視図、図１Ｂは概略平面図、図１Ｃは図１Ｂに示す１Ｃ−１Ｃ線に沿った断面図、図１Ｄは図１Ｂに示す１Ｄ−１Ｄ線に沿った断面図である。
本実施の形態の中継基板１は、多角形の額縁形状で、かつその外周側面に設けた凸部１１を有するハウジング１０と、ハウジング１０の上下面を接続する複数の接続端子電極１２とを備えている。そして、本実施の形態の場合には、凸部１１はハウジング１０の対向する２辺の外周側面にそれぞれ２個設けられている。この凸部１１は、図示するようにハウジング１０の厚みと同一の厚みとされている。また、ハウジング１０の内周側は開口部１３である。
凸部１１を有するハウジング１０は、例えば液晶ポリマー、ポリフェニレンサルファイドあるいはポリエチレンテレフタレート等の樹脂を用いて成型加工すれば容易に形成することができる。なお、樹脂材料だけでなく、セラミック材料を用いてもよい。例えば、アルミナ、窒化アルミニウム等の焼結体を用いてもよいし、あるいはガラスを添加した低温焼成セラミック材料の焼結体を用いてもよい。さらには、樹脂材料にセラミック粉末を添加した材料を用いて成型加工して形成してもよい。ただし、高伝熱性を要求される場合には、アルミナ等のセラミック材料等の焼結体を用いることが好ましい。
また、接続端子電極１２は、ハウジング１０の上面、内周側面、下面に、例えば無電解銅メッキと電解銅メッキとを併用して形成した後、所定のパターン形状にエッチングを行うことで形成することができる。これにより、ハウジング１０の上面に設けられた上面端子電極１２ａと下面に設けられた下面端子電極１２ｂとを、ハウジング１０の内周側面に形成した接続端子電極１２ｃを介して一体に接続した構成とすることができる。なお、上面端子電極１２ａ、下面端子電極１２ｂおよび接続端子電極１２ｃには、その表面に金薄膜（図示せず）を形成することが好ましい。この場合に、銅メッキ膜上に、例えばニッケルメッキを行った後、金メッキを行って金薄膜を形成することが好ましい。また銅メッキ膜上に、はんだプリコートや防錆剤を塗布してもよい。このようにすることにより、はんだ濡れ性を改善でき、はんだ接続部の信頼性を改善できる。
なお、接続端子電極１２の形成方法は上記方法に限定されない。例えば、銅箔をハウジング１０に貼り付けた後、所定のパターン形状にエッチングして接続端子電極１２を形成してもよい。
図２は、本実施の形態の別の例の中継基板２の概略斜視図である。図示するように中継基板２は、ハウジング１０の外周側面１４にシールド層１５を備えている。シールド層１５は、前述した接続端子電極１２と同時に同様のプロセスで形成する。この場合に、シールド層１５の一部を接続端子電極１２のグランド端子と電気的に接続することが好ましい。さらに接続端子電極１２のグランド端子を複数の回路基板（図示せず）のグランドプレーンに電気的に接続することが好ましい。このようにすることにより回路基板上の中継基板の開口部内に実装された回路部品への外部ノイズや回路部品自身から発生する内部ノイズの中継基板から外部への放射をシールドすることができる。
図３Ａ〜図３Ｂは、本実施の形態の中継基板１を用いた電子回路実装構造体１００の構成を示す図で、図３Ａは概略斜視図、図３Ｂは図３Ａに示す３Ｂ−３Ｂ線に沿った断面図である。なお、説明を分かりやすくするため、図３Ａにおいては、中継基板１上に配置する第２の回路基板１０２を除去した状態を示している。また、図３Ｂにおいては、第２の回路基板１０２も示しており、本実施の形態の電子回路実装構造体１００は、第１の回路基板１０１と第２の回路基板１０２とを中継基板１を間に挟んで対向して設けた構成を有する。
ここで、第１の回路基板１０１には中継基板１の開口部１３に収まるように、例えば高周波回路などのＩＣチップからなる回路部品１０４が、第１の回路基板１０１に形成した配線パターン１０５の接続端子（図示せず）と、例えばはんだで接続し、所定の位置に実装されている。
また、第２の回路基板１０２には、半導体素子などからなる回路部品１０７が、第２の回路基板１０２に形成した配線パターン１０６の接続端子（図示せず）と、例えばはんだで接続されている。
そして、中継基板１に設けた接続端子電極１２と、第１の回路基板１０１に設けた所定の配線パターン１０５の接続端子および第２の回路基板１０２に設けた所定の配線パターン１０６の接続端子とが、例えばはんだで接続されている。
さらに、第１の回路基板１０１および第２の回路基板１０２の間隙であって第２の回路基板１０２の対向する２辺、辺１０８を含み凸部１１間の周縁部および辺１０９を含み凸部１１間の周縁部に形成された接着用樹脂１０３で接着固定されている。
ここで中継基板１の厚みは、例えば０．４５ｍｍ、接続端子電極１２のピッチは０．４０ｍｍである。また第２の回路基板１０２の厚みは、例えば０．２ｍｍである。
また、凸部１１は、中継基板１の外周側面に少なくとも２つ以上設け、接着用樹脂１３は、凸部１１間の少なくとも１つに形成してもよい。
以下、本実施の形態の電子回路実装構造体の作製方法を図１Ａ〜図３Ｂを用いて簡単に説明する。
図３Ｂに示す第２の回路基板１０２の配線パターン１０６の接続端子上に、例えばメタルマスクとスキージを用いて半田ペーストを印刷方式で供給する。続いてコンデンサ、抵抗、コイルなどの複数のチップ部品（図示せず）や回路部品１０７を配線パターン１０６の接続端子上に配置し、リフローによりチップ部品や回路部品の端子電極と配線パターン１０６の接続端子とをはんだ接続する。これにより第２の回路基板１０２上に所定のチップ部品や回路部品等を実装することができる。
次に、第１の回路基板１０１の配線パターン１０５の接続端子上に、例えばメタルマスクとスキージを用いて半田ペーストを印刷方式で供給し、チップ部品、回路部品１０４を配置する。これにより第１の回路基板１０２上に所定のチップ部品や回路部品等を実装することができる。さらに中継基板１の下面端子電極１２ｂを第１の回路基板１０１の配線パターン１０５の接続端子に位置合わせを行い、搭載する。
次に、回路部品１０７が搭載された第２の回路基板１０２の部品搭載面と反対側の主面上の配線パターン１０６の接続端子に、例えば印刷方式などで半田ペーストを供給しておき、中継基板１の上面接続端子１２ａ上に位置合わせを行い、搭載する。次に中継基板1および第２の回路基板１０２が搭載された第１の回路基板１０１をリフローすることで半田ペーストを溶融し、接合する。
ここで半田材料としては、例えばＳｎ-Ａｇ-Ｃｕ系、Ｓｎ-Ｐｂ系、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系およびＳｎ-Ｚｎ-Ｂｉ系を用いることができる。
次に、図３Ａに示すように第２の回路基板１０２の周縁であって対向する２辺、辺１０８および辺１０９の周縁部に接着用樹脂１０３をディスペンサーにより塗布する。塗布された接着用樹脂１０３は、毛細管現象により第１の回路基板１０１と第２の回路基板１０２間の間隙を中継基板１の外周側面に沿って流れ出す。中継基板１の接続端子電極１２の厚みは約６０μｍであり、またはんだ接合部の厚みは約５０μｍあるので接続端子電極１２以外の中継基板１と回路基板との隙間は約１１０μｍある。接着用樹脂１０３はその隙間に若干流れ込むが接着用樹脂１０３の粘度を例えば１〜１０Ｐａ・ｓにコントロールすることにより流れ込みを抑制することができ、中継基板１の凸部１１で接着用樹脂１０３は堰き止められる。
その後、所定の硬化条件で接着用樹脂１０３を熱硬化させることで、本実施の形態の電子回路実装構造体１００を作製することができる。
なお、中継基板１に凸部１１を設けない場合には、ディスペンサーにより塗布した接着用樹脂１０３が中継基板１の全外周を塞いでしまい、その結果第１の回路基板１０１、第２の回路基板１０２および中継基板１で囲まれた領域は密閉空間となる。このため、接着用樹脂１０３の熱硬化時に、第１の回路基板１０１、第２の回路基板１０２および中継基板1とで囲まれた領域の空気が膨張し、接着用樹脂１０３が空気の膨張により飛散して近傍の電子部品に付着する。これにより、例えば電子部品の電気特性の変動や接着用樹脂の硬化収縮に起因する電子部品の破損等の悪影響を与える場合があり、また第１の回路基板１０１もしくは第２の回路基板１０２と中継基板１との剥離を生じる場合もある。さらに、接着用樹脂１０３の飛散がない場合であっても、電子回路実装構造体がモバイル機器に組み込まれ熱サイクルを受けたときに、空気の熱膨張による接続不良が生じて信頼性を損なう場合がある。
ここで、接着用樹脂１０３としては、例えばエポキシ樹脂、シリコーン樹脂およびシアネートエステルから選択された少なくとも1つを含んでもよい。またエポキシ樹脂としては、例えばビスフェノールＡ型、ビスフェノールＦ型、ビフェニル型、ナフタレン型等から選択された少なくとも１つを含んでもよい。
なお、本実施の形態では第１の回路基板１０１には中継基板１の開口部内にチップ部品や回路部品を搭載する例について説明したが、チップ部品や回路部品は開口部外の領域にも搭載されることが一般的である。さらに、反対側の面上にも搭載される場合もあるし、第１の回路基板１０１の内部に内蔵されることもある。
本実施の形態では第２の回路基板１０２の中継基板１の開口部内には、チップ部品や回路部品を搭載していないがこの領域に搭載してもよい。さらに本実施の形態では中継基板１とほぼ同じ大きさの第２の回路基板１０２を用いたが中継基板１より大きな形状のものを用いてもよい。この場合であっても接着用樹脂を塗布するときに中継基板の凸部間で確実に接着用樹脂が堰きとめられるので内圧の増加による不良を防止することができる。
なお、本実施の形態では中継基板１を第１の回路基板１０１に搭載する例を示したが、第２の回路基板１０２に搭載後、第２の回路基板１０２とともに第１の回路基板１０１に搭載してもよい。また第２の回路基板や、第１の回路基板と第２の回路基板の両面にチップ部品や回路部品を実装してもよい。これにより、さらなる高密度実装が可能となる。
また、本実施の形態では、中継基板を介して回路基板を２枚接続する例で説明したが、これに限られない。例えば、３枚以上の回路基板を用いて、それぞれ中継基板を介して多段接続してもよい。これにより、さらなる高密度実装が可能となる。
図４に本実施の形態の別の例の概略断面図を示す。第２の回路基板１０２の配線パターン１０６の接続端子に回路部品１０７、チップ部品１１０を実装し、中継基板１の開口部内にも回路部品１１２を搭載している。またシールドケース１１１は第２の回路基板１０２を覆うように第２の回路基板１０２の配線パターン１０６の接続端子と例えばはんだで接続されている。
このようにすることにより、高密度化が可能になり、より電磁シールド効果の優れた電子回路実装構造体を提供することができる。
また本実施の形態の別の例の製作方法について説明する。
第２の回路基板１０２の裏面の配線パターン１０６の接続端子に、例えば印刷方式などで半田ペーストを供給しておき、回路部品１１２と中継基板１を搭載し、リフローすることで半田ペーストを溶融し、接合する。
次に、回路部品１１２の主面側の配線パターン１０６の接続端子に例えば印刷方式などで半田ペーストを供給しておき、回路部品１０７とチップ部品１１０を搭載し、リフローすることで半田ペーストを溶融し、接合する。
次に、第１の回路基板１０１の配線パターン１０５の接続端子に、例えば印刷方式などで半田ペーストを供給しておき、回路部品１０４と中継基板１が実装された第２の回路基板を搭載し、リフローすることで半田ペーストを溶融し、接合する。
ここで半田材料としては、例えばＳｎ-Ａｇ-Ｃｕ系、Ｓｎ-Ｐｂ系、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系およびＳｎ-Ｚｎ-Ｂｉ系を用いることができる。
（実施の形態２）
図５Ａ〜図５Ｃは、本発明の実施の形態２にかかる中継基板を示す図で、図５Ａは概略斜視図、図５Ｂは概略平面図で、図５Ｃは図５Ｂに示す５Ｃ−５Ｃ線に沿った断面図である。
本実施の形態の中継基板３は、実施の形態１の中継基板１と比較して、凸部２１をハウジング２０の少なくとも４辺の外周側面にそれぞれ２個設けられていることが特徴である。この凸部２１は、図示するようにハウジング２０の厚みと同一の厚みとされている。また、ハウジング２０の内周側は開口部２３である。また、接続端子電極２２は、ハウジング２０の上面、内周側面、下面に、実施の形態１と同様に、例えば無電解銅メッキと電解銅メッキとを併用して形成した後、所定のパターン形状にエッチングを行うことで形成することができる。これにより、ハウジング２０の上面に設けられた上面端子電極２２ａと下面に設けられた下面端子電極２２ｂとを、ハウジング２０の内周側面に形成した接続端子電極２２ｃを介して一体に接続した構成とすることができる。なお、上面端子電極２２ａ、下面端子電極２２ｂおよび接続端子電極２２ｃには、その表面に金薄膜（図示せず）を形成することが好ましい。この場合に、銅メッキ膜上に、例えばニッケルメッキを行った後、金メッキを行って金薄膜を形成することが好ましい。また銅メッキ膜上に、はんだプリコートや防錆剤を塗布してもよい。このようにすることにより、はんだ濡れ性を改善でき、はんだ接続部の信頼性を改善できる。
図６は、本実施の形態の別の例の中継基板４の概略斜視図である。図示するようにこの別の例の中継基板４は、ハウジング２０の外周側面２４（図示せず）の上にシールド層２５を備えている。シールド層２５は、前述した接続端子電極２２と同時に同様のプロセスで形成する。この場合に、シールド層２５を接続端子電極２２のグランド端子と電気的に接続することが好ましい。さらに接続端子電極２２のグランド端子を複数の回路基板（図示せず）のグランドプレーンに電気的に接続することが好ましい。このようにすることにより、回路基板上の中継基板４に囲まれた領域に実装された回路部品への外部ノイズや回路部品自身から発生する内部ノイズの中継基板から外部への放射をシールドすることができる。
図７Ａ〜図７Ｂは、本実施の形態の中継基板３を用いた電子回路実装構造体２００の構成を示す図で、図７Ａは概略斜視図、図７Ｂは図７Ａに示す７Ｂ−７Ｂ線に沿った断面図である。なお、説明を分かりやすくするため、図７Ａにおいては、中継基板３上に配置する第２の回路基板２０２を除去した状態を示している。また、図７Ｂにおいては、第２の回路基板２０２も示しており、本実施の形態の電子回路実装構造体２００は、第１の回路基板２０１と第２の回路基板２０２とを中継基板３を間に挟んで対向して設けた構成を有する。
本実施の形態の電子回路実装構造体２００は、実施の形態１の電子回路実装構造体１００と比較して、接着用樹脂２０３が第２の回路基板２０２のコーナー部であって第１の回路基板２０１と第２の回路基板２０２の間隙部に形成されていることが特徴である。ここで、第１の回路基板２０１には中継基板３の開口部２３に収まるように、例えば高周波回路などのＩＣチップからなる回路部品２０４が、第１の回路基板２０１に形成した配線パターン２０５の接続端子（図示せず）と、例えばはんだで接続し、所定の位置に実装されている。
また、第２の回路基板２０２には、半導体素子などからなる回路部品２０７が、第２の回路基板２０２に形成した配線パターン２０６の接続端子（図示せず）と、例えばはんだで接続されている。
そして、中継基板３に設けた接続端子電極２２と、第１の回路基板２０１に設けた所定の配線パターン２０５の接続端子および第２の回路基板２０２に設けた所定の配線パターン２０６の接続端子とが、例えばはんだで接続されている。
さらに、第１の回路基板２０１および第２の回路基板２０２の間隙であって第２の回路基板２０２のコーナー部を含み凸部２１間の周縁部に形成された接着用樹脂２０３で接着固定されている。
以下、本実施の形態の電子回路実装構造体の作製方法を図５Ａ〜図７Ｂを用いて簡単に説明する。
図７Ｂに示す第２の回路基板２０２の配線パターン２０６の接続端子上にメタルマスクとスキージを用いて半田ペーストを印刷方式で供給する。続いてコンデンサ、抵抗、コイルなどの複数のチップ部品（図示せず）や回路部品２０７を配線パターン２０６の接続端子上に配置し、リフローによりチップ部品や回路部品の端子電極と配線パターン２０６の接続端子とをはんだ接続する。これにより第２の回路基板２０２上に所定のチップ部品や回路部品等を実装することができる。
次に、第１の回路基板２０１の配線パターン２０５の接続端子上に、例えばメタルマスクとスキージを用いて半田ペーストを印刷方式で供給し、チップ部品、回路部品２０４を配置する。これにより第１の回路基板２０１上に所定のチップ部品や回路部品等を実装することができる。
さらに中継基板３の下面端子電極２２ｂを第１の回路基板２０１の配線パターン２０５の接続端子に位置合わせを行い、搭載する。
次に、回路部品２０７が搭載された第２の回路基板２０２の部品搭載面と反対側の主面上の配線パターン２０６の接続端子に、例えば印刷方式などで半田ペーストを供給しておき、中継基板３の上面端子電極２２ａ上に位置合わせを行い、搭載する。次に中継基板３および第２の回路基板２０２が搭載された第１の回路基板２０１をリフローすることで半田ペーストを溶融し、接合する。
ここで半田材料としては、例えばＳｎ-Ａｇ-Ｃｕ系、Ｓｎ-Ｐｂ系、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系およびＳｎ-Ｚｎ-Ｂｉ系を用いることができる。
次に、図７Ａに示すように第２の回路基板２０２のコーナー周縁部に接着用樹脂２０３をディスペンサーにより塗布する。塗布された接着用樹脂２０３は、毛細管現象により第１の回路基板２０１と第２の回路基板２０２間の間隙を中継基板３の外周側面に沿って流れ出す。中継基板３の接続端子電極２２の厚みは約６０μｍであり、またはんだ接合部の厚みは約５０μｍあるので接続端子電極２２以外の中継基板３と回路基板との隙間は約１１０μｍある。接着用樹脂２０３はその隙間に若干流れ込むが接着用樹脂２０３の粘度を例えば１〜１０Ｐａ・ｓにコントロールすることにより流れ込みを抑制することができ、中継基板３の凸部２１で接着用樹脂２０３は堰き止められる。
その後、所定の硬化条件で接着用樹脂２０３を例えば１５０℃で３分で熱硬化させることで、本実施の形態の電子回路実装構造体２００が得られる。
なお、中継基板３に凸部２１を設けない場合には、ディスペンサーにより塗布した接着用樹脂２０３が中継基板３の全外周を塞いでしまい、その結果第１の回路基板２０１、第２の回路基板２０２および中継基板３で囲まれた領域は密閉空間となる。このため、接着用樹脂２０３の熱硬化時に、第１の回路基板２０１、第２の回路基板２０２および中継基板３とで囲まれた領域の空気が膨張し、接着用樹脂２０３が空気の膨張により飛散して近傍の電子部品に悪影響を与える場合があり、また第１の回路基板２０１もしくは第２の回路基板２０２と中継基板３との剥離を生じる場合もある。さらに、接着用樹脂２０３の飛散がない場合であっても、電子回路実装構造体がモバイル機器に組み込まれ熱サイクルを受けたときに、空気の熱膨張による接続不良が生じて信頼性を損なう場合がある。
実施の形態１と比較して、中継基板３の外周部に接着用樹脂２０３が形成されない箇所が増え、膨張した空気が放射状に逃げ出すことができるのでより信頼性が増す。また電子回路実装構造体がモバイル機器に組み込まれ、捻り等の機械的応力がかかってもコーナー部に接着用樹脂が形成しているため応力が均等に分散しやすく、より信頼性も増す。
さらにハウジング２０の同一辺上に形成された凸部２１の間隔は、狭い方が好ましい。接着用樹脂２０３の塗布面積が大きくなるので第１の回路基板と第２の回路基板をより強固に接着固定できる。
ここで、接着用樹脂２０３としては、実施の形態１と同様に、例えばエポキシ樹脂、シリコーン樹脂およびシアネートエステルから選択された少なくとも1つを含んでもよい。またエポキシ樹脂としては、例えばビスフェノールＡ型、ビスフェノールＦ型、ビフェニル型、ナフタレン型等から選択された少なくとも１つを含んでもよい。
なお、本実施の形態では第１の回路基板２０１には中継基板３の開口部内にチップ部品や回路部品を搭載する例について説明したが、チップ部品や回路部品は開口部外の領域にも搭載されることが一般的である。さらに、反対側の面上にも搭載される場合もあるし、第１の回路基板２０１の内部に内蔵されることもある。
また、本実施の形態では第２の回路基板２０２の中継基板３の開口部内には、チップ部品や回路部品を搭載していないがこの領域に搭載してもよい。さらに本実施の形態では中継基板３とほぼ同じ大きさの第２の回路基板２０２を用いたが中継基板３より大きな形状のものを用いてもよい。この場合であっても接着用樹脂を塗布するときに中継基板の凸部間で確実に接着用樹脂が堰きとめられるので内圧の増加による不良を防止することができる。
なお、本実施の形態では中継基板３を第１の回路基板２０１に搭載する例を示したが、第２の回路基板２０２に搭載後、第２の回路基板２０２とともに第１の回路基板２０１に搭載してもよい。また第２の回路基板や、第１の回路基板と第２の回路基板の両面にチップ部品や回路部品を実装してもよい。これにより、さらなる高密度実装が可能となる。
また、本実施の形態では、中継基板を介して回路基板を２枚接続する例で説明したが、これに限られない。例えば、３枚以上の回路基板を用いて、それぞれ中継基板を介して多段接続してもよい。これにより、さらなる高密度実装が可能となる。
（実施の形態３）
図８Ａ〜図８Ｃは、本発明の実施の形態３にかかる中継基板を示す図で、図８Ａは概略斜視図、図８Ｂは概略平面図で、図８Ｃは図８Ｂに示す８Ｃ−８Ｃ線に沿った断面図である。
また図９Ａ〜図９Ｂは、本実施の形態の中継基板６を用いた電子回路実装構造体３００の構成を示す図で、図９Ａは概略断面図で、図９Ｂは図９Ａに示すＧ部の拡大断面図である。
本実施の形態の中継基板６は、実施の形態１の中継基板１と比較して、接続端子電極３２の上面端子電極３２ａ、下面端子電極３２ｂをハウジング３０の溝部に形成し、ハウジング３０の表面から突出しない構成とするのが特徴である。
ハウジング３０の上面端子電極３２ａおよび下面端子電極３２ｂの形成部分に、ハウジング３０の材質が液晶ポリマーの場合には、例えば射出成形、エッチング、レーザー加工を用い、ハウジング３０の材質がセラミックの場合は、エッチング、レーザー加工を用いて約１０μｍの溝部（図示せず）を形成する。接続端子電極３２は、ハウジング３０の上面溝部、内周側面、下面溝部に、実施の形態１と同様に、例えば無電解銅メッキと電解銅メッキとを併用して形成した後、所定のパターン形状にエッチングを行うことで形成することができる。これにより、ハウジング３０の上面に設けられた上面端子電極３２ａと下面に設けられた下面端子電極３２ｂとを、ハウジング３０の内周側面に形成した接続端子電極３２ｃを介して一体に接続した構成とすることができる。なお、上面端子電極３２ａ、下面端子電極３２ｂおよび接続端子電極３２ｃには、その表面に金薄膜（図示せず）を形成することが好ましい。この場合に、銅メッキ膜上に、例えばニッケルメッキを行った後、金メッキを行って金薄膜を形成することが好ましい。また銅メッキ膜上に、はんだプリコートや防錆剤を塗布してもよい。このようにすることにより、はんだ濡れ性を改善でき、はんだ接続部の信頼性を改善できる。
本実施の形態の電子回路実装構造体３００は、図９Ａに示すように第１の回路基板３０１と第２の回路基板３０２とを中継基板６を間に挟んで対向して設けた構成を有する。
ここで、第１の回路基板３０１には中継基板６の開口部３３に収まるように、例えば高周波回路などのＩＣチップからなる回路部品３０４が、第１の回路基板３０１に形成した配線パターン３０５の接続端子（図示せず）と、例えばはんだで接続し、所定の位置に実装されている。
また、第２の回路基板３０２には、半導体素子などからなる回路部品３０７が、第２の回路基板３０２に形成した配線パターン３０６の接続端子（図示せず）と、例えばはんだで接続されている。
そして、中継基板６に設けた接続端子電極３２と、第１の回路基板３０１に設けた所定の配線パターン３０５の接続端子および第２の回路基板３０２に設けた所定の配線パターン３０６の接続端子とが、例えばはんだで接続されている。
さらに、第１の回路基板３０１および第２の回路基板３０２の間隙を実施の形態１と同様の接着用樹脂および方法を用いて接着固定されている。
以下、本実施の形態の電子回路実装構造体の作製方法を図８Ａ〜図９Ｂを用いて簡単に説明する。
図９Ａに示す第２の回路基板３０２の配線パターン３０６の接続端子上に、例えばメタルマスクとスキージを用いて半田ペーストを印刷方式で供給する。続いてコンデンサ、抵抗、コイルなどの複数のチップ部品（図示せず）や回路部品３０７を配線パターン３０６の接続端子上に配置し、リフローによりチップ部品や回路部品の端子電極と配線パターン３０６の接続端子とをはんだ接続する。これにより第２の回路基板３０２上に所定のチップ部品や回路部品等を実装することができる。
次に、第１の回路基板３０１の配線パターン３０５の接続端子上に、例えばメタルマスクとスキージを用いて半田ペーストを印刷方式で供給し、チップ部品、回路部品３０４を配置する。これにより第１の回路基板３０２上に所定のチップ部品や回路部品等を実装することができる。
さらに中継基板６の下面端子電極３２ｂを第１の回路基板３０１の配線パターン３０５の接続端子に位置合わせを行い、搭載する。
次に、回路部品３０７が搭載された第２の回路基板３０２の部品搭載面と反対側の主面上の配線パターン３０６の接続端子に、例えば印刷方式などで半田ペーストを供給しておき、中継基板６の上面端子電極３２ａ上に位置合わせを行い、搭載する。次に中継基板６および第２の回路基板３０２が搭載された第１の回路基板３０１をリフローすることで半田ペーストを溶融し、接合する。
ここで半田材料としては、例えばＳｎ-Ａｇ-Ｃｕ系、Ｓｎ-Ｐｂ系、Ｓｎ−Ａｇ−Ｂｉ−Ｉｎ系およびＳｎ-Ｚｎ-Ｂｉ系を用いることができる。
次に、実施の形態１と同様に第２の回路基板３０２の周縁部に接着用樹脂をディスペンサーにより塗布する。塗布された接着用樹脂は、毛細管現象により第１の回路基板３０１と第２の回路基板３０２間の間隙を中継基板６の外周側面に沿って流れ出す。
図９Ｂに示すように、中継基板６の上面端子電極３２ａ、下面端子電極３２ｂはハウジング３０の溝部に形成されているので中継基板６と第１の回路基板および第２の回路基板との隙間は、はんだ接合部３４の厚みである約５０μｍとなる。
この隙間は、第１の実施例と比較して約半分となっており、接着用樹脂が中継基板６で囲まれた内部領域へ流れ込むことを抑制することができ、中継基板６で囲まれた内部領域に実装した回路部品３０４に影響を与えることはない。
その後、所定の硬化条件で接着用樹脂を熱硬化させることで、本実施の形態の電子回路実装構造体３００が得られる。
なお、溝部に形成された上面端子電極３２ａおよび下面端子電極３２ｂは、ハウジング３０の表面よりも突出していないことが望ましい。
このような構造とすることで電子回路実装構造体の中継基板６と回路基板との隙間をさらに小さくすることができ、接着用樹脂の塗布時に中継基板６に囲まれる領域への接着用樹脂の流れ込みを防止することができる。
なお、本実施の形態の中継基板６のハウジング３０の外周側面にシールド層を形成してもよい。シールド層を設けることにより電磁シールド機能を備えた中継基板６が得られる。
また、本実施の形態では、中継基板を介して回路基板を２枚接続する例で説明したが、これに限られない。例えば、３枚以上の回路基板を用いて、それぞれ中継基板を介して多段接続してもよい。これにより、さらなる高密度実装が可能となる。
（実施の形態４）
図１０Ａは、本発明の実施の形態４にかかる中継基板７の概略斜視図である。
本実施の形態の中継基板７は、実施の形態１の中継基板１と比較して、凸部４１が中継基板７の対向する２辺に設けられ、また凸部１１に比べて辺方向に幅広の矩形形状であることが特徴である。
このような形状とすることにより、中継基板７の機械的強度が増し、捩れに強い構造となる。
特に中継基板７を回路基板（図示せず）に搭載し、リフローする場合に中継基板７の熱変形を抑制する効果がある。
図１０Ｂは、本実施の形態の別の例の中継基板８の概略斜視図である。図示するように中継基板８は、凸部５１のコーナー部が曲線の形状を有していることが特徴である。
このような形状とすることにより中継基板７と比べ、凸部の投影面積が小さくなるので回路基板（図示せず）に搭載した場合に、搭載面積を小さくすることができる。
なお実施の形態１の別の例と同様に、中継基板７のハウジング４０の外周側面４４にシールド層（図示せず）を設けても構わないし、中継基板８のハウジング５０の外周側面５４にシールド層（図示せず）を設けても構わない。このようにすることで回路基板上の中継基板の開口部内に実装された回路部品への外部ノイズや回路部品自身から発生する内部ノイズの中継基板から外部への放射をシールドすることができる。
本発明における中継基板およびそれを用いた電子回路実装構造体によれば、その作製時に接着用樹脂が中継基板全周を塞ぐことがなくなるので、接着用樹脂の熱硬化時に接続不良や樹脂の飛散等による不良の発生を抑制することができるので、高信頼性で高密度実装可能な電子回路実装構造体実現でき、モバイル機器分野に有用である。
本発明の実施の形態１における中継基板の構成を示す概略斜視図 本発明の実施の形態１における中継基板の構成を示す概略平面図 図１Ｂに示す１Ｃ−１Ｃ線に沿った断面図 図１Ｂに示す１Ｄ−１Ｄ線に沿った断面図 本発明の実施の形態１における中継基板の別の例を示す概略斜視図 本発明の実施の形態１における電子回路実装構造体の構成を示す概略斜視図 図３Ａに示す３Ｂ−３Ｂ線に沿った断面図 本発明の実施の形態１における電子回路実装構造体の別の例の概略断面図 本発明の実施の形態２における中継基板の構成を示す概略斜視図 本発明の実施の形態２における中継基板の構成を示す概略平面図 図５Ｂに示す５Ｃ−５Ｃ線に沿った断面図 本発明の実施の形態２における中継基板の別の例を示す概略斜視図 本発明の実施の形態２における電子回路実装構造体の構成を示す概略斜視図 図７Ａに示す７Ｂ−７Ｂ線に沿った断面図 本発明の実施の形態３における中継基板の構成を示す概略斜視図 本発明の実施の形態３における中継基板の構成を示す概略平面図 図８Ｂの８Ｃ−８Ｃ線に沿った断面図 本発明の実施の形態３における電子回路実装構造体の構成を示す概略断面図 図９Ａの９Ｇ部の拡大図 本発明の実施の形態４における中継基板の構成を示す概略斜視図 本発明の実施の形態４における中継基板の別の例を示す概略斜視図
符号の説明
１，２，３，４，５，６，７，８ 中継基板
１０，２０，３０，４０，５０ ハウジング
１１，２１，３１，４１，５１ 凸部
１２，２２，３２ 接続端子電極
１２ａ，２２ａ，３２ａ 上面端子電極
１２ｂ，２２ｂ，３２ｂ 下面端子電極
１２ｃ，２２ｃ，３２ｃ 接続電極
１３，２３，３３ 開口部
１４，２４，４４，５４ ハウジング外周側面
１５，２５ シールド層
３４ はんだ接合部
１００，２００，３００ 電子回路実装構造体
１０１，２０１，３０１ 第１の回路基板
１０２，２０２，３０２ 第２の回路基板
１０３，２０３ 接着用樹脂
１０４，２０４，３０４，１１２ 回路部品
１０５，１０６，２０５，２０６，３０５，３０６ 配線パターン
１０８，１０９ 第２の回路基板の対向する辺
１１０ チップ部品
１１１ シールドケース

Claims (4)

  1. 第１の回路基板と、
    第２の回路基板と、
    前記第１の回路基板と前記第２の回路基板とを接続する中継基板と、
    前記第１の回路基板、前記第２の回路基板および前記中継基板を接着する接着用樹脂とを備え、
    前記中継基板は、
    多角形の額縁形状でかつその外周側面の対向する面にそれぞれ２個の凸部を有するハウジングと、
    前記ハウジングの上下面に位置する溝部と、
    前記ハウジングの上下面を接続する複数の接続端子電極と、
    前記接続端子電極の端部であり前記溝部に形成され前記ハウジングの表面から突出しない複数の接続端子とを有し、
    前記接着用樹脂は、
    前記中継基板の前記凸部間であって前記凸部が形成されていない前記外周側面に形成されていることを特徴とする電子回路実装構造体。
  2. 第１の回路基板と、
    第２の回路基板と、
    前記第１の回路基板と前記第２の回路基板とを接続する中継基板と、
    前記第１の回路基板、前記第２の回路基板および前記中継基板を接着する接着用樹脂とを備え、
    前記中継基板は、
    多角形の額縁形状でかつその外周側面の４側面にそれぞれ少なくとも２個の凸部を有するハウジングと、
    前記ハウジングの上下面に位置する溝部と、
    前記ハウジングの上下面を接続する複数の接続端子電極と、
    前記接続端子電極の端部であり前記溝部に形成され前記ハウジングの表面から突出しない複数の接続端子とを有し、
    前記接着用樹脂は、
    前記接着用樹脂は、同じ外周側面の２つの前記凸部間には形成されず、隣接する前記外周側面に設けられた前記凸部間に形成されていることを特徴とする電子回路実装構造体。
  3. 前記中継基板の前記ハウジングは、前記外周側面にシールド層を有することを特徴とする請求項１または２記載の電子回路実装構造体。
  4. 前記シールド層が前記接続端子と電気的に接続することを特徴とする請求項３に記載の電子回路実装構造体。
JP2008522457A 2006-06-27 2007-06-19 中継基板および電子回路実装構造体 Expired - Fee Related JP4858541B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008522457A JP4858541B2 (ja) 2006-06-27 2007-06-19 中継基板および電子回路実装構造体

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006176196 2006-06-27
JP2006176196 2006-06-27
JP2008522457A JP4858541B2 (ja) 2006-06-27 2007-06-19 中継基板および電子回路実装構造体
PCT/JP2007/062261 WO2008001641A1 (fr) 2006-06-27 2007-06-19 Substrat d'interconnexion et structure de montage de circuits électroniques

Publications (2)

Publication Number Publication Date
JPWO2008001641A1 JPWO2008001641A1 (ja) 2009-11-26
JP4858541B2 true JP4858541B2 (ja) 2012-01-18

Family

ID=38845409

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008522457A Expired - Fee Related JP4858541B2 (ja) 2006-06-27 2007-06-19 中継基板および電子回路実装構造体

Country Status (4)

Country Link
US (1) US8018731B2 (ja)
JP (1) JP4858541B2 (ja)
CN (1) CN101467500B (ja)
WO (1) WO2008001641A1 (ja)

Families Citing this family (37)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20100244871A1 (en) * 2009-02-24 2010-09-30 Qualcomm Incorporated Space transformer connector printed circuit board assembly
JP2011096926A (ja) * 2009-10-30 2011-05-12 Panasonic Corp 回路基板、コネクタおよび電子機器
JP5014470B2 (ja) * 2010-06-28 2012-08-29 三菱電機株式会社 樹脂封止形電子制御装置、及びその製造方法
KR101066885B1 (ko) * 2010-09-16 2011-09-27 에이큐 주식회사 안테나가 내장된 이동통신 단말기 케이스
US8737080B2 (en) * 2011-01-14 2014-05-27 Qualcomm Incorporated Modular surface mount package for a system on a chip
KR101798918B1 (ko) 2011-03-25 2017-11-17 엘지전자 주식회사 인쇄회로기판 어셈블리, 이의 제조 방법 및 이를 구비하는 이동 단말기
FI20125725L (fi) * 2012-06-26 2013-12-27 Tellabs Oy Mekaanisella suojauksella varustettu piirikorttijärjestely
US9515398B2 (en) 2012-11-28 2016-12-06 Robert Bosch Gmbh Mechanical spacer with non-spring electrical connections for a multiple printed circuit board assembly
US9039427B2 (en) * 2013-02-14 2015-05-26 Texas Instruments Incorporated Interdigitated chip capacitor assembly
JP5699342B2 (ja) * 2013-02-28 2015-04-08 大日本印刷株式会社 電子モジュール、電子モジュールの製造方法
JP5846187B2 (ja) * 2013-12-05 2016-01-20 株式会社村田製作所 部品内蔵モジュール
US20160220884A1 (en) * 2015-01-30 2016-08-04 Armando Flores Golf swing trainer and development
WO2017188919A1 (en) * 2016-04-25 2017-11-02 Hewlett Packard Enterprise Development Lp Sockets including wicking regions
WO2018123699A1 (ja) * 2016-12-27 2018-07-05 株式会社村田製作所 高周波モジュール
WO2018161450A1 (zh) * 2017-03-09 2018-09-13 华为技术有限公司 一种消费电子产品的主板及终端
DE102017206099A1 (de) * 2017-04-10 2018-10-11 BSH Hausgeräte GmbH Leiterplatten-Anordnung sowie Verfahren zur Herstellung einer Leiterplatten-Anordnung
CN107680917B (zh) * 2017-08-11 2020-03-20 华为技术有限公司 一种板级架构及其制备方法、移动终端
EP3679599A4 (en) * 2017-09-08 2021-05-26 Kemet Electronics Corporation HIGH DENSITY MULTI-COMPONENT AND SERIES PACKAGING
US10681814B2 (en) * 2017-09-08 2020-06-09 Kemet Electronics Corporation High density multi-component packages
KR102400748B1 (ko) 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
JP7303361B2 (ja) * 2018-03-27 2023-07-04 京セラ株式会社 撮像装置
US10342131B1 (en) 2018-04-05 2019-07-02 Lg Electronics Inc. PCB laminated structure and mobile terminal having the same
KR102269852B1 (ko) * 2018-04-05 2021-06-28 엘지전자 주식회사 Pcb 적층 구조체와 이를 포함하는 이동 단말기
KR102493356B1 (ko) * 2018-06-19 2023-01-31 삼성전자주식회사 회로 기판에 배치된 쉴드 캔의 상면에 다른 회로 기판이 배치된 구조 및 이를 포함하는 전자 장치
KR20210011765A (ko) * 2019-07-23 2021-02-02 삼성전자주식회사 인터포저 및 이를 포함하는 전자 장치
US20210134690A1 (en) * 2019-11-01 2021-05-06 Advanced Semiconductor Engineering, Inc. Semiconductor device packages and methods of manufacturing the same
US11503143B2 (en) * 2019-12-03 2022-11-15 Apple Inc. Handheld electronic device
CN212344142U (zh) * 2020-01-20 2021-01-12 华为技术有限公司 电子组件及电子设备
DE102020102983A1 (de) * 2020-02-05 2021-08-05 Harting Ag Bauteilträger zur Anordnung elektrischer Bauteile auf einer Leiterkarte
US11452246B2 (en) * 2020-03-25 2022-09-20 Qualcomm Incorporated Patch substrate configured as a shield located over a cavity of a board
US20220052424A1 (en) * 2020-08-14 2022-02-17 Cyntec Co., Ltd. Electrode structure
JP2022046921A (ja) * 2020-09-11 2022-03-24 セイコーエプソン株式会社 電子デバイスの製造方法
JP2022046920A (ja) * 2020-09-11 2022-03-24 セイコーエプソン株式会社 電子デバイス
EP4280827A1 (en) * 2021-03-17 2023-11-22 Samsung Electronics Co., Ltd. Interposer and electronic device comprising same
WO2023054193A1 (ja) * 2021-09-29 2023-04-06 京セラ株式会社 配線基板
US20230309232A1 (en) * 2022-03-27 2023-09-28 Simmonds Precision Products, Inc. Reinforcement structures for surface mount packaging components
US20230420351A1 (en) * 2022-06-28 2023-12-28 Applied Materials, Inc. Substrate frame design for three-dimensional stacked electronic assemblies

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置
JP2006040870A (ja) * 2004-02-20 2006-02-09 Matsushita Electric Ind Co Ltd 接続部材および実装体、ならびにその製造方法

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3013656B2 (ja) 1993-06-28 2000-02-28 富士電機株式会社 樹脂封止型半導体装置のパッケージ組立構造
JP2002117920A (ja) * 2000-10-06 2002-04-19 Fujitsu Hitachi Plasma Display Ltd プラズマディスプレイ装置
US7613010B2 (en) * 2004-02-02 2009-11-03 Panasonic Corporation Stereoscopic electronic circuit device, and relay board and relay frame used therein
US7258549B2 (en) * 2004-02-20 2007-08-21 Matsushita Electric Industrial Co., Ltd. Connection member and mount assembly and production method of the same
JP4258432B2 (ja) 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006040870A (ja) * 2004-02-20 2006-02-09 Matsushita Electric Ind Co Ltd 接続部材および実装体、ならびにその製造方法
JP2005251889A (ja) * 2004-03-03 2005-09-15 Matsushita Electric Ind Co Ltd 立体的電子回路装置

Also Published As

Publication number Publication date
CN101467500A (zh) 2009-06-24
US8018731B2 (en) 2011-09-13
US20090268423A1 (en) 2009-10-29
WO2008001641A1 (fr) 2008-01-03
JPWO2008001641A1 (ja) 2009-11-26
CN101467500B (zh) 2012-08-08

Similar Documents

Publication Publication Date Title
JP4858541B2 (ja) 中継基板および電子回路実装構造体
JP4186843B2 (ja) 立体的電子回路装置
US7880276B2 (en) Wiring board and semiconductor device
US6977441B2 (en) Interconnect substrate and method of manufacture thereof, electronic component and method of manufacturing thereof, circuit board and electronic instrument
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
JP4873005B2 (ja) 複合基板及び複合基板の製造方法
JP4864810B2 (ja) チップ内蔵基板の製造方法
JP4957163B2 (ja) 複合部品
JP2007207802A (ja) 電子回路モジュールとその製造方法
US7928559B2 (en) Semiconductor device, electronic component module, and method for manufacturing semiconductor device
JP4725817B2 (ja) 複合基板の製造方法
US8179686B2 (en) Mounted structural body and method of manufacturing the same
JP5036397B2 (ja) チップ内蔵基板の製造方法
JP4051570B2 (ja) 半導体装置の製造方法
JP4788581B2 (ja) 複合基板
JP4463139B2 (ja) 立体的電子回路装置
JP2004266271A (ja) 電子部品の実装体及びその製造方法
JP4561969B2 (ja) 半導体装置
JP5461860B2 (ja) 電子回路ユニットの製造方法
JP2007266640A (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JP4543316B2 (ja) 電子回路モジュール部品及びその製造方法
JP2007035870A (ja) 半導体装置
JP2008153305A (ja) 半導体装置
JP2006073742A (ja) 電子回路モジュールとその製造方法
JP2007180593A (ja) 半導体装置の製造方法

Legal Events

Date Code Title Description
RD01 Notification of change of attorney

Free format text: JAPANESE INTERMEDIATE CODE: A7421

Effective date: 20091130

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110531

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110621

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111004

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111017

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141111

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees