JP4873005B2 - 複合基板及び複合基板の製造方法 - Google Patents

複合基板及び複合基板の製造方法 Download PDF

Info

Publication number
JP4873005B2
JP4873005B2 JP2008507360A JP2008507360A JP4873005B2 JP 4873005 B2 JP4873005 B2 JP 4873005B2 JP 2008507360 A JP2008507360 A JP 2008507360A JP 2008507360 A JP2008507360 A JP 2008507360A JP 4873005 B2 JP4873005 B2 JP 4873005B2
Authority
JP
Japan
Prior art keywords
frame
piece
substrate
frame member
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2008507360A
Other languages
English (en)
Other versions
JPWO2007110985A1 (ja
Inventor
範夫 酒井
充良 西出
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2008507360A priority Critical patent/JP4873005B2/ja
Publication of JPWO2007110985A1 publication Critical patent/JPWO2007110985A1/ja
Application granted granted Critical
Publication of JP4873005B2 publication Critical patent/JP4873005B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H05K1/141—One or more single auxiliary printed circuits mounted on a main printed circuit, e.g. modules, adapters
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49833—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers the chip support structure consisting of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/162—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits the devices being mounted on two or more different substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45117—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 400°C and less than 950°C
    • H01L2224/45124—Aluminium (Al) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45144—Gold (Au) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L2224/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H01L2224/45001—Core members of the connector
    • H01L2224/45099—Material
    • H01L2224/451—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof
    • H01L2224/45138—Material with a principal constituent of the material being a metal or a metalloid, e.g. boron (B), silicon (Si), germanium (Ge), arsenic (As), antimony (Sb), tellurium (Te) and polonium (Po), and alloys thereof the principal constituent melting at a temperature of greater than or equal to 950°C and less than 1550°C
    • H01L2224/45147—Copper (Cu) as principal constituent
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/484—Connecting portions
    • H01L2224/4847—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond
    • H01L2224/48471—Connecting portions the connecting portion on the bonding area of the semiconductor or solid-state body being a wedge bond the other connecting portion not on the bonding area being a ball bond, i.e. wedge-to-ball, reverse stitch
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H01L2224/491—Disposition
    • H01L2224/4912—Layout
    • H01L2224/49171—Fan-out arrangements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/44—Structure, shape, material or disposition of the wire connectors prior to the connecting process
    • H01L24/45—Structure, shape, material or disposition of the wire connectors prior to the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/42—Wire connectors; Manufacturing methods related thereto
    • H01L24/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L24/49—Structure, shape, material or disposition of the wire connectors after the connecting process of a plurality of wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01078—Platinum [Pt]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01079—Gold [Au]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1517—Multilayer substrate
    • H01L2924/15192—Resurf arrangement of the internal vias
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1532—Connection portion the connection portion being formed on the die mounting surface of the substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10378—Interposers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10431—Details of mounted components
    • H05K2201/10439—Position of a single component
    • H05K2201/10477—Inverted
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10954—Other details of electrical connections
    • H05K2201/10977—Encapsulated connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/20—Details of printed circuits not provided for in H05K2201/01 - H05K2201/10
    • H05K2201/2018—Presence of a frame in a printed circuit or printed circuit assembly
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/15—Position of the PCB during processing
    • H05K2203/1572—Processing both sides of a PCB by the same process; Providing a similar arrangement of components on both sides; Making interlayer connections from two sides
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H05K3/284—Applying non-metallic protective coatings for encapsulating mounted components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/30—Assembling printed circuits with electric components, e.g. with resistor
    • H05K3/32—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits
    • H05K3/34—Assembling printed circuits with electric components, e.g. with resistor electrically connecting electric components or wires to printed circuits by soldering
    • H05K3/341—Surface mounted components
    • H05K3/3431—Leadless components
    • H05K3/3442—Leadless components having edge contacts, e.g. leadless chip capacitors, chip carriers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T29/00—Metal working
    • Y10T29/49—Method of mechanical manufacture
    • Y10T29/49002—Electrical device making
    • Y10T29/49117—Conductor or circuit manufacturing
    • Y10T29/49121—Beam lead frame or beam lead device

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は複合基板及び複合基板の製造方法に関し、詳しくは、平板状の基板本体の一方主面に枠体を接合してなる複合基板及びその製造方法に関する。
高密度に電子部品を実装するため、基板本体の両面又は片面にチップ状電子部品を搭載したモジュール部品が提供されている。このようなモジュール部品を他の回路基板に実装したときに、モジュール部品の基板本体を他の回路基板から浮かせるため、モジュール部品の基板本体に枠状部材やパッケージを取り付けることが提案されている。この場合、基板本体と他の回路基板との間の電気的接続のため、枠状部材やパッケージには配線パターンが形成され、配線パターンの一端が基板本体に接合され、配線パターンの他端が他の回路基板に接合される（例えば、特許文献１〜４）。
また、特許文献５には、モジュール基板間を接続する基板接続部材について、モジュール基板と接続するためのリード端子を基板接続部材のハウジングから突出させ、この突出部分のばね弾性を利用して、耐衝撃性を改善することが提案されている。
また、特許文献６には、図１６（Ａ）に示したように、平板形状の樹脂製基板１２０にリードフレーム１３０をインサートモールドし、リードフレーム１３０の中間部分１３１を樹脂製基板１２０の内部に埋設し、リードフレーム１３０の両端を屈折させて、樹脂製基板１２０の表裏面にリード部１３２，１３３を露出させるチップパッケージ１１０が開示されている。
このチップパッケージ１１０は、図１６（Ｂ）に示すように、樹脂性基板１１０の上面に、開口１２３を跨ぐようにチップ１４０を実装し、ボンディングワイヤー１５０でチップ１４０とリード部１３２とを接続している。
また、図１６（Ｃ）に示すように、樹脂封止剤１５２をチップパッケージ１１０の上面にチップ１４０も封止するように塗布した後、下面開口のボックス状の蓋１５４を被せて樹脂製基板１２０と固定して半導体装置を形成している。この半導体装置は、プリント基板１７１上に実装している。
特開平６−２１６３１４号公報 特開平７−５０３５７号公報 特開２０００−１０１３４８号公報 特開２００１−３３９１３７号公報 特開２００５−３３３０４６号公報 特開２００５−３２８００９号公報
モジュール部品の基板本体とモジュール部品が実装される他の回路基板との熱膨張率又は線膨張係数に差があると、温度変化によって、枠状部材やパッケージに形成した配線パターンと基板本体や他の回路基板との接合部分に熱応力が発生する。また、これらの接合部分には、落下衝撃によって衝撃応力が発生する。特に、厳しい環境下で使用される場合には、熱応力や衝撃応力が大きくなるため、接合信頼性の低下が著しい。
特許文献５に開示された基板接続部材は、リード端子の突出した部分が空中に浮いているため、リード端子をモジュール基板に精度よく位置決めして接合することが容易ではない。また、構造も複雑である。
特許文献６に開示されたチップパッケージは、チップを搭載してボンディングワイヤーで接続するものであり、基板本体に接合されるものでない。特許文献６には、熱応力や衝撃応力を緩和するためのリードフレームの形状について、開示も示唆もされていない。
本発明は、かかる実情に鑑み、簡単な構成で、接合部分の熱応力や衝撃応力を緩和することができる複合基板及びその製造方法を提供しようとするものである。
本発明は、上記課題を解決するために、以下のように構成した複合基板を提供する。
複合基板は、少なくとも一方主面に端子を有する基板本体と、前記基板本体の前記一方主面に接合される枠体とを備えたタイプのものである。前記枠体は、（１）絶縁材料からなり、中央に貫通穴を有し、前記基板本体の前記一方主面の周縁部に沿って枠状に延在する枠部材と、（２）金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ第１片と第２片とが連続する複数の接続部材とを有する。前記複数の接続部材は、（ａ）前記枠部材に、前記枠部材の前記貫通穴を介して対向するように配置され、（ｂ）前記第１片が、前記枠部材の前記基板本体に対向する面に沿って延在し、前記枠部材の前記基板本体側に露出して、前記基板本体の前記一方主面の前記端子に接合され、（ｃ）前記第２片が、前記枠部材の前記基板本体とは反対側の面に沿って延在し、前記枠部材の前記基板本体とは反対側に露出し、（ｄ）前記中間片が、前記枠部材の内部を貫通し、前記枠部材に固定され、（ｅ）前記中間片の前記両端は、前記第１片及び前記第２片の前記枠部材の前記貫通穴側の端部にそれぞれ連続する。
上記構成において、複合基板は、接続部材の第２片が外部回路基板に接続される。このとき、第１片と第２片の同じ側の端部が中間片の両端に連続する接続部材は、温度変化や衝撃力等により複合基板と外部回路基板との接合部分や基板本体と枠体との接合部分に生じる熱応力や衝撃応力等を、弾性変形することによって緩和することができる。そのため、接合信頼性を向上することができる。
上記構成によれば、枠部材の貫通穴を介して対向する接続部材の中間片間の距離は、第１片及び第２片の他方の端部（枠体の貫通穴とは反対側、すなわち外側）が中間片に連続する場合に比べて短くなるため、接合部分に生じる熱応力や衝撃応力等も小さくなる。その結果、接合信頼性は、第１片及び第２片の他方の端部（枠体の貫通穴とは反対側、すなわち外側）が中間片に連続する場合よりも、向上する。
好ましくは、チップ状電子部品が前記枠状部材の前記貫通穴内に配置され、前記基板本体の前記一方主面に搭載されている。
この場合、枠状部材の貫通穴を利用して、複合基板の実装密度を高めることができる。
好ましくは、前記チップ状電子部品が樹脂で封止され、該樹脂が前記枠体の一部に接着又は当接している。
この場合、枠体で樹脂の流れを阻止し、チップ状電子部品を確実に封止することができる。また、封止に用いた樹脂によって枠体の変形を拘束し、枠体と基板本体との接合を補強することができる。
好ましくは、前記枠体の前記接続部材は、金属薄板の打ち抜き加工及び折り曲げ加工により形成される。前記枠体の前記枠部材は、金型内に前記接続部材となる部分を挿入した状態で成形した樹脂である。
この場合、枠体を効率よく製作することができる。
好ましくは、前記基板本体がセラミック基板である。
セラミック基板は熱膨張が小さいため、外部回路基板に実装したときに接合部分に作用する熱応力が大きくなる。したがって、接合信頼性の向上効果が特に大きい。
好ましくは、前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなるセラミック多層基板である。
この場合、セラミック多層基板により複合基板の実装密度を高めつつ、接合信頼性を向上することができる。また、セラミック多層基板は他の種類の基板に比べて脆いため、熱応力や衝撃応力からセラミック多層基板自体の破壊を防止する効果が大きい。
好ましくは、前記枠体の前記接続部材の前記金属薄板は可撓性を有する。
接続部材を構成する金属薄板が可撓性を有していれば、接続部材の第１片や第２片が屈曲部を支点として可動であるので、枠体と基板本体の接合強度や、枠体と外部回路基板の接合強度が向上する。
好ましくは、前記接続部材の厚みは、５０μｍ以上、かつ３００μｍ以下である。
上記範囲内であれば、接続部材を高精度の加工することができるため、小型化が容易である。すなわち、接続部材の厚さが５０μｍより小さくなると、折り曲げ加工時のばらつきが大きくなり、接続部材の第１片や第２片の位置や高さの精度が低下する。また、疲労破壊しやすい。接続部材の厚さが３００μｍより大きくなると、折り曲げ加工が難しくなり、曲げ角度のばらつきや高さのばらつきが大きくなる。
好ましくは、前記基板本体の他方主面に、チップ状電子部品が搭載されている。
この場合、複合基板の実装密度を高めることができる。
好ましい一態様として、前記枠体の前記接続部材は、前記第２片の先端が、前記枠部材の外周面まで又は該外周面よりも外側まで延在している。
この場合、複合基板と外部回路基板との接合部分の面積を大きくして、複合基板と外部回路基板との間の接合強度を向上させることができる。
好ましい他の態様として、前記枠体の前記接続部材は、前記第２片の先端側が折り曲げられて、前記枠部材の外周面に沿って延在している。
この場合、複合基板と外部回路基板との接合状態を、外部から検査することが容易になる。
好ましいさらに他の態様として、前記枠体の前記接続部材は、前記第１片の面積が、前記第２片の面積よりも大きい。
この場合、枠体と基板本体と間の接合部分の面積を大きくして、枠体と基板本体との間の接合強度を向上させることができる。
好ましい別の態様として、前記枠体の前記接続部材の前記第１片の中心の位置が、前記基板本体の前記端子の中心の位置よりも、前記枠体の前記貫通穴側にずれている。
この場合、枠体の貫通穴に封止樹脂を充填・硬化させた際の封止樹脂の硬化収縮応力を、基板本体の端子と接続部材の第１片とを接合している導電性接合材の収縮応力で緩和して、封止樹脂の収縮応力による影響を小さくすることができる。その結果、封止樹脂の硬化収縮に伴う枠体の変形を抑制でき、枠体と基板本体との接続信頼性を向上させることができる。また、基板本体には圧縮応力が働くため、基板本体自身の抗折強度が向上する。
好ましいさらに別の態様として、前記枠体の前記接続部材の前記第１片の前記枠体の前記貫通穴側の内側縁の位置が、前記基板本体の前記端子の前記基板本体の中心側の内側縁の位置よりも、前記枠体の前記貫通穴側にずれている。
この場合、基板本体の端子と枠体の接続部材の第１片とを接合する導電性接合材は、端子の内側縁と第１片の内側縁との間の領域で幅方向（基板本体と枠体との接合面に対して直角方向）に引き延ばされた形で硬化するので、導電性接合材の硬化収縮応力を大きくすることができる。その結果、枠体の貫通穴に充填・硬化するときの封止樹脂の収縮応力を、導電性接合材の収縮応力でより効果的に緩和することができる。
そして、前記枠体の前記接続部材の前記第１片の前記枠体の前記貫通穴とは反対側の先端縁の位置が、前記基板本体の前記端子の前記基板本体の中心とは反対側の外側縁の位置よりも、前記枠体の前記貫通穴側にずれている。
仮に、第１片の先端縁が端子の外側縁よりも外側（枠体の貫通穴とは反対側）にずれていると、第１片の先端側が枠体の内側方向に引っ張られるので、第１片の先端側が枠部材から離れてしまい、枠体と基板本体との接合形状が不安定になったり、枠体と基板本体との接合強度が低下したりすることがある。これとは逆に、第１片の先端縁が端子の外側縁よりも内側（枠体の貫通穴側）にずれていると、第１片の先端側は枠体の外側方向に引っ張られるので、第１片の先端側と枠部材とがしっかりと接合し、枠体と基板本体との接合形状が安定し、枠体と基板本体との接合強度が安定する。
また、本発明は、上記課題を解決するために、以下のように構成した複合基板の製造方法を提供する。
複合基板の製造方法は、（１）少なくとも一方主面に端子が設けられた基板本体と、枠体とを準備する第１の工程と、（２）前記基板本体の前記一方主面に、前記枠体を接合する第２の工程とを備える。前記第１の工程において、前記枠体は、（ｉ）絶縁材料からなり、中央に貫通穴を有し、前記基板本体の前記一方主面の周縁部に沿って枠状に延在する枠部材と、(ii)金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ第１片と第２片とが連続する複数の接続部材とを有する。前記複数の接続部材は、（ａ）前記枠部材に、前記枠部材の前記貫通穴を介して対向するように配置され、（ｂ）前記第１片が、前記枠部材の前記基板本体に対向する面に沿って延在し、前記第２片が、前記枠部材の前記基板本体とは反対側の面に沿って延在し、前記第１片及び第２片が、前記枠部材の前記貫通穴の周囲に延在する前記枠部材の前記面にそれぞれ露出し、（ｃ）前記中間片が、前記枠部材の内部を貫通し、前記枠部材に固定され、（ｄ）前記中間片の前記両端に、前記第１片及び前記第２片の前記枠部材の前記貫通穴側の端部がそれぞれ連続する。前記第２の工程において、（ｅ）前記枠体は、前記基板本体の一方主面の周縁部に沿って枠状に延在するように配置され、（ｆ）前記枠体の前記接続部材の前記第１片が、前記基板本体の前記一方主面に設けられた前記端子に接合される。
上記方法により製造された複合基板は、接続部材の第２片が外部回路基板に接続される。このとき、第１片と第２片の同じ側の端部が中間片の両端に連続する接続部材は、温度変化や衝撃力等により複合基板と外部回路基板との接合部分や基板本体と枠体との接合部分に生じる熱応力や衝撃応力等を、弾性変形することによって緩和することができる。そのため、接合信頼性を向上することができる。
上記構成によれば、枠部材の貫通穴を介して対向する接続部材の中間片間の距離は、第１片及び第２片の他方の端部（枠体の貫通穴とは反対側、すなわち外側）が中間片に連続する場合に比べて短くなるため、接合部分に生じる熱応力や衝撃応力等も小さくなる。その結果、接合信頼性は、第１片及び第２片の他方の端部（枠体の貫通穴とは反対側、すなわち外側）が中間片に連続する場合よりも、向上する。
本発明によれば、簡単な構成で、接合部分の熱応力や衝撃応力を緩和することができ、接合信頼性を向上することができる。
複合基板の全体構成を示す（Ａ）断面図、（Ｂ）底面図である。（実施例） 複合基板の作製工程を示す断面図である。（実施例） 複合基板の作製工程を示す断面図である。（実施例） 複合基板の作製工程を示す断面図である。（実施例） 複合基板の作製工程を示す断面図である。（実施例） 複合基板の作製工程を示す断面図である。（実施例） 複合基板の作製工程を示す断面図である。（実施例） 複合基板の作製工程を示す（Ａ）断面図、（Ｂ）要部拡大断面図である。（実施例） 枠体の作製工程を示す断面図である。（実施例） 複合基板の変形の説明図である。（実施例） 複合基板の全体構成を示す断面図である。（変形例１） 複合基板の全体構成を示す断面図である。（変形例２） 複合基板の全体構成を示す断面図である。（変形例３） 複合基板の全体構成を示す断面図である。（変形例４） 複合基板の接合部分を示す要部拡大断面図である。（変形例４） チップパッケージの断面図である。（従来例）
符号の説明
１０ 複合基板
１２ 基板本体
１２ａ 他方主面
１２ｂ 一方主面
１６，１８ 端子
１６ａ 外側縁
１６ｂ 内側縁
１６ｃ 中心
２０ 枠体
２２ 枠部材
２３ 貫通穴
３０ 接続部材
３２ 第１片
３２ａ 先端縁
３２ｂ 内側縁
３２ｃ 中心
３４ 中間片
３６ 第２片
４０，４２，５０ チップ状電子部品
以下、本発明の実施の形態について、図１〜図１３を参照しながら説明する。
＜実施例＞ 図１〜図１０を参照しながら、複合基板１０について説明する。
図１（Ａ）の断面図及び図１（Ｂ）の底面図に示すように、複合基板１０は、平板状の基板本体１２の一方主面１２ｂに枠体２０が接合されている。
基板本体１２の一方主面１２ｂには、ＩＣチップ等のチップ状電子部品５０が搭載され、チップ状電子部品５０の端子と基板本体１２の一方主面１２ｂに設けられたパッド１７とがボンディングワイヤー５２によって接続されている。なお、基板本体１２の一方主面１２ｂには、ワイヤーボンディング以外で接続するチップ状電子部品を搭載してもよい。例えば、表面実装型部品（ＳＭＤ）を搭載してもよい。
基板本体１２の他方主面１２ａには、必要に応じて、チップコンデンサやＩＣチップ等のチップ状電子部品４０，４２が搭載され、はんだリフローやフリップチップボンディングによって、チップ状電子部品４０，４２の端子と基板本体１２の他方主面１２ａに設けられた端子１８とが接続される。
基板本体１２は、高密度化のために、片面又は両面に電子部品を実装可能な構造であればよい。基板本体１２は、例えば、複数のセラミック層が積層されたセラミック多層基板である。セラミック多層基板は、内部に電気回路を構成することにより実装密度を高めることができるので、複合基板１０の基板本体１２として好ましい。もっとも、基板本体１２はセラミック多層基板に限らず、１層のみのセラミック基板（例えば、アルミナ基板）であっても、セラミック以外の材料を用いた基板（例えば、プリント配線基板、フレキシブルプリント配線基板など）であってもよい。
枠体２０は、絶縁材料（例えば、樹脂）からなる枠部材２２に、複数の接続部材３０が配置されている。
枠部材２２は、中央に貫通穴２３を有し、矩形の基板本体１２の一方主面１２ｂの周縁部に沿って枠状に延在する。枠部材２２の貫通穴２３によって、凹部（キャビティー）が形成され、この凹部の底面となる基板本体１２の一方主面１２ｂに、前述したチップ状電子部品５０とパッド１７とが配置されている。
機械的破壊や熱や水分などの環境から保護するため、必要に応じて、枠部材２２の貫通穴２３に封止剤５４を充填し、チップ状電子部品５０を封止する。基板本体１２の一方主面１２ｂに、チップ状電子部品５０をはんだリフローで実装する場合や、チップ状電子部品５０をＡｕやはんだのバンプでフリップチップボンディングする場合には、封止剤５４はなくてもよい。
また、基板本体１２の他方主面１２ａ側のチップ状電子部品４０，４２を封止剤で封止したり、金属ケースを接合したりしてもよい。これは、複合基板１０を外部回路基板６０に実装する際にマウンターで吸着しやくするためである。特に高周波用の複合基板１０には、金属ケースを用いると、電磁シールドの効果もある。電磁シールドが不要な場合には、チップ状電子部品４０，４２の上面を被覆するように、エポキシ樹脂等の熱硬化性樹脂を塗布し、あるいはトランスファー成形し、天面を平らにする。
各接続部材３０は、枠部材２２の貫通穴２３を介して互いに対向するように、枠部材２２の４辺に配置されている。各接続部材３０は、帯状の金属薄板を直角に折り曲げて２つの屈曲部３３，３５が形成された断面略コ字状の部材であり、中間片３４の両端にそれぞれ第１片３２と第２片３６とが連続している。中間片３４は、枠部材２２の内部を貫通している。第１片３２は、枠部材２２の基板本体１２に対向する面に沿って延在している。第２片３６は、枠部材２２の基板本体１２とは反対側の面に沿って延在し、外部に露出している。第１片３２と第２片３６とは、接続部材３０が枠部材２２の貫通穴２３を介して対向する方向に延在している。第１片３２と第２片３６の同じ側の端部、すなわち枠部材２２の貫通穴２３側の端部は、それぞれ、中間片３４の両端に連続している。つまり、第１片２と第２片３６とは、それぞれの先端３１，３７が外側を向くように配置され、中間片３４が内側に配置されている。
第１片３２と第２片３６とは、長さが異なる。すなわち、第２片３６の先端３７は枠部材２２の外周面２４に達しているが、第１片３２の先端３１は、枠部材２２の外周面２４に達していない。
接続部材３０の第１片３２は、基板本体１２の一方主面１２ｂに設けられた端子１６に、はんだ２６で接合される。これによって、枠体２０は基板本体１２の一方主面１２ｂに接合される。
外部に露出している接続部材３０の第２片３６は、外部回路基板６０に接合される。これによって、複合基板１０は外部回路基板６０に実装され、電気的に接続される。基板本体１２に金属ケースを接合する場合には、金属ケースも外部回路基板６０に電気的に接続されるようにする。
接続部材３０に用いる金属薄板の厚みは、５０μｍ〜３００μｍが好ましい。
接続部材３０に用いる金属薄板の厚みが５０μｍ未満では、折り曲げ加工時のばらつきが大きくなり、第１片３２や第２片３６の位置や高さのばらつきが大きくなってしまう。第１片３２や第２片３６の位置や高さのばらつきが大きくなると、枠体２０と基板本体１２との位置合わせ精度が低下する。枠体２０と基板本体１２とを確実に接合するために、第１片３２の位置ずれ分の余裕を見込んで、第１片３２と接合する基板本体１２の端子１６を大きくすると、基板本体１２の小型化、ひいては複合基板１０の小型化を損ねる。
第１片３２や第２片３６の高さがばらつくと、例えば、基板本体１２と枠体２０との間や、枠体２０と外部回路基板６０との間のはんだの厚みがばらつき、接合信頼性が損なわれる。高さのばらつき分を見込んで高さマージンを大きくすると、複合基板１０の低背化を阻害する。
さらに、熱応力や衝撃応力により、接続部材３０の屈曲部３３，３５付近は繰り返し疲労を受けるが、厚みが小さいと疲労破壊しやすいため、接合信頼性を損ねる。
接続部材３０に用いる金属薄板の厚みが３００μｍを越えると、折り曲げ加工が難しくなり、曲げ角度のばらつき、高さのばらつきが大きくなる。また、打ち抜きや折り曲げの間隔を小さくし、第１片３２、中間片３４、第２片３６の長さ（第１片３２、中間片３４、第２片３６が連続する方向の寸法）や幅（第１片３２、中間片３４、第２片３６が連続する方向に直角方向の寸法）を小さくすることができないため、複合基板１０の小型化、低背化を阻害する。
接続部材３０には、基板本体１２や外部回路基板６０との接合に使用されるはんだや導電性接着剤との濡れ性をよくし、接合強度を高めるため、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／はんだなどをめっきしてもよい。このようなめっきは、接続部材３０の全面に施しても、第１片３２や第２片３６の接合面のみに施してもよい。
次に、複合基板１０の作製工程について、図２〜図９を参照しながら説明する。
まず、基板本体１２と枠体２０とを準備する。
基板本体１２は、セラミック多層基板の場合、例えば複数のセラミック層を積層してなり、図２に示すように、内部には、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｃｕ、ＣｕＯなどを主成分とする導電性ペーストを用いて面内導体パターン１４やビアホール導体パターン１３が形成されている。このような構成は、低抵抗のＡｇやＣｕを使うので、信号損失が小さく、高周波用の部品あるいはモジュールとして実用化されている。基板本体１２の一方主面１２ｂには、端子１６やパッド１７が形成され、他方主面１２ａには接合電極（接合用ランド）となる端子１８が形成されている。端子１６，１８やパッド１７には、必要に応じて、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／はんだをめっきする。
具体的には、面内導体パターン１４やビアホール導体パターン１３等が形成された厚さ１０〜２００μｍ程度の未焼成セラミックグリーンシートと、セラミックグリーンシートの焼成温度よりも高温で焼結する拘束層とを準備する。未焼成セラミックグリーンシートは低温焼結セラミックス材料を含み、焼結温度は１０５０℃以下である。低温焼結セラミック材料としては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等、が挙げられる。また、拘束層はアルミナを含む材料からなっている。次いで、未焼成セラミックグリーンシートと拘束層とを適宜な順序で積層して、複数枚の未焼成セラミックグリーンシートを積層した積層体の両主面に拘束層が積層された複合積層体を形成する。次いで、この複合積層体を、セラミックグリーンシートの焼結温度で焼成した後、焼結していない拘束層を除去して、未焼成セラミックグリーンシートが焼結して形成された基板本体１２を取り出す。
枠体２０は、図９に示す工程により作製する。
すなわち、図９（Ａ）に示すように、青銅、洋白、Ｎｉ合金などの金属薄板を金型で打ち抜いて、先端３１が互いに対向する複数の帯状部３０ｘを形成する。
次いで、図９（Ｂ）に示すように、対向する帯状部３０ｘの先端３１側を直角に折り曲げて第１の屈曲部３３を形成する。先端３１と第１の屈曲部３３との間が、第１片３２となる。
次いで、図９（Ｃ）に示すように、第１の屈曲部３３よりも基端３８側を直角に折り曲げて第２の屈曲部３５を形成する。第１の屈曲部３３と第２の屈曲部３５との間が、中間片３４となる。
次いで、図９（Ｄ）に示すように、帯状部３０ｘに樹脂をモールドし、貫通穴２３を有する枠部材２２を形成する。このとき、先端３１と第１の屈曲部３３との間の第１片３２と、第２の屈曲部３５よりも基端３８側とが金型の内面に沿い、第１の屈曲部３３と第２の屈曲部３５との間の中間片３４が金型の内面から離れるようにして、ＬＣＰ（液晶ポリマー）、ＰＰＳ（ポリフェニレンサルファイド）等の熱可塑性樹脂の射出成形、あるいは、エポキシ系樹脂などの熱硬化性樹脂のトランスファー成形により、樹脂成形する。
次いで、図９（Ｅ）に示すように、成形した樹脂（すなわち、枠部材２２）からはみ出した帯状部３０ｘの基端３８側の部分を、枠部材２２の外周面２４に沿って切り離す。これにより、第２片３６の先端３７は、枠部材２２の外周面２４に達している。
次いで、図３に示すように、基板本体１２の一方主面１２ｂの端子１６に、はんだ、Ａｇ等を含む導電性ペースト２５を印刷する。
次いで、基板本体１２の一方主面１２ｂに枠体２０を搭載し、枠体２０の接続部材３０の第１片３２が導電性ペースト２５に当接した状態で導電性ペースト２５を熱硬化させ、図４に示すように、導電性ペースト２５が固化したはんだ２６により、基板本体１２と枠体２０とを接合する。このとき、接続部材３０の中間片３４が枠部材２２の内部に配置されており、貫通穴２３の内面に接続部材３０が露出しないので、基板本体１２と枠体２０との接合を容易に行うことができる。接合後、洗浄を行って、基板本体１２の一方主面１２ｂに設けたパッド１７の汚れを除去する。
なお、基板本体１２の一方主面１２ｂに、表面実装型部品を搭載する場合、枠体２０の接合と同時に、表面実装型部品の接合を行うことができる。
次いで、図５に示すように、枠体２０の貫通穴２３から、基板本体１２の一方主面１２ｂに、ＩＣ、ＦＥＴなどのチップ状電子部品５０を、エポキシ系樹脂又は導電性樹脂等で搭載し、チップ状電子部品５０の端子と、基板本体１２の一方主面１２ｂに設けたパッド１７との間を、Ａｕ、Ａｌ、Ｃｕなどのボンディングワイヤー５２によって接続する。このとき、接続部材３０の中間片３４が枠部材２２の内部に配置されており、貫通穴２３の内面に接続部材３０が露出しないので、ワイヤーボンディングを容易に行うことができる。
次いで、枠体２０の貫通穴２３に、エポキシ系樹脂等の封止剤５４を充填して熱硬化し、図６に示すように、チップ状電子部品５０やボンディングワイヤー５２、パッド１７を封止剤５４で覆い、封止する。
このとき、封止剤５４の高さが枠体２０を超えないようにする。複合基板１０を外部回路基板６０に接合するときに、封止剤５４が干渉しないようにするためである。
また、封止剤５４が、枠部材２２から露出している接続部材３０の第２片３６にまで濡れ広がると、第２片３６にはんだが付かなくなり、外部回路基板６０と接合できなくなる。これを防ぐため、第２片３６やその周辺に、離型剤や撥水剤を塗布してもよい。
封止剤５４が硬化したら、図７に示すように上下を反転し、基板本体１２の他方主面１２ａに、はんだ、Ａｇ等を含む導電性ペーストを印刷し、チップコンデンサ等のチップ状電子部品４０を搭載して、リフローもしくは熱硬化して、あるいはＩＣチップ等のチップ状電子部品４２をはんだボール４３を介してフリップチップボンディングして、チップ状電子部品４０，４２の端子と基板本体１２の他方主面１２ａの端子１８とを接合する。必要に応じて、フリップチップボンディングしたチップ状電子部品４２と基板本体１２の他方主面１２ａとの間に、エポキシ系樹脂からなるアンダーフィル樹脂を充填、熱硬化する。金属ケースを用いる場合には、チップ状電子部品４０，４２の接合後に、洋白、りん青銅等からなる金属ケースを、基板本体１２の他方主面１２ａ上又は側面に搭載し、接合する。
以上の工程で作製された複合基板１０は、例えば図８（Ａ）の断面図、図８（Ｂ）の要部拡大断面図に示すように、外部回路基板６０に実装する場合、枠部材２２の基板本体１２とは反対側の面に露出している接続部材３０の第２片３６を、プリント配線板等の外部回路基板６０の接合用ランド等の表面電極６２に、はんだ６６を介して接合する。これによって、基板本体１２の一方主面１２ｂに設けられた端子１６は、はんだ２６、接続部材３０、はんだ６６を介して、外部回路基板６０の表面電極６２と電気的に接続される。
接続部材３０は、中間片３４が枠部材２２の内部に配置されており、貫通穴２３の内面に接続部材３０が露出しないので、基板本体１２の一方主面１２ｂへのチップ状電子部品５０の搭載や、枠体２０の接合を容易に行うことができるため、加工時のマージン（余裕を持たせるための隙間）を小さくし、枠部材２２、ひいては複合基板１０を小型化することができる。
また、接続部材３０は、２箇所の屈曲部３３，３５で折り曲げることにより、第１片３２と第２片３６とが対向する領域の外側に中間片３４がはみ出ないようにすることができるので、小型化することができる。
接続部材を一箇所のみで屈曲させたり、円弧状に連続的に塑性変形させたりして、第１片と第２片とが対向する領域の外側に中間片がはみ出してしまうと、枠部材の小型化、ひいては複合基板１０の小型化を阻害することがあるので、接続部材は複数箇所で折り曲げ、かつ、折り曲げ角度がほぼ直角になることが好ましい。ただし、本発明は、屈曲部にアールがついたものを排除するものではない。
一方、接続部材に屈曲部を３箇所設け、中間片を、第１片と第２片とが対向する領域の内側に折り曲げるようにしてもよい。小型化を阻害しないためである。例えば接続部材の断面が略Σ字状になるように、中間片をく字状に折り曲げてもよい。屈曲部を増やことにより、各方向のばね定数の組み合わせを変えることができる。
複合基板１０は、以下に説明するように熱応力や衝撃応力を緩和することができるため、接合信頼性を向上することができる。特に、基板本体１２が、アルミナ基板などと比べて曲げ強度が低く、ガラス等を含み脆いセラミック多層基板の場合、熱応力や衝撃応力の緩和により、基板本体の破壊を防止する効果も大きい。
すなわち、接続部材３０は、塑性変形するように折り曲げられた連続する金属端子であるので、ＸＹＺ方向のいずれにも弾性変形する。また、成形された樹脂、すなわち枠部材２２と接続部材３０とは基本的に接合しておらず、樹脂成形された後も、ＸＹＺ方向に自由に弾性変形する。
接続部材３０が弾性変形可能であると、枠体２０を基板本体１２に接合するときや、複合基板１０を外部回路基板６０に接合するときのリフロー、その後のヒートサイクル時の熱により、各部の線膨張係数αの差により熱応力が発生しても、弾性変形で熱応力を吸収することができる。同様に、落下衝撃時などの衝撃応力も、弾性変形で吸収することができる。そのため、接合信頼性が向上する。
図１０を参照しながら、さらに詳しく説明する。
基板本体１２の線膨張係数α１が、外部回路基板６０の線膨張係数α２よりも小さいとき、図１０（Ａ）に示すように、貫通穴２３を介して対向して配置されている接続部材３０は、例えば複合基板１０を外部回路基板６０に接合するためのリフロー工程や、使用時の温度上昇によって外部回路基板６０側が広がり、接続部材３０の第２片３６と外部回路基板６０との間の接合部分に、せん断力Ｆｓや曲げモーメントＭｓが作用する。このせん断力Ｆｓや曲げモーメントＭｓは、貫通穴２３を介して対向して配置されている接続部材３０の中間片３４間の距離Ｌに略比例する。図示したように第１片３２と第２片３６の先端３１，３７が外側を向き、中間片３４がともに貫通穴２３側（内側）に配置されていると、中間片３４間の距離Ｌは、第１片と第２片の先端が内側を向き、中間片が貫通穴とは反対側（外側）に配置される場合よりも小さくなる。そのため、接続部材３０の第２片３６と外部回路基板６０との間の接合部分に作用するせん断力Ｆｓや曲げモーメントＭｓが小さくなり、接合信頼性が向上する。
接続部材３０の第１片３２と基板本体１２との接合部分についても同様であり、第１片３２と第２片３６の先端３１，３７が外側を向き、中間片３４がともに貫通穴２３側（内側）に配置されていると、第１片と第２片の先端が内側を向き、中間片が貫通穴とは反対側（外側）に配置される場合よりも、中間片３４間の距離Ｌが小さくなり、接合部分に作用するせん断力や曲げモーメントが小さくなるため、接合信頼性が向上する。
また、金属と樹脂は接着しにくいため、金属薄板を折り曲げ加工した接続部材３０は、樹脂の枠部材２２に埋設されていても、枠部材２２に接着していなかったり、接着していても接着部分が簡単に剥離したりするので、容易に弾性変形することができる。
そのため、図１０（Ｂ）に示すように、外部回路基板６０の表面６１が複合基板１０側に接近するように凸状に湾曲した場合、接続部材３０は、第２片３６が大略第２の屈曲部３５を中心に回動し、枠部材２２との間に隙間が形成されるように弾性変形する。これによって、接続部材３０の第２片３６と外部回路基板６０との間の接合部分に無理な力が作用しないようにすることができ、接合信頼性を高めることができる。
また、接続部材３０の第１片３２と基板本体１２との接合部分については、接続部材３０の第１片３２が大略第１の屈曲部３３を中心に、基板本体１２から離れる方向に回動しようとする。しかし、枠部材２２によってこの回動が阻止され、接続部材３０の第１片３２と基板本体１２との間の接合部分に無理な力が作用しないようにすることができる。
また、図１０（Ｃ）に示すように、外部回路基板６０の表面６１が複合基板１０から離れる方向に凹状に湾曲した場合、枠部材２２の弾性変形と接続部材３０の弾性変形とにより、接続部材３０の第２片３６と外部回路基板６０との間の接合部分と、接続部材３０の第１片３２と基板本体１２との間の接合部分に作用する力を緩和することができる。
このとき、接続部材３０の第１の屈曲部３３付近に応力が集中するが、封止剤５４があれば、封止剤５４により枠部材２２と基板本体１２との接合が補強され、応力集中が緩和され、接合信頼性をより高めることができる。
また、複合基板１０を外部回路基板６０に実装するときや、落下等の衝撃が加わったとき、図１０（Ｄ）に示すように、複合基板１０を外部回路基板６０の略中心に押圧力Ｗ１が作用すると、この押圧力Ｗ１は、大略、接続部材３０の中間片３４により伝達される反力Ｗ２と釣り合う。このとき、押圧力Ｗ１と反力Ｗ２とが作用する位置がずれているため、曲げモーメントＭが発生し、この曲げモーメントＭは、接続部材３０の第２片３６と外部回路基板６０との間の接合部分や、接続部材３０の第１片３２と基板本体１２との間の接合部分に作用する。曲げモーメントＭの大きさは、貫通穴２３を介して対向して配置されている接続部材３０の中間片３４間の距離Ｌに略比例する。
そのため、図１０（Ａ）の場合と同様に、中間片３４間の距離Ｌが小さくなる構成、すなわち、接続部材３０第１片３２と第２片３６の先端３１，３７が外側を向き、中間片３４がともに貫通穴２３側（内側）に配置されることで、接合部分に作用する曲げモーメントＭを小さくして、接合信頼性を高めることができる。
接続部材３０は、金属薄板の折り曲げ加工以外の方法で形成することも考えられる。すなわち枠部材２２に貫通穴をあけ、第１片３２及び第２片３６に相当するもの及びそれらを電気的に接続する金属膜を貫通穴内にめっきで形成する方法がある。
しかし、例えばめっきにより形成する場合、スルーホール内にめっき液が残っていると、枠体２０を基板本体１２に接合する工程や、複合基板１０を外部回路基板６０に接合する工程で、残っていためっき液が加熱され、気化して急激に膨張することによって、スルーホール付近に亀裂が発生したり、はんだにボイドが発生したりすることがある。接続部材３０を金属薄板の折り曲げ加工で形成する場合には、このようなことがないため、接合信頼性を向上することができる。
また、スルーホールの穴あけを行い、内周面をめっきする場合には、スルーホールの直径は、例えば１００μｍ以下にすると加工が困難になる。金属薄板の折り曲げ加工で接続部材３０を形成する場合には、金属薄板の厚さを５０μｍまで小さくして容易に加工できる。また、穴の周囲に残すことが必要な寸法も、金属薄板の折り曲げ加工で接続部材３０を形成する場合の方が、スルーホールの穴あけを行い、内周面をめっきする場合よりも小さくすることができる。したがって、接続部材３０は、金属薄板の折り曲げ加工で形成することによって、容易に小型化することができる。
また、接続部材３０を金属薄板の折り曲げ加工で形成し、それを被覆するように樹脂成形すると、工程が簡単になり、製造コストを低減することができる。
また、金属薄板の折り曲げ加工で形成された接続部材３０で、基板本体１２と外部回路基板６０との間を接合することにより、金属の弾性変形で応力を吸収し、強度を向上させることができる。
また、接続部材３０に用いる金属薄板の材質は、めっきにより接続部材３０を形成する場合よりも、選択の自由度が高い。枠部材２２の樹脂と、接続部材３０の金属とは、強固に接合されている必要はない。そのため、枠部材２２に用いる樹脂の材質も、選択の自由度が高い。したがって、安価な材質、折り曲げやすい材質、成形しやすい材質を、高い自由度で選定することができ、工業上、有用である。
次に、図１１〜図１３を参照しながら、変形例について説明する。
＜変形例１＞ 図１１の断面図に示した複合基板１０ａは、外部回路基板６０に接続するための接続部材３０ａの第２片３６ａの先端３７ａ側が、枠部材２２の外周面２４よりも外側に延長されている。これによって、第２片３６ａと外部回路基板６０との接合部分６６ａを大きくして、複合基板１０ａと外部回路基板６０との間の接合力を向上することができる。
＜変形例２＞ 図１２の断面図に示した複合基板１０ｂは、外部回路基板６０に接続するための接続部材３０ｂの第２片３６ｂの先端３７ｂ側を折り曲げて、枠部材２２の外周面２４に沿うようにしている。外部回路基板６０と接合するためのはんだ６６ｂが、折り曲げられた第２片３６ｂの先端３７ｂ側に沿って盛り上がるため、外部回路基板６０と複合基板１０ｂとを接合するためのはんだ６６ｂを、外部から容易に検査することができる。
＜変形例３＞ 図１３の断面図に示した複合基板１０ｃは、実施例とは逆に、基板本体１２側に接続する接続部材３０ｃの第１片３２ｃが、外部回路基板６０側に接続する接続部材３０ｃの第２片３６ｃよりも長い。この場合、接続部材３０ｃの第１片３２ｃの先端３１ｃ側が、枠部材２２の外周面２４まで延在しても、外周面２４より外側まで延長してもよい。複合基板１０ｃは、接続部材３０ｃの第１片３２ｃと基板本体１２との接合部分２６ｃを大きくして、枠体２０ｃと基板本体１２と間の接合力を向上することができる。
＜変形例４＞ 図１４の断面図、図１５の要部拡大断面図に示した複合基板１０ｘは、基板本体１２と枠体２０との接続部分の構成が実施例と異なるが、基板本体１２そのものや枠体２０そのものの構成は実施例と同じである。
すなわち、実施例と異なり、基板本体１２の端子１６と枠体２０の接続部材３０の第１片３２とは、位置がずれている。詳しくは、複合基板１０ｘの中心に対して、基板本体１２の端子１６は相対的に外側に配置され、枠体２０の接続部材３０の第１片３２は相対的に内側に配置されている。そのため、端子１６と第１片３２とを接合する導電性接合材（例えば、はんだ）２６ｘは、幅方向（図１５において左右方向）に引き延ばされた形となっている。
図１５に示したように、枠体２０側の第１片３２の中心３２ｃは、基板本体１２の端子１６の中心１６ｃよりも内側（枠体２０の貫通穴２３側）に、距離α（α＞０）ずれていることが好ましい。
基板本体１２と枠体２０とで構成されるキャビティ（大部分は枠体２０の貫通穴２３）に封止樹脂５４を充填・硬化させた際、封止樹脂５４の硬化収縮応力Ｆ１は、枠体２０枠部材２２の各辺を内側に引っ張る方向に働く。他方、枠体２０と基板本体１２とを接合している導電性接合材２６ｘを硬化させる際にも硬化収縮応力が働く。接続部材３０の第１片３２の中心３２ｃが基板本体１２の端子１６の中心１６ｃよりも内側にずれて配置されていると、導電性接合材２６ｘの硬化収縮応力Ｆ２は、枠体２０側の接続部材３０の第１片３２を外側へ引っ張る方向に働く。そのため、封止樹脂５４の収縮応力Ｆ１を導電性接合材２６ｘの収縮応力Ｆ２で緩和して、封止樹脂５４の収縮応力による影響を小さくすることができる。その結果、封止樹脂５４の硬化収縮に伴う枠体２０の変形を抑制でき、枠体２０と基板本体１２との接続信頼性を向上させることができる。
また、このような構造であると、導電性接合材２６ｘが硬化する際、基板本体１２には内側方向（基板本体１２の中心に向かう方向）への圧縮応力が働くため、セラミック等の基板本体１２では、基板本体１２自身の抗折強度が向上する。
また、枠体２０側の第１片３２の内側縁３２ｂは、基板本体１２の端子１６の内側縁１６ｂよりも内側（枠体２０の貫通穴２３側）に、距離β（β＞０）ずれていることが好ましい。
第１片３２の内側縁３２ｂを端子１６の内側縁１６ｂよりも内側にずらした場合には、導電性接合材２６ｘが、それぞれ端子１６の内側縁１６ｂと第１片３２の内側縁３２ｂとの間の領域で幅方向に引き延ばされた形で硬化するので、導電性接合材２６ｘの硬化収縮応力Ｆ２を大きくすることができる。その結果、封止樹脂５４の収縮応力Ｆ１を導電性接合材２６ｘの収縮応力Ｆ２でより効果的に緩和することができる。
また、枠体２０側の第１片３２の先端縁３２ａ（接続部材３０の先端３１）は、基板本体１２の端子１６の外側縁１６ａよりも内側（枠体２０の貫通穴２３側）に、距離γ（γ＞０）ずれていることが好ましい。
仮に、第１片３２の先端縁３２ａが端子１６の外側縁１６ａよりも枠体２０の外側（枠体２０の貫通穴２３とは反対側）にずれていると、第１片３２の先端３１側が枠体２０の内側方向（接続部材３０の屈曲部３３に向かう方向）に引っ張られるので、第１片３２の先端３１側が枠部材２２から離れてしまい、枠体２０と基板本体１２との接合形状が不安定になったり、枠体２０と基板本体１２との接合強度が低下したりすることがある。これとは逆に、第１片３２の先端縁３２ａが端子１６の外側縁１６ａよりも枠体２０の外側にずれていると、第１片３２の先端３１側は枠体２０の外側方向（接続部材３０の屈曲部３３とは反対方向）に引っ張られるので、第１片３２の先端３１側と枠部材２２とがしっかりと接合し、枠体２０と基板本体１２との接合形状が安定し、枠体２０と基板本体１２との接合強度が安定する。
＜まとめ＞ 以上に説明したように、折り曲げられた接続部材３０が樹脂の枠部材２２に埋設されてなる枠体２０を介して、複合基板１０を外部回路基板６０に接合することにより、簡単な構成で、接合部分の熱応力や衝撃応力を緩和することができる。この場合、枠部材２２の貫通穴２３を介して対向して配置される接続部材３０について、第１片３２と第２片３６の先端３１，３７が外側を向き、中間片３４がともに貫通穴２３側（内側）に配置されるようにすることで、複合基板１０と外部回路基板６０との接合部分や、複合基板１０内における基板本体１２と枠体２０との接合部分に作用するせん断力や曲げモーメントをできるだけ小さくして、接合信頼性をより向上することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
例えば、「基板本体」は、枠体に接続される複数の端子が同一平面上に設けられた基板であればよく、枠体が接続される平面部以外の部分に、凸部や凹部が設けられていれてもよい。

Claims (15)

  1. 少なくとも一方主面に端子を有する基板本体と、
    前記基板本体の前記一方主面に接合される枠体とを備えた複合基板であって、
    前記枠体は、
    絶縁材料からなり、中央に貫通穴を有し、前記基板本体の前記一方主面の周縁部に沿って枠状に延在する枠部材と、
    金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ第１片と第２片とが連続する複数の接続部材と、
    を有し、
    前記複数の接続部材は、
    前記枠部材に、前記枠部材の前記貫通穴を介して対向するように配置され、
    前記第１片が、前記枠部材の前記基板本体に対向する面に沿って延在し、前記枠部材の前記基板本体側に露出して、前記基板本体の前記一方主面の前記端子に接合され、
    前記第２片が、前記枠部材の前記基板本体とは反対側の面に沿って延在し、前記枠部材の前記基板本体とは反対側に露出し、
    前記中間片が、前記枠部材の内部を貫通し、前記枠部材に固定され、
    前記中間片の前記両端は、前記第１片及び前記第２片の前記枠部材の前記貫通穴側の端部にそれぞれ連続することを特徴とする複合基板。
  2. チップ状電子部品が前記枠状部材の前記貫通穴内に配置され、前記基板本体の前記一方主面に搭載されていることを特徴とする、請求項１に記載の複合基板。
  3. 前記チップ状電子部品が樹脂で封止され、該樹脂が前記枠体の一部に接着又は当接していることを特徴とする、請求項２に記載の複合基板。
  4. 前記枠体の前記接続部材は、金属薄板の打ち抜き加工及び折り曲げ加工により形成され、
    前記枠体の前記枠部材は、金型内に前記接続部材となる部分を挿入した状態で成形した樹脂であることを特徴とする、請求項１、２又は３に記載の複合基板。
  5. 前記基板本体がセラミック基板であることを特徴とする、請求項１〜４のいずれか一項に記載の複合基板。
  6. 前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなるセラミック多層基板であることを特徴とする、請求項１〜５のいずれか一項に記載の複合基板。
  7. 前記枠体の前記接続部材の前記金属薄板は可撓性を有することを特徴とする、請求項４に記載の複合基板。
  8. 前記接続部材の厚みは、５０μｍ以上、かつ３００μｍ以下であることを特徴とする、請求項１〜７のいずれか一項に記載の複合基板。
  9. 前記基板本体の他方主面に、チップ状電子部品が搭載されていることを特徴とする、請求項１〜８のいずれか一項に記載の複合基板。
  10. 前記枠体の前記接続部材は、前記第２片の先端が、前記枠部材の外周面まで又は該外周面よりも外側まで延在していることを特徴とする、請求項１〜９のいずれか一項に記載の複合基板。
  11. 前記枠体の前記接続部材は、前記第２片の先端側が折り曲げられて、前記枠部材の外周面に沿って延在していることを特徴とする、請求項１〜９のいずれか一項に記載の複合基板。
  12. 前記枠体の前記接続部材は、前記第１片の面積が、前記第２片の面積よりも大きいことを特徴とする、請求項１〜９のいずれか一項に記載の複合基板。
  13. 前記枠体の前記接続部材の前記第１片の中心の位置が、前記基板本体の前記端子の中心の位置よりも、前記枠体の前記貫通穴側にずれていることを特徴とする、請求項１〜９のいずれか一項に記載の複合基板。
  14. 前記枠体の前記接続部材の前記第１片の前記枠体の前記貫通穴側の内側縁の位置が、前記基板本体の前記端子の前記基板本体の中心側の内側縁の位置よりも、前記枠体の前記貫通穴側にずれ、
    前記枠体の前記接続部材の前記第１片の前記枠体の前記貫通穴とは反対側の先端縁の位置が、前記基板本体の前記端子の前記基板本体の中心とは反対側の外側縁の位置よりも、前記枠体の前記貫通穴側にずれていることを特徴とする、請求項１〜９のいずれか一項に記載の複合基板。
  15. 少なくとも一方主面に端子が設けられた基板本体と、枠体とを準備する第１の工程と、
    前記基板本体の前記一方主面に、前記枠体を接合する第２の工程とを備えた、複合基板の製造方法であって、
    前記第１の工程において、
    前記枠体は、
    絶縁材料からなり、中央に貫通穴を有し、前記基板本体の前記一方主面の周縁部に沿って枠状に延在する枠部材と、
    金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ第１片と第２片とが連続する複数の接続部材と、
    を有し、
    前記複数の接続部材は、
    前記枠部材に、前記枠部材の前記貫通穴を介して対向するように配置され、
    前記第１片が、前記枠部材の前記基板本体に対向する面に沿って延在し、前記第２片が、前記枠部材の前記基板本体とは反対側の面に沿って延在し、前記第１片及び第２片が、前記枠部材の前記貫通穴の周囲に延在する前記枠部材の前記面にそれぞれ露出し、
    前記中間片が、前記枠部材の内部を貫通し、前記枠部材に固定され、
    前記中間片の前記両端に、前記第１片及び前記第２片の前記枠部材の前記貫通穴側の端部がそれぞれ連続し、
    前記第２の工程において、
    前記枠体は、前記基板本体の一方主面の周縁部に沿って枠状に延在するように配置され、
    前記枠体の前記接続部材の前記第１片が、前記基板本体の前記一方主面に設けられた前記端子に接合されることを特徴とする、複合基板の製造方法。
JP2008507360A 2006-03-29 2006-09-28 複合基板及び複合基板の製造方法 Active JP4873005B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008507360A JP4873005B2 (ja) 2006-03-29 2006-09-28 複合基板及び複合基板の製造方法

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2006091960 2006-03-29
JP2006091960 2006-03-29
PCT/JP2006/319262 WO2007110985A1 (ja) 2006-03-29 2006-09-28 複合基板及び複合基板の製造方法
JP2008507360A JP4873005B2 (ja) 2006-03-29 2006-09-28 複合基板及び複合基板の製造方法

Publications (2)

Publication Number Publication Date
JPWO2007110985A1 JPWO2007110985A1 (ja) 2009-08-06
JP4873005B2 true JP4873005B2 (ja) 2012-02-08

Family

ID=38540923

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008507360A Active JP4873005B2 (ja) 2006-03-29 2006-09-28 複合基板及び複合基板の製造方法

Country Status (5)

Country Link
US (1) US7851708B2 (ja)
JP (1) JP4873005B2 (ja)
KR (1) KR101019067B1 (ja)
DE (1) DE112006003809T5 (ja)
WO (1) WO2007110985A1 (ja)

Families Citing this family (21)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5230997B2 (ja) 2007-11-26 2013-07-10 新光電気工業株式会社 半導体装置
US8030752B2 (en) * 2007-12-18 2011-10-04 Samsung Electro-Mechanics Co., Ltd. Method of manufacturing semiconductor package and semiconductor plastic package using the same
JP5240293B2 (ja) * 2009-04-02 2013-07-17 株式会社村田製作所 回路基板
CN101692441B (zh) * 2009-04-16 2012-04-11 旭丽电子(广州)有限公司 一种印刷电路板封装结构
JPWO2011030542A1 (ja) * 2009-09-11 2013-02-04 株式会社村田製作所 電子部品モジュールおよびその製造方法
JP5529494B2 (ja) * 2009-10-26 2014-06-25 株式会社三井ハイテック リードフレーム
DE102010026312B4 (de) * 2010-07-06 2022-10-20 Phoenix Contact Gmbh & Co. Kg Anschlusskontakt und Verfahren zur Herstellung von Anschlusskontakten
GB2499850B (en) * 2012-03-02 2014-07-09 Novalia Ltd Circuit board assembly
JP5889718B2 (ja) * 2012-05-30 2016-03-22 アルプス電気株式会社 電子部品の実装構造体及び入力装置、ならびに、前記実装構造体の製造方法
WO2014128795A1 (ja) * 2013-02-22 2014-08-28 パナソニック株式会社 電子部品パッケージ
JP2014179472A (ja) 2013-03-15 2014-09-25 Murata Mfg Co Ltd モジュールおよびその製造方法
JPWO2016047004A1 (ja) * 2014-09-25 2017-08-31 日本電気株式会社 電気回路システム、アンテナシステムおよび回路シールドケース
KR102029495B1 (ko) * 2014-10-15 2019-10-07 삼성전기주식회사 칩 전자부품 및 그 실장 기판
US9190367B1 (en) 2014-10-22 2015-11-17 Advanced Semiconductor Engineering, Inc. Semiconductor package structure and semiconductor process
US10109588B2 (en) * 2015-05-15 2018-10-23 Samsung Electro-Mechanics Co., Ltd. Electronic component package and package-on-package structure including the same
CN208597204U (zh) * 2016-01-07 2019-03-12 株式会社村田制作所 多层基板以及电子设备
US9761535B1 (en) * 2016-06-27 2017-09-12 Nanya Technology Corporation Interposer, semiconductor package with the same and method for preparing a semiconductor package with the same
KR102400748B1 (ko) * 2017-09-12 2022-05-24 삼성전자 주식회사 인터포저를 포함하는 전자 장치
KR102259995B1 (ko) * 2017-10-30 2021-06-02 니뽄 도쿠슈 도교 가부시키가이샤 전극 매설 부재
US10910233B2 (en) * 2018-04-11 2021-02-02 Advanced Semiconductor Engineering, Inc. Semiconductor device package and method of manufacturing the same
KR20230119844A (ko) * 2022-02-08 2023-08-16 삼성전자주식회사 기판 조립체를 포함하는 전자 장치

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148743A (ja) * 1995-11-20 1997-06-06 Mitsubishi Gas Chem Co Inc セラミックス／プラスチックスハイブリッド多層プリント板の製造方法
JP2000101348A (ja) * 1998-09-17 2000-04-07 Toyo Commun Equip Co Ltd 電子部品用パッケージ
WO2006027888A1 (ja) * 2004-09-08 2006-03-16 Murata Manufacturing Co., Ltd. 複合セラミック基板

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216314A (ja) 1993-01-14 1994-08-05 Matsushita Electric Works Ltd 半導体装置
JPH0750357A (ja) 1993-08-06 1995-02-21 Fujitsu General Ltd 面実装ハイブリッドｉｃ
JP2001339137A (ja) 2000-05-30 2001-12-07 Alps Electric Co Ltd 面実装型電子回路ユニット
JP2004289193A (ja) * 2003-01-27 2004-10-14 Kyocera Corp 撮像装置
JP2005328009A (ja) 2004-05-17 2005-11-24 Sumitomo Electric Fine Polymer Inc チップパッケージ、該チップパッケージの製造方法およびチップ実装基板
JP4258432B2 (ja) * 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH09148743A (ja) * 1995-11-20 1997-06-06 Mitsubishi Gas Chem Co Inc セラミックス／プラスチックスハイブリッド多層プリント板の製造方法
JP2000101348A (ja) * 1998-09-17 2000-04-07 Toyo Commun Equip Co Ltd 電子部品用パッケージ
WO2006027888A1 (ja) * 2004-09-08 2006-03-16 Murata Manufacturing Co., Ltd. 複合セラミック基板

Also Published As

Publication number Publication date
US7851708B2 (en) 2010-12-14
KR101019067B1 (ko) 2011-03-07
WO2007110985A1 (ja) 2007-10-04
US20080289853A1 (en) 2008-11-27
KR20080083359A (ko) 2008-09-17
DE112006003809T5 (de) 2009-02-12
JPWO2007110985A1 (ja) 2009-08-06

Similar Documents

Publication Publication Date Title
JP4873005B2 (ja) 複合基板及び複合基板の製造方法
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
JP4858541B2 (ja) 中継基板および電子回路実装構造体
JP4310467B2 (ja) 複合多層基板及びその製造方法
JP4957163B2 (ja) 複合部品
JP3838331B2 (ja) 半導体装置及びその製造方法、回路基板並びに電子機器
JPWO2007007450A1 (ja) 中継基板とそれを使用した立体配線構造体
KR20000005915A (ko) 반도체장치와그제조방법
US7807510B2 (en) Method of manufacturing chip integrated substrate
US7450395B2 (en) Circuit module and circuit device including circuit module
JP4725817B2 (ja) 複合基板の製造方法
JP4788581B2 (ja) 複合基板
JP5109361B2 (ja) 複合基板
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
US6958262B2 (en) Mounting structure of semiconductor device and mounting method thereof
JP4463139B2 (ja) 立体的電子回路装置
JP2004047897A (ja) 電子部品および電子部品の製造方法
KR200292794Y1 (ko) 가요성회로기판 및 이를 이용한 반도체패키지
JP2008041814A (ja) フレキシブルプリント配線板及びその製造方法
JP2018098236A (ja) 電子回路モジュール及びその製造方法
JPH11243116A (ja) 半導体集積回路装置及びその製造方法
JP2007059774A (ja) 半導体チップ実装用部材およびその製造方法と半導体チップ実装用回路基板およびこれを用いた半導体チップ実装構造
JP2014150138A (ja) チップ部品積層体、チップ部品モジュールおよびそれらの製造方法
JP2003203942A (ja) 半導体パッケージ部品実装基板

Legal Events

Date Code Title Description
A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110510

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110707

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20111025

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20111107

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20141202

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4873005

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150