JP4788581B2 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP4788581B2
JP4788581B2 JP2006329763A JP2006329763A JP4788581B2 JP 4788581 B2 JP4788581 B2 JP 4788581B2 JP 2006329763 A JP2006329763 A JP 2006329763A JP 2006329763 A JP2006329763 A JP 2006329763A JP 4788581 B2 JP4788581 B2 JP 4788581B2
Authority
JP
Japan
Prior art keywords
piece
frame
frame member
substrate
substrate body
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006329763A
Other languages
English (en)
Other versions
JP2008147251A (ja
Inventor
幸男 山本
範夫 酒井
誠 北村
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006329763A priority Critical patent/JP4788581B2/ja
Publication of JP2008147251A publication Critical patent/JP2008147251A/ja
Application granted granted Critical
Publication of JP4788581B2 publication Critical patent/JP4788581B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/4805—Shape
    • H01L2224/4809—Loop shape
    • H01L2224/48091—Arched
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate

Description

本発明は複合基板に関し、詳しくは、基板本体の一方主面に枠体を接合してなる複合基板に関する。
高密度に電子部品を実装するため、基板本体の両面又は片面にチップ状電子部品を搭載したモジュール部品が提供されている。このようなモジュール部品を他の回路基板に実装したときに、モジュール部品の基板本体を他の回路基板から浮かせるため、モジュール部品の基板本体に枠状部材やパッケージを取り付けることが提案されている。この場合、基板本体と他の回路基板との間の電気的接続のため、枠状部材やパッケージには配線パターンが形成され、配線パターンの一端が基板本体に接合され、配線パターンの他端が他の回路基板に接合される（例えば、特許文献１〜４）。
また、特許文献５には、図２４の斜視図に示すように、貫通穴１２６を有する枠状のハウジング１２０にリード端子１１０の中間部１１４が支持され、モジュール基板と接続するためのリード端子１１０の一方の端部１１２がハウジング１２０の下面１２４に沿って延在し、リード端子１１０の他方の端部１１６がハウジング１２０の上面１２２との間に間隔を設けて延在し、ハウジング１２０から突出しているリード端子１１０の他方の端部１１６側の部分のばね弾性を利用して、耐衝撃性を改善する基板接続部材１００が提案されている。
また、特許文献６には、図２６（Ａ）に示したように、平板形状の樹脂製基板２２０にリードフレーム２３０をインサートモールドし、リードフレーム２３０の中間部分２３１を樹脂製基板２２０の内部に埋設し、リードフレーム２３０の両端を屈折させて、樹脂製基板２２０の表裏面にリード部２３２，２３３を露出させるチップパッケージ２１０が開示されている。
このチップパッケージ２１０は、図２６（Ｂ）に示すように、樹脂性基板２２０の上面に、開口２２３を跨ぐようにチップ２４０を実装し、ボンディングワイヤー２５０でチップ２４０とリード部２３２とを接続している。
また、図２６（Ｃ）に示すように、樹脂封止剤２５２をチップパッケージ２１０の上面にチップ２４０も封止するように塗布した後、下面に開口を有するボックス状の蓋２５４を被せて樹脂製基板２２０と固定して、半導体装置を形成している。この半導体装置は、プリント基板２７１上に実装される。
特開平６−２１６３１４号公報 特開平７−５０３５７号公報 特開２０００−１０１３４８号公報 特開２００１−３３９１３７号公報 特開２００５−３３３０４６号公報 特開２００５−３２８００９号公報
モジュール部品の基板本体とモジュール部品が実装される他の回路基板との熱膨張率又は線膨張係数に差があると、温度変化によって、枠状部材やパッケージに形成した配線パターンと基板本体や他の回路基板との接合部分に熱応力が発生する。また、これらの接合部分には、落下衝撃によって衝撃応力が発生する。特に、厳しい環境下で使用される場合には、熱応力や衝撃応力が大きくなるため、接合信頼性の低下が著しい。
特許文献５に開示された基板接続部材１００のようにハウジング１２０とリード端子１１０との間に隙間を設ける構造は、隙間部にハウジング材料（例えば、成形用樹脂）が入り込むことを防ぐため、隙間を確保するためのスペーサを挟んでおく必要がある。量産性が高いインサート成形技術でハウジング材料を形成する場合、成形用金型にスペーサに相当する部分を設ける。
例えば図２５（ａ）の要部断面図に示すように、リード端子１１０の先端１１７側の部分１１５が真っ直ぐな状態で、ハウジング１２０となる部分をインサート成形する。このとき、ハウジング１２０の内周面１２７とリード端子１１０の先端１１７側の部分１１５との間の空間１３０には、不図示のスペーサが配置される。次いで、図２５（ｂ）の要部断面図に示すように、リード端子１１０の先端１１７側の部分１１５を折り曲げる。このとき、ハウジング１２０の上面１２２に、ハウジング１２０の上面１２２とリード端子１１０の端部１１６との間の空間１３２を形成するための不図示のスペーサを配置して、リード端子１１０の先端１１７側の部分１１５を折り曲げる。
耐久性を考慮すると、スペーサにはある程度の厚み（例えば、１００μｍ以上）が必要となる。よって、ハウジング１２０とリード端子１１０との間の隙間を数十μｍオーダーに狭くすることができない。つまり、小型化、低背化が困難である。
また、リード端子を複雑に折り曲げるため、端子曲げ金型やハウジング材料成型金型の構成が複雑になり、加工コストが高くなり、金型代の初期投資が増大する。さらに、形状が複雑であるので、品質のばらつきが大きくなり、量産性が悪い。
さらに、はんだで接合する際に、リード端子１１０の端部１１６の裏面や中間部１１４側にはんだが濡れ上がると、接合信頼性が低下するおそれがある。
特許文献６に開示されたチップパッケージは、チップを搭載してボンディングワイヤーで接続するものであり、基板本体に接合されるものでない。特許文献６には、熱応力や衝撃応力を緩和するためのリードフレームの形状について、開示も示唆もされていない。
本発明は、かかる実情に鑑み、簡単な構成で、接合部分の熱応力や衝撃応力を効果的に緩和することができる複合基板及びその製造方法を提供しようとするものである。
本発明は、上記技術的課題を解決するために、以下のように構成した複合基板を提供する。
複合基板は、少なくとも一方主面に端子を有する基板本体と、前記基板本体の前記一方主面に接合される枠体とを備える。前記枠体は、枠部材と複数の接続部材とを有する。前記枠部材は、絶縁材料からなり、中央に貫通穴を有し、前記基板本体の前記一方主面の周縁部に沿って枠状に延在する。複数の前記接続部材は、金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ屈曲部を介して第１片と第２片とが連続する。前記複数の接続部材は、（ａ）前記枠部材に配置され、（ｂ）前記中間片が、前記枠部材に埋め込まれ、又は前記枠部材の前記貫通穴の内面に沿って配置され、少なくとも前記中間片の前記第１片側と前記第２片側との間の中間部分が前記枠部材に固定され、（ｃ）前記中間片と前記第１片との間の前記屈曲部が、前記枠部材の前記基板本体に対向する面に配置され、前記中間片と前記第２片との間の前記屈曲部が、前記枠部材の前記基板本体とは反対側の面とに配置され、（ｄ）前記第１片が、前記枠部材の前記基板本体側に露出して、前記基板本体の前記一方主面の前記端子に接合され、（ｅ）前記第２片が、前記枠部材の前記基板本体とは反対側に露出し、（ｆ）前記第１片又は前記第２片の少なくとも一方が、前記枠部材から離間して可動である。
上記構成において、複合基板は、接続部材の第２片が外部回路基板に接続される。
上記構成において、熱応力や衝撃応力が複合基板に作用したときに、枠部材から離間して可動である接続部材の第１片又は第２片の少なくとも一方が移動して、熱応力や衝撃応力を効果的に緩和することができる。
しかも、対向する接続部材は対称に配置されているので、枠部材から離間して可動である第１片又は第２片が互いに反対側に、かつ非平行に延在する。そのため、どの方向の衝撃荷重に対しても、少なくとも一つの接続部材の第１片又は第２片が移動して、衝撃を吸収することができる。
好ましい一態様として、前記接続部材の前記第１片は、前記中間片とは反対側の部分が前記枠部材に埋め込まれている。
この場合、接続部材の第１片と枠部材との固着が強化され、基板本体と枠部材は接合が強化され、より一体化されるので、衝撃荷重を接続部材の第２片で緩和し、基板本体と枠部材との間の接合部分に衝撃応力が生じないようにして、接合信頼性を向上することができる。
好ましい他の態様として、前記接続部材の前記中間片は、（ａ）前記枠部材の前記貫通穴の前記内面に沿って配置され、（ｂ）前記第１片側と前記第２片側との間の前記中間部分のみが、前記枠部材に固定され、（ｃ）前記中間片の前記第１片側及び前記第２片側の両端部分が、前記枠部材の前記貫通穴の前記内面から接離可能である。
この場合、接続部材の中間片の両端付近が枠部材から離れることができるので、接続部材の第１片や第２片の可動範囲は、中間片の両端付近が接続部材に埋め込まれている場合よりも、広くなる。
好ましいさらに別の態様として、前記枠部材の前記基板本体の前記一方主面に対向する面に、突起部が設けられている。前記接続部材の前記第１片は、前記突起部の前記基板本体の前記一方主面に対向する面に沿って延在する。
この場合、枠部材から接続部材の第１片が突出しているので、例えばはんだや導電性接着剤を転写工法によって複数個所の接続部材の第１片に同時に塗布して、効率よく複合基板を作製することができる。また、接続部材は、枠部材から突出している部分の裏面に突起部が配置されているので、基板本体と接合するためのはんだ等が接続部材に濡れ上がることがないので、接合信頼性を向上することができる。
好ましくは、チップ状電子部品が前記枠状部材の前記貫通穴内に配置され、前記基板本体の前記一方主面に搭載されている。
この場合、枠状部材の貫通穴を利用して、複合基板の実装密度を高めることができる。
好ましくは、前記チップ状電子部品が樹脂で封止され、該樹脂が前記枠体の一部に接着又は当接している。
この場合、枠体で樹脂の流れを阻止し、チップ状電子部品を確実に封止することができる。また、封止に用いた樹脂によって、枠体の変形や基板本体に対する相対移動を防ぎ、枠体と基板本体との接合を補強することができる。
好ましくは、前記枠体の前記接続部材は、金属薄板の打ち抜き加工及び折り曲げ加工により形成される。前記枠体の前記枠部材は、金型内に前記接続部材となる部分を挿入した状態で成形した樹脂である。
この場合、枠体を効率よく製作することができる。
好ましくは、前記基板本体がセラミック基板である。
セラミック基板は熱膨張が小さいため、外部回路基板に実装したときに接合部分に作用する熱応力が大きくなる。したがって、接合信頼性の向上効果が特に大きい。
好ましくは、前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなるセラミック多層基板である。
この場合、セラミック多層基板により複合基板の実装密度を高めつつ、接合信頼性を向上することができる。また、セラミック多層基板は他の種類の基板に比べて脆いため、熱応力や衝撃応力からセラミック多層基板自体の破壊を防止する効果が大きい。
好ましくは、前記枠体の前記接続部材の前記金属薄板は可撓性を有する。
接続部材を構成する金属薄板が可撓性を有していれば、接続部材の第１片や第２片が中間片との接続部を支点として可動であるので、枠体と基板本体の接合強度や、枠体と外部回路基板の接合強度が向上する。
好ましくは、前記接続部材の厚みは、５０μｍ以上、かつ３００μｍ以下である。
上記範囲内であれば、接続部材を高精度に加工することができるため、小型化が容易である。すなわち、接続部材の厚さが５０μｍより小さくなると、折り曲げ加工時のばらつきが大きくなり、接続部材の第１片や第２片の位置や高さの精度が低下する。また、疲労破壊しやすい。接続部材の厚さが３００μｍより大きくなると、折り曲げ加工が難しくなり、曲げ角度のばらつきや高さのばらつきが大きくなる。
好ましくは、前記基板本体の他方主面に、チップ状電子部品が搭載されている。
この場合、複合基板の実装密度を高めることができる。
また、本発明は、以下のように構成した複合部品を提供する。
複合部品は、外部回路基板の端子に、上記各構成のいずれか一つ複合基板の前記接続部材の前記第２片が接合されている。
複合基板の接続部材の第１片又は第２片の少なくとも一方が移動して、熱応力や衝撃応力を効果的に緩和することができるため、接合信頼性を向上した複合部品を提供することができる。
また、本発明は、上記技術的課題を解決するために、以下のように構成した複合基板の製造方法を提供する。
複合基板の製造方法は、少なくとも一方主面に端子が設けられた基板本体と、枠体とを準備する第１の工程と、前記基板本体の前記一方主面に、前記枠体を接合する第２の工程とを備える。前記第１の工程において、前記枠体は、絶縁材料からなり、中央に貫通穴を有する枠部材と、金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ屈曲部を介して第１片と第２片とが連続する複数の接続部材と、を有する。前記複数の接続部材は、前記枠部材に配置され、前記中間片が、前記枠部材に埋め込まれ、又は前記枠部材の前記貫通穴の内面に沿って配置され、少なくとも前記中間片の前記第１片側と前記第２片側との間の中間部分が前記枠部材に固定され、前記中間片と前記第１片との間の前記屈曲部が前記枠部材の一方主面に配置され、前記中間片と前記第２片との間の前記屈曲部が前記枠部材の他方主面に配置され、前記第１片及び第２片が、前記枠部材の前記貫通穴の周囲に延在する前記枠部材の前記両主面にそれぞれ露出し、前記第１片及び前記第２片が、前記接続部材が前記枠部材の前記貫通穴を介して対向する方向に延在する。前記第２の工程において、（ａ）前記枠体は、前記基板本体の前記一方主面に、前記枠部材が前記基板本体の前記一方主面の周縁部に沿って枠状に延在するように配置され、（ｂ）前記枠体の前記接続部材の前記第１片が、前記基板本体の前記一方主面に設けられた前記端子に接合される。
上記方法により製造された複合基板は、接続部材の第２片が外部回路基板に接続される。熱応力や衝撃応力が複合基板に作用したときに、枠部材から離間して可動である接続部材の第１片又は第２片の少なくとも一方が移動することによって、熱応力や衝撃応力を効果的に緩和することができる。そのため、接合信頼性を向上することができる。
しかも、対向する接続部材は対称に配置されているので、枠部材から離間して可動である第１片又は第２片が互いに反対側に、かつ非平行に延在する。そのため、どの方向の衝撃荷重に対しても、少なくとも一つの接続部材の第１片又は第２片が移動して、衝撃を吸収することができる。
本発明によれば、簡単な構成で、接合部分の熱応力や衝撃応力を効果的に緩和することができる。
以下、本発明の実施の形態について、図１〜図２３を参照しながら説明する。
＜実施例１＞ 図１〜図９を参照しながら、複合基板について説明する。
図１（ａ）の断面図に示すように、複合基板１０は、平板状の基板本体１２の一方主面１２ｂに枠体２０が接合されてなり、図１（ｂ）の断面図に示すように、外部回路基板６０に接合される。
基板本体１２の一方主面１２ｂには、ＩＣチップ等のチップ状電子部品５０が搭載され、チップ状電子部品５０の不図示の端子と基板本体１２の一方主面１２ｂに設けられた不図示のパッドとがボンディングワイヤー５２によって接続されている。基板本体１２の一方主面１２ｂには、ワイヤーボンディング以外で接続するチップ状電子部品５５を搭載してもよい。例えば、表面実装型部品（ＳＭＤ）を搭載してもよい。
基板本体１２の他方主面１２ａには、必要に応じて、チップコンデンサやＩＣチップ等のチップ状電子部品４０，４２が搭載され、はんだリフローやフリップチップボンディングによって、チップ状電子部品４０，４２の不図示の端子と基板本体１２の他方主面１２ａに設けられた不図示の端子とが接続される。
基板本体１２は、高密度化のために、片面又は両面に電子部品を実装可能な構造であればよい。基板本体１２は、例えば、複数のセラミック層が積層されたセラミック多層基板である。セラミック多層基板は、内部に電気回路を構成することにより実装密度を高めることができるので、複合基板１０の基板本体１２として好ましい。もっとも、基板本体１２はセラミック多層基板に限らず、１層のみのセラミック基板（例えば、アルミナ基板）であっても、セラミック以外の材料を用いた基板（例えば、プリント配線基板、フレキシブルプリント配線基板など）であってもよい。
枠体２０は、絶縁材料（例えば、樹脂）からなる枠部材２２に、複数の接続部材３０が配置されている。
枠部材２２は、中央に貫通穴２３を有し、矩形の基板本体１２の一方主面１２ｂの周縁部に沿って枠状に延在する。枠部材２２の貫通穴２３によって、凹部（キャビティー）が形成され、この凹部の底面となる基板本体１２の一方主面１２ｂに、前述したチップ状電子部品５０，５５やパッドが配置されている。
機械的破壊や熱や水分などの環境から保護するため、必要に応じて、枠部材２２の貫通穴２３に封止剤５４を充填し、チップ状電子部品５０，５５を封止する。基板本体１２の一方主面１２ｂに、チップ状電子部品５０，５５をはんだリフローで実装する場合や、チップ状電子部品５０，５５をＡｕやはんだのバンプでフリップチップボンディングする場合には、封止剤５４はなくてもよい。
また、基板本体１２の他方主面１２ａ側に、金属ケース１９を接合してチップ状電子部品４０，４２を覆ったり、図示していないが、チップ状電子部品４０，４２を封止剤で封止したりしてもよい。これは、複合基板１０を外部回路基板６０に実装する際にマウンターで吸着しやくするためである。特に高周波用の複合基板１０には、金属ケース１９を用いると、電磁シールドの効果もある。電磁シールドが不要な場合には、チップ状電子部品４０，４２の上面を被覆するように、エポキシ樹脂等の熱硬化性樹脂を塗布し、あるいはトランスファー成形し、天面を平らにする。
各接続部材３０は、枠部材２２の貫通穴２３を介して互いに対向するように、枠部材２２の４辺に配置されている。図２の要部拡大断面図に示すように、各接続部材３０は、帯状の金属薄板を直角に折り曲げて２つの屈曲部３３，３５が形成された断面略コ字状の部材であり、中間片３４の両端にそれぞれ第１片３２と第２片３６とが連続している。中間片３４は、枠部材２２の内部を貫通している。第１片３２は、枠部材２２の基板本体１２に対向する面２２ａに沿って延在している。第２片３６は、枠部材２２の基板本体１２とは反対側の面２２ｂから離間し、枠部材２２の基板本体１２とは反対側の面２２ｂとの間に、くさび状の空間２２ｘを形成している。
接続部材３０は、中間片３４が枠部材２２の貫通穴２３側に配置され、第１片３２と第２片３６とが、中間片３４に関して枠部材２２の貫通穴２３とは反対側に配置されている。すなわち、接続部材３０の中間片３４が内側に配置され、接続部材３０の第１片２と第２片３６とが中間片３４に関して同じ側に、それぞれの先端３１，３７が外側を向くように配置されている。
第１片３２と第２片３６とは、長さが異なり、第２片３６の方が第１片３２よりも長い。すなわち、枠部材２２の基板本体１２とは反対側の面２２ｂに第２片３６を沿わせたときに、第２片３６の先端３７側が枠部材２２の外周面２４に達している。一方、枠部材２２の基板本体１２側の面２２ａに沿う第１片３２の先端３１は、枠部材２２の外周面２４に達していない。
図１（ｂ）の断面図及び図２の要部拡大断面図に示すように、接続部材３０の第１片３２は、基板本体１２の一方主面１２ｂに設けられた端子１８（図２のみに図示）に、はんだ２６で接合される。これによって、枠体２０は、基板本体１２の一方主面１２ｂに接合される。
外部に露出している接続部材３０の第２片３６は、マザーボード等の外部回路基板６０の表面電極６２（図２のみに図示）にはんだ６６を介して接合される。これによって、複合基板１０は外部回路基板６０に実装され、電気的に接続される。基板本体１２に金属ケース１９を接合する場合には、金属ケース１９も外部回路基板６０に電気的に接続されるようにする。
接続部材３０の第２片３６は、外部回路基板６０に接合された状態においても、枠部材２２から離間している。そのため、詳しくは後述するが、例えば衝撃荷重が作用したときに、接続部材３０の第２片３６が移動して、衝撃を吸収することができる。
接続部材３０には、基板本体１２や外部回路基板６０との接合に使用されるはんだや導電性接着剤との濡れ性をよくし、接合強度を高めるため、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／はんだなどをめっきしてもよい。このようなめっきは、接続部材３０の全面に施しても、第１片３２や第２片３６の接合面のみに施してもよい。
次に、複合基板１０の作製工程について、図２〜図８を参照しながら説明する。
まず、基板本体１２と枠体２０とを準備する。
基板本体１２は、セラミック多層基板の場合、例えば複数のセラミック層を積層してなり、図２に示すように、内部には、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｃｕ、ＣｕＯなどを主成分とする導電性ペーストを用いて面内導体パターン１４やビアホール導体パターン１３が形成されている。このような構成は、低抵抗のＡｇやＣｕを使うので、信号損失が小さく、高周波用の部品あるいはモジュールとして実用化されている。基板本体１２の一方主面１２ｂには、チップ状電子部品５５や枠体２０を接合するための端子１８等やチップ状電子部品５０をワイヤーボンディングするためのパッドが形成され、他方主面１２ａには、チップ状電子部品４０，４２を接合するための接合電極（接合用ランド）となる端子が形成されている。端子やパッドには、必要に応じて、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／はんだをめっきする。
具体的には、面内導体パターン１４やビアホール導体パターン１３等が形成された厚さ１０〜２００μｍ程度の未焼成セラミックグリーンシートを準備する。未焼成セラミックグリーンシートは低温焼結セラミックス材料を含み、焼結温度は１０５０℃以下である。低温焼結セラミック材料としては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等、が挙げられる。次いで、未焼成セラミックグリーンシートを適宜な順序で積層して、複数枚の未焼成セラミックグリーンシートを積層した積層体を形成する。次いで、この積層体を、セラミックグリーンシートの焼結温度で焼結して形成された基板本体１２を取り出す。
枠体２０は、図３の樹脂成形直後の平面図、図３の線Ａ−Ａに沿って切断した断面図である図４及びその要部拡大断面図である図５に示すように、青銅、洋白、Ｎｉ合金等の金属薄板８０を金型で打ち抜いて、枠部８２の内側に複数の帯状部８４を形成した後、帯状部８４の先端３１側を断面コ字状に折り曲げ、接続部材３０となる部分を形成する。そして、接続部材３０となる帯状部８４の先端３１側に、ＬＣＰ（液晶ポリマー）、ＰＰＳ（ポリフェニレンサルファイド）等の熱可塑性樹脂の射出成形や、エポキシ系樹脂等の熱硬化性樹脂のトランスファー成形で樹脂成形し、貫通穴２３を有する枠部材２２を形成する。このとき、先端３１と第１の屈曲部３３との間の第１片３２と、第２の屈曲部３５（図２参照）よりも枠部８２側の帯状部８４とが金型の内面に沿い、第１の屈曲部３３と第２の屈曲部３５との間の中間片３４（図２参照）が金型の内面から離れるようにして、樹脂成形する。図５に示すように、接続部材３０の第１片３２の先端３１は、枠部材２２の外周面２４に達していない。
樹脂成形直後は、図４及び、図３に示すように、モールド樹脂（枠部材２２）の周囲に、接続部材３０となる部分以外の金属薄板８０の帯状部８４がつながっているので、例えば図６の断面図に示すように、下型７２に対して上型７０を矢印７４で示す方向に移動させることにより、成形した樹脂（すなわち、枠部材２２）からはみ出した金属薄板８０の帯状部８４の枠部８２側の部分を、図７の断面図に示すように、枠部材２２の外周面２４に沿って切り離す。これにより、第２片３６の先端３７側は、枠部材２２の外周面２４に達した状態となる。
この際、樹脂成形直後には、接続部材３０の第１片３２及び第２片３６とモールド樹脂、すなわち枠部材２２とは樹脂成形時の加熱・加圧により枠部材２２に一時的に仮圧着された状態である。しかし、機械的に接合されているわけではないので、金属薄板８０の帯状部８４が金型で切断される際の負荷・衝撃によって、接続部材３０の第２片３６は、容易に枠部材２２から剥離する。切断時の負荷・衝撃により、図８の要部拡大断面図に示すように、接続部材３０の第２片３６が枠部材２２から剥離した状態で塑性変形し、接続部材３０の第２片３６は、枠部材２２から離間した状態を維持する。
次いで、図１に示したように、基板本体１２に枠体２０を接合し、部品実装や封止などを行い、複合基板１０が完成する。
詳しくは、基板本体１２の一方主面１２ｂの端子に、はんだ、Ａｇ等を含む導電性ペーストを印刷し、基板本体１２の一方主面１２ｂに枠体２０を搭載し、枠体２０の接続部材３０の第１片３２が導電性ペーストに当接した状態で導電性ペーストを熱硬化させ、図２に示すように、導電性ペーストが固化したはんだ２６により、基板本体１２と枠体２０とを接合する。このとき、接続部材３０の中間片３４が枠部材２２の内部に配置されており、貫通穴２３の内面に接続部材３０が露出しないので、基板本体１２と枠体２０との接合を容易に行うことができる。接合後、洗浄を行って、基板本体１２の一方主面１２ｂに設けたパッドの汚れを除去する。
なお、基板本体１２の一方主面１２ｂに、表面実装型部品を搭載する場合、枠体２０の接合と同時に、表面実装型部品の接合を行うことができる。
次いで、枠体２０の貫通穴２３から、基板本体１２の一方主面１２ｂに、チップ状電子部品５０，５５を搭載する。例えば、ＩＣ、ＦＥＴなどのチップ状電子部品５０を、エポキシ系樹脂又は導電性樹脂等で搭載し、チップ状電子部品５０の端子と、基板本体１２の一方主面１２ｂに設けたパッドとの間を、Ａｕ、Ａｌ、Ｃｕなどのボンディングワイヤー５２によって接続する。このとき、接続部材３０の中間片３４が枠部材２２の内部に配置されており、貫通穴２３の内面に接続部材３０が露出しないので、ワイヤーボンディングを容易に行うことができる。
次いで、枠体２０の貫通穴２３に、エポキシ系樹脂等の封止剤５４を充填して熱硬化し、チップ状電子部品５０，５５やボンディングワイヤー５２、パッドを封止剤５４で覆い、封止する。
このとき、封止剤５４の高さが枠体２０を超えないようにする。複合基板１０を外部回路基板６０に接合するときに、封止剤５４が干渉しないようにするためである。
また、封止剤５４が、枠部材２２から露出している接続部材３０の第２片３６にまで濡れ広がると、第２片３６にはんだが付かなくなり、外部回路基板６０と接合できなくなる。これを防ぐため、第２片３６やその周辺に、離型剤や撥水剤およびソルダレジストを塗布してもよい。
封止剤５４が硬化したら、基板本体１２の他方主面１２ａに、はんだ、Ａｇ等を含む導電性ペーストを印刷し、チップコンデンサ等のチップ状電子部品４０を搭載して、リフローもしくは熱硬化して、あるいはＩＣチップ等のチップ状電子部品４２をはんだボール４３を介してフリップチップボンディングして、チップ状電子部品４０，４２の端子と基板本体１２の他方主面１２ａの端子とを接合する。必要に応じて、フリップチップボンディングしたチップ状電子部品４２と基板本体１２の他方主面１２ａとの間に、エポキシ系樹脂からなるアンダーフィル樹脂４４を充填、熱硬化する。チップ状電子部品４０，４２の接合後に、洋白、りん青銅等からなる金属ケース１９を、基板本体１２の他方主面１２ａ上又は側面に搭載し、接合する。
以上の工程で作製された複合基板１０は、図２の要部拡大断面図に示されたように、外部回路基板６０に実装する場合、枠部材２２の基板本体１２とは反対側に露出している接続部材３０の第２片３６を、プリント配線板等の外部回路基板６０の接合用ランド等の表面電極６２に、はんだ６６を介して接合する。これによって、基板本体１２の一方主面１２ｂに設けられた端子１８は、はんだ２６、接続部材３０、はんだ６６を介して、外部回路基板６０の表面電極６２と電気的に接続される。
接続部材３０は、中間片３４が枠部材２２の内部に配置されており、貫通穴２３の内面に接続部材３０が露出しないので、基板本体１２の一方主面１２ｂへのチップ状電子部品５０，５５の搭載や、枠体２０の接合を容易に行うことができるため、加工時のマージン（余裕を持たせるための隙間）を小さくし、枠部材２２、ひいては複合基板１０を小型化することができる。
また、接続部材３０は、２箇所の屈曲部３３，３５で折り曲げることにより、第１片３２と第２片３６とが対向する領域の外側に中間片３４がはみ出ないようにすることができるので、小型化することができる。
複合基板１０は、以下に説明するように熱応力や衝撃応力を緩和することができるため、接合信頼性を向上することができる。特に、基板本体１２が、アルミナ基板などと比べて曲げ強度が低く、ガラス等を含み脆いセラミック多層基板の場合、熱応力や衝撃応力の緩和により、基板本体の破壊を防止する効果も大きい。
すなわち、接続部材３０は、塑性変形するように折り曲げられた連続する金属端子であるので、ＸＹＺ方向のいずれにも弾性変形する。また、成形された樹脂、すなわち枠部材２２と接続部材３０とは基本的に接合しておらず、樹脂成形された後も、ＸＹＺ方向に自由に弾性変形する。
接続部材３０が弾性変形可能であると、枠体２０を基板本体１２に接合するときや、複合基板１０を外部回路基板６０に接合するときのリフロー、その後のヒートサイクル時の熱により、各部の線膨張係数αの差により熱応力が発生しても、弾性変形で熱応力を吸収することができる。同様に、落下衝撃時などの衝撃応力も、弾性変形で吸収することができる。そのため、接合信頼性が向上する。
さらに、接続部材３０の第２片３６は、枠部材２２から離間しており可動であるので、衝撃荷重が作用したときに移動して、衝撃荷重を効果的に緩和することができる。
しかも、図１に示したように、接続部材３０は、枠部材２２の貫通穴２３を介して対向し、かつ対称に配置されており、対をなす接続部材３０は、枠部材２２から離間して可動である第２片３６が非平行となるため、どの方向の衝撃荷重に対しても、少なくとも一つの接続部材３０の第２片３６が移動し、衝撃を効果的に吸収することができる。例えば、図１において上下両方向の衝撃荷重も左右両方向の衝撃荷重も、効果的に吸収することができる。
接続部材３０の第２片３６を外部回路基板６０側に接合した場合には、表面実装型部品４０，４２，５０，５５、基板本体１２、枠部材２２、封止剤５４等の複合基板１０の全部材質量に働く衝撃に対して衝撃緩和効果を発揮できるので、好ましい。
もっとも、枠部材２２から離間する接続部材３０の第２片３６は、外部回路基板６０側ではなく、基板本体２２側に接合することもできる。その場合、複合基板１０の全質量ではなく、基板本体１２及び基板本体１２に搭載された部材１９，４０，４２の質量に働く衝撃を緩和することができる。なお、枠部材２２の貫通穴２６に封止剤５４を充填する場合には、接続部材３０の第２片３６のばね性による衝撃緩和効果が発揮されるように、枠部材２２が封止剤５４に接合されないようにする必要がある。
接続部材を一箇所のみで屈曲させたり、円弧状に連続的に塑性変形させたりして、第１片と第２片とが対向する領域の外側に中間片がはみ出してしまうと、枠部材の小型化、ひいては複合基板１０の小型化を阻害することがあるので、接続部材は複数箇所で折り曲げ、かつ、折り曲げ角度が略直角になることが好ましい。ただし、本発明は、屈曲部にアールがついたものを排除するものではない。
一方、接続部材に屈曲部を３箇所以上設け、中間片を、第１片と第２片とが対向する領域の内側に折り曲げるようにしてもよい。小型化を阻害しないためである。例えば接続部材の断面が略Σ字状になるように、中間片をく字状に折り曲げてもよい。屈曲部を増やことにより、各方向のばね定数の組み合わせを変えることができる。
図８の要部拡大断面図に示すように、枠部材２２の厚みＳは、２００μｍ以上が好ましい。２００μｍ未満では、接続部材３０とともに枠部材２２を樹脂成形するのが困難になるからである。
接続部材３０に用いる金属薄板の厚みＴは、５０μｍ〜３００μｍが好ましい。
接続部材３０に用いる金属薄板の厚みが５０μｍ未満では、折り曲げ加工時のばらつきが大きくなり、第１片３２や第２片３６の位置や高さのばらつきが大きくなってしまう。第１片３２や第２片３６の位置や高さのばらつきが大きくなると、枠体２０と基板本体１２との位置合わせ精度が低下する。枠体２０と基板本体１２とを確実に接合するために、第１片３２の位置ずれ分の余裕を見込んで、第１片３２と接合する基板本体１２の端子１６を大きくすると、基板本体１２の小型化、ひいては複合基板１０の小型化を損ねる。
接続部材３０の第１片３２や第２片３６の高さがばらつくと、例えば、基板本体１２と枠体２０との間や、枠体２０と外部回路基板６０との間のはんだ２６，６６の厚みがばらつき、接合信頼性が損なわれる。高さのばらつき分を見込んで高さマージンを大きくすると、複合基板１０の低背化を阻害する。
さらに、熱応力や衝撃応力により、接続部材３０の屈曲部３３，３５付近は繰り返し疲労を受けるが、厚みが小さいと疲労破壊しやすいため、接合信頼性を損ねる。
接続部材３０に用いる金属薄板の厚みが３００μｍを越えると、折り曲げ加工が難しくなり、曲げ角度のばらつき、高さのばらつきが大きくなる。また、打ち抜きや折り曲げの間隔を小さくし、第１片３２、中間片３４、第２片３６の長さ（第１片３２、中間片３４、第２片３６が連続する方向の寸法）や幅（第１片３２、中間片３４、第２片３６が連続する方向に直角方向の寸法）を小さくすることができないため、複合基板１０の小型化、低背化を阻害する。
接続部材３０の第２片３６の先端３７と、枠部材２２との間のギャップＲは、３００μｍ以下、すなわち接続部材３０に用いる金属薄板の最大厚み以下であることが好ましい。３００μｍ以下のギャップＲは、接続部材３０の第２片３６の先端３７を形成するため、金属薄板を切断するときに、容易に形成することができるからである。
接続部材３０は、金属薄板の折り曲げ加工以外の方法で形成することも考えられる。
しかし、例えばめっきにより形成する場合、スルーホール内にめっき液が残っていると、枠体２０を基板本体１２に接合する工程や、複合基板１０を外部回路基板６０に接合する工程で、残っていためっき液が加熱され、気化して急激に膨張することによって、スルーホール付近に亀裂が発生したり、はんだにボイドが発生したりすることがある。接続部材３０を金属薄板の折り曲げ加工で形成する場合には、このようなことがないため、接合信頼性を向上することができる。
また、スルーホールの穴あけを行い、内周面をめっきする場合には、スルーホールの直径は、例えば１００μｍ以下にすると加工が困難になる。金属薄板の折り曲げ加工で接続部材３０を形成する場合には、金属薄板の厚さを５０μｍまで小さくして容易に加工できる。また、穴の周囲に残すことが必要な寸法も、金属薄板の折り曲げ加工で接続部材３０を形成する場合の方が、スルーホールの穴あけを行い、内周面をめっきする場合よりも小さくすることができる。したがって、接続部材３０は、金属薄板の折り曲げ加工で形成することによって、容易に小型化することができる。
また、接続部材３０を金属薄板の折り曲げ加工で形成し、それを被覆するように樹脂成形すると、工程が簡単になり、製造コストを低減することができる。
また、接続部材３０に用いる金属薄板の材質は、めっきにより接続部材３０を形成する場合よりも、選択の自由度が高い。枠部材２２の樹脂と、接続部材３０の金属とは、強固に接合されている必要はない。そのため、枠部材２２に用いる樹脂の材質も、選択の自由度が高い。したがって、安価な材質、折り曲げやすい材質、成形しやすい材質を、高い自由度で選定することができ、工業上、有用である。
（変形例） 実施例１の変形例について、図９を参照しながら説明する。
図９（ａ）の断面図及び図９（ｂ）の要部拡大断面図に示すように、変形例の複合基板１０ａは、枠体２０ａの形状、より詳しくは接続部材３０ａの形状のみが、実施例１の複合基板１０と異なる。
すなわち、接続部材３０ａは、実施例１の接続部材３０と同様に、中間片３４の両端にそれぞれ第１片３２と第２片３６とが連続しているが、実施例１の接続部材３０とは異なり、断面略Ｚ字状に折り曲げられており、第１片３２と第２片３６とは中間片３４に関して反対側にそれぞれ延在している。
図９（ｂ）に示すように、実施例１の接続部材３０とは異なり、接続部材３０ａの第１片３２は、先端３１が枠部材２２の貫通穴２３側となり、屈曲部３３が枠部材２２の外周面２４側となるように、枠部材２２の基板本体側の面２２ａに沿って延在している。接続部材３０ａの中間片３４は、枠部材２２を斜めに貫通している。
接続部材３０ａの第２片３６は、実施例１の接続部材３０の第２片３６と同様に、枠部材２２の基板本体１２とは反対側の面２２ｂから離間し、枠部材２２の基板本体１２とは反対側の面２２ｂとの間に、くさび状の空間２２ｘを形成している。
複合基板１０ａは、実施例１の複合基板１０と同様に、金属薄板の帯状部の先端側を断面略Ｚ字状に折り曲げた状態で樹脂成形し、接続部材３０ａ以外の金属薄板を切断し除去することにより、作製することができる。
複合基板１０ａは、実施例１の複合基板１０と同様に、接続部材３０ａの第２片３６が外部回路基板の端子に接合される。複合基板１０ａは、実施例１と同様に、接続部材３０ａの第２片３６が枠部材２２から離間し、ばね性を有するので、衝撃荷重を緩和することができる。
＜実施例２＞ 実施例２の複合基板１０ｂについて、図１０を参照しながら説明する。図１０（ａ）は複合基板１０ｂの断面図、図１０（ｂ）は複合基板１０ｂの要部断面図である。
図１０（ａ）及び（ｂ）に示すように、実施例２の複合基板１０ｂは、大略、実施例１の複合基板１０と同様に構成されている。以下では、実施例１との相違点を中心に説明し、実施例１と同じ構成部分には同じ符号を用いる。
実施例２の複合基板１０ｂは、枠体２０ｂの形状、より詳しくは接続部材３０ｂの形状が、実施例１の複合基板１０と異なる。
接続部材３０ｂは、実施例１の接続部材３０と同様に、中間片３４の両端からそれぞれ第１片３２ｂと第２片３６とが連続し、第２片３６が枠部材２２から離間している。実施例１の接続部材３０とは異なり、接続部材３０ｂは、第１片３２ｂの先端３１側が延長されており、第１及び第２の延長部３１ｓ，３１ｔが断面略コ字状に折り曲げられている。すなわち、第１片３２ｂの延長された部分３１ｓ，３１ｔは枠部材２２の外周面２４に達し、第１の延長部３１ｓが枠部材２２の外周面２４に沿って延在し、枠部材２２の外周面２４の中間位置から、第２の延長部３１ｔが枠部材２２の内部に食い込んでいる。そのため、接続部材３０は、先端３１側と中間片３４とが枠部材２２の内部に保持され、枠部材２２に沿って延在している第１片３２は、枠部材２２から離間することが阻止され、枠部材２２に対して強固に固着されている。
実施例２の複合基板は、基板本体１２と枠体２０ｂとは接合が強化され、より一体化されるので、衝撃荷重を接続部材３０ｂの第２片３６で緩和し、基板本体１２と枠体２０ｂとの間の接合部分に衝撃応力が生じないようにして、接合信頼性を向上することができる。
なお、接続部材３０ｂの第１片３２ｂの先端３１側は、例えば枠部材２２の基板本体側の面２２ｂに食い込むように折り曲げてもよいが、この場合よりも、図１０のように枠部材２２の基板本体側の外周面２４に食い込むよう折り曲げる方が、接続部材３０ｂの第１片３２ｂが枠部材２２により強固に固着される。
＜実施例３＞ 実施例３の複合基板について、図１１〜図１３を参照しながら説明する。
実施例３の複合基板１０ｓは、図１１（ａ）の断面図に示すように、大略、実施例１の複合基板１０と同様に構成されている。図１１（ｂ）の断面図に示すように、複合基板１０ｓは、実施例１の複合基板１０と同様に、枠体２０ｓの枠部材２２ｓから離間している接続部材３０ｓの第２片３６を介して、外部回路基板６０に接合される。実施例３の複合基板１０ｓは、枠体２０ｓの形状が、実施例１の複合基板１０と異なる。
枠体２０ｓは、図１２（ａ）の平面図、及び図１２（ａ）の線Ｂ−Ｂに沿って切断した断面図である図１２（ｂ）に示すように、実施例１の複合基板１０と同様に、中間片３４ｓの両端からそれぞれ第１片３２と第２片３６とが連続している接続部材３０ｓと、枠部材２２ｓとを有する。
接続部材３０ｓは、実施例１の接続部材３０と異なり、中間片３４ｓが枠部材２２ｓの貫通穴２３の内面に沿って延在しており、枠部材２２ｓを貫通していない。枠部材２２ｓには、貫通穴２３の内面の中間位置、すなわち枠部材２２ｓの基板本体側の面２２ａと反対側の面２２ｂとの間の中間位置に、枠部材２２ｓの各辺に沿って延在する筋状の突条２５が形成されており、突条２５が接続部材３０ｓの中間片３４ｓの上を横断し、中間片３４ｓを枠部材２２ｓに固定している。
このような構成の枠体２０は、枠部材２２ｓを成形するための金型に突条２５を形成するための凹部を設けておき、実施例１と同様に、接続部材３０ｓを形成するための金属薄板とともに枠部材２２ｓとなる部分を樹脂成形することにより、作製することができる。
図１３の要部断面図に示すように、接続部材３０ｓの中間片３４ｓの両端付近、すなわち、屈曲部３３，３５及びその近傍部分は、枠部材２２ｓに埋め込まれずに片面だけが仮圧着された状態であるため、鎖線で示すように、接続部材３０の第１片３２や第２片３６の移動に伴って、容易に枠部材２２ｓから離れることができる。したがって、矢印３２ｒ，３６ｒで示す接続部材３０の第１片３２や第２片３６の可動範囲は、実施例１の場合よりも広くなる。
接続部材３０ｓの第１片３２及び第２片３６が枠部材２２ｓに仮圧着される面３２ｋ，３６ｋと、中間片３４ｓが突条２５に接する面３４ｋとに予めレジストを塗布した状態で、枠部材２２ｓをインサート成形すると、接続部材３０ｓが枠部材２２ｓに仮圧着される力が弱くなり、接続部材３０ｓの第１片３２及び第２片３６が、容易に枠部材２２から離れるようにすることができる。
（変形例） 実施例３の変形例について、図１４〜図１７を参照しながら説明する。
図１４の断面図に示すように、実施例３の変形例の複合基板１０ｔは、基板本体１２ｔに他方主面１２ａ側にキャビティ（凹部）１２ｃが形成され、キャビティ１２ｃ内にチップ状電子部品４０，４２が実装され、金属ケース１９ｔで覆われている。
また、複合基板１０ｔの枠体２０ｔについては、図１５の平面図、図１５の線Ａ−Ａ、線Ｂ−Ｂ、線Ｃ−Ｃに沿ってそれぞれ切断した断面図である図１６（ａ）〜（ｃ）、図１６（ａ）〜（ｃ）の要部拡大断面図である図１７（ａ）〜（ｃ）に示すように、接続部材３０ｔの中間片３４ｔが、接続部材２２ｔに設けた突起部２５ｔによって固定される。接続部材３０ｔの中間片３４ｔには、図１７（ｂ）及び（ｃ）に示されたように、貫通穴３４ｈが設けられている。貫通穴３４ｈは、樹脂成形の前に、接続部材３０ｔを形成するための金属薄板に、金型打ち抜き・エッチングなどにより、設けておく。貫通穴３４ｈは、１つである必要はなく、複数でもよい。また、貫通穴３４ｈの形状は、円形、長穴、四角形等でもよい。貫通穴３４ｈの位置は、中間片３４ｔの中央部に近い方が、接続部材３０ｔの可動範囲が広がるので好ましい。
突起部２５ｔは、枠部材２２ｔの樹脂成形時に接続部材３０ｔの中間片３４ｔの貫通穴３４ｈを通った樹脂により、接続部材３０ｔの中間片３４ｔの上に半球状に形成される。なお、突起部２５ｔの形状や個数は、接続部材３０ｔの中間片３４ｔに設ける貫通穴３４ｈと同様に、図示例に限るものではく、適宜な形状、個数を選択することができる。
変形例のように、接続部材３０ｔの中間片３４ｔを枠部材２２ｔの突起部２５ｔで個別に固定すると、筋状の突条２５で固定する場合よりも、枠部材２２ｔに使用する材料を減らし、複合基板の軽量化を図ることができる。
＜実施例４＞ 実施例４の複合基板について、図１８〜図２３を参照しながら説明する。
実施例４の複合基板１０ｘは、図１８（ａ）の断面図に示すように、大略、実施例１の複合基板１０と同様に構成されている。図１８（ｂ）の断面図に示すように、複合基板１０ｘは、実施例１の複合基板１０と同様に、枠体２０ｘの枠部材２２ｘから離間している接続部材３０ｘの第２片３６を介して、外部回路基板６０に接合される。実施例４の複合基板１０ｘは、枠体２０ｘの形状が、実施例１の複合基板１０と異なる。
複合基板１０ｘの枠体２０ｘは、実施例１の複合基板１０と異なり、枠部材２２ｘの基板本体１２側の主面２２ｐに隆起部２２ｋが設けられている。図１９（ａ）の平面図、図１９（ａ）の線Ｂ−Ｂ、線Ｃ−Ｃ、線Ｄ−Ｄに沿って切断された断面図である図１９（ｂ）〜（ｄ）に示すように、隆起部２２ｋは接続部材３０ｘごとに設けられ、隣接する隆起部２０ｋの間に空間が形成されている。
図２０の要部拡大断面図に示すように、接続部材３０ｘの中間片３４ｘには、２箇所の屈曲部３４ａ、３４ｂが設けられ、大略Ｓ字状に折り曲げられている。接続部材３０ｘは、隆起部２０ｋに沿って延在している。接続部材３０ｘの屈曲部３３ｘは、外側は拘束されないので、鎖線で示すように、接続部材３０ｘの第１片３２ｘの可動範囲は拡大する。
接続部材３０ｘの第１片３２ｘは、枠部材２２ｘの突起部２２ｋよりも外側に配置され、枠部材２２ｘの主面２２ｐから離れている。そのため、枠体２０ｘを基板本体１２に接合するためのはんだや導電性接着剤を、転写工法により、接続部材３０ｘの第１片３２ｘに供給することができる。
この場合、隆起部２２ｋが接続部材３０ｘの第１片３２ｘよりも広すぎると、例えば、枠体２２ｘを基板本体１２に接合するためのはんだを接続部材３０ｘの第１片３２に転写する際に隆起部２２ｋにもはんだが付着し、はんだが過剰となり、リフロー後にはんだが球状になってしまい、枠体２０ｘと基板本体１２との接合が弱くなる。図２１（ｂ）の断面図の線Ａ−Ａに沿って見た要部平面図である図２１（ａ）に示すように、隆起部が接続部材の第１片３２ｘから若干はみ出す程度、あるいは逆に、図２２の斜視図に示すように、隆起部２２ｋの幅が接続部材３０ｘの幅よりも若干小さく、隆起部２２ｋの側面２２ｎが接続部材３０ｘの第１片３２よりも内側に若干後退する程度であれば、このような問題が生じない。
図２３の断面図に示すように、基板本体１２の一方主面１２ｂに枠体２０ｘを搭載した後に、基板本体１２の一方主面１２ｂに表面実装型部品５６〜５９を搭載する場合には、表面実装型部品５６〜５９を保持するマウンタノズルと枠体２０とが干渉しないように、スペースを確保する必要がある。つまり、枠体２０と表面実装型部品５６，５９との間のギャップＤを狭くすることができない。
これに対し、基板本体１２の一方主面１２ｂに、表面実装型部品５６〜５９を先に搭載し、後から枠体２０を搭載するようにすると、枠体２０と表面実装型部品５６，５９との間のギャップＤを狭くすることができる。これは、接続部材３０ｘの第１片３２ｘに転写工法によりはんだを供給することにより、容易に実現でき、枠体２０の一層の小型化、ひいては複合基板１０の一層の小型化が容易となる。
また、接続部材３０ｘは、第１片３２ｘ側が隆起部２２ｋに沿って断面略Ｌ字状に延在している。この断面略Ｌ字状に延在する部分にはんだが濡れ上がると、接合信頼性の低下を招くおそれがあるが、この断面略Ｌ字状に延在する部分の内側には隆起部２２ｋが当接しているため、はんだの濡れ上がりが防止される。したがって、枠体２０ｘと基板本体１２との間の接合信頼性の低下を防ぐことができる。
＜まとめ＞ 以上説明したように、複合基板は、枠体の枠部材に配置される接続部材の第２片が枠部材から離間しているという簡単な構成で、接合部分の熱応力や衝撃応力を効果的に緩和することができる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
例えば、基板本体は、枠対に接続される複数の端子が同一平面上に設けられた基板であればよく、枠体が接続される平面部分以外の部分に、凹部や凸部が設けられていても構わない。
（ａ）複合基板の全体構成を示す断面図、（ｂ）複合基板が外部回路基板に接続された状態を示す断面図である。（実施例１） 複合基板の要部拡大断面図である。（実施例１） 樹脂成形直後の平面図である。（実施例１） 図３の線Ａ−Ａに沿って切断した断面図である。（実施例１） 図４の要部拡大断面図である。（実施例１） 金属薄板を切断するときの断面図である。（実施例１） 金属薄板を切断した直後の枠体の断面図である。（実施例１） 完成した枠体の要部拡大断面図である。（実施例１） （ａ）複合基板の全体構成を示す断面図、（ｂ）複合基板が外部回路基板に接続された状態を示す断面図である。（実施例１の変形例） （ａ）複合基板の全体構成を示す断面図、（ｂ）複合基板が外部回路基板に接続された状態を示す断面図である。（実施例２） （ａ）複合基板の全体構成を示す断面図、（ｂ）複合基板が外部回路基板に接続された状態を示す断面図である。（実施例３） 枠体の（ａ）平面図、（ｂ）断面図である。（実施例３） 枠体の要部拡大断面図である。（実施例３） 複合基板の全体構成を示す断面図である。（実施例３の変形例） 枠体の（ａ）平面図、（ｂ）断面図である。（実施例３の変形例） （ａ）図１５の線Ａ−Ａに沿って切断した断面図、（ｂ）図１５の線Ｂ−Ｂに沿って切断した断面図、（ｃ）図１５の線Ｃ−Ｃに沿って切断した断面図である（実施例３の変形例） （ａ）図１６の要部拡大断面図、（ｂ）図１６の要部拡大断面図、（ｃ）図１６の要部拡大断面図である（実施例３の変形例） （ａ）複合基板の全体構成を示す断面図、（ｂ）複合基板が外部回路基板に接続された状態を示す断面図である。（実施例４） 枠体の（ａ）平面図、（ｂ）〜（ｄ）断面図である。（実施例４） 枠体の要部拡大断面図である。（実施例４） 枠体の（ａ）要部平面図、（ｂ）要部断面図である。（実施例４） 枠体の要部斜視図である。（実施例４） 複合基板が外部回路基板に接続された状態を示す断面図である。（実施例４の変形例） 枠体の斜視図である。（従来例１） 枠体の要部断面図である。（従来例１） チップパッケージの断面図である。（従来例２）
符号の説明
１０，１０ａ，１０ｂ，１０ｓ，１０ｔ，１０ｘ 複合基板
１２，１２ｔ 基板本体
１２ａ 他方主面
１２ｂ 一方主面
１８ 端子
２０ 枠体
２２ 枠部材
２３ 貫通穴
３０ 接続部材
３２ 第１片
３４ 中間片
３６ 第２片
４０，４２，５０，５５ チップ状電子部品

Claims (14)

  1. 少なくとも一方主面に端子を有する基板本体と、
    前記基板本体の前記一方主面に接合される枠体と、
    を備えた複合基板であって、
    前記枠体は、
    絶縁材料からなり、中央に貫通穴を有し、前記基板本体の前記一方主面の周縁部に沿って枠状に延在する枠部材と、
    金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ屈曲部を介して第１片と第２片とが連続する複数の接続部材と、
    を有し、
    前記複数の接続部材は、
    前記枠部材に配置され、
    前記中間片が、前記枠部材に埋め込まれ、又は前記枠部材の前記貫通穴の内面に沿って配置され、少なくとも前記中間片の前記第１片側と前記第２片側との間の中間部分が前記枠部材に固定され、
    前記中間片と前記第１片との間の前記屈曲部が、前記枠部材の前記基板本体に対向する面に配置され、前記中間片と前記第２片との間の前記屈曲部が、前記枠部材の前記基板本体とは反対側の面とに配置され、
    前記第１片が、前記枠部材の前記基板本体側に露出して、前記基板本体の前記一方主面の前記端子に接合され、
    前記第２片が、前記枠部材の前記基板本体とは反対側に露出し、
    前記第１片又は前記第２片の少なくとも一方が、前記枠部材から離間して可動であることを特徴とする複合基板。
  2. 前記接続部材の前記第１片は、前記中間片とは反対側の部分が前記枠部材に埋め込まれていることを特徴とする、請求項１に記載の複合部材。
  3. 前記接続部材の前記中間片は、
    前記枠部材の前記貫通穴の前記内面に沿って配置され、
    前記第１片側と前記第２片側との間の前記中間部分のみが、前記枠部材に固定され、
    前記中間片の前記第１片側及び前記第２片側の両端部分が、前記枠部材の前記貫通穴の前記内面から接離可能であることを特徴とする、請求項１に記載の複合基板。
  4. 前記枠部材の前記基板本体の前記一方主面に対向する面に、突起部が設けられ、
    前記接続部材の前記第１片は、前記突起部の前記基板本体の前記一方主面に対向する面に沿って延在することを特徴とする、請求項１に記載の複合基板。
  5. チップ状電子部品が前記枠状部材の前記貫通穴内に配置され、前記基板本体の前記一方主面に搭載されていることを特徴とする、請求項１〜４のいずれか一項に記載の複合基板。
  6. 前記チップ状電子部品が樹脂で封止され、該樹脂が前記枠体の一部に接着又は当接していることを特徴とする、請求項５に記載の複合基板。
  7. 前記枠体の前記接続部材は、金属薄板の打ち抜き加工及び折り曲げ加工により形成され、
    前記枠体の前記枠部材は、金型内に前記接続部材となる部分を挿入した状態で成形した樹脂であることを特徴とする、請求項１〜６のいずれか一項に記載の複合基板。
  8. 前記基板本体がセラミック基板であることを特徴とする、請求項１〜７のいずれか一項に記載の複合基板。
  9. 前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなるセラミック多層基板であることを特徴とする、請求項１〜８のいずれか一項に記載の複合基板。
  10. 前記枠体の前記接続部材の前記金属薄板は可撓性を有することを特徴とする、請求項７に記載の複合基板。
  11. 前記接続部材の厚みは、５０μｍ以上、かつ３００μｍ以下であることを特徴とする、請求項１〜１０のいずれか一項に記載の複合基板。
  12. 前記基板本体の他方主面に、チップ状電子部品が搭載されていることを特徴とする、請求項１〜１１のいずれか一項に記載の複合基板。
  13. 外部回路基板の端子に、請求項１〜１２のいずれか一項に記載の複合基板の前記接続部材の前記第２片が接合されていることを特徴とする、複合部品。
  14. 少なくとも一方主面に端子が設けられた基板本体と、枠体とを準備する第１の工程と、
    前記基板本体の前記一方主面に、前記枠体を接合する第２の工程とを備えた、複合基板の製造方法であって、
    前記第１の工程において、
    前記枠体は、
    絶縁材料からなり、中央に貫通穴を有する枠部材と、
    金属薄板の折り曲げ加工により形成され、中間片の両端にそれぞれ屈曲部を介して第１片と第２片とが連続する複数の接続部材と、
    を有し、
    前記複数の接続部材は、
    前記枠部材に配置され、
    前記中間片が、前記枠部材に埋め込まれ、又は前記枠部材の前記貫通穴の内面に沿って配置され、少なくとも前記中間片の前記第１片側と前記第２片側との間の中間部分が前記枠部材に固定され、
    前記中間片と前記第１片との間の前記屈曲部が前記枠部材の一方主面に配置され、前記中間片と前記第２片との間の前記屈曲部が前記枠部材の他方主面に配置され、
    前記第１片及び第２片が、前記枠部材の前記貫通穴の周囲に延在する前記枠部材の前記両主面にそれぞれ露出し、
    前記第１片及び前記第２片が、前記接続部材が前記枠部材の前記貫通穴を介して対向する方向に延在し、
    前記第２の工程において、
    前記枠体は、前記基板本体の前記一方主面に、前記枠部材が前記基板本体の前記一方主面の周縁部に沿って枠状に延在するように配置され、
    前記枠体の前記接続部材の前記第１片が、前記基板本体の前記一方主面に設けられた前記端子に接合されることを特徴とする、複合基板の製造方法。
JP2006329763A 2006-12-06 2006-12-06 複合基板 Active JP4788581B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006329763A JP4788581B2 (ja) 2006-12-06 2006-12-06 複合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006329763A JP4788581B2 (ja) 2006-12-06 2006-12-06 複合基板

Publications (2)

Publication Number Publication Date
JP2008147251A JP2008147251A (ja) 2008-06-26
JP4788581B2 true JP4788581B2 (ja) 2011-10-05

Family

ID=39607126

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006329763A Active JP4788581B2 (ja) 2006-12-06 2006-12-06 複合基板

Country Status (1)

Country Link
JP (1) JP4788581B2 (ja)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5406767B2 (ja) * 2010-03-24 2014-02-05 ユニオンマシナリ株式会社 温度センサーユニット
KR102556327B1 (ko) * 2016-04-20 2023-07-18 삼성전자주식회사 패키지 모듈 기판 및 반도체 모듈
US11778747B2 (en) * 2018-11-08 2023-10-03 Kyocera Corporation Wiring board, composite substrate, and electric device

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3232723B2 (ja) * 1992-03-09 2001-11-26 松下電器産業株式会社 電子回路装置およびその製造方法
JPH0685102A (ja) * 1992-08-31 1994-03-25 Nec Corp 半導体集積回路装置
JP4572467B2 (ja) * 2001-01-16 2010-11-04 株式会社デンソー マルチチップ半導体装置およびその製造方法
JP2005235807A (ja) * 2004-02-17 2005-09-02 Murata Mfg Co Ltd 積層型電子部品およびその製造方法
JP4258432B2 (ja) * 2004-05-21 2009-04-30 パナソニック株式会社 基板接合部材ならびにそれを用いた三次元接続構造体

Also Published As

Publication number Publication date
JP2008147251A (ja) 2008-06-26

Similar Documents

Publication Publication Date Title
JP4873005B2 (ja) 複合基板及び複合基板の製造方法
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
JP4858541B2 (ja) 中継基板および電子回路実装構造体
US7488897B2 (en) Hybrid multilayer substrate and method for manufacturing the same
EP1818979B1 (en) Electronic component and fabrication method thereof
JP4453702B2 (ja) 複合型電子部品及びその製造方法
JP4957163B2 (ja) 複合部品
US7807510B2 (en) Method of manufacturing chip integrated substrate
KR20000005915A (ko) 반도체장치와그제조방법
JPWO2007007450A1 (ja) 中継基板とそれを使用した立体配線構造体
JP6139653B2 (ja) 部品内蔵樹脂多層基板
JP5417572B2 (ja) チップ抵抗器とその製造方法
JP4265607B2 (ja) 積層型電子部品および積層型電子部品の実装構造
JP4725817B2 (ja) 複合基板の製造方法
JP4788581B2 (ja) 複合基板
US7754535B2 (en) Method of manufacturing chip integrated substrate
JP5109361B2 (ja) 複合基板
JP4463139B2 (ja) 立体的電子回路装置
JP2005235807A (ja) 積層型電子部品およびその製造方法
KR20070103591A (ko) 리드사이에 절연물질이 개재된 반도체 패키지 및 이를구비한 반도체 장치의 제조방법
WO2013099360A1 (ja) モジュールおよびこれを備えるモジュール搭載部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20110307

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20110405

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20110530

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20110621

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20110704

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140729

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4788581

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150