JP5109361B2 - 複合基板 - Google Patents

複合基板 Download PDF

Info

Publication number
JP5109361B2
JP5109361B2 JP2006337567A JP2006337567A JP5109361B2 JP 5109361 B2 JP5109361 B2 JP 5109361B2 JP 2006337567 A JP2006337567 A JP 2006337567A JP 2006337567 A JP2006337567 A JP 2006337567A JP 5109361 B2 JP5109361 B2 JP 5109361B2
Authority
JP
Japan
Prior art keywords
piece
substrate
main
small piece
composite
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2006337567A
Other languages
English (en)
Other versions
JP2008153307A (ja
Inventor
幸男 山本
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2006337567A priority Critical patent/JP5109361B2/ja
Publication of JP2008153307A publication Critical patent/JP2008153307A/ja
Application granted granted Critical
Publication of JP5109361B2 publication Critical patent/JP5109361B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/552—Protection against radiation, e.g. light or electromagnetic waves
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
    • H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
    • H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
    • H01L2224/321—Disposition
    • H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73201—Location after the connecting process on the same surface
    • H01L2224/73203—Bump and layer connectors
    • H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
    • H01L2224/732—Location after the connecting process
    • H01L2224/73251—Location after the connecting process on different surfaces
    • H01L2224/73265—Layer and wire connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/73—Means for bonding being of different types provided for in two or more of groups H01L24/10, H01L24/18, H01L24/26, H01L24/34, H01L24/42, H01L24/50, H01L24/63, H01L24/71
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding

Landscapes

  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Electromagnetism (AREA)
  • Toxicology (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Combinations Of Printed Boards (AREA)

Description

本発明は複合基板に関し、詳しくは、基板本体の一方主面に小片部品を接合してなる複合基板に関する。
高密度に電子部品を実装するため、基板本体の両面又は片面にチップ状電子部品を搭載したモジュール部品が提供されている。このようなモジュール部品を他の回路基板に実装したときに、モジュール部品の基板本体を他の回路基板から浮かせるため、モジュール部品の基板本体に枠状部材やパッケージを取り付けることが提案されている。この場合、基板本体と他の回路基板との間の電気的接続のため、枠状部材やパッケージには配線パターンが形成され、配線パターンの一端が基板本体に接合され、配線パターンの他端が他の回路基板に接合される（例えば、特許文献１〜４）。
また、特許文献５には、図１０の斜視図に示すように、貫通穴１２６を有する枠状のハウジング１２０にリード端子１１０の中間部１１４が支持され、モジュール基板と接続するためのリード端子１１０の一方の端部１１２がハウジング１２０の下面１２４に沿って延在し、リード端子１１０の他方の端部１１６がハウジング１２０の上面１２２との間に間隔を設けて延在し、ハウジング１２０から突出しているリード端子１１０の他方の端部１１６側の部分のばね弾性を利用して、耐衝撃性を改善する基板接続部材１００が提案されている。
また、特許文献６には、図１２（Ａ）に示したように、平板形状の樹脂製基板２２０にリードフレーム２３０をインサートモールドし、リードフレーム２３０の中間部分２３１を樹脂製基板２２０の内部に埋設し、リードフレーム２３０の両端を屈折させて、樹脂製基板２２０の表裏面にリード部２３２，２３３を露出させるチップパッケージ２１０が開示されている。
このチップパッケージ２１０は、図１２（Ｂ）に示すように、樹脂性基板２２０の上面に、開口２２３を跨ぐようにチップ２４０を実装し、ボンディングワイヤー２５０でチップ２４０とリード部２３２とを接続している。
また、図１２（Ｃ）に示すように、樹脂封止材２５２をチップパッケージ２１０の上面にチップ２４０も封止するように塗布した後、下面に開口を有するボックス状の蓋２５４を被せて樹脂製基板２２０と固定して、半導体装置を形成している。この半導体装置は、プリント基板２７１上に実装される。
特開平６−２１６３１４号公報 特開平７−５０３５７号公報 特開２０００−１０１３４８号公報 特開２００１−３３９１３７号公報 特開２００５−３３３０４６号公報 特開２００５−３２８００９号公報
モジュール部品の基板本体とモジュール部品が実装される他の回路基板との熱膨張率又は線膨張係数に差があると、温度変化によって、枠状部材やパッケージに形成した配線パターンと基板本体や他の回路基板との接合部分に熱応力が発生する。また、これらの接合部分には、落下衝撃によって衝撃応力が発生する。特に、厳しい環境下で使用される場合には、熱応力や衝撃応力が大きくなるため、接合信頼性の低下が著しい。
特許文献５に開示された基板接続部材１００のようにハウジング１２０とリード端子１１０との間に隙間を設ける構造は、隙間部にハウジング材料（例えば、成形用樹脂）が入り込むことを防ぐため、隙間を確保するためのスペーサを挟んでおく必要がある。量産性が高いインサート成形技術でハウジング材料を形成する場合、成形用金型にスペーサに相当する部分を設ける。
例えば図１１（ａ）の要部断面図に示すように、リード端子１１０の先端１１７側の部分１１５が真っ直ぐな状態で、ハウジング１２０となる部分をインサート成形する。このとき、ハウジング１２０の内周面１２７とリード端子１１０の先端１１７側の部分１１５との間の空間１３０には、不図示のスペーサが配置される。次いで、図１１（ｂ）の要部断面図に示すように、リード端子１１０の先端１１７側の部分１１５を折り曲げる。このとき、ハウジング１２０の上面１２２に、ハウジング１２０の上面１２２とリード端子１１０の端部１１６との間の空間１３２を形成するための不図示のスペーサを配置して、リード端子１１０の先端１１７側の部分１１５を折り曲げる。
耐久性を考慮すると、スペーサにはある程度の厚み（例えば、１００μｍ以上）が必要となる。よって、ハウジング１２０とリード端子１１０との間の隙間を数十μｍオーダーに狭くすることができない。つまり、小型化、低背化が困難である。
また、リード端子を複雑に折り曲げるため、端子曲げ金型やハウジング材料成型金型の構成が複雑になり、加工コストが高くなり、金型代の初期投資が増大する。さらに、形状が複雑であるので、品質のばらつきが大きくなり、量産性が悪い。
さらに、ハウジング１２０の材料を成形用樹脂と仮定した場合、この構造体をセラミック基板にはんだで接合すると、セラミック基板が反り、表面実装型部品の搭載（はんだ印刷、マウント）が困難になる。セラミック基板の反りは、成形用樹脂（線膨張係数α＝２０ｐｐｍ／℃以上）とセラミック基板（線膨張係数α＝１０ｐｐｍ／℃以下）との間の線膨張差が大きいため、リフロー加熱→（降温）→常温の過程で収縮量が大きい成形用樹脂からセラミック基板に対して圧縮応力が加わるためであり、樹脂接合面が凹状に変形する。構造体が枠状である場合には、剛性が高く変形しにくいこと、樹脂体積が多いので熱収縮量が大きいことも、セラミック基板の反りを大きくする要因である。
特許文献６に開示されたチップパッケージ２１０は、リードフレーム２３０の中間部分２３１が樹脂製基板２２０に完全に埋まっており、樹脂製基板２２０の表裏面に露出するリード部２３２，２３３の可動域が狭い。リード部２３２，２３３のばね性が弱く、落下・衝撃などの負荷に対して強度が低い。
本発明は、かかる実情に鑑み、簡単な構成で、接合部分の熱応力や衝撃応力を効果的に緩和することができる複合基板及びその製造方法を提供しようとするものである。
本発明は、上記技術的課題を解決するために、以下のように構成した複合基板を提供する。
複合基板は、少なくとも一方主面に端子を有する基板本体と、前記基板本体の前記一方主面に接合される複数の小片部品とを備える。前記小片部品は、絶縁材料からなる主部と、中間片の両端にそれぞれ第１片と第２片とが連続する接続部材とを有する。前記小片部品の前記主部は、金型内に前記接続部材となる部分を挿入した状態で成形した樹脂である。前記接続部材の前記第１片は、前記主部の前記基板本体側に露出して、前記基板本体の前記一方主面の前記端子に接合される。前記接続部材の前記第２片は、前記主部の前記基板本体とは反対側に露出している。
上記構成において、複合基板は、接続部材の第２片が外部回路基板に接続される。このとき、第１片と第２片の同じ側の端部が中間片の両端に連続する接続部材は、温度変化や衝撃力等により複合基板と外部回路基板との接合部分や基板本体と小片部品との接合部分に生じる熱応力や衝撃応力等を、弾性変形することによって緩和することができる。そのため、接合信頼性を向上することができる。
前記小片部品は、前記接続部材の前記第１片又は前記第２片の少なくとも一方が、前記主部から離間して可動である。
この場合、熱応力や衝撃応力が複合基板に作用したときに、主部から離間して可動である接続部材の第１片又は第２片の少なくとも一方が移動して、熱応力や衝撃応力を効果的に緩和することができる。
好ましい一態様として、前記接続部材の前記中間片は、前記主部の側面に沿って配置され、前記第１片側と前記第２片側との間の中間部分のみが、前記主部に固定されている。
この場合、接続部材の中間片の両端付近が主部から離れることができるので、接続部材の第１片や第２片の可動範囲は、中間片の両端付近が主部に埋め込まれている場合よりも、広くなる。
好ましい他の態様として、前記接続部材の前記第１片は、前記中間片とは反対側の部分が前記主部に埋め込まれている。
この場合、接続部材の第１片と主部との固着が強化され、基板本体と主部は接合が強化され、より一体化されるので、衝撃荷重を接続部材の第２片で緩和し、基板本体と主部との間の接合部分に衝撃応力が生じないようにして、接合信頼性を向上することができる。
上記各構成において、好ましくは、前記基板本体の前記一方主面において、周縁に沿って前記小片部品が配置される。前記小片部品よりも内側に、チップ状電子部品が搭載されている。
この場合、小片部品よりも内側の部分を利用して、複合基板の実装密度を高めることができる。
好ましくは、前記チップ状電子部品が樹脂で封止され、該樹脂と前記小片部品とが間隔を設けて離れている。
この場合、チップ状電子部品を確実に封止することができる。樹脂と前記小片部品との間に間隔を設けることにより、製造時に隣接する小片部品の間から樹脂が流れ出るのを防止することが容易であり、樹脂の使用量を少なくすることができる。また、樹脂によって小片部品が拘束されないようにすることができる。
好ましくは、前記小片部品の前記接続部材は、金属薄板の打ち抜き加工及び折り曲げ加工により形成されている。
この場合、小片部品を効率よく製作することができる。
好ましくは、前記基板本体がセラミック基板である。
セラミック基板は熱膨張が小さいため、外部回路基板に実装したときに接合部分に作用する熱応力が大きくなる。したがって、接合信頼性の向上効果が特に大きい。
好ましくは、前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなるセラミック多層基板である。
この場合、セラミック多層基板により複合基板の実装密度を高めつつ、接合信頼性を向上することができる。また、セラミック多層基板は他の種類の基板に比べて脆いため、熱応力や衝撃応力からセラミック多層基板自体の破壊を防止する効果が大きい。
好ましくは、前記小片部品の前記接続部材の前記金属薄板は可撓性を有する。
接続部材を構成する金属薄板が可撓性を有していれば、接続部材の第１片や第２片が中間片との接続部を支点として可動であるので、小片部品と基板本体の接合強度や、小片部品と外部回路基板の接合強度が向上する。
好ましくは、前記接続部材の厚みは、５０μｍ以上、かつ３００μｍ以下である。
上記範囲内であれば、接続部材を高精度に加工することができるため、小型化が容易である。すなわち、接続部材の厚さが５０μｍより小さくなると、折り曲げ加工時のばらつきが大きくなり、接続部材の第１片や第２片の位置や高さの精度が低下する。また、疲労破壊しやすい。接続部材の厚さが３００μｍより大きくなると、折り曲げ加工が難しくなり、曲げ角度のばらつきや高さのばらつきが大きくなる。
好ましくは、前記基板本体の他方主面に、チップ状電子部品が搭載されている。
この場合、複合基板の実装密度を高めることができる。
また、本発明は、以下のように構成した複合部品を提供する。
複合部品は、外部回路基板の端子に、上記各構成のいずれか一つの複合基板の前記接続部材の前記第２片が接合されている。
複合基板の接続部材の第１片又は第２片の少なくとも一方が移動して、熱応力や衝撃応力を効果的に緩和することができるため、接合信頼性を向上した複合部品を提供することができる。
また、本発明は、上記技術的課題を解決するために、以下のように構成した複合基板の製造方法を提供する。
複合基板の製造方法は、少なくとも一方主面に端子が設けられた基板本体と、小片部品とを準備する第１の工程と、前記基板本体の前記一方主面に、前記小片部品を接合する第２の工程とを備える。前記第１の工程において、前記小片部品は、絶縁材料からなる主部と、中間片の両端にそれぞれ第１片と第２片とが連続する接続部材とを有し、前記小片部品の前記主部は、金型内に前記接続部材となる部分を挿入した状態で成形した樹脂であり、前記接続部材は、前記第１片及び第２片が前記主部の両主面にそれぞれ露出し、前記第１片又は前記第２片の少なくとも一方が、前記主部から離間して可動である。前記第２の工程において、前記小片部品は、前記基板本体の前記一方主面の周縁に沿って配置され、前記小片部品の前記接続部材の前記第１片が、前記基板本体の前記一方主面に設けられた前記端子に接合される。
上記方法により製造された複合基板は、接続部材の第２片が外部回路基板に接続される。このとき、中間片の両端から第１片と第２片とが連続する接続部材は、温度変化や衝撃力等により複合基板と外部回路基板との接合部分や基板本体と主部との接合部分に生じる熱応力や衝撃応力等を、弾性変形することによって緩和することができる。そのため、接合信頼性を向上することができる。
本発明によれば、簡単な構成で、接合部分の熱応力や衝撃応力を効果的に緩和することができる。
以下、本発明の実施の形態について、図１〜図９を参照しながら説明する。
＜実施例１＞ 図１〜図５を参照しながら、複合基板について説明する。
図１（ａ）の断面図に示すように、複合基板１０は、平板状の基板本体１２の一方主面１２ｂに小片部品２０が接合されてなり、図１（ｂ）の断面図に示すように、外部回路基板６０に接合される。
基板本体１２の一方主面１２ｂには、ＩＣチップ等のチップ状電子部品５０が搭載され、チップ状電子部品５０の不図示の端子と基板本体１２の一方主面１２ｂに設けられた不図示のパッドとがボンディングワイヤー５２によって接続されている。基板本体１２の一方主面１２ｂには、ワイヤーボンディング以外で接続するチップ状電子部品５５を搭載してもよい。例えば、表面実装型部品（ＳＭＤ）を搭載してもよい。
基板本体１２の他方主面１２ａには、必要に応じて、チップコンデンサやＩＣチップ等のチップ状電子部品４０，４２が搭載され、はんだリフローやフリップチップボンディングによって、チップ状電子部品４０，４２の不図示の端子と基板本体１２の他方主面１２ａに設けられた不図示の端子とが接続される。
基板本体１２は、高密度化のために、片面又は両面に電子部品を実装可能な構造であればよい。基板本体１２は、例えば、複数のセラミック層が積層されたセラミック多層基板である。セラミック多層基板は、内部に電気回路を構成することにより実装密度を高めることができるので、複合基板１０の基板本体１２として好ましい。もっとも、基板本体１２はセラミック多層基板に限らず、１層のみのセラミック基板（例えば、アルミナ基板）であっても、セラミック以外の材料を用いた基板（例えば、プリント配線基板、フレキシブルプリント配線基板など）であってもよい。
小片部品２０は、絶縁材料（例えば、樹脂）からなる主部２２に、接続部材３０が配置されている。
小片部品２０は、図３（ａ）の底面図、図３（ａ）の線Ｂ−Ｂに沿って切断した断面図である図３（ｂ）、図３（ａ）において鎖線で囲まれた部分の要部拡大図である図４（ａ）、及び図３（ｂ）において鎖線で囲まれた部分の要部拡大図である図４（ｂ）に示すように、基板本体１２の一方主面１２ｂの周縁の４辺に沿って配置され、小片部品２０で囲まれた領域内には、図３及び図４では図示されていないが、前述したチップ状電子部品５０，５５やパッドが配置されている。
図１に示したように、機械的破壊や熱や水分などの環境から保護するため、必要に応じて、例えば樹脂の封止材５４によりチップ状電子部品５０，５５を封止する。基板本体１２の一方主面１２ｂに、チップ状電子部品５０，５５をはんだリフローで実装する場合や、チップ状電子部品５０，５５をＡｕやはんだのバンプでフリップチップボンディングする場合には、封止材５４はなくてもよい。
また、基板本体１２の他方主面１２ａ側に、金属ケース１９を接合してチップ状電子部品４０，４２を覆ったり、図示していないが、チップ状電子部品４０，４２を封止材で封止したりしてもよい。これは、複合基板１０を外部回路基板６０に実装する際にマウンターで吸着しやくするためである。特に高周波用の複合基板１０には、金属ケース１９を用いると、電磁シールドの効果もある。電磁シールドが不要な場合には、チップ状電子部品４０，４２の上面を被覆するように、エポキシ樹脂等の熱硬化性樹脂を塗布し、あるいはトランスファー成形し、天面を平らにする。
図２の要部拡大断面図に示すように、各接続部材３０は、帯状の金属薄板を直角に折り曲げて２つの屈曲部３３，３５が形成された断面略コ字状の部材であり、中間片３４の両端にそれぞれ第１片３２と第２片３６とが連続している。中間片３４は、主部２２の内部を貫通している。第１片３２は、主部２２の基板本体１２に対向する面２２ｓに沿って延在している。第２片３６は、主部２２の基板本体１２とは反対側の面２２ｔに沿って延在している。
図１に示したように、接続部材３０は、中間片３４が、基板本体１２の中心側に配置され、第１片３２と第２片３６とが、中間片３４に関して基板本体１２の中心側とは反対側に配置されている。すなわち、接続部材３０の中間片３４が内側に配置され、接続部材３０の第１片３２と第２片３６とが中間片３４に関して同じ側に、かつ、それぞれの先端３１，３７が外側を向くように配置されている。
図２に示したように、第１片３２と第２片３６とは、長さが異なり、第２片３６の方が第１片３２よりも長い。すなわち、第２片３６の先端３７側が主部２２の側面２４に達している。一方、主部２２の基板本体１２側の面２２ｓに沿う第１片３２の先端３１は、主部２２の側面２４に達していない。
図１（ｂ）の断面図及び図２の要部拡大断面図に示すように、接続部材３０の第１片３２は、基板本体１２の一方主面１２ｂに設けられた端子１８（図２のみに図示）に、はんだ２６で接合される。これによって、小片部品２０は、基板本体１２の一方主面１２ｂに接合される。
外部に露出している接続部材３０の第２片３６は、マザーボード等の外部回路基板６０の表面電極６２（図２のみに図示）にはんだ６６を介して接合される。これによって、複合基板１０は外部回路基板６０に実装され、電気的に接続される。基板本体１２に金属ケース１９を接合する場合には、金属ケース１９も外部回路基板６０に電気的に接続されるようにする。
接続部材３０には、基板本体１２や外部回路基板６０との接合に使用されるはんだや導電性接着剤との濡れ性をよくし、接合強度を高めるため、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／はんだなどをめっきしてもよい。このようなめっきは、接続部材３０の全面に施しても、第１片３２や第２片３６の接合面のみに施してもよい。
次に、複合基板１０の作製工程について説明する。
まず、基板本体１２と小片部品２０とを準備する。
基板本体１２は、セラミック多層基板の場合、例えば複数のセラミック層を積層してなり、図２に示すように、内部には、Ａｇ、Ａｇ／Ｐｄ、Ａｇ／Ｐｔ、Ｃｕ、ＣｕＯなどを主成分とする導電性ペーストを用いて面内導体パターン１４やビアホール導体パターン１３が形成されている。このような構成は、低抵抗のＡｇやＣｕを使うので、信号損失が小さく、高周波用の部品あるいはモジュールとして実用化されている。基板本体１２の一方主面１２ｂには、チップ状電子部品５５や小片部品２０を接合するための端子１８等やチップ状電子部品５０をワイヤーボンディングするためのパッドが形成され、他方主面１２ａには、チップ状電子部品４０，４２を接合するための接合電極（接合用ランド）となる端子が形成されている。端子やパッドには、必要に応じて、Ｎｉ／Ｓｎ、Ｎｉ／Ａｕ、Ｎｉ／Ｐｄ／Ａｕ、Ｎｉ／はんだをめっきする。
具体的には、面内導体パターン１４やビアホール導体パターン１３等が形成された厚さ１０〜２００μｍ程度の未焼成セラミックグリーンシートを準備する。未焼成セラミックグリーンシートは低温焼結セラミックス材料を含み、焼結温度は１０５０℃以下である。低温焼結セラミック材料としては、具体的には、アルミナやフォルステライト等のセラミック粉末にホウ珪酸系ガラスを混合してなるガラス複合系ＬＴＣＣ（Ｌｏｗ Ｔｅｍｐｅｒａｔｕｒｅ Ｃｏ−ｆｉｒｅｄ Ｃｅｒａｍｉｃ）材料、ＺｎＯ−ＭｇＯ−Ａｌ２Ｏ３−ＳｉＯ２系の結晶化ガラスを用いた結晶化ガラス系ＬＴＣＣ材料、ＢａＯ−Ａｌ２Ｏ３−ＳｉＯ２系セラミック粉末やＡｌ２Ｏ３−ＣａＯ−ＳｉＯ２−ＭｇＯ−Ｂ２Ｏ３系セラミック粉末等を用いた非ガラス系ＬＴＣＣ材料等、が挙げられる。次いで、未焼成セラミックグリーンシートを適宜な順序で積層して、複数枚の未焼成セラミックグリーンシートを積層した積層体を形成する。次いで、この積層体を、セラミックグリーンシートの焼結温度で焼結して形成された基板本体１２を取り出す。
小片部品２０は、青銅、洋白、Ｎｉ合金等の金属薄板を金型で打ち抜いて細長い帯状部を形成した後、帯状部の先端側を断面コ字状に折り曲げ、接続部材３０となる部分を形成する。そして、接続部材３０となる帯状部の先端側に、ＬＣＰ（液晶ポリマー）、ＰＰＳ（ポリフェニレンサルファイド）等の熱可塑性樹脂の射出成形や、エポキシ系樹脂等の熱硬化性樹脂のトランスファー成形で樹脂成形し、主部２２を形成する。このとき、接続部材３０の第１片３２となる部分と、第２片３６となる部分が金型の内面に沿い、中間片３４となる部分が金型の内面から離れるようにして、樹脂成形する。接続部材３０の第１片３２の先端３１となる部分は、金型の内面、すなわち主部２２の側面２４に達していない。
樹脂成形直後は、モールド樹脂（主部２２）の周囲に、接続部材３０となる部分以外の金属薄板の帯状部がつながっているので、成形した樹脂（すなわち、主部２２）からはみ出した金属薄板の帯状部を、主部２２の側面２４に沿って切り離す。これにより、接続部材の第２片３６の先端３７側は、主部２２の側面２４に達した状態となる。
樹脂成形直後には、接続部材３０の第１片３２及び第２片３６とモールド樹脂、すなわち主部２２とは、樹脂成形時の加熱・加圧により一時的に仮圧着された状態である。
次いで、図１に示したように、基板本体１２に小片部品２０を接合し、部品実装や封止などを行い、複合基板１０が完成する。
詳しくは、基板本体１２の一方主面１２ｂの端子に、はんだ、Ａｇ等を含む導電性ペーストを印刷し、基板本体１２の一方主面１２ｂに小片部品２０を搭載し、小片部品２０の接続部材３０の第１片３２が導電性ペーストに当接した状態で導電性ペーストを熱硬化させ、図３及び図４に示すように、導電性ペーストが固化したはんだ２６により、基板本体１２と小片部品２０とを接合する。接合後、洗浄を行って、基板本体１２の一方主面１２ｂに設けたパッドの汚れを除去する。
次いで、基板本体１２の一方主面１２ｂの中心部、すなわち小片部品２０で囲まれた領域内に、チップ状電子部品５０，５５を搭載する。例えば、ＩＣ、ＦＥＴなどのチップ状電子部品５０を、エポキシ系樹脂又は導電性樹脂等で搭載し、チップ状電子部品５０の端子と、基板本体１２の一方主面１２ｂに設けたパッドとの間を、Ａｕ、Ａｌ、Ｃｕなどのボンディングワイヤー５２によって接続する。このとき、接続部材３０の中間片３４が主部２２の内部に配置されており、接続部材３０は、小片部品２０で囲まれた領域側に露出しないので、ワイヤーボンディングを容易に行うことができる。
なお、基板本体１２の一方主面１２ｂに表面実装型部品を搭載する場合には、小片部品２０の接合と同時に、表面実装型部品の接合を行うことができる。
次いで、図３（ａ）において二点鎖線で示すように、小片部品２０で囲まれた領域内に、エポキシ系樹脂等の封止材５４を充填して熱硬化し、図１に示すように、チップ状電子部品５０，５５やボンディングワイヤー５２、パッドを封止材５４で覆い、封止する。
このとき、小片部品２０で囲まれた領域の境界に沿って治具の内側に封止材５４を充填し、封止材５４を硬化させる。この場合、封止材５４の使用量を少なくすることができる。封止材５４と小片部品２０との間には間隔が形成され、封止材５４と小片部品２０とは離れており、封止材５４は小片部品２０に接合しないため、小片部品２０は封止材５４で拘束されない。
あるいは、封止材５４が小片部品２０にまで流れ込み、小片部品２０に接着するようにしてもよい。この場合には、小片部品２０と基板本体１２との接合を補強することができる。
いずれの場合も、封止材５４の高さが小片部品２０を超えないようにする。複合基板１０を外部回路基板６０に接合するときに、封止材５４が干渉しないようにするためである。
また、封止材５４が、主部２２から露出している接続部材３０の第２片３６にまで濡れ広がると、第２片３６にはんだが付かなくなり、外部回路基板６０と接合できなくなる。これを防ぐため、第２片３６やその周辺に、離型剤や撥水剤及びソルダレジストを塗布してもよい。
封止材５４が硬化したら、基板本体１２の他方主面１２ａに、はんだ、Ａｇ等を含む導電性ペーストを印刷し、チップコンデンサ等のチップ状電子部品４０を搭載して、リフローもしくは熱硬化して、あるいはＩＣチップ等のチップ状電子部品４２をはんだボール４３を介してフリップチップボンディングして、チップ状電子部品４０，４２の端子と基板本体１２の他方主面１２ａの端子とを接合する。必要に応じて、フリップチップボンディングしたチップ状電子部品４２と基板本体１２の他方主面１２ａとの間に、エポキシ系樹脂からなるアンダーフィル樹脂４４を充填、熱硬化する。チップ状電子部品４０，４２の接合後に、洋白、りん青銅等からなる金属ケース１９を、基板本体１２の他方主面１２ａ上又は側面に搭載し、接合する。
以上の工程で作製された複合基板１０は、図２の要部拡大断面図に示されたように、外部回路基板６０に実装する場合、主部２２の基板本体１２とは反対側に露出している接続部材３０の第２片３６を、プリント配線板等の外部回路基板６０の接合用ランド等の表面電極６２に、はんだ６６を介して接合する。これによって、基板本体１２の一方主面１２ｂに設けられた端子１８は、はんだ２６、接続部材３０、はんだ６６を介して、外部回路基板６０の表面電極６２と電気的に接続される。
接続部材３０は、中間片３４が主部２２の内部に配置されており、小片部品２０で囲まれた領域側に接続部材３０が露出しないので、基板本体１２の一方主面１２ｂへのチップ状電子部品５０，５５の搭載や、小片部品２０の接合を容易に行うことができるため、加工時のマージン（余裕を持たせるための隙間）を小さくし、ひいては複合基板１０を小型化することができる。
また、接続部材３０は、２箇所の屈曲部３３，３５で折り曲げることにより、第１片３２と第２片３６とが対向する領域の外側に中間片３４がはみ出ないようにすることができるので、小型化することができる。
複合基板１０は、以下に説明するように熱応力や衝撃応力を緩和することができるため、接合信頼性を向上することができる。特に、基板本体１２が、アルミナ基板などと比べて曲げ強度が低く、ガラス等を含み脆いセラミック多層基板の場合、熱応力や衝撃応力の緩和により、基板本体の破壊を防止する効果も大きい。
すなわち、接続部材３０は、塑性変形するように折り曲げられた連続する金属端子であるので、ＸＹＺ方向のいずれにも弾性変形する。また、成形された樹脂、すなわち主部２２と接続部材３０とは基本的に接合しておらず、樹脂成形された後も、ＸＹＺ方向に自由に弾性変形する。
接続部材３０が弾性変形可能であると、小片部品２０を基板本体１２に接合するときや、複合基板１０を外部回路基板６０に接合するときのリフロー、その後のヒートサイクル時の熱により、各部の線膨張係数αの差により熱応力が発生しても、弾性変形で熱応力を吸収することができる。同様に、落下衝撃時などの衝撃応力も、弾性変形で吸収することができる。そのため、接合信頼性が向上する。
接続部材を一箇所のみで屈曲させたり、円弧状に連続的に塑性変形させたりして、第１片と第２片とが対向する領域の外側に中間片がはみ出してしまうと、本体の小型化、ひいては複合基板１０の小型化を阻害することがあるので、接続部材は複数箇所で折り曲げ、かつ、折り曲げ角度が略直角になることが好ましい。ただし、本発明は、屈曲部にアールがついたものを排除するものではない。
一方、接続部材に屈曲部を３箇所以上設け、中間片を、第１片と第２片とが対向する領域の内側に折り曲げるようにしてもよい。小型化を阻害しないためである。例えば接続部材の断面が略Σ字状になるように、中間片をく字状に折り曲げてもよい。屈曲部を増やことにより、各方向のばね定数の組み合わせを変えることができる。
接続部材３０に用いる金属薄板の厚みは、５０μｍ〜３００μｍが好ましい。
接続部材３０に用いる金属薄板の厚みが５０μｍ未満では、折り曲げ加工時のばらつきが大きくなり、第１片３２や第２片３６の位置や高さのばらつきが大きくなってしまう。第１片３２や第２片３６の位置や高さのばらつきが大きくなると、小片部品２０と基板本体１２との位置合わせ精度が低下する。小片部品２０と基板本体１２とを確実に接合するために、第１片３２の位置ずれ分の余裕を見込んで、第１片３２と接合する基板本体１２の端子１８を大きくすると、基板本体１２の小型化、ひいては複合基板１０の小型化を損ねる。
接続部材３０の第１片３２や第２片３６の高さがばらつくと、例えば、基板本体１２と小片部品２０との間や、小片部品２０と外部回路基板６０との間のはんだ２６，６６の厚みがばらつき、接合信頼性が損なわれる。高さのばらつき分を見込んで高さマージンを大きくすると、複合基板１０の低背化を阻害する。
さらに、熱応力や衝撃応力により、接続部材３０の屈曲部３３，３５付近は繰り返し疲労を受けるが、厚みが小さいと疲労破壊しやすいため、接合信頼性を損ねる。
接続部材３０に用いる金属薄板の厚みが３００μｍを越えると、折り曲げ加工が難しくなり、曲げ角度のばらつき、高さのばらつきが大きくなる。また、打ち抜きや折り曲げの間隔を小さくし、第１片３２、中間片３４、第２片３６の長さ（第１片３２、中間片３４、第２片３６が連続する方向の寸法）や幅（第１片３２、中間片３４、第２片３６が連続する方向に直角方向の寸法）を小さくすることができないため、複合基板１０の小型化、低背化を阻害する。
接続部材３０は、金属薄板の折り曲げ加工以外の方法で形成することも考えられる。
しかし、例えばめっきにより形成する場合、スルーホール内にめっき液が残っていると、小片部品２０を基板本体１２に接合する工程や、複合基板１０を外部回路基板６０に接合する工程で、残っていためっき液が加熱され、気化して急激に膨張することによって、スルーホール付近に亀裂が発生したり、はんだにボイドが発生したりすることがある。接続部材３０を金属薄板の折り曲げ加工で形成する場合には、このようなことがないため、接合信頼性を向上することができる。
また、スルーホールの穴あけを行い、内周面をめっきする場合には、スルーホールの直径は、例えば１００μｍ以下にすると加工が困難になる。金属薄板の折り曲げ加工で接続部材３０を形成する場合には、金属薄板の厚さを５０μｍまで小さくして容易に加工できる。また、穴の周囲に残すことが必要な寸法も、金属薄板の折り曲げ加工で接続部材３０を形成する場合の方が、スルーホールの穴あけを行い、内周面をめっきする場合よりも小さくすることができる。したがって、接続部材３０は、金属薄板の折り曲げ加工で形成することによって、容易に小型化することができる。
また、接続部材３０を金属薄板の折り曲げ加工で形成し、それを被覆するように樹脂成形すると、工程が簡単になり、製造コストを低減することができる。
また、接続部材３０に用いる金属薄板の材質は、めっきにより接続部材３０を形成する場合よりも、選択の自由度が高い。主部２２の樹脂と、接続部材３０の金属とは、強固に接合されている必要はない。そのため、主部２２に用いる樹脂の材質も、選択の自由度が高い。したがって、安価な材質、折り曲げやすい材質、成形しやすい材質を、高い自由度で選定することができ、工業上、有用である。
基板本体１２に複数の小片部品２０を接合する構成とすることで、基板本体１２の反りが小さくなり、チップ状電子部品４０，４２，５０，５５の実装性・接合信頼性が良好である。複数の小片部品２０の代わりに、枠状に一体となった部品を用いる場合と比較すると、複数の小片部品２０にすれば、小片部品２０ごとの体積が小さく、熱収縮が分散されて小さくなり、基板本体１２に与える熱応力が、一体となった部品の場合よりも小さいためである。また、小片部品２０間のギャップが基板本体１２の反りを吸収する役割を果たすためである。
＜実施例２＞ 実施例２の複合基板１０ａについて、図５を参照しながら説明する。図５（ａ）は複合基板１０ａの小片部品２０ａの断面図、図５（ｂ）は複合基板１０ａと外部回路基板６０との接合部分の拡大断面図である。
図５（ａ）及び（ｂ）に示すように、実施例２の複合基板１０ａは、大略、実施例１の複合基板１０と同様に構成されている。以下では、実施例１との相違点を中心に説明し、実施例１と同じ構成部分には同じ符号を用いる。
実施例２の複合基板１０ａは、小片部品２０ａの形状、より詳しくは、接続部材３０ａの第２片３６ａの形状が、実施例１の複合基板１０と異なる。
図５（ａ）に示すように、小片部品２０ａの接続部材３０ａは、実施例１の接続部材３０と同様に、中間片３４の両端からそれぞれ第１片３２と第２片３６ａとが連続しているが、実施例１の接続部材３０とは異なり、第２片３６ａが主部２２から離間し、基板本体１２との間に、くさび状の空間２２ｘが形成されている。第２片３６ａは、ばね性を有し、弾性変形することができる。例えば、第２片３６ａは、弾性変形によって、基板本体１２と間になす角度が変わる。
図５（ｂ）に示すように、接続部材３０ａの第２片３６ａは、外部回路基板６０に接合された状態においても、くさび状の空間２２ｘが形成されている。第２片３６ａは可動であるので、例えば衝撃荷重が作用したときに、接続部材３０ａの第２片３６ａが移動して、衝撃を吸収することができる。
小片部品２０ａは、例えば実施例１と同様に、基板本体１２の一方主面１２ｂにおいて周縁に沿って対称に配置され、対をなす小片部品２０ａの接続部材３０の可動である第２片３６同士が非平行となるようにすれば、どの方向の衝撃荷重に対しても、少なくとも一つの接続部材３０の第２片３６ａが移動し、衝撃を効果的に吸収することができる。
小片部品２０ａは、実施例１と同様に、樹脂成形によって形成することができる。樹脂成形直後には、接続部材３０ａの第１片３２及び第２片３６ａとモールド樹脂、すなわち主部２２とは、樹脂成形時の加熱・加圧により主部２２に一時的に仮圧着された状態である。しかし、機械的に接合されているわけではないので、接続部材３０を形成するための金属薄板の帯状部が金型で切断される際の負荷・衝撃によって、接続部材３０ａの第２片３６ａは、容易に主部２２から剥離する。切断時の負荷・衝撃により、接続部材３０ａの第２片３６ａが主部２２から剥離した状態で塑性変形し、接続部材３０ａの第２片３６ａは、主部２２から離間した状態を維持する。
接続部材３０ａの第２片３６ａは、外部回路基板６０側に接合された場合には、表面実装型部品４０，４２，５０，５５、基板本体１２、主部２２、封止材５４等の複合基板１０の全部材質量に働く衝撃に対して衝撃緩和効果を発揮できるので、好ましい。
もっとも、主部２２から離間する接続部材３０ａの第２片３６ａは、外部回路基板６０側ではなく、基板本体１２側に接合することもできる。その場合、複合基板１０ａの全質量ではなく、基板本体１２及び基板本体１２に搭載された部材１９，４０，４２の質量に働く衝撃を緩和することができる。なお、主部２２で囲まれた領域内に封止材５４を充填する場合には、接続部材３０ａの第２片３６ａのばね性による衝撃緩和効果が発揮されるように、主部２２が封止材５４に接合されないようにする必要がある。
＜実施例３＞ 実施例３の複合基板について、図６を参照しながら説明する。図６（ａ）は、実施例３の複合基板の小片部品２０ｂの平面図である。図６（ｂ）は、図６（ａ）の線Ｂ−Ｂに沿って見た側面図である。図６（ｃ）は、図６（ａ）の線Ｃ−Ｃに沿って見た側面図である。
実施例３の複合基板は、大略、実施例１の複合基板１０と同様に構成されているが、小片部品２０ｂの構成が、実施例１の複合基板１０と異なる。
小片部品２０ｂは、図６（ａ）〜（ｃ）に示すように、実施例１の複合基板１０と同様に、中間片３４ｂの両端からそれぞれ第１片３２と第２片３６とが連続している接続部材３０ｂと、主部２２ｂとを有する。
接続部材３０ｂは、実施例１の接続部材３０と異なり、小片部品２０ｂで囲まれる領域側の主部２２ｂの側面２３ｂに沿って、中間片３４ｂが延在しており、中間片３４ｂは主部２２ｂを貫通していない。主部２２ｂの側面２３ｂには、中間位置、すなわち主部２２ｂの基板本体側の面２２ｓと反対側の面２２ｔとの間の中間位置に、接続部材３０ｂの中間片３４ｂの上を横断する突条２５が形成され、中間片３４ｂを主部２２ｂに固定している。
このような構成の小片部品２０ｂは、主部２２ｂを成形するための金型に突条２５を形成するための凹部を設けておき、実施例１と同様に、接続部材３０を形成するための金属薄板とともに主部２２ｂとなる部分を樹脂成形することにより、作製することができる。
図６（ｃ）の断面図に示すように、接続部材３０の中間片３４の両端付近、すなわち、屈曲部３３，３５及びその近傍部分は、主部２２ｂに埋め込まれずに片面だけが仮圧着された状態であるため、接続部材３０の第１片３２や第２片３６の移動に伴って、容易に主部２２ｂから離れることができる。接続部材３０の第１片３２や第２片３６の可動範囲は、実施例１の場合よりも広くなるので、外部回路基板６０のより大きな反りや衝撃や付加に対して、吸収効果を発揮することができる。
なお、接続部材３０の第１片３２及び第２片３６が主部２２ｂに仮圧着される面３２ｋ，３６ｋと、中間片３４が突条２５に接する面３４ｋとに予めレジストを塗布した状態で、主部２２ｂをインサート成形すると、接続部材３０が主部２２ｂに仮圧着される力が弱くなり、接続部材３０の第１片３２及び第２片３６が、容易に主部２２ｂから離れるようにすることができる。
＜実施例４＞ 実施例４の複合基板について、図７を参照しながら説明する。図７（ａ）は、実施例４の複合基板の小片部品２０ｃの平面図である。図７（ｂ）は、図７（ａ）の線Ｂ−Ｂに沿って見た側面図である。図７（ｃ）は、図７（ａ）の線Ｃ−Ｃに沿って見た側面図である。
実施例４の複合基板は、大略、実施例１の複合基板１０と同様に構成されているが、小片部品２０ｃの構成が、実施例１の複合基板１０と異なる。
小片部品２０ｃは、図７（ａ）〜（ｃ）に示すように、実施例１の複合基板１０と同様に、中間片３４ｃの両端からそれぞれ第１片３２と第２片３６とが連続している接続部材３０ｃと、主部２２ｃとを有する。接続部材３０ｃの中間片３４ｃは、主部２２ｃに設けた突起部２５ｃによって固定される。
接続部材３０ｃの中間片３４ｃには、図７（ｂ）及び（ｃ）に示されたように、貫通穴３４ｘが設けられている。貫通穴３４ｘは、樹脂成形の前に、接続部材３０ｃを形成するための金属薄板に、金型打ち抜き・エッチングなどにより、設けておく。貫通穴３４ｘは、１つである必要はなく、複数でもよい。また、貫通穴３４ｘの形状は、円形、長穴、四角形等でもよい。貫通穴３４ｘの位置は、中間片３４ｃの中央部に近い方が、接続部材３０ｃの可動範囲が広がるので好ましい。
突起部２５ｃは、主部２２ｃの樹脂成形時に接続部材３０ｃの中間片３４ｃの貫通穴３４ｘを通った樹脂により、接続部材３０ｃの中間片３４ｃの上に半球状に形成される。なお、突起部２５ｃの形状や個数は、接続部材３０ｃの中間片３４ｃに設ける貫通穴３４ｘと同様に、図示例に限るものではく、適宜な形状、個数を選択することができる。
実施例４のように接続部材３０ｃの中間片３４ｃを主部２２ｃの突起部２５ｃで個別に固定すると、実施例３のように筋状の突条２５で固定する場合と同様の効果が得られることに加え、実施例３の場合よりも主部２２ｃに使用する樹脂を減らすことができる。
＜実施例５＞ 実施例５の複合基板について、図８を参照しながら説明する。
実施例５の複合基板は、実施例１とは、小片部品２０ｄの接続部材３０ｄの形状が異なる。すなわち、接続部材３０ｄは、第１片３２ｄの先端３１側が延長されており、第１及び第２の延長部３１ｓ，３１ｔが断面略コ字状に折り曲げられている。延長部３１ｓ，３１ｔは主部２２の側面２４に達し、第１の延長部３１ｓが主部２２の側面２４に沿って延在し、主部２２の側面２４の中間位置から、第２の延長部３１ｔが主部２２の内部に食い込んでいる。そのため、接続部材３０ｄは、先端３１側と中間片３４とが主部２２の内部に保持され、主部２２に沿って延在している第１片３２ｄは、主部２２から離間することが阻止され、主部２２に対して強固に固着されている。
主部２２の側面２４にも接続部材３０ｄの第１の延長部３１ｓがあるので、基板本体１２と小片部品２０ｄとを接合する際に、はんだフィレットを形成でき、接合信頼性がより向上する。
実施例５の複合基板は、基板本体１２と小片部品２０ｄとの接合が強化され、より一体化されるので、衝撃荷重を接続部材３０ｄの第２片３６側で緩和し、基板本体１２と小片部品２０ｄとの間の接合部分に衝撃応力が生じないようにして、接合信頼性を向上することができる。
なお、接続部材３０ｄの第１片３２ｄの先端３１側は、例えば主部２２の基板本体側の面２２ｓに食い込むように折り曲げてもよいが、この場合よりも、図８のように主部２２の側面２４に食い込むよう折り曲げる方が、接続部材３０ｄの第１片３２ｄが主部２２により強固に固着される。
＜実施例６＞ 実施例６の複合基板について、図９を参照しながら説明する。
図９（ｂ）の断面図に示すように、実施例６の複合基板１０ｓは、実施例１とは異なり、基板本体１２ｘの一方主面１２ｔ側にキャビティ１２ｑが設けられている。キャビティ１２ｑ内には、チップ状電子部品７４が配置され、チップ状電子部品７４の不図示の端子と基板本体１２ｘの一方主面１２ｔに設けられた不図示のパッドとがボンディングワイヤー７６によって接続されている。チップ状電子部品７４やボンディングワイヤー７６、パッドは、封止材７８で覆われ、封止されている。基板本体１２ｘの他方主面１２ｓにチップ状電子部品７０，７２を搭載してもよい。
キャビティ１２ｑが設けられた基板本体１２ｘの一方主面１２ｔには、実施例１と同様に、一方主面１２ｔの周縁に沿って小片部品２０が配置され、小片部品２０は、不図示の接続部材の第１片を介して、基板本体１２ｘに接合されている。
図９（ａ）の断面図に示した比較例の複合基板１０ｘの基板本体１２ｙように、キャビティ１２ｑの周囲に、外部回路基板と接続するための突出部１２ｐを設けるように構成すると、基板本体１２ｙの凹部が深くなり、形状も複雑になるため、基板本体１２ｙに大きな反りやうねりが発生し、部品７０，７４，７６と基板本体１２ｙとの接合信頼性を確保することが難しくなる。
これに対して、図９（ｂ）に示したように、基板本体１２ｘに小片部品２０を接合するように構成すると、基板本体１２ｘの凹部を浅くすることができるので、基板本体１２ｘに反りやうねりが発生しにくい。そのため、部品７０，７２，７４の接合信頼性の確保が容易である。
図９（ｃ）に断面図を示した複合基板１０ｔのように、基板本体１２ｙのキャビティ１２ｑとは反対側の他方主面１２ｓに、小片部品２０が接合されるようにしてもよい。この場合、基板本体１２ｙには、封止樹脂をせき止めるために突出部１２ｐを設けておくことができる。基板本体１２ｙのキャビティ１２ｐ側の主面１２ｋに小片部品２０を配置する余裕がなく、基板本体１２ｙのキャビティ１２ｐとは反対側の主面１２ｓに小片部品２０を配置する余裕がある場合などに、好適な構成である。
＜まとめ＞ 以上説明したように、複合基板は、折り曲げられた接続部材が樹脂の主部で支持された小片部品を介して、複合基板を外部回路基板に接続することにより、簡単な構成で、接合部分の熱応力や衝撃応力を緩和することができる。
小片部品は構造が簡単であるため、量産性に優れる。すなわち、品質のばらつきが小さい。また、金型の低コスト化が可能であり、初期投資が少なくてもすむ。
小片部品は、枠状に一体化した部品と比べると、隣接する小片部品間の空間分の樹脂が必要ないため、樹脂の材料コストが低い。
さらに、基板本体がセラミック基板の場合、小片部品とセラミック基板とを接合しても、セラミック基板の反りが少ないため、セラミック基板に搭載する表面実装型部品の実装性・接合信頼性が良好である。これは、枠状に一体化した部品と比べると、小片部品は体積が少ないので、熱収縮量が小さいことや、小片部品間が離れており、反りに伴う変形を吸収する効果がことなどによる。
なお、本発明は、上記した実施の形態に限定されるものではなく、種々変更を加えて実施可能である。
例えば、接続部材は、断面Ｚ字状に折り曲げた形状であってもよい。基板本体は、小片部品に接続される複数の端子が同一平面上に設けられた基板であればよく、小片部品が接続される平面部分以外の部分に、凹部や凸部が設けられていても構わない。
（ａ）複合基板の全体構成を示す断面図、（ｂ）複合基板が外部回路基板に接続された状態を示す断面図である。（実施例１） 複合基板と外部回路基板との接続部分の拡大断面図である。（実施例１） （ａ）は基板本体に小片部品が接合された状態を示す平面図、（ｂ）は図３（ａ）の線Ｂ−Ｂに沿って切断した断面図である。（実施例１） （ａ）は図３（ａ）の要部拡大平面図、（ｂ）は図３（ｂ）の要部拡大断面図である。（実施例１） （ａ）小片部品の拡大断面図、（ｂ）複合基板と外部回路基板との接続部分の拡大断面図である。（実施例２） （ａ）は小片部品の平面図、（ｂ）は図６（ａ）の線Ｂ−Ｂに沿って見た側面図、（ｃ）は図６（ａ）の線Ｃ−Ｃに沿って見た側面図である。（実施例３） （ａ）は小片部品の平面図、（ｂ）は図７（ａ）の線Ｂ−Ｂに沿って見た側面図、（ｃ）は図７（ａ）の線Ｃ−Ｃに沿って見た側面図である。（実施例４） 小片部品の断面図である。（実施例５） 複合部品の断面図である。（参考例、実施例５） 小片部品の斜視図である。（従来例１） 小片部品の要部断面図である。（従来例１） チップパッケージの断面図である。（従来例２）
符号の説明
１０，１０ａ，１０ｘ 複合基板
１２，１２ｘ，１２ｙ 基板本体
１２ａ 他方主面
１２ｂ 一方主面
１２ｓ 他方主面
１２ｔ 一方主面
１８ 端子
２０，２０ａ，２０ｂ，２０ｃ，２０ｄ 小片部品
２２，２２ａ，２２ｂ，２２ｃ，２２ｄ 主部
３０ 接続部材
３２ 第１片
３４ 中間片
３６ 第２片
４０，４２，５０，５５ チップ状電子部品

Claims (13)

  1. 少なくとも一方主面に端子を有する基板本体と、
    前記基板本体の前記一方主面に接合される複数の小片部品と、
    を備えた複合基板であって、
    前記小片部品は、
    絶縁材料からなる主部と、
    中間片の両端にそれぞれ第１片と第２片とが連続する接続部材と、
    を有し、
    前記小片部品の前記主部は、金型内に前記接続部材となる部分を挿入した状態で成形した樹脂であり、
    前記接続部材の前記第１片は、前記主部の前記基板本体側に露出して、前記基板本体の前記一方主面の前記端子に接合され、
    前記接続部材の前記第２片は、前記主部の前記基板本体とは反対側に露出し、
    前記小片部品は、前記接続部材の前記第１片又は前記第２片の少なくとも一方が、前記主部から離間して可動であることを特徴とする複合部品。
  2. 前記接続部材の前記中間片は、
    前記主部の側面に沿って配置され、
    前記第１片側と前記第２片側との間の中間部分のみが、前記主部に固定されていることを特徴とする、請求項１に記載の複合基板。
  3. 前記接続部材の前記第１片は、前記中間片とは反対側の部分が前記主部に埋め込まれていることを特徴とする、請求項１に記載の複合部材。
  4. 前記基板本体の前記一方主面において、周縁に沿って前記小片部品が配置され、
    前記小片部品よりも内側に、チップ状電子部品が搭載されていることを特徴とする、請求項１〜３のいずれか一項に記載の複合基板。
  5. 前記チップ状電子部品が樹脂で封止され、該樹脂と前記小片部品とが間隔を設けて離れていることを特徴とする、請求項４に記載の複合基板。
  6. 前記小片部品の前記接続部材は、金属薄板の打ち抜き加工及び折り曲げ加工により形成されていることを特徴とする、請求項１〜５のいずれか一項に記載の複合基板。
  7. 前記基板本体がセラミック基板であることを特徴とする、請求項１〜６のいずれか一項に記載の複合基板。
  8. 前記基板本体は、１０５０℃以下で焼結する複数のセラミック層を積層してなるセラミック多層基板であることを特徴とする、請求項１〜７のいずれか一項に記載の複合基板。
  9. 前記小片部品の前記接続部材の前記金属薄板は可撓性を有することを特徴とする、請求項６に記載の複合基板。
  10. 前記接続部材の厚みは、５０μｍ以上、かつ３００μｍ以下であることを特徴とする、請求項１〜９のいずれか一項に記載の複合基板。
  11. 前記基板本体の他方主面に、チップ状電子部品が搭載されていることを特徴とする、請求項１〜１０のいずれか一項に記載の複合基板。
  12. 外部回路基板の端子に、請求項１〜１１のいずれか一項に記載の複合基板の前記接続部材の前記第２片が接合されていることを特徴とする、複合部品。
  13. 少なくとも一方主面に端子が設けられた基板本体と、小片部品とを準備する第１の工程と、
    前記基板本体の前記一方主面に、前記小片部品を接合する第２の工程とを備えた、複合基板の製造方法であって、
    前記第１の工程において、
    前記小片部品は、
    絶縁材料からなる主部と、
    中間片の両端にそれぞれ第１片と第２片とが連続する接続部材と、
    を有し、
    前記小片部品の前記主部は、金型内に前記接続部材となる部分を挿入した状態で成形した樹脂であり、
    前記接続部材は、
    前記第１片及び第２片が前記主部の両主面にそれぞれ露出し、前記第１片又は前記第２片の少なくとも一方が、前記主部から離間して可動であり、
    前記第２の工程において、
    前記小片部品は、前記基板本体の前記一方主面の周縁に沿って配置され、
    前記小片部品の前記接続部材の前記第１片が、前記基板本体の前記一方主面に設けられた前記端子に接合されることを特徴とする、複合基板の製造方法。
JP2006337567A 2006-12-14 2006-12-14 複合基板 Active JP5109361B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2006337567A JP5109361B2 (ja) 2006-12-14 2006-12-14 複合基板

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2006337567A JP5109361B2 (ja) 2006-12-14 2006-12-14 複合基板

Publications (2)

Publication Number Publication Date
JP2008153307A JP2008153307A (ja) 2008-07-03
JP5109361B2 true JP5109361B2 (ja) 2012-12-26

Family

ID=39655204

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2006337567A Active JP5109361B2 (ja) 2006-12-14 2006-12-14 複合基板

Country Status (1)

Country Link
JP (1) JP5109361B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2018043129A1 (ja) * 2016-08-31 2018-03-08 株式会社村田製作所 回路モジュールおよびその製造方法

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000164802A (ja) * 1998-11-27 2000-06-16 Matsushita Electric Ind Co Ltd 表面実装型電子部品の実装方法
JP4572467B2 (ja) * 2001-01-16 2010-11-04 株式会社デンソー マルチチップ半導体装置およびその製造方法

Also Published As

Publication number Publication date
JP2008153307A (ja) 2008-07-03

Similar Documents

Publication Publication Date Title
JP4873005B2 (ja) 複合基板及び複合基板の製造方法
JP4821849B2 (ja) 複合基板及び複合基板の製造方法
JP4957163B2 (ja) 複合部品
JP4453702B2 (ja) 複合型電子部品及びその製造方法
JP4367414B2 (ja) 部品内蔵モジュールおよびその製造方法
JP4310467B2 (ja) 複合多層基板及びその製造方法
JP4772048B2 (ja) 中継基板とそれを使用した立体配線構造体
JP4111239B2 (ja) 複合セラミック基板
WO2005071745A1 (ja) 積層型電子部品およびその製造方法
JP6139653B2 (ja) 部品内蔵樹脂多層基板
JP4725817B2 (ja) 複合基板の製造方法
WO2005071744A1 (ja) 積層型電子部品および積層型電子部品の実装構造
JP4046088B2 (ja) 立体的電子回路装置およびその中継基板と中継枠
JP4788581B2 (ja) 複合基板
JP4158798B2 (ja) 複合セラミック基板
JP2007311596A (ja) 突起電極付き回路基板の製造方法及び突起電極付き回路基板
JP5109361B2 (ja) 複合基板
JP4463139B2 (ja) 立体的電子回路装置
JP2005235807A (ja) 積層型電子部品およびその製造方法
JP4667154B2 (ja) 配線基板、電気素子装置並びに複合基板
JP2002076193A (ja) 半導体素子収納用パッケージおよびパッケージ実装基板
JP6698492B2 (ja) 半導体パッケージおよび半導体装置
JP2020102584A (ja) 回路基板および電子部品

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20090326

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20090909

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20111206

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120201

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120529

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120711

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120911

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120924

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20151019

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 5109361

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150