WO2018043129A1 - 回路モジュールおよびその製造方法 - Google Patents

回路モジュールおよびその製造方法 Download PDF

Info

Publication number
WO2018043129A1
WO2018043129A1 PCT/JP2017/029439 JP2017029439W WO2018043129A1 WO 2018043129 A1 WO2018043129 A1 WO 2018043129A1 JP 2017029439 W JP2017029439 W JP 2017029439W WO 2018043129 A1 WO2018043129 A1 WO 2018043129A1
Authority
WO
WIPO (PCT)
Prior art keywords
connection electrode
circuit module
connection
sealing member
substrate
Prior art date
Application number
PCT/JP2017/029439
Other languages
English (en)
French (fr)
Inventor
慎吾 舟川
伸充 天知
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to JP2018537111A priority Critical patent/JP6528145B2/ja
Priority to CN201790001189.3U priority patent/CN210692526U/zh
Priority to KR1020197005518A priority patent/KR102123252B1/ko
Publication of WO2018043129A1 publication Critical patent/WO2018043129A1/ja
Priority to US16/278,381 priority patent/US10930573B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0652—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00 the devices being arranged next and on each other, i.e. mixed assemblies
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3142—Sealing arrangements between parts, e.g. adhesion promotors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
    • H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
    • H01L21/561—Batch processing
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/29—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the material, e.g. carbon
    • H01L23/293—Organic, e.g. plastic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3135—Double encapsulation or coating and encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5383—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5384—Conductive vias through the substrate with or without pins, e.g. buried coaxial conductors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5385—Assembly of a plurality of insulating substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/11—Manufacturing methods
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L24/10—Bump connectors ; Manufacturing methods related thereto
    • H01L24/12—Structure, shape, material or disposition of the bump connectors prior to the connecting process
    • H01L24/14—Structure, shape, material or disposition of the bump connectors prior to the connecting process of a plurality of bump connectors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/50—Multistep manufacturing processes of assemblies consisting of devices, each device being of a type provided for in group H01L27/00 or H01L29/00
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/14—Structural association of two or more printed circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/22—Secondary treatment of printed circuits
    • H05K3/28—Applying non-metallic protective coatings
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/36—Assembling printed circuits with other printed circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/11—Manufacturing methods
    • H01L2224/11001—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate
    • H01L2224/11009—Involving a temporary auxiliary member not forming part of the manufacturing apparatus, e.g. removable or sacrificial coating, film or substrate for protecting parts during manufacture
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16238—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bonding area protruding from the surface of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15153—Shape the die mounting substrate comprising a recess for hosting the device
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/171—Frame
    • H01L2924/1715—Shape
    • H01L2924/17151—Frame comprising an aperture, e.g. for pressure control, encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/181—Encapsulation

Definitions

  • the present invention relates to a circuit module and a manufacturing method thereof, and more particularly to a circuit module in which a flat substrate and a frame substrate are connected and a manufacturing method thereof.
  • FIG. 17 is a cross-sectional view of the circuit module 200 described in Patent Document 1.
  • the circuit module 200 includes a flat substrate 210, a frame substrate 220, and electronic components 217 and 218.
  • the terminal electrode 229 of the frame substrate 220 is connected to a connection electrode 214 provided on one main surface (lower surface in the drawing) side of the flat substrate 210.
  • the electronic component 218 is connected to the other main surface (upper surface in the drawing) side of the flat substrate 210.
  • the electronic component 217 is disposed in a cavity constituted by one main surface of the flat substrate 210 and the inner surface of the frame substrate 220 and is sealed with a sealing member 230.
  • the sealing member 230 is filled in the cavity. Since the electronic component 217 is sealed by the sealing member 230, adhesion of solder balls and flux residues to the electronic component 217 is suppressed when the circuit module 200 is reflow-connected to the circuit board. That is, short circuit failure of the circuit module 200 after connection to the circuit board can be suppressed, and long-term reliability can be improved.
  • the sealing member 230 since the sealing member 230 is filled in the cavity after the flat substrate 210 and the frame substrate 220 are connected, the sealing member 230 always contacts the inner surface of the frame substrate 220. It will be. Generally, a liquid sealing member shrinks in volume when solidified. Therefore, in the manufacturing process of the circuit module 200, when the liquid sealing member 230 is solidified, the inner side surface of the frame-shaped substrate 220 is pulled inward by contraction of the sealing member 230. That is, a shear stress is generated between the flat substrate 210 and the frame substrate 220. As a result, the connection member between the connection electrode 214 of the flat substrate 210 and the terminal electrode 229 of the frame substrate 220 may be broken.
  • the thermal expansion coefficient of the frame-shaped substrate 220 and the thermal expansion coefficient of the sealing member 230 are different in a state where the frame-shaped substrate 220 and the sealing member 230 are in contact with each other.
  • the thermal expansion coefficient of the sealing member 230 is larger
  • the circuit module 200 is reflow-connected to the circuit board of the electronic device
  • the inner surface of the frame-like substrate 220 is expanded due to the volume expansion of the sealing member 230. It is pushed outward.
  • a shear stress opposite to the above occurs between the flat substrate 210 and the frame substrate 220.
  • the connection member between the connection electrode 214 of the flat substrate 210 and the terminal electrode 229 of the frame substrate 220 may be broken as described above.
  • an object of the present invention is to provide a circuit module having a high connection reliability between a flat substrate and a frame substrate, and a manufacturing method thereof.
  • the shape and the forming method of the sealing member are improved.
  • the present invention is first directed to a circuit module.
  • the circuit module according to the present invention includes a flat substrate, a frame substrate, a first electronic component, and a first sealing member having the following characteristics.
  • a plurality of first connection electrodes are arranged on the peripheral edge of the one main surface of the flat substrate.
  • a plurality of second connection electrodes are arranged at positions corresponding to the first connection electrodes on one main surface of the frame-shaped substrate.
  • the first connection electrode and the second connection electrode are connected via a first connection member.
  • the first electronic component is sealed with a first sealing member.
  • the first electronic component and the first sealing member are disposed in a cavity including one main surface of the flat substrate and the inner surface of the frame substrate.
  • the first sealing member is isolated from the inner side surface of the frame-shaped substrate.
  • the frame-shaped substrate and the first sealing member are not in contact. Therefore, when the first sealing member is cured and when the circuit module is reflow-connected to the circuit board of the electronic device, no shear stress is generated between the flat plate-like substrate and the frame-like substrate. Therefore, the first connection member between the flat substrate and the frame substrate is not broken, and the electrical and mechanical connection reliability between the flat substrate and the frame substrate is high.
  • the circuit module according to the present invention preferably has the following features. That is, the first sealing member contains a photocurable resin material.
  • the shape of the first sealing member is separated from the inner surface of the frame-shaped substrate with high accuracy according to the accuracy of the mask pattern for exposure. ing.
  • the circuit module according to the present invention and its preferred form preferably have the following features. That is, the first connection member includes a metal material having a melting point of 900 ° C. or higher.
  • the melting point of the first connecting member is sufficiently higher than the reflow temperature when the circuit module is connected to the circuit board of the electronic device. Therefore, the first connecting member does not remelt during reflow, and the breaking strength of the first connecting member is high, so that the electrical and mechanical connection reliability between the flat substrate and the frame substrate is high. It is high.
  • the circuit module according to the present invention and its preferred form have the following characteristics. That is, the first connection member includes an anisotropic conductive resin material, and seals the first connection electrode and the second connection electrode.
  • the first connection member is disposed so as to seal the first connection electrode and the second connection electrode, whereby one main surface of the flat substrate. And also functions as an underfill between the main surface of the frame substrate. That is, the first connection member not only electrically connects the first connection electrode and the second connection electrode but also mechanically connects the flat substrate and the frame substrate. . Therefore, the electrical and mechanical connection reliability between the flat substrate and the frame substrate is further increased.
  • the circuit module according to the present invention and its preferred form have the following characteristics. That is, the first connection member includes a metal material containing Sn, and the first connection electrode, the second connection electrode, and the first connection member are sealed with an insulating resin member. .
  • the first connection member containing a metal material containing Sn is responsible for the electrical connection between the first connection electrode and the second connection electrode.
  • the metal material containing Sn include a Sn—Ag—Cu-based Pb-free solder material.
  • the insulating resin member is disposed so as to seal the first connection electrode, the second connection electrode, and the first connection member, so that one main surface of the flat substrate and one of the frame substrates are arranged. It functions as an underfill between the main surfaces. Therefore, the electrical and mechanical connection reliability between the flat substrate and the frame substrate is further increased.
  • the circuit module according to the present invention its preferred form, and further preferred form have the following characteristics. That is, the metal film is disposed on the surface of the first sealing member on the side facing the surface on the one main surface side of the flat substrate.
  • the metal film is also connected to the circuit board of the electronic device. Connected with electrodes. That is, the number of connection points between the circuit module and the circuit board of the electronic device increases. Therefore, mechanical connection reliability is high.
  • heat generated from the first electronic component during operation of the circuit module can be efficiently released to the circuit board of the electronic device through the metal film. That is, damage due to self-heating of the first electronic component is suppressed. Therefore, the lifetime reliability of the circuit module is increased.
  • the present invention is also directed to a method for manufacturing a circuit module.
  • a method for manufacturing a circuit module according to the present invention is for manufacturing a circuit module including a flat substrate, a frame substrate, a first electronic component, and a first sealing member.
  • the circuit module has the following features.
  • a plurality of first connection electrodes are arranged on the peripheral edge of the one main surface of the flat substrate.
  • a plurality of second connection electrodes are arranged at positions corresponding to the first connection electrodes on one main surface of the frame-shaped substrate.
  • the first connection electrode and the second connection electrode are connected via a first connection member.
  • the first electronic component is sealed with a first sealing member.
  • the circuit module manufacturing method according to the present invention includes the following four steps.
  • the first step is a step of preparing a flat substrate and a frame substrate.
  • the second step is a step of connecting the first electronic component on one main surface of the flat substrate.
  • the third step is a step of forming the first sealing member on one main surface of the flat substrate.
  • the first sealing member having a predetermined shape is formed first. Thereafter, the first connection electrode and the second connection electrode are connected via the first connection member. Therefore, the first sealing member can be reliably isolated from the inner surface of the frame-like substrate, and the connection reliability between the flat plate-like substrate and the frame-like substrate can be increased.
  • the method for manufacturing a circuit module according to the present invention preferably has the following features. That is, the first sealing member contains a photocurable resin material.
  • the third process includes the following two sub-processes.
  • the first sub-process is a process of placing the photocurable precursor of the first sealing member on the one main surface.
  • the second sub-process is a process in which the photocurable precursor of the first sealing member is exposed to form a first sealing member having a predetermined shape.
  • the first sealing member can be cured without heating or by heating at a low temperature. Therefore, thermal damage to the first electronic component sealed by the first sealing member can be suppressed.
  • the shape of the first sealing member is separated from the inner surface of the frame-shaped substrate with high accuracy according to the accuracy of the mask pattern for exposure. It can also be made.
  • the method for manufacturing a circuit module according to the present invention preferably includes the following features. That is, the first sealing member includes a thermosetting resin material.
  • the third step includes the following five substeps.
  • the first sub-process is a process of placing a photocurable precursor of a resist member on one main surface.
  • the second sub-process is a process of exposing the photocurable precursor of the resist member to a resist member having a shape that is a negative pattern having a predetermined shape.
  • the third sub-process is a process of disposing the thermosetting precursor of the first sealing member on the one main surface provided with the resist member.
  • the fourth sub-process is a process for heating the thermosetting precursor of the first sealing member to obtain a first sealing member having a predetermined shape.
  • the fifth sub-process is a process of peeling the resist member from the one main surface.
  • thermosetting resin material can be used as the first sealing member. Therefore, the manufacturing cost of the circuit module can be kept low.
  • the method for manufacturing a circuit module according to the present invention and a preferable mode thereof have the following characteristics. That is, the third step further includes a sub-step of disposing a metal film on the surface of the first sealing member on the side facing the one main surface side of the flat substrate.
  • a circuit module having many mechanical connection reliability with a large number of connection points with a circuit board of an electronic device can be manufactured.
  • the method for manufacturing a circuit module according to the present invention and a preferable mode thereof have the following characteristics. That is, the fourth process includes the following three sub-processes.
  • the first sub-process is a process of disposing a metal material paste containing metal material nanoparticles having a melting point of 900 ° C. or higher on at least one of the first connection electrode and the second connection electrode.
  • the second sub-process is a process in which the first connection electrode and the second connection electrode are opposed to each other through a metal material paste.
  • the metal material paste is heated and sintered to include a metal material having a melting point of 900 ° C. or higher and to electrically connect the first connection electrode and the second connection electrode. This is a step of forming a first connecting member.
  • the first connection electrode and the second connection electrode are formed using a metal material paste containing nanoparticles of a metal material having a melting point of 900 ° C. or higher. Are electrically connected.
  • the metal material paste include an Ag (melting point: about 962 ° C.) nanoparticle paste, but are not limited thereto.
  • the above metal material paste has a sintering temperature of about 180 ° C., which is lower by 50 ° C. or more than a solder paste usually used for various connections. Therefore, in the method for manufacturing a circuit module having the above steps, thermal damage to the first electronic component can be suppressed.
  • the melting point of the first connection member after sintering is 900 ° C. or higher, when the reflow connection is made between the circuit module and the circuit board of the electronic device using the solder paste, the first connection member is Melting does not occur. Therefore, in the method for manufacturing a circuit module having the above steps, the electrical and mechanical connection reliability between the flat substrate and the frame substrate can be increased.
  • the method for manufacturing a circuit module according to the present invention and a preferable mode thereof preferably include the following features. That is, the fourth process includes the following three sub-processes.
  • the first sub-process is a process of disposing a liquid resin containing an uncured anisotropic conductive resin material on at least one of the first connection electrode and the second connection electrode.
  • the first connection electrode and the second connection electrode are opposed to each other through the liquid resin, and the first connection electrode and the second connection electrode are relatively close to each other.
  • This is a step of pressurizing the liquid resin between the first connection electrode and the second connection electrode, and further embedding the first connection electrode and the second connection electrode in the liquid resin.
  • the liquid resin is heated and cured to electrically connect the first connection electrode and the second connection electrode, and the first connection electrode and the second connection electrode. Is a step of forming a first connection member.
  • a liquid resin containing an uncured anisotropic conductive resin material is formed in a region between the first connection electrode and the second connection electrode.
  • Conductivity can be obtained by applying pressure.
  • insulation can be obtained in a region surrounding the first connection electrode and the second connection electrode to which no pressure is applied. That is, in the method for manufacturing a circuit module having the above-described steps, a region electrically connected to the first connection electrode and the second connection electrode and a region functioning as an underfill are formed with one liquid resin. Can be formed.
  • a circuit module having high electrical and mechanical connection reliability between the flat substrate and the frame substrate can be manufactured easily and at low cost. can do.
  • the method for manufacturing a circuit module according to the present invention and a preferable mode thereof preferably include the following features. That is, the fourth process includes the following three sub-processes.
  • a metal material bump including a metal material containing Sn is disposed on one of the first connection electrode and the second connection electrode, and an uncured insulating resin material is included.
  • the metal material bump is brought into contact with the other of the first connection electrode and the second connection electrode in which the liquid resin is disposed, and the first connection electrode and the second connection electrode In this step, the metal material bump is embedded in the liquid resin.
  • the third sub-process applies ultrasonic vibration to the metal material bump to form a first connection member that electrically connects the first connection electrode and the second connection electrode, and heats the liquid resin.
  • This is a step of forming an insulating resin member that seals the first connection electrode, the second connection electrode, and the first connection member by curing.
  • the first connecting member is not heated. Therefore, thermal damage to the first electronic component can be suppressed. Further, the first connection electrode, the second connection electrode, and the first connection member are embedded in the insulating resin member, and the insulating resin member functions as an underfill. Therefore, in the method for manufacturing a circuit module having the above steps, a circuit module with high mechanical connection reliability between the flat substrate and the frame substrate can be manufactured.
  • connection member between the flat substrate and the frame substrate is not broken, and the connection reliability between the flat substrate and the frame substrate is high.
  • the first sealing member can be reliably separated from the inner surface of the frame-shaped substrate. Connection reliability can be increased.
  • FIG. 1 is an external perspective view of a circuit module 100 which is a first embodiment of a circuit module according to the present invention. It is the external view which looked at the circuit module 100 from the arrow direction shown in FIG. 3 is a cross-sectional view of the circuit module 100 taken along the line III-III shown in FIG. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100, and is sectional drawing which represents typically the preparation or preparation process (1st process) of the flat board
  • FIG. 1 It is a figure for demonstrating an example of the manufacturing method of the circuit module 100, and is sectional drawing showing the formation process of the 2nd sealing member 40 typically. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100, and is sectional drawing showing the formation process of the 2nd sealing member 40 typically. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100, and is sectional drawing which represents typically the connection process (2nd process) of the 1st electronic component 17.
  • FIG. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100, and is sectional drawing which represents typically the formation process (3rd process) of the 1st sealing member 30.
  • FIG. 100 It is a figure for demonstrating an example of the manufacturing method of the circuit module 100, and is sectional drawing which represents typically the formation process (3rd process) of the 1st sealing member 30.
  • FIG. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100, and is sectional drawing which represents typically the formation process (3rd process) of the 1st sealing member 30.
  • FIG. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100, and is sectional drawing which represents typically the connection process (4th process) of the frame-shaped board
  • FIG. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100, and is sectional drawing which represents the completed circuit module 100 typically.
  • FIG. 1 It is a figure for demonstrating another example of the manufacturing method of the circuit module 100, and is sectional drawing which represents the completed circuit module 100 typically. It is sectional drawing of circuit module 100A which is 2nd Embodiment of the circuit module which concerns on this invention. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100A, and is sectional drawing which represents typically the connection process (2nd process) of the 1st electronic component 17. FIG. It is a figure for demonstrating an example of the manufacturing method of 100 A of circuit modules, and is sectional drawing which represents typically a part of formation process (3rd process) of the 1st sealing member 30. FIG.
  • FIG. 1 It is a figure for demonstrating an example of the manufacturing method of 100 A of circuit modules, and is sectional drawing which represents typically a part of formation process (3rd process) of the 1st sealing member 30.
  • FIG. It is a figure for demonstrating an example of the manufacturing method of 100 A of circuit modules, and is sectional drawing which represents typically a part of formation process (3rd process) of the 1st sealing member 30.
  • FIG. It is a figure for demonstrating an example of the manufacturing method of 100 A of circuit modules, and is sectional drawing which represents typically another part of the formation process (3rd process) of the 1st sealing member 30.
  • FIG. 100A It is a figure for demonstrating an example of the manufacturing method of 100 A of circuit modules, and is sectional drawing which represents typically another part of the formation process (3rd process) of the 1st sealing member 30.
  • FIG. It is a figure for demonstrating an example of the manufacturing method of 100 A of circuit modules, and is sectional drawing which represents typically another part of the formation process (3rd process) of the 1st sealing member 30.
  • FIG. It is sectional drawing of the circuit module 100B which is 3rd Embodiment of the circuit module which concerns on this invention. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100B, and is sectional drawing which represents typically the connection process (4th process) of the frame-shaped board
  • FIG. 100B It is a figure for demonstrating an example of the manufacturing method of the circuit module 100B, and is sectional drawing which represents typically the connection process (4th process) of the frame-shaped board
  • FIG. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100B, and is sectional drawing which represents typically the connection process (4th process) of the frame-shaped board
  • FIG. It is a figure for demonstrating an example of the manufacturing method of the circuit module 100B, and is sectional drawing which represents the completed circuit module 100B typically. It is sectional drawing of the circuit module 100C which is 4th Embodiment of the circuit module which concerns on this invention.
  • FIG. 100C It is a figure for demonstrating an example of the manufacturing method of 100 C of circuit modules, and is sectional drawing which represents typically the connection process (4th process) of the frame-shaped board
  • FIG. 100C It is a figure for demonstrating an example of the manufacturing method of 100 C of circuit modules, and is sectional drawing which represents typically the connection process (4th process) of the frame-shaped board
  • FIG. 100C It is a figure for demonstrating an example of the manufacturing method of the circuit module 100C, and is sectional drawing showing typically the completed circuit module 100C.
  • circuit module 100D which is 5th Embodiment of the circuit module which concerns on this invention. It is a figure for demonstrating an example of the manufacturing method of circuit module 100D, In the formation process (3rd process) of the 1st sealing member 30, the metal film 31 is arrange
  • positioned on the surface of the 1st sealing member 30 In the formation process (3rd process) of the 1st sealing member 30, the metal film 31 is arrange
  • FIG. It is sectional drawing of the circuit module 200 of background art.
  • circuit module to which the present invention is applied include, but are not limited to, a hybrid IC used in a mobile communication device such as a mobile phone.
  • circuit module 100 which is the first embodiment of the circuit module according to the present invention
  • Each drawing is a schematic view and does not necessarily reflect the actual product dimensions. Further, variations in the shape of each component generated in the manufacturing process are not necessarily reflected in each drawing. That is, it can be said that the drawings used hereinafter represent the actual product in an essential aspect even if there are different parts from the actual product.
  • FIG. 1 is an external perspective view of the circuit module 100.
  • FIG. 2 is an external view (so-called bottom view) of the circuit module 100 viewed from the direction of the arrow shown in FIG. 3 is a cross-sectional view taken along the line III-III of the circuit module 100 shown in FIG.
  • the circuit module 100 includes a flat substrate 10, a first electronic component 17, a second electronic component 18, a frame substrate 20, a first sealing member 30, and a second sealing member 40. It has.
  • the flat substrate 10 includes an insulator layer 11, a pattern conductor 12, and a via conductor 13.
  • the insulator layer 11 is made of, for example, a ceramic material that is a Ba—Al—Si-based oxide, or a composite material that includes a woven or nonwoven fabric such as glass or silica, and an insulating resin such as an epoxy resin. It comprises an insulator material selected from the inside.
  • the pattern conductor 12 and the via conductor 13 include a metal material such as Cu.
  • a plurality of first connection electrodes 14 are arranged on the peripheral portion of one main surface 10F (the lower surface side in FIG. 3) of the flat substrate 10.
  • a plurality of third connection electrodes 15 are arranged in the vicinity of the central portion of the one main surface 10F of the flat substrate 10.
  • a first electronic component 17 is connected to the third connection electrode 15 via a second connection member J2. The first electronic component 17 is sealed inside a first sealing member 30 formed on the one main surface 10F of the flat substrate 10.
  • the first connection electrode 14 and the third connection electrode 15 include a metal material such as Cu.
  • the first electronic component 17 is selected as necessary from passive components such as capacitors and active components such as ICs.
  • the first sealing member 30 includes an insulating photocurable resin material described later. By using the photocurable resin material, the shape of the first sealing member 30 is controlled with high accuracy.
  • fine particles of glass material, fine particles of Si oxide, or the like may be dispersed as a filler.
  • a Sn—Ag—Cu Pb-free solder material or the like is used for example.
  • a plurality of fourth connection electrodes 16 are arranged in the vicinity of the center of the other main surface 10S (upper surface side in FIG. 3) of the flat substrate 10.
  • a second electronic component 18 is connected to the fourth connection electrode 16 via a third connection member J3.
  • the second electronic component 18 is sealed inside a second sealing member 40 formed on the other main surface 10S of the flat substrate 10.
  • the fourth connection electrode 16 includes a metal material such as Cu. Similarly to the first electronic component 17, the second electronic component 18 is selected from various electronic components as necessary.
  • the second sealing member 40 includes an insulating thermosetting resin material. Note that the second sealing member 40 may include an insulating photocurable resin material. In the second sealing member 40, for example, fine particles of glass material or fine particles of Si oxide may be dispersed as a filler.
  • the third connecting member J3 is made of the same solder material as the second connecting member J2.
  • the same solder material may be used for the 2nd connection member J2 and the 3rd connection member J3, and a different solder material may be used.
  • the frame-like substrate 20 includes an insulator layer 21 and via conductors 23.
  • the insulator layer 21 includes the same insulator material as that of the insulator layer 11 of the flat substrate 10.
  • the via conductor 23 includes a metal material such as Cu.
  • the frame-shaped substrate 20 has a single window frame shape connected in a ring shape, but may be a combination of, for example, two L-shaped substrates, or two square C-shapes. A combination of shaped substrates may be used.
  • a plurality of second connection electrodes 24 are arranged at positions corresponding to the first connection electrodes 14 on one main surface 20F (upper surface side in FIG. 3) of the frame-shaped substrate 20.
  • a plurality of fifth connection electrodes 29 are arranged on the other main surface 20 ⁇ / b> S (the lower surface side in FIG. 3) of the frame substrate 20.
  • the fifth connection electrode 29 serves as a connection electrode with an input / output electrode and a ground electrode of a circuit board (not shown) of the electronic device.
  • the second connection electrode 24 and the fifth connection electrode 29 comprise a metal material such as Cu.
  • the first connection electrode 14 and the second connection electrode 24 are connected via the first connection member J1.
  • the first electronic component 17 and the first sealing member 30 are disposed in a cavity C configured to include the one main surface 10F of the flat substrate 10 and the inner surface 20I of the frame substrate 20.
  • the first sealing member 30 is isolated from the inner side surface 20I of the frame-shaped substrate 20.
  • the first connecting member J1 includes, for example, a metal material having a melting point of 900 ° C. or higher, which is a sintered body of Ag nanoparticle paste. Such a first connection member J1 does not remelt during reflow and has a high breaking strength, so that the electrical and mechanical connection reliability between the flat substrate 10 and the frame substrate 20 is high. It has become.
  • the problem to be solved by the invention is between the flat substrate 10 and the frame substrate 20 when the first sealing member 30 is cured and when the reflow connection of the circuit module 100 to the circuit substrate of the electronic device is performed. Shear stress due to the action described in the item does not occur. Therefore, the first connection member J1 between the flat substrate 10 and the frame substrate 20 is not broken, and the electrical and mechanical connection reliability between the flat substrate 10 and the frame substrate 20 is high. It has become.
  • FIGS. 4A to 6B are cross-sectional views schematically showing the main part of each step sequentially performed in an example of the method for manufacturing the circuit module 100.
  • FIGS. 4A to 6B corresponds to a cross-sectional view (see FIG. 3) of the circuit module 100 in FIG. 2 (see FIG. 3) (the same applies to the following cross-sectional views).
  • FIG. 4A is a cross-sectional view schematically showing a production process or a preparation process (first process) of the flat substrate 10 and the frame substrate 20.
  • the flat substrate 10 and the frame substrate 20 having a desired shape and configuration are produced.
  • it may be prepared by diverting it.
  • the description of the structure of the flat substrate 10 and the frame substrate 20 has already been made in the item of the structure of the circuit module 100, and is omitted here.
  • FIG. 4B is a cross-sectional view schematically showing the connection process of the second electronic component 18.
  • the second electronic component 18 is connected to the fourth connection electrode 16 disposed on the other main surface 10S (the upper surface side in FIG. 4B) of the flat substrate 10 via the third connection member J3. Is done.
  • this process is not implemented when the 2nd electronic component 18 is unnecessary.
  • FIG. 4C and FIG. 4D are cross-sectional views schematically showing the formation process of the second sealing member 40.
  • the second electronic component 18 connected to the fourth connection electrode 16 is sealed by the second sealing member 40. Note that this step is not performed when the second electronic component 18 is not connected to the flat substrate 10. Even if the second electronic component 18 is connected to the flat substrate 10, this step may not be performed.
  • FIG. 4C shows a state in which the precursor 40p of the second sealing member 40 is arranged on the other main surface 10S of the flat substrate 10 so that the second electronic component 18 is embedded therein.
  • the precursor 40p may be either photocuring or thermosetting, and the curability is not particularly limited.
  • FIG. 4D shows a state in which the precursor 40p is cured by light exposure or heating having a predetermined wavelength to become the second sealing member 40 that seals the second electronic component 18.
  • FIG. 5A is a cross-sectional view schematically showing a connection process (second process) of the first electronic component 17.
  • the third connection disposed on the one main surface 10F (upper surface side in FIG. 5A) of the flat substrate 10 is turned upside down on the flat substrate 10 on which the second sealing member 40 is formed.
  • the first electronic component 17 is connected to the electrode 15 via the second connection member J2.
  • 5B to 5D are cross-sectional views schematically showing the process of forming the first sealing member 30.
  • the first electronic component 17 connected to the third connection electrode 15 is sealed by the first sealing member 30.
  • FIG. 5B shows a sub-process in which the photocurable precursor 30p of the first sealing member 30 is arranged on the one main surface 10F of the flat substrate 10 so that the first electronic component 17 is embedded therein.
  • FIG. 5C and FIG. 5D represent a sub-process in which the photocurable precursor 30p of the first sealing member 30 is exposed to form the first sealing member 30 having a predetermined shape.
  • FIG. 5C shows that the peripheral region of the first electronic component 17 of the photocurable precursor 30p is exposed by light having a predetermined wavelength through a mask pattern (not shown) having a predetermined opening.
  • the state which became the 1st sealing member 30 before hardening and was developed is represented.
  • FIG. 5D shows development by removing the uncured photocurable precursor 30p, and the first sealing member 30 having a predetermined shape and sealing the first electronic component 17 is formed. Represents a state.
  • the photocurable precursor 30p may be either a negative type (exposed portion remains after development) or a positive type (non-exposed portion remains after development).
  • the first sealing member 30 having a predetermined shape is formed by selecting either a negative mask pattern or a positive mask pattern according to the curability of the photocurable precursor 30p.
  • the predetermined shape is a state in which the first sealing member 30 is isolated from the inner side surface 20I of the frame-shaped substrate 20 when the frame-shaped substrate 20 is connected to the one main surface 10F of the flat substrate 10. The shape that becomes.
  • FIG. 6A is a cross-sectional view schematically showing a connection step (fourth step) for the frame substrate 20.
  • the first connection electrode 14 disposed on the peripheral portion of the one main surface 10F (upper surface side in FIG. 6A) of the flat substrate 10 and the one main surface 20F (lower surface in FIG. 6A) of the frame substrate 20 are disposed.
  • the second connection electrode 24 arranged on the side) is connected via the first connection member J1.
  • the first connecting member J1 is, for example, a sintered body of Ag nanoparticle paste. Thereby, a cavity C including the one main surface 10F of the flat substrate 10 and the inner surface 20I of the frame substrate 20 is formed.
  • FIG. 6B is a cross-sectional view schematically showing a state in which the circuit module 100 is completed by inverting the top and bottom after the completion of each process described above.
  • the first sealing member 30 that seals the first electronic component 17 is in a state of being isolated from the inner surface 20I of the frame-shaped substrate 20 in the cavity C.
  • FIGS. 7A to 7E are cross-sectional views schematically showing the main part of each step sequentially performed in another example of the method for manufacturing the circuit module 100.
  • ⁇ Second sealing member forming step> A description of the production or preparation process (first process) of the flat substrate 10M and the frame substrate 20 in the assembled state and the connection process of the second electronic component 18 is omitted.
  • FIG. 7A is a cross-sectional view schematically showing a process of forming the second sealing member 40M using the flat plate-like substrate 10M in the assembled state. In this step, the second sealing member 40M is formed on the other main surface 10MS of the flat substrate 10M in the assembled state to which the second electronic component 18 is connected so as to seal the second electronic component 18.
  • the method for forming the second sealing member 40M is the same as the forming step (FIGS. 4C and 4D) of the second sealing member 40 in the method for manufacturing the circuit module 100 described above. Further, the necessity of this step is the same as that in the method for manufacturing the circuit module 100 described above.
  • FIG. 7B is a cross-sectional view schematically showing the formation process (third process) of the first sealing member 30.
  • the plurality of first sealing members 30 are sealed on the one main surface 10MF of the assembled flat substrate 10M to which the first electronic components 17 are connected so as to seal the first electronic components 17. It is formed.
  • the forming method of the first sealing member 30 is the same as the forming step (FIGS. 5B to 5D) of the first sealing member 30 in the method for manufacturing the circuit module 100 described above.
  • FIG. 7C is a cross-sectional view schematically showing the connection step (fourth step) of the frame-shaped substrate 20.
  • the plurality of frame-shaped substrates 20 are connected to the one main surface 10MF of the flat plate substrate 10M in the aggregated state, and the circuit module 100M in the aggregated state is manufactured.
  • the method for connecting the frame-shaped substrate 20 to the flat plate-shaped substrate 10M in the assembled state is the same as the frame-shaped substrate connection step (FIG. 6A) in the method for manufacturing the circuit module 100 described above.
  • FIG. 7D is a cross-sectional view schematically showing a process of dividing the circuit module 100M in the assembled state. In this step, the assembled circuit modules 100M manufactured by the steps described above are separated into individual circuit modules 100. The circuit module 100M in the assembled state is separated into pieces by a known method such as cutting with a dicing saw.
  • FIG. 7E is a cross-sectional view schematically showing a state in which the circuit module 100 is completed by inverting the upper and lower sides after the completion of each process described above.
  • circuit module 100A that is the second embodiment of the circuit module according to the present invention will be described with reference to FIG.
  • the circuit module 100A differs from the circuit module 100 in the material and formation method of the first sealing member 30A. Since the other components are common to the circuit module 100, the description of the common components may be omitted.
  • FIG. 8 is a cross-sectional view of the circuit module 100A.
  • the circuit module 100 ⁇ / b> A includes a flat substrate 10, a first electronic component 17, a second electronic component 18, a frame substrate 20, a first sealing member 30 ⁇ / b> A, and a second sealing member 40. It has.
  • the first sealing member 30A includes an insulating thermosetting resin material.
  • Insulating thermosetting resin materials have many types as compared with photo-curing resin materials and are generally inexpensive, so that the circuit module 100A has a low manufacturing cost of the circuit module.
  • fine particles of glass material, fine particles of Si oxide, or the like may be dispersed as a filler.
  • FIGS. 9A to 10C are cross-sectional views schematically showing the main part of each step sequentially performed in an example of the method for manufacturing the circuit module 100A.
  • FIG. 9A is a cross-sectional view schematically showing a connection step (second step) of the first electronic component 17.
  • the first electronic component 17 is connected to the third connection electrode 15 disposed on the one main surface 10F (upper surface side in FIG. 9A) of the flat substrate 10 via the second connection member J2. Is done.
  • FIG. 9B to FIG. 10C are cross-sectional views schematically showing the formation process (third process) of the first sealing member 30A.
  • the first electronic component 17 connected to the third connection electrode 15 is sealed by the first sealing member 30A.
  • FIG. 9B shows a sub-process of disposing the photocurable precursor 50p of the resist member 50 on the one main surface 10F of the flat substrate 10.
  • the photocurable precursor 50p a known material can be used.
  • FIG. 9C shows that the first electronic component 17 is exposed by exposing light having a predetermined wavelength through a mask pattern (not shown) having a predetermined opening and removing the uncured photocurable precursor 50p. This represents a sub-process in which the resist member 50 having the predetermined opening 50a is formed.
  • the photocurable precursor 50p may be either a negative type or a positive type. Depending on the curability of the photocurable precursor 50p, either a negative mask pattern or a positive mask pattern is selected to form an opening having a predetermined shape.
  • This predetermined shape means that when the first sealing member 30A formed by filling the opening 50a is connected to the one main surface 10F of the flat substrate 10, the frame substrate The shape which becomes the state isolated from the inner surface 20I of 20 is said.
  • FIG. 9D shows a sub-process of disposing the thermosetting precursor 30Ap of the first sealing member 30A on the one main surface 10F of the flat substrate 10 provided with the resist member 50.
  • the thermosetting precursor 30Ap is filled in the opening 50a.
  • the thermosetting precursor 30 ⁇ / b> Ap is disposed so as to cover the resist member 50.
  • the thermosetting precursor 30 ⁇ / b> Ap is disposed so as to be flush with the resist member 50.
  • FIG. 10A and FIG. 10B represent a sub-process in which the thermosetting precursor 30Ap is heated to form a first sealing member 30A having a predetermined shape.
  • FIG. 10A shows a state in which the thermosetting precursor 30Ap is cured by heating and becomes the first sealing member 30A.
  • FIG. 10B shows a state where the thickness of the first sealing member 30A is adjusted by, for example, polishing, and a first sealing member 30A having a predetermined thickness and a flat outer surface is obtained.
  • the thickness adjustment of the first sealing member 30A is a process performed as necessary, and is not essential.
  • FIG. 10C shows a sub-process of peeling the resist member 50 from the one main surface 10A of the flat substrate 10.
  • a first sealing member 30 ⁇ / b> A having a predetermined shape and sealing the first electronic component 17 is formed on the one main surface 10 ⁇ / b> A of the flat substrate 10.
  • the circuit module 100A is completed through the connection step (fourth step) of the frame-shaped substrate 20. Since the connection process of the frame-shaped substrate 20 is the same as the manufacturing method of the circuit module 100, description thereof is omitted.
  • circuit module 100B which is the third embodiment of the circuit module according to the present invention will be described with reference to FIG.
  • the circuit module 100B differs from the circuit module 100 in the material and forming method of the first connecting member J1A. Since the other components are common to the circuit module 100, the description of the common components may be omitted.
  • FIG. 11 is a cross-sectional view of the circuit module 100B.
  • the basic components of the circuit module 100B are the same as those of the circuit module 100.
  • the first connection member J1A includes an anisotropic conductive resin material, and seals the first connection electrode 14 and the second connection electrode 24.
  • the first connecting member J1A seals the first connecting electrode 14 and the second connecting electrode 24
  • the first connecting member J1A includes the one main surface 10F of the flat substrate 10 and the frame substrate. 20 is a state in which both the main surfaces 20F are in contact with each other and the exposed surfaces of the first connection electrode 14 and the second connection electrode 24 are covered.
  • the first connection member J1A is a conductive region between the first connection electrode 14 and the second connection electrode 24 due to mutual contact of the conductive filler. Further, the first connecting member J1A also functions as an underfill between the one main surface 10F of the flat substrate 10 and the one main surface 20F of the frame substrate 20. In other words, the first connection member not only electrically connects the first connection electrode and the second connection electrode, but also mechanically connects the flat substrate and the frame substrate. Yes. Therefore, the electrical and mechanical connection reliability between the flat substrate and the frame substrate is further increased.
  • FIGS. 12A to 12D are cross-sectional views schematically showing main parts of respective steps sequentially performed in an example of the method for manufacturing the circuit module 100B.
  • FIG. 12A to 12C are cross-sectional views schematically showing a connection step (fourth step) for the frame-shaped substrate 20.
  • the one main surface 10F (upper surface side in FIG. 12B) of the flat substrate 10 and the one main surface 20F (lower surface side in FIG. 12B) of the frame substrate 20 are interposed via the first connecting member J1A. Connected.
  • the first connection member J1A includes the anisotropic conductive resin material and seals the first connection electrode 14 and the second connection electrode 24.
  • FIG. 12A shows a sub-process in which the liquid resin J1Ap including an uncured anisotropic conductive resin material is disposed on the first connection electrode 14.
  • the liquid resin J1Ap may be disposed on the second connection electrode 24, or may be disposed on both the first connection electrode 14 and the second connection electrode 24. .
  • the first connection electrode 14 and the second connection electrode 24 are opposed to each other via the liquid resin J1Ap, and the first connection electrode 14 and the second connection electrode 24 approach each other (arrows).
  • the liquid resin J1Ap between the first connection electrode 14 and the second connection electrode 24 is pressurized, and the first connection electrode 14 and the second connection electrode 24 are further displaced. This represents a sub-process embedded in the liquid resin.
  • the liquid resin J1Ap contains an uncured anisotropic conductive resin material, the conductive fillers come into contact with each other in the pressurized region and become conductive.
  • the first connection electrode 14 and the second connection electrode 24 are embedded in the liquid resin J1Ap by pressurization, but the one main surface 10F of the flat substrate 10 and the one main surface 20F of the frame substrate 20 Since almost no pressure is applied to the region surrounding the periphery of the first connection electrode 14 and the second connection electrode 24, the liquid resin J1Ap in this region is insulative.
  • FIG. 12C shows that the first connection electrode 14 and the second connection electrode 24 are electrically connected by heating and curing the liquid resin J1Ap, and the first connection electrode 14 and the second connection electrode are electrically connected.
  • 24 is a sub-process for sealing the first connecting member J1A.
  • the conductive region for electrically connecting the connection electrodes and the one main surface 10F of the flat substrate 10 and the one main surface 20F of the frame substrate 20 are mechanically connected as an underfill.
  • a first connecting member J1A having an insulating region is formed.
  • FIG. 12D is a cross-sectional view schematically showing a state where the circuit module 100B is completed by inverting the upper and lower sides after the completion of each process described above.
  • circuit module 100C which is a fourth embodiment of the circuit module according to the present invention, will be described with reference to FIG.
  • the circuit module 100C is different from the circuit module 100 in the material and formation method of the first connecting member J1B, and has an insulating resin member J1C. Since the other components are common to the circuit module 100, the description of the common components may be omitted.
  • FIG. 13 is a cross-sectional view of the circuit module 100C.
  • the basic components of the circuit module 100B are the same as those of the circuit module 100.
  • the first connecting member J1B includes a metal material containing Sn.
  • the metal material containing Sn include a Sn—Ag—Cu-based Pb-free solder material.
  • the insulating resin member J1C is disposed so as to seal the first connection electrode 14, the second connection electrode 24, and the first connection member J1B, whereby one main surface 10F of the flat substrate 10 is provided. And an underfill between one main surface 20F of the frame-shaped substrate 20.
  • the insulating resin member J1C includes an insulating resin material such as an epoxy resin.
  • an insulating resin material such as an epoxy resin.
  • fine particles of glass material, fine particles of Si oxide, or the like may be dispersed as a filler.
  • the insulating resin member J1C seals the first connecting electrode 14, the second connecting electrode 24, and the first connecting member J1B.
  • the insulating resin member J1C is one main surface of the flat substrate 10. 10F and the one main surface 20F of the frame-shaped board
  • the electrical connection between the first connection electrode 14 and the second connection electrode 24 is performed by the first connection member J1B including a metal material containing Sn. Then, the insulating resin member J1C is disposed so as to seal the first connection electrode 14, the second connection electrode 24, and the first connection member J1B, whereby one main surface 10F of the flat substrate 10 is provided. And an underfill between one main surface 20F of the frame-shaped substrate 20.
  • the first connecting member J1B is a metal material such as a Pb-free solder material containing Sn, the electrical conductivity is high and the breaking strength is also high.
  • the insulating resin member J1C mechanically connects the flat substrate 10 and the frame substrate 20 as an underfill. Therefore, in the circuit module 100C, the electrical and mechanical connection reliability between the flat substrate and the frame substrate is further increased.
  • FIGS. 14A to 14D are cross-sectional views schematically showing the main part of each step sequentially performed in an example of the method for manufacturing the circuit module 100C.
  • FIG. 14A to 14C are cross-sectional views schematically showing a connection step (fourth step) for the frame-shaped substrate 20.
  • the one main surface 10F (upper surface side in FIG. 14B) of the flat substrate 10 and the one main surface 20F (lower surface side in FIG. 14B) of the frame substrate 20 are connected to the first connecting member J1B and the insulating property. It is connected via the resin member J1C.
  • the first connecting member J1B includes a metal material such as Pb-free solder containing Sn.
  • the insulating resin member J1C includes an insulating resin material such as an epoxy resin in which a filler is dispersed.
  • FIG. 14A shows a case where a liquid resin J1Cp containing an uncured insulating resin material is arranged on the first connection electrode 14 and a metal material bump J1Bb using Pb-free solder containing Sn is used for the second connection.
  • the sub-process arranged on the electrode 24 is represented.
  • the liquid resin J1Cp may be disposed on the second connection electrode 24, and the metal material bump J1Bb may be disposed on the first connection electrode 14.
  • the metal material bump J1Bb arranged on the second connection electrode 24 is brought into contact with the first connection electrode 14 on which the liquid resin J1Cp is arranged, and the first connection electrode 14 and the second connection are connected.
  • FIG. 14C shows the first connection member J1B that electrically connects the first connection electrode 14 and the second connection electrode 24 by applying ultrasonic vibration to the metal material bump J1Bb, and heats the liquid resin J1Cp. This represents a sub-step of forming the insulating resin member J1C for sealing the first connection electrode 14, the second connection electrode 24, and the first connection member J1B by curing.
  • FIG. 14D is a cross-sectional view schematically showing a state where the circuit module 100C is completed by inverting the upper and lower sides after the completion of each process described above.
  • circuit module- ⁇ Circuit module structure ⁇ A structure of a circuit module 100D which is the fifth embodiment of the circuit module according to the present invention will be described with reference to FIG.
  • the circuit module 100 ⁇ / b> D is different from the circuit module 100 in that the metal film 31 is disposed on the surface of the first sealing member 30. Since the other components are common to the circuit module 100, the description of the common components may be omitted.
  • FIG. 15 is a cross-sectional view of the circuit module 100D.
  • the basic components of the circuit module 100B are the same as those of the circuit module 100.
  • the metal film 31 is disposed on the surface of the first sealing member 30 on the side facing the surface on the one main surface 10F side of the flat substrate 10.
  • the metal film 31 includes a metal material such as Ag and Cu.
  • the metal film 31 may contain a binder component such as a resin material as necessary in addition to the metal material.
  • the metal film 31 may be arranged so as to extend on the side surface of the first sealing member 30.
  • the fifth connection electrode (input / output electrode and ground electrode) 29 and the metal film 31 are arranged so as to be flush with each other, but this is not restrictive.
  • the metal film 31 is connected to a connection electrode (not shown) on the circuit board of the electronic device together with the fifth connection electrode 29 of the circuit module 100D at the time of reflow connection to the circuit board of the electronic device of the circuit module 100D. That is, the number of connection points between the circuit module 100 ⁇ / b> D and the circuit board of the electronic device is larger than that of the circuit module 100. Therefore, in the circuit module 100D, the mechanical connection reliability is high.
  • heat generated from the first electronic component 17 during the operation of the circuit module 100D can be efficiently released to the circuit board of the electronic device through the metal film 31. That is, damage due to self-heating of the first electronic component 17 is suppressed. Therefore, the circuit module 100D has high lifetime reliability.
  • FIGS. 16A to 16C are cross-sectional views schematically showing the main part of each step sequentially performed in an example of the method for manufacturing the circuit module 100D.
  • First Sealing Member Forming Process (Third Process) Including Subprocess of Metal Film 31 Arrangement> From the production or preparation process (first process) of the flat substrate 10 and the frame-shaped substrate 20, the first sealing member 30 is formed in the first sealing member 30 formation process (third process). Description of the sub-process up to is omitted.
  • 16A and 16B are cross-sectional views schematically showing a case where the metal film 31 is disposed on the surface of the first sealing member 30 in the first sealing member 30 forming step (third step). It is. In this step, the metal film 31 is disposed on the surface of the molded first sealing member 30 on the side facing the surface on the one main surface 10F side of the flat substrate 10.
  • FIG. 16A shows a state in which the first sealing member 30 of the photocurable resin is formed on the one main surface 10F of the flat substrate 10 in the same manner as the method for manufacturing the circuit module 100 described above.
  • the first sealing member 30 ⁇ / b> A made of a thermosetting resin may be formed on the one main surface 10 ⁇ / b> F of the flat substrate 10 in the same manner as the manufacturing method of the circuit module 100 ⁇ / b> A.
  • FIG. 16B shows a sub-process of disposing the metal film 31 on the surface of the first sealing member 30 on the side facing the surface on the one main surface 10F side of the flat substrate 10.
  • the metal film 31 is formed, for example, by screen printing a metal material paste containing Ag particles and a resin material.
  • the metal film 31 may be formed by a thin film forming method such as sputtering or vapor deposition using, for example, Cu or an alloy containing Cu as a base material.
  • the photocurable precursor 30p of the first sealing member 30 is once set in a semi-cured state and the previously formed metal film 31 is transferred, the photocured precursor 30p in the semi-cured state is cured and the first cured member 30p is cured.
  • the metal film 31 may be disposed on the surface of the first sealing member 30.
  • the metal film 31 may be disposed on the surface of the first sealing member 30A.
  • the metal film 31 is disposed on the surface of the first sealing member 30A, as shown in FIG. 16C, the metal film 31 is formed on the first sealing member 30A before the resist member 50 is peeled off. It may be arranged on the surface. In this case, since the metal film 31 is disposed on the surface of the first sealing member 30A with the resist member 50 and the first sealing member 30A being flush with each other, the metal film 31 can be easily formed and transferred. To be implemented. Further, since the metal film 31 is disposed on the surface of the first sealing member 30A in a state where the resist member 50 covers the first connection electrode 14 and the periphery thereof, the first connection electrode 14 and the periphery thereof are made of metal. It is not contaminated by the components of the film 31.
  • 100, 100A, 100B, 100C, 100D circuit module 10 flat substrate, 10F, 20F one main surface, 10S, 20S other main surface, 11 first insulator layer, 12 pattern conductor, 13 first via conductor, 14 1st connection electrode, 15 3rd connection electrode, 16 4th connection electrode, 17 1st electronic component, 18 2nd electronic component, 20 Frame-shaped substrate, 20I inner surface, 21 2nd insulator Layer, 23 second via conductor, 24 second connection electrode, 29 fifth connection electrode, 30, 30A first sealing member, 30 Ap thermosetting precursor, 30 p, 50 p photocurable precursor, 31 Metal film, 40 second sealing member, 40p precursor, 50 resist member, 50a opening, C cavity, J1, J1A, J1B first connection member, J1Bb Metallic material bumps, J1C insulating resin member, J2 second connecting member, J3 third connecting member.

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Combinations Of Printed Boards (AREA)
  • Structures Or Materials For Encapsulating Or Coating Semiconductor Devices Or Solid State Devices (AREA)

Abstract

回路モジュール（１００）は、平板状基板（１０）と枠状基板（２０）と第１の電子部品（１７）と第１の封止部材（３０）とを備えている。平板状基板（１０）の一方主面（１０Ｆ）の周縁部には、第１の接続電極（１４）が配置されている。枠状基板（２０）の一方主面（２０Ｓ）の第１の接続電極（１４）の対応する位置には、第２の接続電極（２４）が配置されている。第１の接続電極（１４）と第２の接続電極（２４）とは、第１の接続部材（Ｊ１）を介して接続されている。第１の電子部品（１７）は、第１の封止部材（３０）により封止されている。第１の電子部品（１７）および第１の封止部材（３０）は、平板状基板（１０）の一方主面（１０Ｆ）と枠状基板（２０）の内側面（２０Ｉ）とを含んで構成されるキャビティ（Ｃ）内に配置されている。第１の封止部材（３０）は、枠状基板（２０）の内側面（２０Ｉ）から隔離されている。

Description

回路モジュールおよびその製造方法
　この発明は、回路モジュールおよびその製造方法に関するものであり、特に平板状基板と枠状基板とが接続されてなる回路モジュールおよびその製造方法に関する。
　携帯電話などの移動体通信機器に用いられる電子部品は、電子機器の回路基板上の実装密度を高めるために小型化が進められている。電子部品の小型化については、複数の電子部品を予め回路モジュール化して１つの電子部品とすることが有効である。その一例として、特開平６－２１６３１４号公報（特許文献１）に記載の回路モジュールが挙げられる。
　図１７は、特許文献１に記載の回路モジュール２００の断面図である。回路モジュール２００は、平板状基板２１０と、枠状基板２２０と、電子部品２１７、２１８とを含んでいる。枠状基板２２０の端子電極２２９は、平板状基板２１０の一方主面（図上の下面）側に設けられている接続電極２１４と接続されている。電子部品２１８は、平板状基板２１０の他方主面（図上の上面）側に接続されている。
　電子部品２１７は、平板状基板２１０の一方主面と枠状基板２２０の内側面とで構成されるキャビティ内に配置されており、封止部材２３０で封止されている。封止部材２３０は、上記のキャビティ内に充填されている。電子部品２１７が封止部材２３０により封止されているため、回路モジュール２００が回路基板にリフロー接続される際に、電子部品２１７へのはんだボールおよびフラックス残渣の付着などが抑えられる。すなわち、回路基板への接続後の回路モジュール２００の短絡不良が抑えられ、また長期信頼性を高めることができている。
特開平６－２１６３１４号公報
　回路モジュール２００では、平板状基板２１０と枠状基板２２０とを接続した後、封止部材２３０がキャビティ内に充填されるので、封止部材２３０は、枠状基板２２０の内側面に必ず接触することになる。一般に、液状の封止部材は、固化する際に体積が収縮する。そのため、回路モジュール２００の製造工程において、液状の封止部材２３０が固化する際に、枠状基板２２０の内側面は、封止部材２３０の収縮により内側に引っ張られる。すなわち、平板状基板２１０と枠状基板２２０との間にせん断応力が発生する。その結果、平板状基板２１０の接続電極２１４と枠状基板２２０の端子電極２２９との間の接続部材が破断する虞がある。
　また、枠状基板２２０と封止部材２３０とが接触している状態で、枠状基板２２０の熱膨張係数と封止部材２３０の熱膨張係数とが異なる場合を考える。例えば、封止部材２３０の熱膨張係数の方が大きい場合、回路モジュール２００が電子機器の回路基板にリフロー接続される際に、枠状基板２２０の内側面は、封止部材２３０の体積膨張により外側に押し広げられる。この場合、平板状基板２１０と枠状基板２２０との間に、上記とは逆向きのせん断応力が発生する。その結果、上記と同様に、平板状基板２１０の接続電極２１４と枠状基板２２０の端子電極２２９との間の接続部材が破断する虞がある。
　そこで、この発明の目的は、平板状基板と枠状基板との接続信頼性が高い回路モジュールと、その製造方法とを提供することである。
　この発明では、平板状基板、枠状基板および封止部材を備えた回路モジュールとその製造方法において、封止部材の形状および形成方法についての改良が図られる。
　この発明は、まず回路モジュールに向けられる。
　この発明に係る回路モジュールは、以下の特徴を有する、平板状基板と、枠状基板と、第１の電子部品と、第１の封止部材とを備えている。平板状基板の一方主面の周縁部には、複数の第１の接続電極が配置されている。枠状基板の一方主面の第１の接続電極に対応する位置には、複数の第２の接続電極が配置されている。第１の接続電極と第２の接続電極とは、第１の接続部材を介して接続されている。第１の電子部品は、第１の封止部材により封止されている。
　第１の電子部品および第１の封止部材は、平板状基板の一方主面と枠状基板の内側面とを含んで構成されるキャビティ内に配置されている。そして、第１の封止部材は、枠状基板の内側面から隔離されている。
　上記の構成を有している回路モジュールでは、枠状基板と第１の封止部材とが接触していない。そのため、第１の封止部材の硬化時および回路モジュールの電子機器の回路基板へのリフロー接続時に、平板状基板と枠状基板との間に、前述の作用によるせん断応力が発生しない。したがって、平板状基板と枠状基板との間の第１の接続部材が破断せず、平板状基板と枠状基板との間の電気的および機械的な接続信頼性が高くなっている。
　この発明に係る回路モジュールは、以下の特徴を備えることが好ましい。すなわち、第１の封止部材は、光硬化性樹脂材料を含んでなる。
　上記の構成を有している回路モジュールでは、第１の封止部材の形状が、露光のためのマスクパターンの精度に応じて、高精度に枠状基板の内側面から隔離されたものとなっている。
　この発明に係る回路モジュールとその好ましい形態とは、以下の特徴を備えることが好ましい。すなわち、第１の接続部材は、融点が９００℃以上の金属材料を含んでなる。
　上記の構成を有している回路モジュールでは、回路モジュールを電子機器の回路基板上に接続する際のリフロー温度に比べて、第１の接続部材の融点が十分高い。したがって、リフロー時に第１の接続部材が再溶融が生じず、また第１の接続部材の破断強度も高いため、平板状基板と枠状基板との間の電気的および機械的な接続信頼性が高くなっている。
　この発明に係る回路モジュールとその好ましい形態とは、以下の特徴を備えることも好ましい。すなわち、第１の接続部材は、異方導電性樹脂材料を含んでなり、かつ第１の接続電極と第２の接続電極とを封止している。
　上記の構成を有している回路モジュールでは、第１の接続部材は、第１の接続電極と第２の接続電極とを封止するように配置されることで、平板状基板の一方主面と枠状基板の一方主面との間のアンダーフィルとしても機能している。すなわち、第１の接続部材は、第１の接続電極と第２の接続電極との間を電気的に接続するのみならず、平板状基板と枠状基板とを機械的にも接続している。したがって、平板状基板と枠状基板との間の電気的および機械的な接続信頼性がさらに高くなっている。
　この発明に係る回路モジュールとその好ましい形態とは、以下の特徴を備えることも好ましい。すなわち、第１の接続部材は、Ｓｎを含む金属材料を含んでなり、かつ第１の接続電極と第２の接続電極と第１の接続部材とは、絶縁性樹脂部材より封止されている。
　上記の構成を有している回路モジュールでは、第１の接続電極と第２の接続電極との間の電気的な接続は、Ｓｎを含む金属材料を含む第１の接続部材が担っている。Ｓｎを含む金属材料としては、例えばＳｎ－Ａｇ－Ｃｕ系のＰｂフリーはんだ材料などが挙げられる。そして、絶縁性樹脂部材が第１の接続電極と第２の接続電極と第１の接続部材とを封止するように配置されることで、平板状基板の一方主面と枠状基板の一方主面との間のアンダーフィルとして機能している。したがって、平板状基板と枠状基板との間の電気的および機械的な接続信頼性がさらに高くなっている。
　この発明に係る回路モジュールとその好ましい形態とさらに好ましい形態とは、以下の特徴を備えることが好ましい。すなわち、第１の封止部材の、平板状基板の一方主面側の表面と対向する側の表面には、金属膜が配置されている。
　上記の構成を有している回路モジュールでは、回路モジュールの電子機器の回路基板へのリフロー接続時に、回路モジュールの入出力電極および接地電極に加えて、金属膜も電子機器の回路基板上の接続電極と接続される。すなわち、回路モジュールと電子機器の回路基板との間の接続箇所が多くなる。したがって、機械的な接続信頼性が高くなっている。
　また、回路モジュールの動作時において第１の電子部品から発生する熱を、金属膜を通じて電子機器の回路基板に効率的に逃がすことができている。すなわち、第１の電子部品の自己発熱によるダメージが抑えられている。したがって、回路モジュールの寿命信頼性が高くなっている。
　また、この発明は、回路モジュールの製造方法にも向けられる。
　この発明に係る回路モジュールの製造方法は、平板状基板と、枠状基板と、第１の電子部品と、第１の封止部材とを備えた回路モジュールを製造するためのものである。回路モジュールは、以下の特徴を有している。平板状基板の一方主面の周縁部には、複数の第１の接続電極が配置されている。枠状基板の一方主面の第１の接続電極に対応する位置には、複数の第２の接続電極が配置されている。第１の接続電極と第２の接続電極とは、第１の接続部材を介して接続されている。第１の電子部品は、第１の封止部材により封止されている。そして、この発明に係る回路モジュールの製造方法は、以下の４つの工程を備えている。
　第１の工程は、平板状基板および枠状基板を準備する工程である。第２の工程は、第１の電子部品を平板状基板の一方主面上に接続する工程である。第３の工程は、第１の封止部材を平板状基板の一方主面上に形成する工程である。下記の第４の工程で第１の接続電極と第２の接続電極とを接続することにより、平板状基板の一方主面と枠状基板の内側面とを含むキャビティが構成される。第３の工程では、その際、第１の封止部材が第１の電子部品を封止し、かつ枠状基板の内側面から隔離された所定の形状となるように形成される。第４の工程は、第１の接続電極と第２の接続電極とを第１の接続部材を介して接続する工程である。
　上記の各工程を有している回路モジュールの製造方法では、先に所定の形状の第１の封止部材が形成される。その後、第１の接続電極と第２の接続電極とが第１の接続部材を介して接続される。したがって、第１の封止部材を枠状基板の内側面から確実に隔離された状態とすることができ、延いては平板状基板と枠状基板との接続信頼性を高くすることができる。
　この発明に係る回路モジュールの製造方法は、以下の特徴を備えることが好ましい。すなわち、第１の封止部材は、光硬化性樹脂材料を含んでなる。そして、第３の工程は、以下の２つの副工程を備えている。
　１つ目の副工程は、一方主面上に第１の封止部材の光硬化性前駆体を配置する工程である。２つ目の副工程は、第１の封止部材の光硬化性前駆体を露光して、所定の形状の第１の封止部材とする工程である。
　上記の各工程を有している回路モジュールの製造方法では、第１の封止部材の硬化を加熱せずに、あるいは低い温度での加熱により行なうことができる。したがって、第１の封止部材により封止されている第１の電子部品に対する、熱的なダメージを抑えることができる。また、上記の工程を有している回路モジュールの製造方法では、第１の封止部材の形状を、露光のためのマスクパターンの精度に応じて、高精度に枠状基板の内側面から隔離されたものとすることもできる。
　この発明に係る回路モジュールの製造方法は、以下の特徴を備えることも好ましい。すなわち、第１の封止部材は、熱硬化性樹脂材料を含んでなる。そして、第３の工程は、以下の５つの副工程を備えている。
　１つ目の副工程は、一方主面上にレジスト部材の光硬化性前駆体を配置する工程である。２つ目の副工程は、レジスト部材の光硬化性前駆体を露光して、所定の形状のネガパターンである形状のレジスト部材とする工程である。３つ目の副工程は、レジスト部材が設けられた一方主面上に第１の封止部材の熱硬化性前駆体を配置する工程である。４つ目の副工程は、第１の封止部材の熱硬化性前駆体を加熱して、所定の形状の第１の封止部材とする工程である。５つ目の副工程は、レジスト部材を一方主面から剥離する工程である。
　上記の各工程を有している回路モジュールの製造方法では、第１の封止部材として、安価な熱硬化性樹脂材料が用いることができる。したがって、回路モジュールの製造コストを低く抑えることができる。
　この発明に係る回路モジュールの製造方法とその好ましい形態とは、以下の特徴を備えることが好ましい。すなわち、第３の工程は、第１の封止部材の平板状基板の一方主面側の表面と対向する側の表面に金属膜を配置する副工程をさらに含んでいる。
　上記の工程を有している回路モジュールの製造方法では、電子機器の回路基板との接続箇所が多く、機械的な接続信頼性が高い回路モジュールを製造することができる。
　この発明に係る回路モジュールの製造方法とその好ましい形態とは、以下の特徴を備えることが好ましい。すなわち、第４の工程は、以下の３つの副工程を備えている。
　１つ目の副工程は、融点が９００℃以上の金属材料のナノ粒子を含んでなる金属材料ペーストを、第１の接続電極および第２の接続電極の少なくとも一方上に配置する工程である。２つ目の副工程は、第１の接続電極と第２の接続電極とを金属材料ペーストを介して対向させる工程である。３つ目の副工程は、金属材料ペーストを加熱して焼結させることにより、融点が９００℃以上の金属材料を含み、かつ第１の接続電極と第２の接続電極とを電気的に接続する、第１の接続部材とする工程である。
　上記の各工程を有している回路モジュールの製造方法では、融点が９００℃以上の金属材料のナノ粒子を含んでなる金属材料ペーストを用いて、第１の接続電極と第２の接続電極とを電気的に接続する。上記の金属材料ペーストとしては、例えばＡｇ（融点：約９６２℃）ナノ粒子ペーストなどが挙げられるが、これに限られない。
　上記の金属材料ペーストは、例えばＡｇナノ粒子ペーストの場合、焼結温度が１８０℃程度であり、通常種々の接続に用いられるはんだペーストに比べて５０℃以上低い。したがって、上記の工程を有している回路モジュールの製造方法では、第１の電子部品に対する、熱的なダメージを抑えることができる。
　また、焼結後の第１の接続部材の融点は、９００℃以上となるため、はんだペーストを用いて回路モジュールと電子機器の回路基板とをリフロー接続する際に、第１の接続部材が再溶融が生じない。したがって、上記の工程を有している回路モジュールの製造方法では、平板状基板と枠状基板との間の電気的および機械的な接続信頼性を高くすることができる。
　この発明に係る回路モジュールの製造方法とその好ましい形態とは、以下の特徴を備えることも好ましい。すなわち、第４の工程は、以下の３つの副工程を備えている。
　１つ目の副工程は、未硬化の異方導電性樹脂材料を含んでなる液状樹脂を、第１の接続電極および第２の接続電極の少なくとも一方上に配置する工程である。２つ目の副工程は、第１の接続電極と第２の接続電極とを液状樹脂を介して対向させ、かつ第１の接続電極と第２の接続電極とを互いに接近する方向に相対的に変位させて、第１の接続電極と第２の接続電極との間の液状樹脂を加圧し、さらに第１の接続電極と第２の接続電極とを液状樹脂中に埋め込む工程である。
　３つ目の副工程は、液状樹脂を加熱して硬化させることにより、第１の接続電極と第２の接続電極とを電気的に接続し、かつ第１の接続電極と第２の接続電極とを封止する、第１の接続部材とする工程である。
　上記の各工程を有している回路モジュールの製造方法では、第１の接続電極と第２の接続電極との間の領域では、未硬化の異方導電性樹脂材料を含んでなる液状樹脂を加圧することにより導電性を得ることができる。一方、圧力の印加されていない第１の接続電極と第２の接続電極とを取り囲む領域では、絶縁性を得ることができる。すなわち、上記の工程を有している回路モジュールの製造方法では、第１の接続電極と第２の接続電極と電気的に接続する領域と、アンダーフィルとして機能する領域を、１つの液状樹脂で形成することができる。
　したがって、上記の工程を有している回路モジュールの製造方法では、平板状基板と枠状基板との間の電気的および機械的な接続信頼性が高い回路モジュールを、容易にかつ低コストで製造することができる。
　この発明に係る回路モジュールの製造方法とその好ましい形態とは、以下の特徴を備えることも好ましい。すなわち、第４の工程は、以下の３つの副工程を備えている。
　１つ目の副工程は、Ｓｎを含む金属材料を含んでなる金属材料バンプを、第１の接続電極または第２の接続電極の一方上に配置し、かつ未硬化の絶縁性樹脂材料を含んでなる液状樹脂を、第１の接続電極または第２の接続電極の他方上に配置する工程である。２つ目の副工程は、金属材料バンプを、液状樹脂が配置されている第１の接続電極または第２の接続電極の他方に接触させ、かつ第１の接続電極と第２の接続電極と金属材料バンプとを、液状樹脂中に埋め込む工程である。
　３つ目の副工程は、金属材料バンプに超音波振動を加えて、第１の接続電極と第２の接続電極とを電気的に接続する第１の接続部材とし、かつ液状樹脂を加熱して硬化させることにより、第１の接続電極と第２の接続電極と第１の接続部材とを封止する絶縁性樹脂部材とする工程である。
　上記の各工程を有している回路モジュールの製造方法では、第１の接続部材の形成に加熱を伴わない。したがって、第１の電子部品に対する、熱的なダメージを抑えることができる。また、第１の接続電極と第２の接続電極と第１の接続部材とを絶縁性樹脂部材中に埋め込み、絶縁性樹脂部材をアンダーフィルとして機能させている。したがって、上記の各工程を有している回路モジュールの製造方法では、平板状基板と枠状基板との間の機械的な接続信頼性が高い回路モジュールを製造することができる。
　この発明に係る回路モジュールでは、平板状基板と枠状基板との間の接続部材が破断せず、平板状基板と枠状基板との接続信頼性が高くなっている。また、この発明に係る回路モジュールの製造方法では、第１の封止部材を枠状基板の内側面から確実に隔離された状態とすることができ、延いては平板状基板と枠状基板との接続信頼性を高くすることができる。
この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の外観斜視図である。 回路モジュール１００を図１に示した矢印方向から見た外観図である。 回路モジュール１００の、図２に示したＩＩＩ－ＩＩＩ矢視断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、平板状基板１０および枠状基板２０の作製または準備工程（第１の工程）を模式的に表す断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、第２の電子部品１８の接続工程を模式的に表す断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、第２の封止部材４０の形成工程を模式的に表す断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、第２の封止部材４０の形成工程を模式的に表す断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、第１の電子部品１７の接続工程（第２の工程）を模式的に表す断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）を模式的に表す断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）を模式的に表す断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）を模式的に表す断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。 回路モジュール１００の製造方法の一例を説明するための図で、完成した回路モジュール１００を模式的に表す断面図である。 回路モジュール１００の製造方法の別の一例を説明するための図で、集合状態の平板状基板１０Ｍを用いた第２の封止部材４０Ｍの形成工程を模式的に表す断面図である。 回路モジュール１００の製造方法の別の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）を模式的に表す断面図である。 回路モジュール１００の製造方法の別の一例を説明するための図で、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。 回路モジュール１００の製造方法の別の一例を説明するための図で、集合状態の回路モジュール１００Ｍの個片化工程を模式的に表す断面図である。 回路モジュール１００の製造方法の別の一例を説明するための図で、完成した回路モジュール１００を模式的に表す断面図である。 この発明に係る回路モジュールの第２の実施形態である回路モジュール１００Ａの断面図である。 回路モジュール１００Ａの製造方法の一例を説明するための図で、第１の電子部品１７の接続工程（第２の工程）を模式的に表す断面図である。 回路モジュール１００Ａの製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）の一部を模式的に表す断面図である。 回路モジュール１００Ａの製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）の一部を模式的に表す断面図である。 回路モジュール１００Ａの製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）の一部を模式的に表す断面図である。 回路モジュール１００Ａの製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）の別の一部を模式的に表す断面図である。 回路モジュール１００Ａの製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）の別の一部を模式的に表す断面図である。 回路モジュール１００Ａの製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）の別の一部を模式的に表す断面図である。 この発明に係る回路モジュールの第３の実施形態である回路モジュール１００Ｂの断面図である。 回路モジュール１００Ｂの製造方法の一例を説明するための図で、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。 回路モジュール１００Ｂの製造方法の一例を説明するための図で、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。 回路モジュール１００Ｂの製造方法の一例を説明するための図で、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。 回路モジュール１００Ｂの製造方法の一例を説明するための図で、完成した回路モジュール１００Ｂを模式的に表す断面図である。 この発明に係る回路モジュールの第４の実施形態である回路モジュール１００Ｃの断面図である。 回路モジュール１００Ｃの製造方法の一例を説明するための図で、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。 回路モジュール１００Ｃの製造方法の一例を説明するための図で、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。 回路モジュール１００Ｃの製造方法の一例を説明するための図で、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。 回路モジュール１００Ｃの製造方法の一例を説明するための図で、完成した回路モジュール１００Ｃを模式的に表す断面図である。 この発明に係る回路モジュールの第５の実施形態である回路モジュール１００Ｄの断面図である。 回路モジュール１００Ｄの製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）において、第１の封止部材３０の表面に金属膜３１が配置される場合を模式的に表す断面図である。 回路モジュール１００Ｄの製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）において、第１の封止部材３０の表面に金属膜３１が配置される場合を模式的に表す断面図である。 回路モジュール１００Ｄの製造方法の一例を説明するための図で、第１の封止部材３０の形成工程（第３の工程）において、第１の封止部材３０の表面に金属膜３１が配置される場合を模式的に表す断面図である。 背景技術の回路モジュール２００の断面図である。
　以下にこの発明の実施形態を示して、この発明の特徴とするところをさらに詳しく説明する。この発明が適用される回路モジュールとしては、携帯電話などの移動体通信機器に用いられるハイブリッドＩＣなどが挙げられるが、これに限られるものではない。
　－回路モジュールの第１の実施形態－
　≪回路モジュールの構造≫
　この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の構造について、図１ないし図３を用いて説明する。各図面は模式図であり、実際の製品の寸法は必ずしも反映されていない。また、製造工程上で発生する各構成要素の形状のばらつきなども、各図面に必ずしも反映されていない。すなわち、以後で用いる図面は、たとえ実際の製品と異なる部分があったとしても、本質的な面で実際の製品を表すものと言うことができる。
　図１は、回路モジュール１００の外観斜視図である。図２は、回路モジュール１００を図１に示した矢印方向から見た外観図（いわゆる底面図）である。図３は、図２に示した回路モジュール１００のＩＩＩ－ＩＩＩ矢視断面図である。
　回路モジュール１００は、平板状基板１０と、第１の電子部品１７と、第２の電子部品１８と、枠状基板２０と、第１の封止部材３０と、第２の封止部材４０とを備えている。
　平板状基板１０は、絶縁体層１１と、パターン導体１２と、ビア導体１３とを含んで構成されている。絶縁体層１１は、例えばＢａ－Ａｌ－Ｓｉ系酸化物であるセラミック材料や、例えばガラスやシリカなどの織布または不織布と、エポキシ樹脂などの絶縁性の樹脂とを含んでなる複合材料などの中から選ばれる絶縁体材料を含んでなる。パターン導体１２およびビア導体１３は、Ｃｕなどの金属材料を含んでなる。
　平板状基板１０の一方主面１０Ｆ（図３では下面側）の周縁部には、複数の第１の接続電極１４が配置されている。平板状基板１０の一方主面１０Ｆの中央部近傍には、複数の第３の接続電極１５が配置されている。第３の接続電極１５には、第２の接続部材Ｊ２を介して、第１の電子部品１７が接続されている。第１の電子部品１７は、平板状基板１０の一方主面１０Ｆ上に形成された第１の封止部材３０の内部に封止されている。
　第１の接続電極１４および第３の接続電極１５は、Ｃｕなどの金属材料を含んでなる。第１の電子部品１７は、コンデンサのような受動部品およびＩＣのような能動部品の中から必要に応じて選ばれる。第１の封止部材３０は、後述する絶縁性の光硬化性樹脂材料を含んでなる。光硬化性樹脂材料が用いられることにより、第１の封止部材３０の形状が高精度に制御される。なお、第１の封止部材３０中には、フィラーとして例えばガラス材料の微粒子やＳｉ酸化物の微粒子などが分散されていてもよい。第２の接続部材Ｊ２は、例えばＳｎ－Ａｇ－Ｃｕ系のＰｂフリーはんだ材料などが用いられる。
　平板状基板１０の他方主面１０Ｓ（図３では上面側）の中央部近傍には、複数の第４の接続電極１６が配置されている。第４の接続電極１６には、第３の接続部材Ｊ３を介して、第２の電子部品１８が接続されている。第２の電子部品１８は、平板状基板１０の他方主面１０Ｓ上に形成された第２の封止部材４０の内部に封止されている。
　第４の接続電極１６は、Ｃｕなどの金属材料を含んでなる。第２の電子部品１８も、第１の電子部品１７と同様に、必要に応じて、種々の電子部品の中から選ばれる。第２の封止部材４０は、絶縁性の熱硬化性樹脂材料を含んでなる。なお、第２の封止部材４０は、絶縁性の光硬化性樹脂材料を含んでなるようにしてもよい。なお、第２の封止部材４０中にも、フィラーとして例えばガラス材料の微粒子やＳｉ酸化物の微粒子などが分散されていてもよい。
　第３の接続部材Ｊ３は、第２の接続部材Ｊ２と同様のはんだ材料などが用いられる。第２の接続部材Ｊ２と第３の接続部材Ｊ３とは、同じはんだ材料が用いられても、異なったはんだ材料が用いられてもよい。
　枠状基板２０は、絶縁体層２１と、ビア導体２３とを含んで構成されている。絶縁体層２１は、平板状基板１０の絶縁体層１１と同様の絶縁体材料を含んでなる。ビア導体２３は、Ｃｕなどの金属材料を含んでなる。枠状基板２０は、回路モジュール１００では環状に繋がった１枚の窓枠状となっているが、例えば２枚のＬ字状の基板が組み合わされたものでもよく、２枚の角張ったＣ字状の基板が組み合わされたものでもよい。
　枠状基板２０の一方主面２０Ｆ（図３では上面側）の第１の接続電極１４に対応する位置には、複数の第２の接続電極２４が配置されている。枠状基板２０の他方主面２０Ｓ（図３では下面側）には、複数の第５の接続電極２９が配置されている。第５の接続電極２９は、電子機器の回路基板（不図示）の入出力電極および接地電極との接続電極となっている。第２の接続電極２４および第５の接続電極２９は、Ｃｕなどの金属材料を含んでなる。
　第１の接続電極１４と第２の接続電極２４とは、第１の接続部材Ｊ１を介して接続されている。第１の電子部品１７および第１の封止部材３０は、平板状基板１０の一方主面１０Ｆと枠状基板２０の内側面２０Ｉとを含んで構成されるキャビティＣ内に配置されている。そして、第１の封止部材３０は、枠状基板２０の内側面２０Ｉから隔離されている。
　第１の接続部材Ｊ１は、例えばＡｇナノ粒子ペーストの焼結体である、融点が９００℃以上の金属材料を含んでなる。このような第１の接続部材Ｊ１は、リフロー時に再溶融が生じず、また破断強度も高いため、平板状基板１０と枠状基板２０との間の電気的および機械的な接続信頼性が高くなっている。
　回路モジュール１００では、枠状基板２０と第１の封止部材３０とが接触していない。そのため、第１の封止部材３０の硬化時および回路モジュール１００の電子機器の回路基板へのリフロー接続時に、平板状基板１０と枠状基板２０との間に、発明が解決しようとする課題の項目で説明した作用によるせん断応力が発生しない。したがって、平板状基板１０と枠状基板２０との間の第１の接続部材Ｊ１が破断せず、平板状基板１０と枠状基板２０との間の電気的および機械的な接続信頼性が高くなっている。
　≪回路モジュールの製造方法≫
　この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の製造方法の一例について、図４Ａないし図６Ｂを用いて説明する。図４Ａないし図６Ｂは、回路モジュール１００の製造方法の一例において順次行われる各工程の要部をそれぞれ模式的に表す断面図である。なお、図４Ａないし図６Ｂの各図は、図２における回路モジュール１００のＩＩＩ－ＩＩＩ矢視断面図（図３参照）に相当する（以下の断面図についても同様）。
　＜平板状基板および枠状基板の作製または準備工程（第１の工程）＞
　図４Ａは、平板状基板１０および枠状基板２０の作製または準備工程（第１の工程）を模式的に表す断面図である。第１の工程では、所望の形状および構成を有する平板状基板１０および枠状基板２０を作製する。あるいは、平板状基板１０および枠状基板２０の少なくとも一方が既存である場合は、それを流用して準備するようにしてもよい。平板状基板１０および枠状基板２０の構造の説明は、回路モジュール１００の構造の項目で既に行なわれているので、ここでは省略される。
　＜第２の電子部品の接続工程＞
　図４Ｂは、第２の電子部品１８の接続工程を模式的に表す断面図である。この工程で、平板状基板１０の他方主面１０Ｓ（図４Ｂでは上面側）に配置されている第４の接続電極１６に、第３の接続部材Ｊ３を介して第２の電子部品１８が接続される。なお、第２の電子部品１８が不要である場合は、この工程は実施されない。
　＜第２の封止部材の形成工程＞
　図４Ｃおよび図４Ｄは、第２の封止部材４０の形成工程を模式的に表す断面図である。この工程で、第４の接続電極１６に接続された第２の電子部品１８が第２の封止部材４０により封止される。なお、第２の電子部品１８が平板状基板１０に接続されていない場合は、この工程は実施されない。また、第２の電子部品１８が平板状基板１０に接続されている場合であっても、この工程は実施されないことがある。
　図４Ｃは、平板状基板１０の他方主面１０Ｓ上に、第２の電子部品１８がその内部に埋め込まれるように第２の封止部材４０の前駆体４０ｐが配置された状態を表す。前駆体４０ｐは、光硬化性および熱硬化性のいずれであってもよく、硬化性は特に問われない。図４Ｄは、前駆体４０ｐが所定の波長を有する光の露光または加熱により硬化され、第２の電子部品１８を封止する第２の封止部材４０となった状態を表す。
　＜第１の電子部品の接続工程（第２の工程）＞
　図５Ａは、第１の電子部品１７の接続工程（第２の工程）を模式的に表す断面図である。この工程で、第２の封止部材４０が形成された平板状基板１０の上下が反転され、平板状基板１０の一方主面１０Ｆ（図５Ａでは上面側）に配置されている第３の接続電極１５に、第２の接続部材Ｊ２を介して第１の電子部品１７が接続される。
　＜第１の封止部材の形成工程（第３の工程）＞
　図５Ｂないし図５Ｄは、第１の封止部材３０の形成工程を模式的に表す断面図である。この工程で、第３の接続電極１５に接続された第１の電子部品１７が第１の封止部材３０により封止される。
　図５Ｂは、第１の封止部材３０の光硬化性前駆体３０ｐを、第１の電子部品１７がその内部に埋め込まれるように、平板状基板１０の一方主面１０Ｆ上に配置する副工程を表す。図５Ｃおよび図５Ｄは、第１の封止部材３０の光硬化性前駆体３０ｐを露光して、所定の形状の第１の封止部材３０とする副工程を表す。
　ここで、図５Ｃは、所定の開口部を有するマスクパターン（不図示）を通した、所定の波長を有する光の露光により、光硬化性前駆体３０ｐの第１の電子部品１７の周辺領域が硬化され、現像前の第１の封止部材３０となった状態を表す。図５Ｄは、未硬化の光硬化性前駆体３０ｐを除去することにより現像して、所定の形状を有し、第１の電子部品１７を封止した第１の封止部材３０が形成された状態を表す。
　なお、光硬化性前駆体３０ｐはネガ型（現像後に露光部分が残る）およびポジ型（現像後に非露光部分が残る）のいずれであってもよい。光硬化性前駆体３０ｐの硬化性に応じて、ネガ型のマスクパターンまたはポジ型のマスクパターンのいずれかが選択されることにより、所定の形状の第１の封止部材３０が形成される。この所定の形状とは、枠状基板２０が平板状基板１０の一方主面１０Ｆに接続されたときに、第１の封止部材３０が枠状基板２０の内側面２０Ｉから隔離された状態となる形状のことを言う。
　＜枠状基板の接続工程（第４の工程）＞
　図６Ａは、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。この工程で、平板状基板１０の一方主面１０Ｆ（図６Ａでは上面側）の周縁部に配置されている第１の接続電極１４と、枠状基板２０の一方主面２０Ｆ（図６Ａでは下面側）に配置された第２の接続電極２４とが、第１の接続部材Ｊ１を介して接続される。第１の接続部材Ｊ１は、前述したように、例えばＡｇナノ粒子ペーストの焼結体である。これにより、平板状基板１０の一方主面１０Ｆと枠状基板２０の内側面２０Ｉとを含むキャビティＣが構成される。
　図６Ｂは、以上で説明した各工程の終了後、上下を反転して回路モジュール１００が完成された状態を模式的に表す断面図である。第１の電子部品１７を封止した第１の封止部材３０は、キャビティＣ内で、枠状基板２０の内側面２０Ｉから隔離された状態となっている。
　≪回路モジュールの別の製造方法≫
　以上で説明した回路モジュール１００の製造方法では、個片化された平板状基板１０に第１の電子部品１７および第２の電子部品１８が接続され、第１の封止部材３０および第２の封止部材４０が形成され、枠状基板２０が接続されている。一方、集合状態の平板状基板１０Ｍを用いて各工程が実施されるようにしてもよい。
　この発明に係る回路モジュールの第１の実施形態である回路モジュール１００の製造方法の別の一例、すなわち集合状態の平板状基板１０Ｍを用いた場合について、図７Ａないし図７Ｅを用いて説明する。図７Ａないし図７Ｅは、回路モジュール１００の製造方法の別の一例において順次行われる各工程の要部をそれぞれ模式的に表す断面図である。
＜第２の封止部材の形成工程＞
　集合状態の平板状基板１０Ｍおよび枠状基板２０の作製または準備工程（第１の工程）、および第２の電子部品１８の接続工程の説明は省略される。図７Ａは、集合状態の平板状基板１０Ｍを用いた第２の封止部材４０Ｍの形成工程を模式的に表す断面図である。この工程で、第２の電子部品１８が接続された集合状態の平板状基板１０Ｍの他方主面１０ＭＳに、第２の電子部品１８を封止するように第２の封止部材４０Ｍが形成される。
　第２の封止部材４０Ｍの形成方法は、前述の回路モジュール１００の製造方法における第２の封止部材４０の形成工程（図４Ｃおよび図４Ｄ）と同様である。また、この工程の必要の有無は、前述の回路モジュール１００の製造方法と同様である。
　＜第１の封止部材の形成工程（第３の工程）＞
　第１の電子部品１７の接続工程（第２の工程）の説明は省略される。図７Ｂは、第１の封止部材３０の形成工程（第３の工程）を模式的に表す断面図である。この工程で、第１の電子部品１７が接続された集合状態の平板状基板１０Ｍの一方主面１０ＭＦに、第１の電子部品１７を封止するように複数の第１の封止部材３０が形成される。
　第１の封止部材３０の形成方法は、前述の回路モジュール１００の製造方法における第１の封止部材３０の形成工程（図５Ｂないし図５Ｄ）と同様である。
　＜枠状基板の接続工程（第４の工程）＞
　図７Ｃは、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。この工程で、集合状態の平板状基板１０Ｍの一方主面１０ＭＦに、複数の枠状基板２０が接続され、集合状態の回路モジュール１００Ｍが製造される。枠状基板２０の集合状態の平板状基板１０Ｍへの接続方法は、前述の回路モジュール１００の製造方法における枠状基板の接続工程（図６Ａ）と同様である。
　＜集合状態の回路モジュールの個片化工程＞
　図７Ｄは、集合状態の回路モジュール１００Ｍの個片化工程を模式的に表す断面図である。この工程で、上記で説明した工程により製造された、集合状態の回路モジュール１００Ｍが個片化され、個々の回路モジュール１００とされる。集合状態の回路モジュール１００Ｍの個片化は、ダイシングソーによる切断など、周知の方法で実施される。図７Ｅは、以上で説明した各工程の終了後、上下を反転して回路モジュール１００が完成された状態を模式的に表す断面図である。
　－回路モジュールの第２の実施形態－
　≪回路モジュールの構造≫
　この発明に係る回路モジュールの第２の実施形態である回路モジュール１００Ａの構造について、図８を用いて説明する。回路モジュール１００Ａは、第１の封止部材３０Ａの材質および形成方法が回路モジュール１００と異なる。それ以外の構成要素は回路モジュール１００と共通であるため、共通する構成要素については説明が省略されることがある。
　図８は、回路モジュール１００Ａの断面図である。回路モジュール１００Ａは、平板状基板１０と、第１の電子部品１７と、第２の電子部品１８と、枠状基板２０と、第１の封止部材３０Ａと、第２の封止部材４０とを備えている。
　回路モジュール１００Ａにおいて、第１の封止部材３０Ａは、絶縁性の熱硬化性樹脂材料を含んでなる。絶縁性の熱硬化性樹脂材料は、光硬化性樹脂材料に比べて種類が多く、また一般に安価であるため、回路モジュール１００Ａは、回路モジュールの製造コストが低く抑えられている。なお、回路モジュール１００と同様に、第１の封止部材３０中には、フィラーとして例えばガラス材料の微粒子やＳｉ酸化物の微粒子などが分散されていてもよい。
　≪回路モジュールの製造方法≫
　この発明に係る回路モジュールの第２の実施形態である回路モジュール１００Ａの製造方法の一例について、図９Ａないし図１０Ｃを用いて説明する。図９Ａないし図１０Ｃは、回路モジュール１００Ａの製造方法の一例において順次行われる各工程の要部をそれぞれ模式的に表す断面図である。
　＜第１の電子部品の接続工程（第２の工程）＞
　平板状基板１０および枠状基板２０の作製または準備工程（第１の工程）、第２の電子部品１８の接続工程、および第２の封止部材４０の説明は省略される。図９Ａは、第１の電子部品１７の接続工程（第２の工程）を模式的に表す断面図である。この工程で、平板状基板１０の一方主面１０Ｆ（図９Ａでは上面側）に配置されている第３の接続電極１５に、第２の接続部材Ｊ２を介して第１の電子部品１７が接続される。
　＜第１の封止部材の形成工程（第３の工程）＞
　図９Ｂないし図１０Ｃは、第１の封止部材３０Ａの形成工程（第３の工程）を模式的に表す断面図である。この工程で、第３の接続電極１５に接続された第１の電子部品１７が第１の封止部材３０Ａにより封止される。
　図９Ｂは、平板状基板１０の一方主面１０Ｆ上にレジスト部材５０の光硬化性前駆体５０ｐを配置する副工程を表す。光硬化性前駆体５０ｐは、周知の材質のものを用いることができる。図９Ｃは、所定の開口部を有するマスクパターン（不図示）を通した所定の波長を有する光の露光および未硬化の光硬化性前駆体５０ｐの除去により、第１の電子部品１７が露出した所定の開口部５０ａを有するレジスト部材５０が形成される副工程を表す。
　なお、光硬化性前駆体５０ｐはネガ型およびポジ型のいずれであってもよい。光硬化性前駆体５０ｐの硬化性に応じて、ネガ型のマスクパターンまたはポジ型のマスクパターンのいずれかが選択されることにより、所定の形状の開口部が形成される。この所定の形状とは、開口部５０ａに充填されて形成される第１の封止部材３０Ａが、枠状基板２０が平板状基板１０の一方主面１０Ｆに接続されたときに、枠状基板２０の内側面２０Ｉから隔離された状態となる形状のことを言う。
　図９Ｄは、レジスト部材５０が設けられた平板状基板１０の一方主面１０Ｆ上に第１の封止部材３０Ａの熱硬化性前駆体３０Ａｐを配置する副工程を表す。この副工程で、熱硬化性前駆体３０Ａｐは、開口部５０ａに充填される。後で第１の封止部材３０Ａの厚み調整が行なわれる場合、熱硬化性前駆体３０Ａｐは、レジスト部材５０を覆うように配置される。一方、第１の封止部材３０Ａの厚み調整が行なわれない場合、熱硬化性前駆体３０Ａｐは、レジスト部材５０と面一となるように配置される。
　図１０Ａおよび図１０Ｂは、熱硬化性前駆体３０Ａｐを加熱して、所定の形状の第１の封止部材３０Ａとする副工程を表す。ここで、図１０Ａは、熱硬化性前駆体３０Ａｐが加熱により硬化し、第１の封止部材３０Ａとなった状態を示す。図１０Ｂは、例えば研磨により第１の封止部材３０Ａの厚み調整が行なわれ、所定の厚みで、かつ外表面が平坦な第１の封止部材３０Ａが得られた状態を示す。なお、前述したように、第１の封止部材３０Ａの厚み調整は、必要に応じて行なわれる工程であって、必須のものではない。
　図１０Ｃは、レジスト部材５０を平板状基板１０の一方主面１０Ａから剥離する副工程を表す。この副工程で、所定の形状を有し、第１の電子部品１７を封止した第１の封止部材３０Ａが、平板状基板１０の一方主面１０Ａ上に形成される。以後、枠状基板２０の接続工程（第４の工程）を経て、回路モジュール１００Ａが完成される。枠状基板２０の接続工程は、回路モジュール１００の製造方法と同様であるため、説明は省略される。
　－回路モジュールの第３の実施形態－
　≪回路モジュールの構造≫
　この発明に係る回路モジュールの第３の実施形態である回路モジュール１００Ｂの構造について、図１１を用いて説明する。回路モジュール１００Ｂは、第１の接続部材Ｊ１Ａの材質および形成方法が回路モジュール１００と異なる。それ以外の構成要素は回路モジュール１００と共通であるため、共通する構成要素については説明が省略されることがある。
　図１１は、回路モジュール１００Ｂの断面図である。回路モジュール１００Ｂの基本的な構成要素は、回路モジュール１００と同様である。
　回路モジュール１００Ｂにおいて、第１の接続部材Ｊ１Ａは、異方導電性樹脂材料を含んでなり、かつ第１の接続電極１４と第２の接続電極２４とを封止している。ここで、第１の接続部材Ｊ１Ａが第１の接続電極１４と第２の接続電極２４とを封止するとは、第１の接続部材Ｊ１Ａが平板状基板１０の一方主面１０Ｆおよび枠状基板２０の一方主面２０Ｆの両面に接触し、かつ第１の接続電極１４および第２の接続電極２４の露出表面を被覆した状態のことを言う。
　すなわち、回路モジュール１００Ｂにおいて、第１の接続部材Ｊ１Ａは、第１の接続電極１４と第２の接続電極２４との間では、導電性フィラーの相互接触により導電性領域となっている。さらに、第１の接続部材Ｊ１Ａは、平板状基板１０の一方主面１０Ｆと枠状基板２０の一方主面２０Ｆとの間のアンダーフィルとしても機能している。言い換えると、第１の接続部材は、第１の接続電極と第２の接続電極との間を電気的に接続するのみならず、平板状基板と枠状基板とを機械的にも接続している。したがって、平板状基板と枠状基板との間の電気的および機械的な接続信頼性がさらに高くなっている。
　≪回路モジュールの製造方法≫
　この発明に係る回路モジュールの第３の実施形態である回路モジュール１００Ｂの製造方法の一例について、図１２Ａないし図１２Ｄを用いて説明する。図１２Ａないし図１２Ｄは、回路モジュール１００Ｂの製造方法の一例において順次行われる各工程の要部をそれぞれ模式的に表す断面図である。
　＜枠状基板の接続工程（第４の工程）＞
　平板状基板１０および枠状基板２０の作製または準備工程（第１の工程）から第１の封止部材３０の形成工程（第３の工程）までの説明は省略される。図１２Ａないし図１２Ｃは、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。この工程で、平板状基板１０の一方主面１０Ｆ（図１２Ｂでは上面側）と、枠状基板２０の一方主面２０Ｆ（図１２Ｂでは下面側）とが、第１の接続部材Ｊ１Ａを介して接続される。
　第１の接続部材Ｊ１Ａは、前述したように、異方導電性樹脂材料を含んでなり、かつ第１の接続電極１４と第２の接続電極２４とを封止している。図１２Ａは、未硬化の異方導電性樹脂材料を含んでなる液状樹脂Ｊ１Ａｐを、第１の接続電極１４上に配置する副工程を表す。なお、液状樹脂Ｊ１Ａｐは、第２の接続電極２４上に配置されるようにしてもよく、第１の接続電極１４上および第２の接続電極２４上の両方に配置されるようにしてもよい。
　図１２Ｂは、第１の接続電極１４と第２の接続電極２４とを液状樹脂Ｊ１Ａｐを介して対向させ、かつ第１の接続電極１４と第２の接続電極２４とを互いに接近する方向（矢印方向）に相対的に変位させて、第１の接続電極１４と第２の接続電極２４との間の液状樹脂Ｊ１Ａｐを加圧し、さらに第１の接続電極１４と第２の接続電極２４とを液状樹脂中に埋め込む副工程を表す。
　液状樹脂Ｊ１Ａｐは、未硬化の異方導電性樹脂材料を含んでいるため、加圧された領域において導電性フィラーが相互に接触し、導電性を有するようになる。また、加圧により、第１の接続電極１４および第２の接続電極２４が液状樹脂Ｊ１Ａｐの中に埋め込まれるが、平板状基板１０の一方主面１０Ｆと枠状基板２０の一方主面２０Ｆとの間で第１の接続電極１４および第２の接続電極２４の周囲を取り囲んでいる領域には圧力がほとんど加わっていないので、この領域の液状樹脂Ｊ１Ａｐは絶縁性となっている。
　図１２Ｃは、液状樹脂Ｊ１Ａｐを加熱して硬化させることにより、第１の接続電極１４と第２の接続電極２４とを電気的に接続し、かつ第１の接続電極１４と第２の接続電極２４とを封止する、第１の接続部材Ｊ１Ａとする副工程を表す。以上の各工程により、各接続電極間を電気的に接続する導電性領域とアンダーフィルとして平板状基板１０の一方主面１０Ｆと枠状基板２０の一方主面２０Ｆとの間を機械的に接続する絶縁性領域とを有する、第１の接続部材Ｊ１Ａが形成される。図１２Ｄは、以上で説明した各工程の終了後、上下を反転して回路モジュール１００Ｂが完成された状態を模式的に表す断面図である。
　－回路モジュールの第４の実施形態－
　≪回路モジュールの構造≫
　この発明に係る回路モジュールの第４の実施形態である回路モジュール１００Ｃの構造について、図１３を用いて説明する。回路モジュール１００Ｃは、第１の接続部材Ｊ１Ｂの材質および形成方法が回路モジュール１００と異なり、また絶縁性樹脂部材Ｊ１Ｃを有している。それ以外の構成要素は回路モジュール１００と共通であるため、共通する構成要素については説明が省略されることがある。
　図１３は、回路モジュール１００Ｃの断面図である。回路モジュール１００Ｂの基本的な構成要素は、回路モジュール１００と同様である。
　回路モジュール１００Ｃにおいて、第１の接続部材Ｊ１Ｂは、Ｓｎを含む金属材料を含んでなる。Ｓｎを含む金属材料としては、例えばＳｎ－Ａｇ－Ｃｕ系のＰｂフリーはんだ材料が挙げられる。そして、絶縁性樹脂部材Ｊ１Ｃが第１の接続電極１４と第２の接続電極２４と第１の接続部材Ｊ１Ｂとを封止するように配置されることで、平板状基板１０の一方主面１０Ｆと枠状基板２０の一方主面２０Ｆとの間のアンダーフィルとして機能している。
　絶縁性樹脂部材Ｊ１Ｃは、例えばエポキシ樹脂のような絶縁性樹脂材料を含んでなる。なお、絶縁性樹脂部材Ｊ１Ｃ中には、フィラーとして例えばガラス材料の微粒子やＳｉ酸化物の微粒子などが分散されていてもよい。
　ここで、絶縁性樹脂部材Ｊ１Ｃが第１の接続電極１４と第２の接続電極２４と第１の接続部材Ｊ１Ｂとを封止するとは、絶縁性樹脂部材Ｊ１Ｃが平板状基板１０の一方主面１０Ｆおよび枠状基板２０の一方主面２０Ｆの両面に接触し、かつ第１の接続電極１４、第２の接続電極２４および第１の接続部材Ｊ１Ｂの露出表面を被覆した状態のことを言う。
　すなわち、回路モジュール１００Ｃにおいて、第１の接続電極１４と第２の接続電極２４との間の電気的な接続は、Ｓｎを含む金属材料を含む第１の接続部材Ｊ１Ｂが担っている。そして、絶縁性樹脂部材Ｊ１Ｃが第１の接続電極１４と第２の接続電極２４と第１の接続部材Ｊ１Ｂとを封止するように配置されることで、平板状基板１０の一方主面１０Ｆと枠状基板２０の一方主面２０Ｆとの間のアンダーフィルとして機能している。
　第１の接続部材Ｊ１Ｂは、Ｓｎを含むＰｂフリーはんだ材料のような金属材料であるので、導電率が高く、また破断強度も高い。また、絶縁性樹脂部材Ｊ１Ｃがアンダーフィルとして平板状基板１０と枠状基板２０とを機械的に接続している。したがって、回路モジュール１００Ｃでは、平板状基板と枠状基板との間の電気的および機械的な接続信頼性がさらに高くなっている。
　≪回路モジュールの製造方法≫
　この発明に係る回路モジュールの第４の実施形態である回路モジュール１００Ｃの製造方法の一例について、図１４Ａないし図１４Ｄを用いて説明する。図１４Ａないし図１４Ｄは、回路モジュール１００Ｃの製造方法の一例において順次行われる各工程の要部をそれぞれ模式的に表す断面図である。
　＜枠状基板の接続工程（第４の工程）＞
　平板状基板１０および枠状基板２０の作製または準備工程（第１の工程）から第１の封止部材３０の形成工程（第３の工程）までの説明は省略される。図１４Ａないし図１４Ｃは、枠状基板２０の接続工程（第４の工程）を模式的に表す断面図である。この工程で、平板状基板１０の一方主面１０Ｆ（図１４Ｂでは上面側）と、枠状基板２０の一方主面２０Ｆ（図１４Ｂでは下面側）とが、第１の接続部材Ｊ１Ｂおよび絶縁性樹脂部材Ｊ１Ｃを介して接続される。
　第１の接続部材Ｊ１Ｂは、前述したように、Ｓｎを含むＰｂフリーはんだのような金属材料を含んでなる。また、絶縁性樹脂部材Ｊ１Ｃは、前述したように、フィラーが分散されたエポキシ樹脂のような絶縁性樹脂材料を含んでなる。
　図１４Ａは、未硬化の絶縁性樹脂材料を含んでなる液状樹脂Ｊ１Ｃｐを第１の接続電極１４上に配置し、かつＳｎを含むＰｂフリーはんだが用いられた金属材料バンプＪ１Ｂｂを第２の接続電極２４上に配置する副工程を表す。なお、液状樹脂Ｊ１Ｃｐが第２の接続電極２４上に配置され、金属材料バンプＪ１Ｂｂが第１の接続電極１４上に配置されるようにしてもよい。
　図１４Ｂは、第２の接続電極２４上に配置された金属材料バンプＪ１Ｂｂを、液状樹脂Ｊ１Ｃｐが配置された第１の接続電極１４に接触させ、かつ第１の接続電極１４と第２の接続電極２４と金属材料バンプＪ１Ｂｂとを、液状樹脂Ｊ１Ｃｐ中に埋め込む副工程を表す。
　図１４Ｃは、金属材料バンプＪ１Ｂｂに超音波振動を加えて、第１の接続電極１４と第２の接続電極２４とを電気的に接続する第１の接続部材Ｊ１Ｂとし、かつ液状樹脂Ｊ１Ｃｐを加熱して硬化させることにより、第１の接続電極１４と第２の接続電極２４と第１の接続部材Ｊ１Ｂとを封止する絶縁性樹脂部材Ｊ１Ｃとする副工程を表す。図１４Ｄは、以上で説明した各工程の終了後、上下を反転して回路モジュール１００Ｃが完成された状態を模式的に表す断面図である。
　－回路モジュールの第５の実施形態－
　≪回路モジュールの構造≫
　この発明に係る回路モジュールの第５の実施形態である回路モジュール１００Ｄの構造について、図１５を用いて説明する。回路モジュール１００Ｄは、第１の封止部材３０の表面に、金属膜３１が配置されていることが回路モジュール１００と異なる。それ以外の構成要素は回路モジュール１００と共通であるため、共通する構成要素については説明が省略されることがある。
　図１５は、回路モジュール１００Ｄの断面図である。回路モジュール１００Ｂの基本的な構成要素は、回路モジュール１００と同様である。
　回路モジュール１００Ｄでは、第１の封止部材３０の、平板状基板１０の一方主面１０Ｆ側の表面と対向する側の表面に、金属膜３１が配置されている。金属膜３１は、例えばＡｇおよびＣｕなどの金属材料を含んでなる。ただし、金属膜３１は、金属材料以外に、樹脂材料のような結着成分を必要に応じて含んでいてもよい。また、金属膜３１は、第１の封止部材３０の側面に延在するように配置されていてもよい。なお、回路モジュール１００Ｄでは、第５の接続電極（入出力電極および接地電極）２９と金属膜３１とは、面一となるように配置されているが、これに限られない。
　金属膜３１は、回路モジュール１００Ｄの電子機器の回路基板へのリフロー接続時に、回路モジュール１００Ｄの第５の接続電極２９と共に、電子機器の回路基板上の接続電極（不図示）と接続される。すなわち、回路モジュール１００Ｄと電子機器の回路基板との間の接続箇所は、回路モジュール１００に比べて多くなる。したがって、回路モジュール１００Ｄでは、機械的な接続信頼性が高くなっている。
　また、回路モジュール１００Ｄの動作時において第１の電子部品１７から発生する熱を、金属膜３１を通じて電子機器の回路基板に効率的に逃がすことができている。すなわち、第１の電子部品１７の自己発熱によるダメージが抑えられている。したがって、回路モジュール１００Ｄは、高い寿命信頼性を有している。
　≪回路モジュールの製造方法≫
　この発明に係る回路モジュールの第５の実施形態である回路モジュール１００Ｄの製造方法の一例について、図１６Ａないし図１６Ｃを用いて説明する。図１６Ａないし図１６Ｃは、回路モジュール１００Ｄの製造方法の一例において順次行われる各工程の要部をそれぞれ模式的に表す断面図である。
　＜金属膜３１配置の副工程を含む第１の封止部材の形成工程（第３の工程）＞
　平板状基板１０および枠状基板２０の作製または準備工程（第１の工程）から、第１の封止部材３０の形成工程（第３の工程）のうち第１の封止部材３０を成形するまでの副工程の説明は省略される。図１６Ａおよび図１６Ｂは、第１の封止部材３０の形成工程（第３の工程）において、第１の封止部材３０の表面に金属膜３１が配置される場合を模式的に表す断面図である。この工程で、成形された第１の封止部材３０の、平板状基板１０の一方主面１０Ｆ側の表面と対向する側の表面に、金属膜３１が配置される。
　図１６Ａは、前述の回路モジュール１００の製造方法と同様にして、光硬化性樹脂の第１の封止部材３０が平板状基板１０の一方主面１０Ｆ上に形成された状態を表す。なお、回路モジュール１００Ａの製造方法と同様にして、熱硬化性樹脂の第１の封止部材３０Ａが平板状基板１０の一方主面１０Ｆ上に形成されるようにしてもよい。
　図１６Ｂは、第１の封止部材３０の、平板状基板１０の一方主面１０Ｆ側の表面と対向する側の表面に、金属膜３１を配置する副工程を表す。金属膜３１は、例えばＡｇ粒子と樹脂材料とを含む金属材料ペーストをスクリーン印刷することにより形成される。なお、金属膜３１は、例えばＣｕまたはＣｕを含む合金を母材としたスパッタリングや蒸着などの薄膜形成法により形成されてもよい。
　また、第１の封止部材３０の光硬化性前駆体３０ｐを一旦半硬化状態にし、予め形成された金属膜３１を転写した後、半硬化状態の光硬化性前駆体３０ｐを硬化させて第１の封止部材３０とすることにより、金属膜３１が第１の封止部材３０の表面に配置されるようにしてもよい。同様にして、金属膜３１が第１の封止部材３０Ａの表面に配置されるようにしてもよい。
　また、金属膜３１が第１の封止部材３０Ａの表面に配置される場合、図１６Ｃに表されるように、レジスト部材５０を剥離する前に金属膜３１が第１の封止部材３０Ａの表面に配置されるようにしてもよい。この場合、レジスト部材５０と第１の封止部材３０Ａとが面一の状態で金属膜３１が第１の封止部材３０Ａの表面に配置されるので、金属膜３１の形成および転写などが容易に実施される。さらに、レジスト部材５０が第１の接続電極１４およびその周囲を被覆した状態で金属膜３１が第１の封止部材３０Ａの表面に配置されるので、第１の接続電極１４およびその周囲が金属膜３１の構成成分により汚染されることがない。
　なお、この発明は上記の実施形態に限定されるものではなく、この発明の範囲内において、種々の応用、変形を加えることができる。また、この明細書に記載の各実施形態は、例示的なものであり、異なる実施形態間において、構成の部分的な置換または組み合わせが可能であることを指摘しておく。
１００，１００Ａ，１００Ｂ，１００Ｃ，１００Ｄ　回路モジュール、１０　平板状基板，１０Ｆ，２０Ｆ　一方主面、１０Ｓ，２０Ｓ　他方主面、１１　第１の絶縁体層、１２　パターン導体、１３　第１のビア導体、１４　第１の接続電極、１５　第３の接続電極、１６　第４の接続電極、１７　第１の電子部品、１８　第２の電子部品、２０　枠状基板、２０Ｉ　内側面、２１　第２の絶縁体層、２３　第２のビア導体、２４　第２の接続電極、２９　第５の接続電極、３０，３０Ａ　第１の封止部材、３０Ａｐ　熱硬化性前駆体、３０ｐ，５０ｐ　光硬化性前駆体、３１　金属膜、４０　第２の封止部材、４０ｐ　前駆体、５０　レジスト部材、５０ａ　開口部、Ｃ　キャビティ、Ｊ１，Ｊ１Ａ，Ｊ１Ｂ　第１の接続部材、Ｊ１Ｂｂ　金属材料バンプ、Ｊ１Ｃ　絶縁性樹脂部材、Ｊ２　第２の接続部材、Ｊ３　第３の接続部材。

Claims (13)

  1. 　一方主面の周縁部に複数の第１の接続電極が配置された平板状基板と、一方主面の前記第１の接続電極に対応する位置に複数の第２の接続電極が配置された枠状基板と、第１の電子部品と、第１の封止部材とを備え、前記第１の接続電極と前記第２の接続電極とが、第１の接続部材を介して接続され、前記第１の電子部品は、前記第１の封止部材により封止されている回路モジュールにおいて、
    　前記第１の電子部品および前記第１の封止部材は、前記平板状基板の一方主面と前記枠状基板の内側面とを含んで構成されるキャビティ内に配置され、
    　前記第１の封止部材は、前記枠状基板の内側面から隔離されている、回路モジュール。
  2. 　前記第１の封止部材は、光硬化性樹脂材料を含んでなる、請求項１に記載の回路モジュール。
  3. 　前記第１の接続部材は、融点が９００℃以上の金属材料を含んでなる、請求項１または請求項２に記載の回路モジュール。
  4. 　前記第１の接続部材は、異方導電性樹脂材料を含んでなり、かつ前記第１の接続電極と前記第２の接続電極とを封止している、請求項１または請求項２に記載の回路モジュール。
  5. 　前記第１の接続部材は、Ｓｎを含む金属材料を含んでなり、かつ前記第１の接続電極と前記第２の接続電極と前記第１の接続部材とは、絶縁性樹脂部材により封止されている、請求項１または請求項２に記載の回路モジュール。
  6. 　前記第１の封止部材の、前記平板状基板の一方主面側の表面と対向する側の表面には、金属膜が配置されている、請求項１ないし請求項５のいずれか１項に記載の回路モジュール。
  7. 　一方主面の周縁部に複数の第１の接続電極が配置された平板状基板と、一方主面の前記第１の接続電極に対応する位置に複数の第２の接続電極が配置された枠状基板と、第１の電子部品と、第１の封止部材とを備え、前記第１の接続電極と前記第２の接続電極とが、第１の接続部材を介して接続され、前記第１の電子部品は、前記第１の封止部材により封止されている回路モジュールの製造方法において、
    　前記平板状基板および前記枠状基板を準備する第１の工程と、
    　前記第１の電子部品を前記平板状基板の一方主面上に接続する第２の工程と、
    　前記第１の接続電極と前記第２の接続電極とを接続することにより、前記平板状基板の一方主面と前記枠状基板の内側面とを含むキャビティが構成された際に、前記第１の電子部品を封止し、かつ前記枠状基板の内側面から隔離された所定の形状となるように、前記第１の封止部材を前記平板状基板の一方主面上に形成する第３の工程と、
    　前記第１の接続電極と前記第２の接続電極とを前記第１の接続部材を介して接続する第４の工程とを備えている、回路モジュールの製造方法。
  8. 　前記第１の封止部材は、光硬化性樹脂材料を含んでなり、
    　前記第３の工程は、前記一方主面上に前記第１の封止部材の光硬化性前駆体を配置する副工程と、
    　前記第１の封止部材の光硬化性前駆体を露光して、前記所定の形状の前記第１の封止部材とする副工程とを備えている、請求項７に記載の回路モジュールの製造方法。
  9. 　前記第１の封止部材は、熱硬化性樹脂材料を含んでなり、
    　前記第３の工程は、前記一方主面上にレジスト部材の光硬化性前駆体を配置する副工程と、
    　前記レジスト部材の光硬化性前駆体を露光して、前記所定の形状のネガパターンである形状のレジスト部材とする副工程と、
    　前記レジスト部材が設けられた前記一方主面上に第１の封止部材の熱硬化性前駆体を配置する副工程と、
    　前記第１の封止部材の熱硬化性前駆体を加熱して、前記所定の形状の前記第１の封止部材とする副工程と、
    　前記レジスト部材を前記一方主面から剥離する副工程とを備えている、請求項７に記載の回路モジュールの製造方法。
  10. 　前記第３の工程は、前記第１の封止部材の前記平板状基板の一方主面側の表面と対向する側の表面に金属膜を配置する副工程をさらに含む、請求項７ないし請求項９のいずれか１項に記載の回路モジュールの製造方法。
  11. 　前記第４の工程は、融点が９００℃以上の金属材料のナノ粒子を含んでなる金属材料ペーストを、前記第１の接続電極および前記第２の接続電極の少なくとも一方上に配置する副工程と、
    　前記第１の接続電極と前記第２の接続電極とを前記金属材料ペーストを介して対向させる副工程と、
    　前記金属材料ペーストを加熱して焼結させることにより、融点が９００℃以上の金属材料を含み、かつ前記第１の接続電極と前記第２の接続電極とを電気的に接続する、前記第１の接続部材とする副工程とを備えている、請求項７ないし請求項１０のいずれか１項に記載の回路モジュールの製造方法。
  12. 　前記第４の工程は、未硬化の異方導電性樹脂材料を含んでなる液状樹脂を、前記第１の接続電極および前記第２の接続電極の少なくとも一方上に配置する副工程と、
    　前記第１の接続電極と前記第２の接続電極とを前記液状樹脂を介して対向させ、かつ前記第１の接続電極と前記第２の接続電極とを互いに接近する方向に相対的に変位させて、前記第１の接続電極と前記第２の接続電極との間の前記液状樹脂を加圧し、さらに前記第１の接続電極と前記第２の接続電極とを前記液状樹脂中に埋め込む副工程と、
    　前記液状樹脂を加熱して硬化させることにより、前記第１の接続電極と前記第２の接続電極とを電気的に接続し、かつ前記第１の接続電極と前記第２の接続電極とを封止する、前記第１の接続部材とする副工程とを備えている、請求項７ないし請求項１０のいずれか１項に記載の回路モジュールの製造方法。
  13. 　前記第４の工程は、Ｓｎを含む金属材料を含んでなる金属材料バンプを、前記第１の接続電極または前記第２の接続電極の一方上に配置し、かつ未硬化の絶縁性樹脂材料を含んでなる液状樹脂を、前記第１の接続電極または前記第２の接続電極の他方上に配置する副工程と、
    　前記金属材料バンプを、前記液状樹脂が配置されている前記第１の接続電極または前記第２の接続電極の他方に接触させ、かつ前記第１の接続電極と前記第２の接続電極と前記金属材料バンプとを、前記液状樹脂中に埋め込む副工程と、
    　前記金属材料バンプに超音波振動を加えて、前記第１の接続電極と前記第２の接続電極とを電気的に接続する前記第１の接続部材とし、かつ前記液状樹脂を加熱して硬化させることにより、前記第１の接続電極と前記第２の接続電極と前記第１の接続部材とを封止する絶縁性樹脂部材とする副工程とを備えている、請求項７ないし請求項１０のいずれか１項に記載の回路モジュールの製造方法。
PCT/JP2017/029439 2016-08-31 2017-08-16 回路モジュールおよびその製造方法 WO2018043129A1 (ja)

Priority Applications (4)

Application Number Priority Date Filing Date Title
JP2018537111A JP6528145B2 (ja) 2016-08-31 2017-08-16 回路モジュールおよびその製造方法
CN201790001189.3U CN210692526U (zh) 2016-08-31 2017-08-16 电路模块
KR1020197005518A KR102123252B1 (ko) 2016-08-31 2017-08-16 회로모듈 및 그 제조 방법
US16/278,381 US10930573B2 (en) 2016-08-31 2019-02-18 Circuit module and manufacturing method therefor

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2016169548 2016-08-31
JP2016-169548 2016-08-31

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US16/278,381 Continuation US10930573B2 (en) 2016-08-31 2019-02-18 Circuit module and manufacturing method therefor

Publications (1)

Publication Number Publication Date
WO2018043129A1 true WO2018043129A1 (ja) 2018-03-08

Family

ID=61300577

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2017/029439 WO2018043129A1 (ja) 2016-08-31 2017-08-16 回路モジュールおよびその製造方法

Country Status (5)

Country Link
US (1) US10930573B2 (ja)
JP (1) JP6528145B2 (ja)
KR (1) KR102123252B1 (ja)
CN (1) CN210692526U (ja)
WO (1) WO2018043129A1 (ja)

Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171652A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
JP2000012575A (ja) * 1998-06-23 2000-01-14 Sony Corp 半導体チップのモールド方法およびこれに用いるモールド装置
JP2003069179A (ja) * 2001-08-30 2003-03-07 Sony Corp 電子部品実装基板複合体及びその組立実装方法
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
WO2007116544A1 (ja) * 2006-04-10 2007-10-18 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
JP2008153307A (ja) * 2006-12-14 2008-07-03 Murata Mfg Co Ltd 複合基板
JP2012212831A (ja) * 2011-03-31 2012-11-01 Kyocer Slc Technologies Corp 複合配線基板
JP2014112606A (ja) * 2012-12-05 2014-06-19 Shinko Electric Ind Co Ltd 半導体パッケージ
JP2014179472A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd モジュールおよびその製造方法

Family Cites Families (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH06216314A (ja) 1993-01-14 1994-08-05 Matsushita Electric Works Ltd 半導体装置
JP3486872B2 (ja) * 2001-01-26 2004-01-13 Ｎｅｃセミコンダクターズ九州株式会社 半導体装置及びその製造方法
US7528474B2 (en) * 2005-05-31 2009-05-05 Stats Chippac Ltd. Stacked semiconductor package assembly having hollowed substrate
US20080042265A1 (en) * 2006-08-15 2008-02-21 Merilo Leo A Chip scale module package in bga semiconductor package
TWI452661B (zh) * 2007-01-30 2014-09-11 線路直接連接晶片之封裝結構
JP2009188325A (ja) * 2008-02-08 2009-08-20 Nec Electronics Corp 半導体パッケージおよび半導体パッケージの製造方法
US8349721B2 (en) * 2008-03-19 2013-01-08 Stats Chippac, Ltd. Semiconductor device and method of forming insulating layer on conductive traces for electrical isolation in fine pitch bonding
US8472190B2 (en) * 2010-09-24 2013-06-25 Ati Technologies Ulc Stacked semiconductor chip device with thermal management
US9173299B2 (en) 2010-09-30 2015-10-27 KYOCERA Circuit Solutions, Inc. Collective printed circuit board
US9484327B2 (en) * 2013-03-15 2016-11-01 Qualcomm Incorporated Package-on-package structure with reduced height
US10056267B2 (en) * 2014-02-14 2018-08-21 Taiwan Semiconductor Manufacturing Company, Ltd. Substrate design for semiconductor packages and method of forming same
JP6415365B2 (ja) * 2014-03-28 2018-10-31 株式会社ジェイデバイス 半導体パッケージ
US10141201B2 (en) * 2014-06-13 2018-11-27 Taiwan Semiconductor Manufacturing Company Integrated circuit packages and methods of forming same
JP6569375B2 (ja) * 2015-08-11 2019-09-04 株式会社ソシオネクスト 半導体装置、半導体装置の製造方法及び電子装置

Patent Citations (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH03171652A (ja) * 1989-11-29 1991-07-25 Seiko Epson Corp 半導体装置
JP2000012575A (ja) * 1998-06-23 2000-01-14 Sony Corp 半導体チップのモールド方法およびこれに用いるモールド装置
JP2003069179A (ja) * 2001-08-30 2003-03-07 Sony Corp 電子部品実装基板複合体及びその組立実装方法
JP2007073849A (ja) * 2005-09-08 2007-03-22 Sharp Corp 電子回路モジュールとその製造方法
WO2007116544A1 (ja) * 2006-04-10 2007-10-18 Murata Manufacturing Co., Ltd. 複合基板及び複合基板の製造方法
JP2008153307A (ja) * 2006-12-14 2008-07-03 Murata Mfg Co Ltd 複合基板
JP2012212831A (ja) * 2011-03-31 2012-11-01 Kyocer Slc Technologies Corp 複合配線基板
JP2014112606A (ja) * 2012-12-05 2014-06-19 Shinko Electric Ind Co Ltd 半導体パッケージ
JP2014179472A (ja) * 2013-03-15 2014-09-25 Murata Mfg Co Ltd モジュールおよびその製造方法

Also Published As

Publication number Publication date
KR102123252B1 (ko) 2020-06-16
JPWO2018043129A1 (ja) 2019-06-24
CN210692526U (zh) 2020-06-05
JP6528145B2 (ja) 2019-06-12
KR20190032536A (ko) 2019-03-27
US20190181068A1 (en) 2019-06-13
US10930573B2 (en) 2021-02-23

Similar Documents

Publication Publication Date Title
KR100377088B1 (ko) 회로부품 내장 모듈 및 그 제조방법
JP4729963B2 (ja) 電子部品接続用突起電極とそれを用いた電子部品実装体およびそれらの製造方法
US8193040B2 (en) Manufacturing of a device including a semiconductor chip
JP4135565B2 (ja) 電子回路装置およびその製造方法
JP2006302930A (ja) 配線基板とそれを用いた電子部品実装体およびそれらの製造方法
TW200847379A (en) Semiconductor device and manufacturing method thereof
WO2018043162A1 (ja) 回路モジュールおよび電子機器
US20120111616A1 (en) Electronic-component-mounted wiring substrate and method of manufacturing the same
JP2006210870A (ja) 部品内蔵モジュール及びその製造方法
JP2007067277A (ja) 電子デバイス、電子デバイスの製造方法、半導体ウェーハ
JP4503349B2 (ja) 電子部品実装体及びその製造方法
WO2018043129A1 (ja) 回路モジュールおよびその製造方法
JP6388427B2 (ja) 表面実装用電子モジュールのウェハスケール製造の方法
JP7425704B2 (ja) 半導体装置の製造方法および半導体装置
JP4556637B2 (ja) 機能素子体
JP2012119387A (ja) 半導体装置及びその製造方法並びに電子装置
JP2018088505A (ja) 半導体装置およびその製造方法
JP4024458B2 (ja) 半導体装置の実装方法および半導体装置実装体の製造方法
JP5589598B2 (ja) 半導体装置の製造方法
TWI550728B (zh) 封裝結構及其製造方法
KR101043471B1 (ko) 반도체 패키지 및 이의 제조 방법
US20180331068A1 (en) Electronic component package
US9166553B2 (en) Surface acoustic wave (SAW) device package and method for fabricating same
JP2011009482A (ja) 部品内蔵基板装置の製造方法
JP2012015172A (ja) 電子部品封止用基板およびその製造方法

Legal Events

Date Code Title Description
121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 17846137

Country of ref document: EP

Kind code of ref document: A1

ENP Entry into the national phase

Ref document number: 2018537111

Country of ref document: JP

Kind code of ref document: A

ENP Entry into the national phase

Ref document number: 20197005518

Country of ref document: KR

Kind code of ref document: A

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 17846137

Country of ref document: EP

Kind code of ref document: A1