JP2012015172A - 電子部品封止用基板およびその製造方法 - Google Patents
電子部品封止用基板およびその製造方法 Download PDFInfo
- Publication number
- JP2012015172A JP2012015172A JP2010147741A JP2010147741A JP2012015172A JP 2012015172 A JP2012015172 A JP 2012015172A JP 2010147741 A JP2010147741 A JP 2010147741A JP 2010147741 A JP2010147741 A JP 2010147741A JP 2012015172 A JP2012015172 A JP 2012015172A
- Authority
- JP
- Japan
- Prior art keywords
- electronic component
- insulating base
- ceramic
- substrate
- paste
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/16227—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/153—Connection portion
- H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
- H01L2924/15311—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface being a ball array, e.g. BGA
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/1615—Shape
- H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/162—Disposition
- H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/161—Cap
- H01L2924/163—Connection portion, e.g. seal
- H01L2924/1632—Disposition
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Piezo-Electric Or Mechanical Vibrators, Or Delay Or Filter Circuits (AREA)
Abstract
【解決手段】 絶縁基体1の上面の中央部に電子部品3の搭載部1aを有するとともに、絶縁基体1の上面に搭載部1aを取り囲んで、蓋体2が接合材8を介して接合される枠状の封止領域1bを有してなり、絶縁基体1の上面に、封止領域1bの外周に沿って溝部7が形成されている電子部品封止用基板である。溝部7に余計な接合材8を収めることができるので、接合材8が封止領域1bよりも外側に流れ出ることを効果的に抑制することができる。
【選択図】 図1
Description
品等)を接続するための端子を設ける場合がある。このような場合には、流れ出た接合材によって端子同士が電気的に短絡したり、受動部品の端子に対する電気的な接続が妨げられたりする可能性がある。
該セラミックグリーンシートの上面に、前記搭載部を取り囲む枠状の領域の外周に沿って、前記セミックグリーンシートの焼結温度では焼結しないセラミックペーストまたは前記焼結温度未満の温度で分解する樹脂ペーストを層状に埋め込む工程と、
前記セラミックペーストまたは前記樹脂ペーストを上面に埋め込んだ前記セラミックグリーンシートを焼成するとともに前記セラミックペーストまたは前記樹脂ペーストを除去して、上面中央部に電子部品の搭載部を有するとともに、前記上面に、前記搭載部を取り囲む枠状の領域の外周に沿って溝部が形成された絶縁基体を作製する工程とを備えることを特徴とする。
が伸びることで変形したり、形成した溝部近傍にクラックが生じやすくなる可能性がある。これに対し、上記のようにセラミック粉末や樹脂材料を埋め込んで、これを除去することによって溝部が形成されている場合には、打ち抜き加工の際の応力によるセラミックグリーンシート(絶縁基体)の変形やクラックの発生を抑制することができる。
図1は本発明の電子部品封止用基板の実施の形態の一例を示す断面図である。図1において、1は上面に電子部品の搭載部1aおよび封止領域1bを有する絶縁基体,1cは電極パッド,2は蓋体,2aは蓋体2の下面に設けられた凸部,3は電子部品,4は導電性バンプ,5は接続材,6は外部回路基板,7は溝部,8は接合材,9は絶縁基体1の下面に形成された接続パッドである。絶縁基体1の上面に蓋体2が接合材8を介して接合されて、搭載部1aに搭載された電子部品3が蓋体2と絶縁基体1とで構成される容器内に気密封止されて電子装置が形成される。電子装置は、はんだボール等の接続材5を介して外部回路基板6に電気的および機械的に接続される。
セラミックグリーンシートを焼成して製作したものであっても構わない。
トに機械的な打ち抜き加工やレーザ加工等の方法で貫通孔(図示せず)を形成しておいて、この貫通孔内に金属ペーストを充填して焼成すればよい。
との間に介在するとともに、適度にメニスカスを形成する上で必要な接合材8の量に対して、これよりも多く蓋体2と接合材8との接合に用いられた接合材8である。例えば、絶縁基体1の封止領域1bに接合材8として塗布された樹脂接着剤のうち上記必要量よりも多い分量に相当する部分が余剰な接合材8に相当する。
mで、深さが約0.02〜0.03mm(20〜30μm)になるようにすることがより好ましい。なお、接合材8として、樹脂接着剤よりも流れにくい材料(ろう材等)を用いる場合には、溝部7の幅や深さは上記よりも狭くしてもよい。
個の電極パッド1cを縦横の並び(60×60)に配列した。搭載した電子部品3は半導体集積回路素子であり、下面に配列した3600個の電極をそれぞれ上記電極パッド1cにはんだバンプを介して接続した。
mで深さが約0.02mmの溝部7を形成した。この具体例の溝部7は、内周が封止領域1bの外周に接し、封止領域1bを全周にわたって取り囲むような枠状とした。なお、比較例として、溝部7を設けないこと以外は上記の具体例と同様の条件で電子部品封止用基板(図示せず)を作製した。
材8の入り込みは観察されたものの、封止領域1bよりも外側における絶縁基体1の上面への接合材8の流れ出しは観察されなかった。これに対し、比較例の電子部品封止用基板においては、封止領域よりも外側における絶縁基体の上面に、接合材が約2〜3mm程度の幅で流れ出ているものが14個発生し、絶縁基体の外周まで接合材が流れ出ているものが8個発生していた。以上のように、溝部7を設けたことによる接合材8の流れ出しを抑制する効果が確認された。
1の焼成前に絶縁基体1の上面に溝状に埋め込まれた、ガラスセラミック焼結体の焼結温度では焼結しないセラミック粉末または焼結温度未満の温度で分解する樹脂材料が除去されて形成されていることが好ましい。
程度と低いため、低抵抗導体である銅や銀を配線導体等の材料として用いることができる。
無の確認を行なった。絶縁基体1および溝部7の形状および寸法の測定は、3次元計測器を用いて行ない、クラックの有無の確認は目視(着色試験)により行なった。
次に、図4を参照して、本発明の電子部品封止用基板の製造方法を説明する。図4(a)〜(e)は、それぞれ本発明の電子部品封止用基板の製造方法を工程順に説明する断面図である。図4において図1と同様の部位には同様の符号を付している。
って、セラミックグリーンシート11を準備することができる。セラミックグリーンシート11は、後の工程で焼成されることによって絶縁基体1となるものである。
ラミック絶縁層からなるものとして、前述した接続導体等を形成するスペースを確保したり、絶縁基体1としての機械的な強度を確保したりするためである。
ペースト77のセラミックグリーンシート11上面への埋め込みの形状および寸法は、形成しようとする溝部7と同様に設定する。この場合、焼成時のセラミックグリーンシート11の収縮を考慮して形状や寸法を設定する必要がある。
セラミックグリーンシート11の上面に埋め込んだ後、焼成する前に、図4(d)に示すように、セラミックグリーンシート11の上面に電極パッド1cや端子44となる金属ペースト(符号なし)を所定のパターンに印刷している。この金属ペーストがセラミックグリーンシート11と同時焼成されて、電極パッド1cや端子44となる。また、図4(d)においては図示していないが、配線導体となる金属ペーストについても、電極パッド1cや端子44となる金属ペーストと同様のものを同様の方法で印刷しておけば、配線導体を形成することができる。
クペーストの場合であれば、ペースト77を構成していた有機樹脂および有機バインダ等は分解して除去され、焼成後の絶縁基体1の上面には、層状にセラミック粉末が埋まっている。このセラミック粉末は、分子間力等によって絶縁基体1の上面(セラミックペースト77が埋め込まれた跡の溝状の部分の表面)に付着しているだけなので、前述したような機械的な除去手段によって容易に除去することができる。
1a・・・搭載部
1b・・・封止領域
1c・・・電極パッド
2・・・・蓋体
2a・・・蓋体の凸部
3・・・・電子部品
4・・・・導電性バンプ
5・・・・接続材
6・・・・外部回路基板
7・・・・溝部
8・・・・接合材
9・・・・接続パッド
33・・・・受動部品
44・・・・端子
77・・・・セラミックペーストまたは樹脂ペースト
Claims (3)
- 絶縁基体の上面の中央部に電子部品の搭載部を有するとともに、前記絶縁基体の上面に前記搭載部を取り囲んで、蓋体が接合材を介して接合される枠状の封止領域を有してなる電子部品封止用基板であって、前記絶縁基体の上面に、前記封止領域の外周に沿って溝部が形成されていることを特徴とする電子部品封止用基板。
- 前記絶縁基体がガラスセラミック焼結体からなり、前記溝部は、前記絶縁基体の焼成前に前記絶縁基体の上面に層状に埋め込まれた、前記ガラスセラミック焼結体の焼結温度では焼結しないセラミック粉末または前記焼結温度未満の温度で分解する樹脂材料が除去されて形成されていることを特徴とする請求項1記載の電子部品封止用基板。
- 電子部品封止用基板の絶縁基体となる基板領域を有し、該基板領域の中央部が電子部品の搭載部となるセラミックグリーンシートを準備する工程と、
該セラミックグリーンシートの上面に、前記搭載部を取り囲む枠状の領域の外周に沿って、前記セミックグリーンシートの焼結温度では焼結しないセラミックペーストまたは前記焼結温度未満の温度で分解する樹脂ペーストを層状に埋め込む工程と、
前記セラミックペーストまたは前記樹脂ペーストを上面に埋め込んだ前記セラミックグリーンシートを焼成するとともに前記セラミックペーストまたは前記樹脂ペーストを除去して、上面中央部に電子部品の搭載部を有するとともに、前記上面に、前記搭載部を取り囲む枠状の領域の外周に沿って溝部が形成された絶縁基体を作製する工程とを備えることを特徴とする電子部品封止用基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010147741A JP2012015172A (ja) | 2010-06-29 | 2010-06-29 | 電子部品封止用基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2010147741A JP2012015172A (ja) | 2010-06-29 | 2010-06-29 | 電子部品封止用基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2012015172A true JP2012015172A (ja) | 2012-01-19 |
Family
ID=45601296
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2010147741A Pending JP2012015172A (ja) | 2010-06-29 | 2010-06-29 | 電子部品封止用基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2012015172A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021192739A1 (ja) * | 2020-03-27 | 2021-09-30 | 株式会社村田製作所 | モジュールおよびその製造方法 |
Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134763A (ja) * | 2000-10-27 | 2002-05-10 | Kyocera Corp | 半導体受光素子収納用容器 |
JP2006185989A (ja) * | 2004-12-27 | 2006-07-13 | Murata Mfg Co Ltd | 回路基板およびその製造方法 |
JP2010050406A (ja) * | 2008-08-25 | 2010-03-04 | Sharp Corp | 半導体装置、半導体装置製造方法、および電子機器 |
JP2010080567A (ja) * | 2008-09-25 | 2010-04-08 | Kyocera Corp | 多数個取り配線基板および配線基板ならびに電子装置 |
-
2010
- 2010-06-29 JP JP2010147741A patent/JP2012015172A/ja active Pending
Patent Citations (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2002134763A (ja) * | 2000-10-27 | 2002-05-10 | Kyocera Corp | 半導体受光素子収納用容器 |
JP2006185989A (ja) * | 2004-12-27 | 2006-07-13 | Murata Mfg Co Ltd | 回路基板およびその製造方法 |
JP2010050406A (ja) * | 2008-08-25 | 2010-03-04 | Sharp Corp | 半導体装置、半導体装置製造方法、および電子機器 |
JP2010080567A (ja) * | 2008-09-25 | 2010-04-08 | Kyocera Corp | 多数個取り配線基板および配線基板ならびに電子装置 |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2021192739A1 (ja) * | 2020-03-27 | 2021-09-30 | 株式会社村田製作所 | モジュールおよびその製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4675973B2 (ja) | 微小電子機械装置およびその製造方法ならびに配線基板 | |
JP4404139B2 (ja) | 積層型基板、電子装置および積層型基板の製造方法 | |
US20070178279A1 (en) | Hybrid multilayer substrate and method for manufacturing the same | |
JP4337950B2 (ja) | 回路基板の製造方法 | |
JPWO2018212119A1 (ja) | 積層型電子部品および積層型電子部品の製造方法 | |
JPWO2010041356A1 (ja) | 電子部品モジュールの製造方法 | |
JPWO2005071744A1 (ja) | 積層型電子部品および積層型電子部品の実装構造 | |
US8182904B2 (en) | Laminated ceramic package | |
JP4821424B2 (ja) | セラミック多層基板及びその製造方法 | |
JP4899645B2 (ja) | モジュール部品及びその製造方法 | |
JP2018121005A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP2018032704A (ja) | 電子素子実装用基板、電子装置および電子モジュール | |
JP5397744B2 (ja) | 多層セラミック基板およびこれを用いた電子部品並びに多層セラミック基板の製造方法 | |
JP6809876B2 (ja) | 配線基板、電子装置および配線基板の製造方法 | |
WO2015068555A1 (ja) | 多層基板およびその製造方法 | |
JP6780996B2 (ja) | 配線基板、電子装置および電子モジュール | |
JP2016207886A (ja) | パッケージおよび電子装置 | |
JP2012015172A (ja) | 電子部品封止用基板およびその製造方法 | |
JP7210191B2 (ja) | 電子素子実装用基板、電子装置、および電子モジュール | |
WO2008004423A1 (fr) | Carte de câblage ayant un conducteur en forme de colonne et son procédé de fabrication | |
KR100956212B1 (ko) | 다층 세라믹 기판의 제조 방법 | |
JP2011049342A (ja) | 電子部品搭載用基板およびその製造方法 | |
JP2011176020A (ja) | 多数個取り配線基板およびその製造方法 | |
JPWO2009151006A1 (ja) | セラミック成形体の製造方法 | |
JP2018107181A (ja) | 電子装置および電子モジュール |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20130515 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20130808 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20131001 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20131128 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20140325 |