JP2010080567A - 多数個取り配線基板および配線基板ならびに電子装置 - Google Patents

多数個取り配線基板および配線基板ならびに電子装置 Download PDF

Info

Publication number
JP2010080567A
JP2010080567A JP2008245221A JP2008245221A JP2010080567A JP 2010080567 A JP2010080567 A JP 2010080567A JP 2008245221 A JP2008245221 A JP 2008245221A JP 2008245221 A JP2008245221 A JP 2008245221A JP 2010080567 A JP2010080567 A JP 2010080567A
Authority
JP
Japan
Prior art keywords
wiring board
groove
dividing
recess
main surface
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2008245221A
Other languages
English (en)
Other versions
JP5052470B2 (ja
Inventor
Morizo Nakajima
執蔵 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2008245221A priority Critical patent/JP5052470B2/ja
Publication of JP2010080567A publication Critical patent/JP2010080567A/ja
Application granted granted Critical
Publication of JP5052470B2 publication Critical patent/JP5052470B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Abstract

【課題】 蓋体を接合するための溝を有する多数個取り配線基板を分割する際に配線基板に発生するバリや欠けを低減する。
【解決手段】 中央部に凹部3を有する複数の配線基板領域1aが縦横の並びに配置された母基板1の一方主面に、配線基板領域1aの境界に分割溝2が形成された多数個取り配線基板において、母基板1の一方主面の凹部3と分割溝2との間に、この間の幅より狭く、凹部3の深さd1および分割溝2の深さd2よりも浅い溝4を備えている多数個取り配線基板である。母基板1を分割溝2に沿って良好に分割することができるので、分割して得られる配線基板にバリや欠けが発生する可能性を低減することができる。
【選択図】 図3

Description

本発明は、母基板の中央部に、各々が電子部品を搭載するための配線基板となる複数の配線基板領域が縦横に配列形成され、配線基板領域の境界に分割溝が形成された多数個取り配線基板、およびその多数個取り配線基板を分割して得られる配線基板、ならびにこの配線基板に電子部品が搭載され、蓋体が接合された電子装置に関するものである。
従来、半導体素子や水晶振動子等の電子部品を搭載するための配線基板は、例えば、酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体の表面に、タングステンやモリブデン等の金属粉末メタライズから成る配線導体が配設されることにより形成されている。
このような配線基板には、通常、電子部品を収容するための凹部が形成されている。そして、このような配線基板の凹部内に電子部品を収容するとともに、電子部品の各電極を半田やボンディングワイヤ等の電気的接続手段を介して対応する各配線導体に電気的に接続し、金属やセラミックス,ガラス,樹脂等からなる蓋体で凹部を塞ぐように接合して電子部品を封止することにより電子装置が作製される。
蓋体は、例えば、樹脂等の封止材により配線基板に接合される。そして、配線基板と蓋体との接合強度を高めるため、凹部の周囲の配線基板の上面に、封止材が充填される溝を形成してなる配線基板が知られている。このような溝は、例えば、配線基板の上面の凹部を取り囲む枠状の部位(側壁部)に、外周端から内周端にかけて全幅にわたり(開口幅が側壁部の幅と同程度)、かつ断面形状がV字形に形成されている(例えば、特許文献1を参照。)。
また、配線基板は、近年の電子装置の小型化の要求に伴い、その大きさが小さくなってきている。複数の配線基板を効率良く製作するために、多数個取り配線基板を分割することにより製作するということが行なわれている。多数個取り配線基板は、広面積の母基板の中央部に配線基板となる複数の配線基板領域が縦横に配列形成され、各配線基板領域を区分する分割溝が縦横に形成されたものである。そして、母基板を撓ませ、分割溝に沿って分割することにより、複数の配線基板が得られる。
特開2006−41456号公報
しかしながら、従来の配線基板の溝は、開口幅が側壁部の幅と同程度であり、側壁部の上面を全周にわたって厚さ方向に切削加工を施して溝を形成するものであり、多数個取り基板を作製した後に小さい各配線基板領域に溝を形成することは容易ではなかった。
また、各配線基板領域に凹部と溝を有する多数個取り配線基板を作製しても、これを分割溝に沿って分割しようとすると、配線基板にバリや欠けが発生しやすいという問題を有していた。これは例えば、分割溝が形成された主面と同じ主面に、溝が分割溝の深さよりも深く形成されている場合は、分割する際の応力が溝の底部に集中しやすく、溝の底部を起点として母基板が分割されてしまいやすいからであった。また、分割溝の底部を起点として亀裂を発生させたとしても、その亀裂が、分割溝の底部から対向する主面へ進行する途中で溝の方向に向かって進行しいやすいものであった。さらに、溝の開口幅が側壁部の幅と同程度であることから、分割後の配線基板の外辺と溝との間は鋭角になり、配線基板同士の衝突等によりこの部分が欠けやすいものであった。
このように、配線基板にバリや欠けがあると、溝内に封止材を充填させて配線基板と蓋体とを強固に接合することができなくなる、あるいは、配線基板の外縁を基準にして配線基板に電子部品を搭載したり、配線基板に電子部品を搭載した電子装置の外縁を基準にして外部電気回路基板に電子装置を搭載したりする際に、その搭載を精度良く行なうことができないという問題点があった。
本発明は、上記従来技術の問題点に鑑み案出されたもので、その目的は、一方主面に蓋体を接合するための溝を有する多数個取り配線基板を分割する際、配線基板に発生するバリや欠けを低減することができる多数個取り配線基板を提供することにある。また、多数個取り配線基板により得られる配線基板およびこれを用いた電子装置を提供することにある。
本発明の多数個取り配線基板は、中央部に凹部を有する複数の配線基板領域が縦横の並びに配置された母基板の一方主面に、前記配線基板領域の境界に分割溝が形成された多数個取り配線基板において、前記母基板の一方主面の前記凹部と前記分割溝との間に、この間の幅より狭く、前記凹部の深さおよび前記分割溝の深さよりも浅い溝を備えていることを特徴とするものである。
また、本発明の多数個取り基板は、上記構成において、前記溝は、前記分割溝よりも前記凹部寄りに設けられていることを特徴とするものである。
また、本発明の多数個取り基板は、上記各構成において、前記溝は、隣接する前記配線基板領域の間で前記分割溝に沿って連続していることを特徴とするものである。
本発明の配線基板は、上記構成の多数個取り配線基板が分割溝に沿って分割されたものであることを特徴とするものである。
本発明の配線基板は、上記構成の多数個取り配線基板が分割溝に沿って分割されたものであって、一方主面に、前記凹部と、該凹部と外辺との間に、両端が対向する側面に至る前記溝とを有することを特徴とするものである。
本発明の電子装置は、上記構成の配線基板の凹部の底面に電子部品が搭載され、前記凹部を覆うように蓋体が接合されていることを特徴とするものである。
本発明の多数個取り配線基板によれば、母基板の一方主面の凹部と分割溝との間に、この間の幅より狭く、凹部の深さおよび分割溝の深さよりも浅い溝を備えていることから、母基板を撓ませて分割する際の応力が溝の底部よりも分割溝の底部に集中しやすくなるので、母基板が溝の底部を起点として分割されることを抑制することができる。また、分割溝の底部は溝の底部よりも深い位置にあることから、分割溝の底部と他方主面との間に溝の底部は位置しないので、分割溝の底部を起点として発生した亀裂が、他方主面側に向かって進行する途中で溝側に向かって進行することが抑制される。従って、母基板を分割溝に沿って良好に分割することができるので、分割して得られる配線基板にバリや欠けが発生する可能性を低減することができる。
また、本発明の多数個取り配線基板によれば、上記構成において、溝が分割溝よりも凹部寄りに設けられているときには、母基板を分割する工程において、分割溝に対する支点の位置ずれが発生していたとしても、溝は、分割溝から離間した凹部寄りの位置に設けられているので、溝の底部を起点とした分割が抑制され、配線基板にバリや欠けが発生する可能性を低減することができる。
また、本発明の多数個取り配線基板によれば、上記各構成において、溝が隣接する配線基板領域の間で分割溝に沿って連続しているときには、溝が複数の配線基板領域にわたる一直線状となるのでカッター刃等を用いて容易に溝を形成することができるとともに、分割後の配線基板の側壁部上面の角部における溝の面積を増やすことができる。
本発明の配線基板によれば、上記構成の多数個取り配線基板が分割溝に沿って分割されたものであることから、配線基板の外縁部にバリや欠けの発生が低減されているので、また、溝の開口幅が側壁部の幅より狭いことから、分割後の配線基板の外辺と溝との間に厚みがあり、配線基板同士の衝突等によりこの部分が欠け難いものとなるので、配線基板の外縁を画像認識装置等により良好に認識でき、配線基板の外縁を基準とした配線基板への電子部品の搭載を、良好な位置精度で行なうことができる配線基板となる。
また、本発明の配線基板によれば、上記構成の多数個取り配線基板が分割溝に沿って分割されたものであって、一方主面に、凹部と、凹部と外辺との間に、両端が対向する側面に至る溝とを有することから、上面視で配線基板の角部における溝の面積が大きくなり、角部における封止材の量を増やすことができるので、角部における配線基板と蓋体との接合強度を向上させることができる。
本発明の電子装置は、上記構成の配線基板の凹部の底面に電子部品が搭載され、凹部を覆うように蓋体が接合されていることから、電子装置の外縁部にはバリや欠けの発生が低減されているので、溝内に封止材を良好に充填させて配線基板と蓋体とを強固に接合することができるとともに、電子装置の外縁を画像認識装置等により良好に認識でき、電子装置の外縁を基準とした外部電気回路基板への電子装置の搭載を、良好な位置精度で行なうことができる電子装置となる。
本発明の多数個取り配線基板について、添付の図面を参照しつつ説明する。
図1(a)は、本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、図1(b)は、図1(a)のA−A線断面を示す断面図である。また、図2(a)は、図1(a)のA部を拡大して示す平面図であり、図2(b)は、図1(b)のA部を拡大して示す断面図である。図3(a)は、本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、図3(b)は、図3(a)のA−A線断面を示す断面図である。また、図4(a)は、図3(a)のA部を拡大して示す平面図であり、図4(b)は、図3(b)のA部を拡大して示す断面図である。図5は、図2(b)および図4(b)と同様の、本発明の多数個取り配線基板の実施の形態の他の例の要部を拡大して示す断面図である。図1〜図5において、1は母基板、1aは配線基板領域、2(2x,2y)は分割溝、2a(2ya)は第2の分割溝、3は凹部、4(4x,4y)は溝である。また、これらの図面では省略しているが、各配線基板領域1aの表面および内部には配線導体が形成されている。なお、図2(a)および図4(a)は平面図であるが、分割溝2(2x,2y)および溝4(4x,4y)には、認識しやすいようにハッチングを設けている。
図1(a)および図3(a)に示す例においては、母基板1に縦横に4個ずつ計16個の配線基板領域1aが配列され、各配線基板領域1aの境界には、縦方向の分割溝2yと横方向の分割溝2xとからなる分割溝2が形成されている。また、16個の配線基板領域1aが縦横に配列された中央部の外周部にはダミー領域が設けられ、ダミー領域と配線基板領域1aとの境界にも分割溝2が形成されている。
本発明の多数個取り配線基板は、図1〜図4に示す例のように、中央部に凹部3を有する複数の配線基板領域1aが縦横の並びに配置された母基板1の一方主面に、配線基板領域1aの境界に分割溝2が形成された多数個取り配線基板において、母基板1の一方主面の凹部3と分割溝2との間に、この間の幅より狭く、凹部3の深さd1および分割溝2の深さd2よりも浅い溝4を備えていることを特徴とするものである。
溝4の深さd3は凹部3の深さd1および分割溝2の深さd2よりも浅いことから、母基板1を撓ませて分割する際の応力が、溝4の底部よりも分割溝2の底部に集中しやすくなるので、分割溝2の底部を起点として母基板を分割しやすくなる。また、分割溝2の底部は溝4の底部よりも深い位置にあることから、分割溝2の底部と他方主面との間に溝4の底部は位置しないので、分割割溝2の底部を起点として発生した亀裂が、他方主面側に向かって進行する途中で溝4に向かって進行することが抑制される。従って、母基板1を分割溝2に沿って良好に分割することができるので、分割して得られる配線基板にバリや欠けが発生する可能性を低減することができる。
また、本発明の多数個取り配線基板は、上記構成において、溝4が分割溝2よりも凹部3寄りに設けられていることが好ましい。すなわち、分割溝2と溝4との距離(図5に示すW1)が、凹部3と溝4との距離(図5に示すW2)よりも大きい(W1>W2)ことが好ましい。母基板1を撓ませて分割する工程において、母基板1を撓ませる支点の位置が分割溝2に対して数十〜数百μm程度ずれることがある。このような分割溝2に対する支点の位置ずれが発生していたとしても、溝4は分割溝2から離間した凹部3寄りの位置に設けられているので、溝4の底部を起点とした分割が抑制され、配線基板にバリや欠けが発生する可能性を低減することができる。
また、本発明の多数個取り配線基板は、図3および図4に示す例のように、上記構成において、溝4が隣接する配線基板領域1a・1aの間で分割溝2に沿って連続していることが好ましい。このような構成とすると溝4は複数の配線基板領域1aにわたる直線状となるので、カッター刃やダイシング加工等を用いて容易に溝4を形成することができるとともに、分割後の配線基板の側壁部上面の角部における溝4の面積を増やすことができる。
母基板1は、例えば酸化アルミニウム質焼結体やムライト質焼結体,窒化アルミニウム質焼結体,炭化珪素質焼結体,窒化珪素質焼結体,ガラスセラミックス等のセラミック材料から成る電気絶縁性の絶縁基体の中央部に、タングステンやモリブデン,銅,銀等の金属粉末メタライズから成る配線導体が形成された、複数の配線基板領域1aが縦横に配列形成されたものである。
絶縁基体は、例えば酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム,酸化珪素,酸化マグネシウム,酸化カルシウム等のセラミック原料粉末に適当な有機バインダーおよび溶剤,可塑剤,分散剤等を添加混合して得たセラミックスラリーを従来周知のドクターブレード法等のシート成形方法を採用してシート状に成形してセラミックグリーンシートを得、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともに必要に応じてこれを複数枚積層して、母基板1となる生成形体を作製して、約1500〜1800℃の温度で焼成することで、単数あるいは複数の絶縁層からなるものが製作される。
配線導体は、絶縁基体の表面や絶縁層間に配置される配線導体層と、絶縁層を貫通して上下に位置する配線導体層同士を電気的に接続する貫通導体とがある。配線導体層は、母基板1用のセラミックグリーンシートにスクリーン印刷法等の印刷手段により配線導体層用のメタライズペーストを印刷塗布し、母基板1用の生成形体とともに焼成することによって形成する。貫通導体は、配線導体を形成するためのメタライズペーストの印刷塗布に先立って母基板1用のセラミックグリーンシートに金型やパンチングによる打ち抜き方法またはレーザ加工等の加工方法により貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用のメタライズペーストをスクリーン印刷法等の印刷手段により充填しておき、母基板1となる生成形体とともに焼成することによって形成する。メタライズペーストは、主成分の金属粉末に有機バインダー,有機溶剤,必要に応じて分散剤等を加えてボールミル,三本ロールミル,プラネタリーミキサー等の混練手段により混合および混練することで作製する。また、セラミックグリーンシートの焼結挙動に合わせたり、焼成後の母基板との接合強度を高めたりするためにガラスやセラミックスの粉末を添加してもよい。貫通導体用のメタライズペーストは、有機バインダーや有機溶剤の種類や添加量により、充填に適した、一般的に配線導体層用のメタライズペーストよりも高い粘度に調整される。
なお、配線導体の露出する表面には、必要に応じて、ニッケル,金等の耐蝕性に優れる金属が被着される。これにより、配線導体が腐食することを効果的に抑制することができるとともに、配線導体と電子部品との固着、配線導体とボンディングワイヤとの接合、および配線導体と外部電気回路基板の配線導体との接合を強固にすることができる。また、例えば、配線導体の露出する表面には、厚さ1〜10μm程度のニッケルめっき層と厚さ0.1〜3μm程度の金めっき層とが、電解めっき法もしくは無電解めっき法により順次被着される。
分割溝2は、母基板1の一方主面の各配線基板領域1aの境界に形成されている。分割溝2の縦断面形状は、V字型やU字型あるいは四角形であってもよいが、図1〜図5に示す例のように、V字型にすると、母基板1を撓ませて分割溝2に沿って破断する際に、分割溝2の底部が応力の集中しやすい形状であるので、その破断が容易かつ正確となり好ましい。
また、図5に示す例のように、母基板1の他方主面にも、配線基板領域1aの境界に第2の分割溝2a(図5では、縦方向の2ya)を形成しておくことが好ましい。他方主面側の第2の分割溝2aの底部を起点とした亀裂が発生するので、母基板1を両主面においてより精度よく配線基板領域1aの境界に沿って分割することができる。
このように他方主面に第2の分割溝2aを設けた場合には、一方主面側の分割溝2の底部は溝4の底部よりも深く、他方主面側の第2の分割溝2aの底部の近くに位置するので、他方主面側の第2の分割溝2aの底部から一方主面側の分割溝2の底部に向かって亀裂が進行しやすくなる。また、多層配線基板の製造工程において、一方主面側の分割溝2と他方主面側の第2の分割溝2aとの間に、数十〜数百μm程度の位置ずれが発生することがあるが、上述したように溝4が一方主面側の分割溝2から離間させた凹部3寄りの位置に設けられていると、第2の分割溝2aと溝4との距離が離れるので第2の分割溝2aから溝4側への亀裂の進行が抑制され、配線基板にバリや欠けが発生する可能性を低減することができる。
分割溝2の深さは、絶縁基体の材料等により適宜設定され、母基板1の厚みの50〜70%程度に形成される。このようにすることで、良好に分割されるとともに、母基板1が不用意に割れることのない多数個取り配線基板となる。なお、母基板1の他方主面に第2の分割溝2aを形成している場合は、分割溝2の深さと第2の分割溝2aの深さとの合計が、上述の母基板1の厚みに対する割合となるように形成される。
母基板1の一方主面における分割溝2の開口幅は、0.05〜1.0mm程度であると、良好に分割することができ、各配線基板領域1aが小さくならず、分割溝2の形成時に配線基板領域1aが大きく変形することがないので好ましい。
溝4は、母基板1の一方主面の分割溝2と凹部3との間に形成されている。図1および図2に示す例では凹部3を囲むような形状であり、図3および図4に示す例では分割溝2に沿った形状であり、隣接する配線基板領域1a・1aの間で連続している。溝4の深さd3は、凹部3の深さd1および分割溝2の深さd2よりも浅くなるように設定され、母基板1の厚みの10〜40%程度に形成される。溝4の断面形状は、図3および図4に示す例のような形状で、カッター刃を用いて形成する場合は、底部の縦断面形状がV字型のものとなるが、U字型や四角形であってもよい。母基板1を分割する際に、溝4の底部に亀裂が発生し難くするには、底部に応力が集中しにくいようなU字型や角部の丸まった四角形が好ましい。このような形状は、溝4をレーザにより形成することによって得ることができる。
また、溝4の断面形状がV字型の場合の底部の角度は、分割溝2の底部の角度よりも大きいことが好ましい。溝4の底部を起点として母基板1が割れることを抑制しやすくなるとともに、配線基板に蓋体を接合する際、封止材を溝4内に充填させやすくすることができるようにするには、例えば、20度〜90度程度の角度に形成される。
また、母基板1は、複数の配線基板領域1aが縦横に配列された中央部の外周部に、ダミー領域を有することが好ましい。ダミー領域は、多数個取り配線基板の製造や搬送を容易とするための領域であり、このダミー領域を用いて母基板1となる生成形体や多数個取り配線基板の加工時や搬送時の位置決め、固定等を行なうことができる。また、分割溝2の両端部が、最外周に配列される配線基板領域1aと母基板1となる生成形体の外周部との間のダミー領域に位置するように形成しておくと、母基板1の搬送時等に外部から加わる力により母基板1が不用意に割れてしまうことを防止することができるので好ましい。なお、複数の配線基板領域1a間にもダミー領域を設けても構わない。この場合は、配線基板領域1aとダミー領域との間に、上記構造の分割溝2が形成される。
また、溝4は、凹部3が配線基板領域1aの中央からずれた位置に設けられている場合であっても、分割溝2を挟んで対称に、すなわち、図5に示す例のように、分割溝2を挟んで対向する一対の溝4・4のそれぞれと分割溝2との距離W1が同じであることが好ましい。このようにすると、分割溝2から溝4までの距離が略均等となり、母基板1を分割溝2に沿って分割する際に、応力が分割溝2を挟んだ両側に略均等に印加され、配線基板にバリや欠けが発生する可能性をより低減することができる。なお、配線基板領域1aの周囲にダミー領域を形成している場合は、ダミー領域においても溝4を形成し、配線基板領域1aに形成された溝4とダミー領域に形成された溝4とが、分割溝2を挟んで対称に設けられていることが好ましい。
分割溝2および溝4は、母基板1となる生成形体にカッター刃や金型を押し当てることにより、あるいは、母基板1となる生成形体または焼成後の母基板1にレーザ加工やダイシング加工を施すことにより形成することができる。
図6〜図9は、それぞれ本発明の多数個取り配線基板を製造する工程の一例を拡大して示す断面図である。図6〜図9において、1’は母基板1となる生成形体であり、2y’は分割溝2yとなる、生成形体1’に形成された切り込みであり、3’は凹部3となる、生成形体1’に形成された凹部であり、4y’は溝4yとなる、生成形体1’に形成された切り込みであり、5は切り込み2y’を形成するためのカッター刃であり、6は切り込み4y’を形成するためのカッター刃である。図6〜図9は、図3に示す例のような本発明の多数個取り配線基板を製造する工程のうち、生成形体1’に分割溝2yとなる切り込み2y’および溝4yとなる切り込み4y’をカッター刃で形成する工程を示すものである。
分割溝2および溝4は、例えば、以下のようにして形成する。まず、図6(a)に示すように、凹部3’が形成された生成形体1’を準備した後、カッター刃5を母基板1となる生成形体1’に押し付けて分割溝2yとなる切り込み2y’を形成する。その後、図6(b)および図6(c)に示す例のように、カッター刃6を母基板1となる生成形体1’に押し付けて溝4yとなる切り込み4y’を形成する。そして、生成形体1’を焼成することにより、分割溝2yおよび溝4yが形成された母基板1が形成される。なお、横方向の分割溝2xおよび溝4xは、縦方向の分割溝2yおよび溝4yと同様な方法により形成される。
また、図6においては、切り込み4y’を形成するのに、切り込み2y’を挟んで形成される切り込み4y’を2回に分けて形成しているが、図7に示す例のように、切り込み2y’を挟んで同時に切り込み4y’を形成しても構わない。切り込み4y’を同時に形成することにより、切り込み4y’の形成工程を簡略化することができるとともに、生成形体1’の変形や切り込み4y’の変形等を小さくすることができ、溝4yを精度良く形成することができる。この場合は、2つのカッター刃6が一体となったカッター刃を用いても構わない。このようにすると厚みの厚いカッター刃となるので、厚みの薄い1枚のカッター刃6により切り込み4y’を形成する場合と比較して、切り込み4y’を形成する際の応力によりカッター刃6が変形して切り込み4y’の深さや傾き等が変化することを低減することができる。このようなカッター刃6は、例えば、2枚のカッター刃を貼り合せることにより容易に製作することができる。
また、図6および図7においては、生成形体1’に切り込み2’を形成した後に切り込み4’を形成しているが、図8に示す例のように、生成形体1’に切り込み4’を形成した後に切り込み2’を形成しても構わない。また、図9の例に示すように、切り込み2’と切り込み4’とを同時に形成しても構わない。例えば、上述のように、切り込み2’を形成するためのカッター刃5と切り込み4’を形成するためのカッター刃6とが一体となったカッター刃を用いて、切り込み2’および切り込み4’を同時に形成しても構わない。切り込み2’と切り込み4’とを同時に形成することにより、切り込み2’および切り込み4’の形成工程を簡略化することができるとともに、分割溝2と溝4との距離を精度良く制御して形成することができる。
なお、図6および図7の例に示すように、生成形体1’に切り込み2y’を形成した後に切り込み4y’を形成する場合には、切り込み2’を形成した際の応力により生成形体1’が変形して切り込み4’の幅や深さが小さくなることを抑制することができ、溝4yの幅や深さを精度良く形成しやすくなる。なお、切り込み4y’は切り込み2y’よりも浅く形成することから、切り込み4y’を形成する際の生成形体1’の変形は切り込み2y’を形成する際のそれと比較して小さいので、生成形体1’の変形により切り込み2’の深さが浅くなることは抑制される。また、溝4yとなる切り込み4y’を形成した際の応力は、凹部3’側と分割溝2yとなる切り込み2y’側に分散されるので、溝4yとなる切り込み4y’の形成により生成形体1が変形して凹部3’の形状が小さくなることを抑制することができる。
また、縦方向の分割溝2yとなる切り込み2y’および横方向の分割溝2xとなる切り込み2x’を形成した後、溝4(4xおよび4y)となる切り込み4’(4x’および4y’)を縦方向および横方向にそれぞれ形成しても構わない。
図10(a)は、本発明の配線基板の実施の形態の一例を示す斜視図であり、図10(b)は、本発明の電子装置の実施の形態の一例を示す断面図である。図10において、7は電子部品、8は蓋体、9は封止材、10は配線導体、11は接合材である。図10(a)に示す例は、図3および図4に示す多数個取り配線基板を分割することにより得られる配線基板1bの例を示している。
上記のような本発明の多数個取り配線基板を分割溝2に沿って分割することにより、複数の本発明の配線基板1bが作製される。そして、この配線基板1bの凹部3の底面に電子部品7を搭載し、凹部3を覆うように蓋体6を接合することにより本発明の電子装置が作製される。
本発明の配線基板1bは、上記構成の多数個取り配線基板が分割溝2に沿って分割されたものである。これにより、配線基板1bの外縁部にはバリや欠けの発生が低減されているので、また、溝4の開口幅が側壁部の幅より狭いことから、分割後の配線基板1bの外辺と溝4との間に厚みがあり、搬送時の配線基板1b同士の衝突等によりこの部分が欠け難いものとなるので、配線基板1bの外縁を画像認識装置等により良好に認識でき、配線基板1bの外縁を基準とした配線基板1bへの電子部品7の搭載を、良好な位置精度で行なうことができる。
また、本発明の配線基板1bは、図3および図4に示す例のような上記構成の多数個取り配線基板が分割溝2に沿って分割されたものであって、図10(a)に示す例のように、一方主面に、凹部3と、この凹部3と外辺との間に、両端が対向する側面に至る溝4とを有することを特徴とするものである。このときには、上面視で配線基板1bの角部における溝4の面積が大きくなり、角部における封止材9の量を増やすことができるので、角部における配線基板1bと蓋体8との接合強度を向上させることができる。すなわち、例えば、配線基板1bと蓋体8とを熱硬化性の樹脂製の封止材9で接合する際に、封止材9を硬化させるための加熱により、密閉された凹部3内の内圧が上昇して配線基板1bの角部における封止材9に空隙が発生することで配線基板1bの角部における封止材9の厚みが薄くなり、配線基板1bと蓋体8との接合強度が低下してしまうことを抑制することができる。また、配線基板1bと蓋体8との熱膨張差に起因する熱応力が大きくなる角部においては、溝4が十字型になっており、封止材9の接合面積が増加するとともに溝4に入り込んだ封止材9が横方向の力に対する抵抗となりやすいので、蓋体8と配線基板1bとの接合信頼性が向上する。
本発明の電子装置は、上記構成の配線基板1bの凹部3の底面に電子部品7が搭載され、凹部3を覆うように蓋体8が接合されていることから、溝4内に封止材9を充填させて配線基板1bと蓋体とを強固に接合することができるとともに、電子装置の外縁部にはバリや欠けの発生が低減されているので、電子装置の外縁を画像認識装置等により良好に認識でき、電子装置の外縁を基準とした外部電気回路基板への電子装置の搭載を、良好な位置精度で行なうことができる電子装置となる。
電子部品7は、ICチップやLSIチップ等の半導体素子,水晶振動子や圧電振動子等の圧電素子,各種センサ等である。
電子部品7の搭載は、例えば、電子部品7がフリップチップ型の半導体素子である場合には、はんだバンプや金バンプ、または導電性樹脂(異方性導電樹脂等)等の接合材11を介して、半導体素子の電極と配線導体10とを電気的および機械的に接続することにより行なわれる。バンプにより接合した後に電子部品7と配線基板1bとの間にアンダーフィルを注入してもよい。あるいは、例えば、電子部品7がワイヤボンディング型の半導体素子である場合には、ガラス,樹脂,ろう材等の接合材11により固定した後、ボンディングワイヤを介して半導体素子の電極と配線導体10とを電気的に接続することにより行なわれる。また、例えば、電子部品7が水晶振動子等の圧電素子である場合には、導電性樹脂等の接合材11により圧電素子の固定と圧電素子の電極と配線導体との電気的な接続を行なう。また、必要に応じて、電子部品の周囲に抵抗素子や容量素子等の小型の電子部品を搭載してもよい。
蓋体8は、金属やセラミックス,ガラス,樹脂等からなる平板状のものである。配線基板1bの絶縁基体の熱膨張係数に近い熱膨張係数を有するものが好ましく、例えば絶縁基体が酸化アルミニウム質焼結体から成り、金属から成る蓋体8を用いる場合であれば、Fe−Ni(鉄−ニッケル)合金やFe−Ni−Co(鉄−ニッケル−コバルト)合金等から成るものを用いればよい。電子部品7が固体撮像素子や発光素子である場合には、ガラスや樹脂等からなる透光性の板材だけでなく、ガラスや樹脂等からなる透光性のレンズ、あるいはレンズが取り付けられた蓋体を蓋体8としてもよい。
また、必要に応じて、凹部3内にエポキシ樹脂やシリコーン樹脂等の樹脂を封入しても構わない。例えば、電子部品7が発光素子から成る場合には、蛍光体を含有した樹脂を用いて、発光素子から発光される光を蛍光体によって波長変換させるようにしてもよい。
封止材9は、熱硬化性や光硬化性等のアクリル系樹脂,エポキシ系樹脂,フェノール系樹脂,クレゾール系樹脂,シリコーン系樹脂,ポリエーテルアミド系樹脂等の樹脂材料,低融点ガラスを用いることができる。また、封止材9は、必要に応じて、黒色,茶褐色,暗褐色,暗緑色,濃青色等の暗色系の顔料や染料を混入させていても構わない。これにより、外部あるいは内部の光が封止材9の領域を介して透過するのを遮断することができる。
なお、多数個取り配線基板の各配線基板領域1aの凹部3の底面に電子部品を搭載して蓋体を接合した後に、分割溝2に沿って分割することで電子装置を作製してもよい。
なお、本発明は、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、上記多数個取り配線基板においては、凹部3および溝4は一方主面のみに形成されているが、他方主面にも分割溝2,凹部3,溝4が形成されていても構わない。この場合の他方主面に形成された溝4の深さは、他方主面に形成された分割溝2および凹部3の深さよりも浅く形成される。
(a)は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、(b)は(a)のA−A線断面を示す断面図である。 (a)は図1(a)のA部を拡大して示す平面図であり、(b)は図1(b)のA部を拡大して示す断面図である。 (a)は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、(b)は(a)のA−A線断面を示す断面図である。 (a)は図3(a)のA部を拡大して示す平面図であり、(b)は図3(b)のA部を拡大して示す断面図である。 本発明の多数個取り配線基板の実施の形態の他の例の要部を拡大して示す断面図である。 (a)〜(c)は、それぞれ本発明の多数個取り配線基板を製造する工程の一例を示す断面図である。 (a)および(b)は、それぞれ本発明の多数個取り配線基板を製造する工程の他の例を示す断面図である。 (a)および(b)は、それぞれ本発明の多数個取り配線基板を製造する工程の他の例を示す断面図である。 本発明の多数個取り配線基板を製造する工程の他の例を示す断面図である。 (a)は本発明の配線基板の実施の形態の一例を示す斜視図であり、(b)は本発明の電子装置の実施の形態の一例を示す断面図である。
符号の説明
1・・・・母基板
1a・・・配線基板領域
1b・・・配線基板
2・・・・分割溝
3・・・・凹部
4・・・・溝
5、6・・・カッター刃
7・・・・電子部品
8・・・・蓋体
9・・・・封止材
10・・・・配線導体
11・・・・接合材

Claims (6)

  1. 中央部に凹部を有する複数の配線基板領域が縦横の並びに配置された母基板の一方主面に、前記配線基板領域の境界に分割溝が形成された多数個取り配線基板において、前記母基板の一方主面の前記凹部と前記分割溝との間に、この間の幅より狭く、前記凹部の深さおよび前記分割溝の深さよりも浅い溝を備えていることを特徴とする多数個取り配線基板。
  2. 前記溝は、前記分割溝よりも前記凹部寄りに設けられていることを特徴とする請求項1記載の多数個取り配線基板。
  3. 前記溝は、隣接する前記配線基板領域の間で前記分割溝に沿って連続していることを特徴とする請求項1または請求項2に記載の多数個取り配線基板。
  4. 請求項1または請求項2に記載の多数個取り配線基板が分割溝に沿って分割されたものであることを特徴とする配線基板。
  5. 請求項3に記載の多数個取り配線基板が分割溝に沿って分割されたものであって、一方主面に、前記凹部と、該凹部と外辺との間に、両端が対向する側面に至る前記溝とを有することを特徴とする配線基板。
  6. 請求項4または請求項5に記載の配線基板の凹部の底面に電子部品が搭載され、前記凹部を覆うように蓋体が接合されていることを特徴とする電子装置。
JP2008245221A 2008-09-25 2008-09-25 多数個取り配線基板および配線基板ならびに電子装置 Expired - Fee Related JP5052470B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2008245221A JP5052470B2 (ja) 2008-09-25 2008-09-25 多数個取り配線基板および配線基板ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008245221A JP5052470B2 (ja) 2008-09-25 2008-09-25 多数個取り配線基板および配線基板ならびに電子装置

Publications (2)

Publication Number Publication Date
JP2010080567A true JP2010080567A (ja) 2010-04-08
JP5052470B2 JP5052470B2 (ja) 2012-10-17

Family

ID=42210703

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2008245221A Expired - Fee Related JP5052470B2 (ja) 2008-09-25 2008-09-25 多数個取り配線基板および配線基板ならびに電子装置

Country Status (1)

Country Link
JP (1) JP5052470B2 (ja)

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150820A1 (ja) * 2009-06-25 2010-12-29 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
JP2012015172A (ja) * 2010-06-29 2012-01-19 Kyocera Corp 電子部品封止用基板およびその製造方法
JP2012156382A (ja) * 2011-01-27 2012-08-16 Kyocera Corp 多数個取り配線基板
JP2014045012A (ja) * 2012-08-24 2014-03-13 Kyocera Corp 多数個取り配線基板

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270813A (ja) * 1997-03-27 1998-10-09 Murata Mfg Co Ltd ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品
JP2004200631A (ja) * 2002-12-13 2004-07-15 Kingpak Technology Inc 光センサパッケージ構造
JP2006128363A (ja) * 2004-10-28 2006-05-18 Kyocera Corp 多数個取り配線基板および電子装置
JP2008147234A (ja) * 2006-12-06 2008-06-26 Denso Corp 半導体基板のキャップ固着方法

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH10270813A (ja) * 1997-03-27 1998-10-09 Murata Mfg Co Ltd ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品
JP2004200631A (ja) * 2002-12-13 2004-07-15 Kingpak Technology Inc 光センサパッケージ構造
JP2006128363A (ja) * 2004-10-28 2006-05-18 Kyocera Corp 多数個取り配線基板および電子装置
JP2008147234A (ja) * 2006-12-06 2008-06-26 Denso Corp 半導体基板のキャップ固着方法

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010150820A1 (ja) * 2009-06-25 2010-12-29 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置
US8658908B2 (en) 2009-06-25 2014-02-25 Kyocera Corporation Multiple patterning wiring board, wiring board and electronic apparatus
JP2012015172A (ja) * 2010-06-29 2012-01-19 Kyocera Corp 電子部品封止用基板およびその製造方法
JP2012156382A (ja) * 2011-01-27 2012-08-16 Kyocera Corp 多数個取り配線基板
JP2014045012A (ja) * 2012-08-24 2014-03-13 Kyocera Corp 多数個取り配線基板

Also Published As

Publication number Publication date
JP5052470B2 (ja) 2012-10-17

Similar Documents

Publication Publication Date Title
JP5355246B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP6042885B2 (ja) 電子素子搭載用基板および電子装置
CN107785327B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP5052470B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5052398B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP2018032704A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5247415B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
CN107615477B (zh) 电子元件安装用基板以及电子装置
JP5312250B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2011049354A (ja) 電子装置
JP4812516B2 (ja) 複数個取り配線基板
JP2004343072A (ja) 多数個取り配線基板
CN108450036B (zh) 摄像元件安装用基板及摄像装置
JP5574848B2 (ja) 多数個取り配線基板
JP5460002B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP4991190B2 (ja) 配線基板、多数個取り配線基板、電子部品収納用パッケージおよび電子装置
JP5407903B2 (ja) 電子装置、および、電子装置の製造方法
JP2017022334A (ja) 多数個取り配線基板及びその製造方法
JP6258768B2 (ja) 配線基板および電子装置
JP4646825B2 (ja) 多数個取り配線基板
JP5679827B2 (ja) 配線基板および多数個取り配線基板
CN113875000A (zh) 电子元件安装用基板、电子装置以及电子模块
JP2008192655A (ja) 複数個取り配線基台、配線基台および電子装置、ならびに複数個取り配線基台の分割方法

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20110415

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20120413

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20120417

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20120606

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20120626

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20120724

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20150803

Year of fee payment: 3

LAPS Cancellation because of no payment of annual fees