JP5355246B2 - 多数個取り配線基板および配線基板ならびに電子装置 - Google Patents

多数個取り配線基板および配線基板ならびに電子装置 Download PDF

Info

Publication number
JP5355246B2
JP5355246B2 JP2009150614A JP2009150614A JP5355246B2 JP 5355246 B2 JP5355246 B2 JP 5355246B2 JP 2009150614 A JP2009150614 A JP 2009150614A JP 2009150614 A JP2009150614 A JP 2009150614A JP 5355246 B2 JP5355246 B2 JP 5355246B2
Authority
JP
Japan
Prior art keywords
wiring board
groove
electronic component
region
dividing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Expired - Fee Related
Application number
JP2009150614A
Other languages
English (en)
Other versions
JP2011009400A (ja
Inventor
執蔵 中島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kyocera Corp
Original Assignee
Kyocera Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kyocera Corp filed Critical Kyocera Corp
Priority to JP2009150614A priority Critical patent/JP5355246B2/ja
Priority to EP10792138.9A priority patent/EP2448377B1/en
Priority to US13/254,138 priority patent/US8658908B2/en
Priority to CN201080009867.3A priority patent/CN102342185B/zh
Priority to PCT/JP2010/060658 priority patent/WO2010150820A1/ja
Publication of JP2011009400A publication Critical patent/JP2011009400A/ja
Application granted granted Critical
Publication of JP5355246B2 publication Critical patent/JP5355246B2/ja
Expired - Fee Related legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/0011—Working of insulating substrates or insulating layers
    • H05K3/0044—Mechanical working of the substrate, e.g. drilling or punching
    • H05K3/0052—Depaneling, i.e. dividing a panel into circuit boards; Working of the edges of circuit boards
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/02—Containers; Seals
    • H01L23/04—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls
    • H01L23/053—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body
    • H01L23/055—Containers; Seals characterised by the shape of the container or parts, e.g. caps, walls the container being a hollow construction and having an insulating or insulated base as a mounting for the semiconductor body the leads having a passage through the base
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/13—Mountings, e.g. non-detachable insulating substrates characterised by the shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L24/00—Arrangements for connecting or disconnecting semiconductor or solid-state bodies; Methods or apparatus related thereto
    • H01L24/93—Batch processes
    • H01L24/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L24/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/42—Wire connectors; Manufacturing methods related thereto
    • H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
    • H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
    • H01L2224/481—Disposition
    • H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/93—Batch processes
    • H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
    • H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/28—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection
    • H01L23/31—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape
    • H01L23/3107—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed
    • H01L23/3121—Encapsulations, e.g. encapsulating layers, coatings, e.g. for protection characterised by the arrangement or shape the device being completely enclosed a substrate forming part of the encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/12—Passive devices, e.g. 2 terminal devices
    • H01L2924/1204—Optical Diode
    • H01L2924/12042—LASER
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/10—Details of semiconductor or other solid state devices to be connected
    • H01L2924/11—Device type
    • H01L2924/14—Integrated circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/1515—Shape
    • H01L2924/15158—Shape the die mounting substrate being other than a cuboid
    • H01L2924/15159—Side view
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/151—Die mounting substrate
    • H01L2924/153—Connection portion
    • H01L2924/1531—Connection portion the connection portion being formed only on the surface of the substrate opposite to the die mounting surface
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/1615—Shape
    • H01L2924/16152—Cap comprising a cavity for hosting the device, e.g. U-shaped cap
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/162—Disposition
    • H01L2924/16251—Connecting to an item not being a semiconductor or solid-state body, e.g. cap-to-substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
    • H01L2924/161—Cap
    • H01L2924/163—Connection portion, e.g. seal
    • H01L2924/16315—Shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19041—Component type being a capacitor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/1901—Structure
    • H01L2924/1904—Component type
    • H01L2924/19043—Component type being a resistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19102—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device
    • H01L2924/19103—Disposition of discrete passive components in a stacked assembly with the semiconductor or solid state device interposed between the semiconductor or solid-state device and the die mounting substrate, i.e. chip-on-passive
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/301—Electrical effects
    • H01L2924/3025—Electromagnetic shielding
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/30—Technical effects
    • H01L2924/35—Mechanical effects
    • H01L2924/351—Thermal stress
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09036—Recesses or grooves in insulating substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/0909—Preformed cutting or breaking line
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10227—Other objects, e.g. metallic pieces
    • H05K2201/10371—Shields or metal cases
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/01—Tools for processing; Objects used during processing
    • H05K2203/0195—Tool for a process not provided for in H05K3/00, e.g. tool for handling objects using suction, for deforming objects, for applying local pressure
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/02—Details related to mechanical or acoustic processing, e.g. drilling, punching, cutting, using ultrasound
    • H05K2203/0228—Cutting, sawing, milling or shearing

Description

本発明は、母基板の中央部に、各々が電子部品を搭載するための配線基板となる複数の配線基板領域が縦横に配列形成され、配線基板領域の境界に分割溝が形成された多数個取り配線基板、およびその多数個取り配線基板を分割して得られる配線基板、ならびにこの配線基板に電子部品が搭載され、蓋体が接合された電子装置に関するものである。
従来、半導体素子や水晶振動子等の電子部品を搭載するための配線基板は、例えば、酸化アルミニウム質焼結体等の電気絶縁材料から成る絶縁基体の表面に、タングステンやモリブデン等の金属粉末を用いたメタライズ導体から成る配線導体が配設されることにより形成されている。
このような配線基板には、通常、電子部品に接続するために表面に導出された配線導体を備える電子部品搭載領域を備えている。そして、このような配線基板の電子部品搭載領域に電子部品を搭載するとともに、電子部品の各電極を半田やボンディングワイヤ等の電気的接続手段を介して対応する各配線導体に電気的に接続し、金属やセラミックス，ガラス，樹脂等からなる蓋体で電子部品を覆うように接合して電子部品を封止することにより電子装置が作製される。
蓋体は、例えば、樹脂等の封止材により配線基板に接合される。そして、電子装置の小型化に伴い、配線基板と蓋体との接合領域の幅が狭くなってきており、配線基板と蓋体との接合強度を高めることが求められている。例えば、配線基板と蓋体との接合強度を高めるために、配線基板の上面に凹部を有する場合であれば、凹部を取り囲む枠状の部位（側壁部）に、外周端から内周端にかけて全幅にわたり（開口幅が側壁部の幅と同程度）、断面形状がＶ字形の溝が形成されている配線基板が知られている（例えば、特許文献１を参照。）。
また、配線基板は、近年の電子装置に対する小型化の要求に伴い、その大きさが小さくなってきている。そして、小さくなった複数の配線基板を効率良く製作するために、多数個取り配線基板を分割することにより多数個の配線基板を製作するということが行なわれている。多数個取り配線基板は、広面積の母基板の中央部に分割後に配線基板となる複数の配線基板領域が縦横に配列形成され、各配線基板領域を区分する分割溝が縦横に形成されたものである。そして、母基板を撓ませ、配線基板領域を分割溝に沿って個々に分割することにより、複数の配線基板が得られる。
配線基板には凹部を有さない平板状のものもあり、このような配線基板に、中央部に搭載された電子部品を覆うような凹部を有する蓋体を接合する場合もある。このような場合には、配線基板と蓋体との接合強度を高めるために、上記のような凹部を有する配線基板の場合と同様に、電子部品搭載領域と配線基板の外縁との間の全幅にわたり（開口幅が電子部品搭載領域と配線基板の外縁との間の幅と同程度）、断面形状がＶ字形の溝を形成することが考えられる。
特開2006−41456号公報
しかしながら、各配線基板領域に蓋体の接合強度を高めるための溝を有する多数個取り配線基板を作製して、これを分割溝に沿って分割しようとすると、分割溝に沿って良好に分割されずに配線基板の外縁部にバリや欠けが発生しやすいという問題を有していた。これは例えば、分割溝が形成された主面と同じ主面に、蓋体の接合強度を高めるための溝が分割溝の深さよりも深く形成されている場合は、分割する際の応力がその溝の底部に集中しやすく、分割溝ではなくその溝の底部を起点として母基板が分割されてしまいやすいからであった。また、分割溝の底部を起点として亀裂を発生させたとしても、その亀裂が、分割溝の底部から対向する主面へ進行する途中で蓋体の接合強度を高めるための溝の方向に向かって進行しやすいからでもあった。さらに、蓋体の接合強度を高めるための溝の開口幅が電子部品搭載領域と配線基板の外縁との間の幅と同程度であることから、分割後の配線基板の外縁と溝との間が鋭角になり、配線基板同士の衝突等によりこの部分が欠けやすいものであった。
このように、配線基板の外縁部にバリや欠けがあると、外縁部に配置されている蓋体の接合強度を高めるための溝内に封止材を充填させて配線基板と蓋体とを強固に接合することができなくなる、あるいは、配線基板の外縁を基準にして配線基板に電子部品を搭載したり、配線基板に電子部品を搭載した電子装置の外縁を基準にして外部電気回路基板に電子装置を搭載したりする際に、その搭載を精度良く行なうことができなくなるという問題点があった。
本発明は上記従来技術の問題点に鑑み案出されたもので、その目的は、一方主面に蓋体を接合するための溝を有する多数個取り配線基板を分割する際に、配線基板に発生するバリや欠けを低減することができる多数個取り配線基板を提供することにある。また、この多数個取り配線基板により得られる配線基板およびこれを用いた電子装置を提供することにある。
本発明の多数個取り配線基板は、中央部に電子部品搭載領域を有する複数の配線基板領域が縦横の並びに配置された母基板の一方主面に、前記配線基板領域の境界に分割溝が形成された多数個取り配線基板において、前記母基板の一方主面の前記電子部品搭載領域と前記分割溝との間に蓋体を接合する領域があり、この蓋体を接合する領域内に、この領域の幅以下で前記分割溝の深さよりも浅い溝を備えており、該溝は、隣接する前記配線基板領域で前記分割溝に沿って連続していることを特徴とするものである。
本発明の配線基板は、上記構成の多数個取り配線基板が前記分割溝に沿って分割されたものであることを特徴とするものである。
また、本発明の配線基板は、上記構成の多数個取り配線基板が前記分割溝に沿って分割されたものであって、一方主面に、前記電子部品搭載領域と、該電子部品搭載領域と外縁との間に位置して両端が対向する側面に至る前記溝とを有することを特徴とするものである。
本発明の電子装置は、上記各構成の配線基板の前記電子部品搭載領域に電子部品が搭載され、該電子部品を覆うように前記蓋体が接合されていることを特徴とするものである。
本発明の多数個取り配線基板によれば、母基板の一方主面の電子部品搭載領域と分割溝との間に蓋体を接合する領域があり、この蓋体を接合する領域内にこの領域の幅以下で分割溝の深さよりも浅い溝を備えていることから、母基板を撓ませて分割する際の応力が溝の底部よりも分割溝の底部に集中しやすくなるので、母基板が溝の底部を起点として分割されることを抑制することができる。また、分割溝の底部は溝の底部よりも深い位置にあることから、溝の底部は分割溝の底部と他方主面との間に位置しないので、分割溝の底部を起点として発生した亀裂が他方主面側に向かって進行する途中で溝側に向かって進行することが抑制される。従って、母基板を分割溝に沿って良好に分割することができるので、分割して得られる配線基板の外縁部にバリや欠けが発生する可能性を低減することができる。
また、本発明の多数個取り配線基板によれば、上記構成において、溝が隣接する配線基板領域で分割溝に沿って連続していることから、溝が複数の配線基板領域にわたる一直線状となるので、この多数個取り配線基板を作製する際にカッター刃等を用いて容易に溝を形成することができるとともに、分割後の配線基板の上面の角部における溝の面積を増やすことができる。
本発明の配線基板によれば、上記構成の多数個取り配線基板が分割溝に沿って分割されたものであることから、配線基板の外縁部にバリや欠けの発生が低減されているので、また、溝の開口幅が電子部品搭載領域と配線基板の外縁との間の幅より狭いことから、分割後の配線基板の外縁と溝との間に所定の幅を確保でき、配線基板同士の衝突等によりこの部分が欠け難いものとなるので、配線基板の外縁を画像認識装置等により良好に認識することができ、配線基板の外縁を基準とした配線基板への電子部品の搭載を良好な位置精度で行なうことができる配線基板となる。
また、本発明の配線基板によれば、上記構成の多数個取り配線基板が分割溝に沿って分割されたものであって、一方主面に、電子部品搭載領域と、電子部品搭載領域と配線基板の外縁との間に位置して両端が対向する側面に至る溝とを有することから、上面視で配線基板の角部における溝の面積が大きくなり、角部における封止材の量を増やすことができるので、角部における配線基板と蓋体との接合強度を向上させることができる。
本発明の電子装置は、上記構成の配線基板の電子部品搭載領域に電子部品が搭載され、電子部品を覆うように蓋体が接合されていることから、電子装置の外縁部にはバリや欠けの発生が低減されているので、溝内に封止材を良好に充填させて配線基板と蓋体とを強固に接合することができるとともに、電子装置の外縁を画像認識装置等により良好に認識でき、電子装置の外縁を基準とした外部電気回路基板への電子装置の搭載を良好な位置精度で行なうことができる電子装置となる。
（ａ）は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面を示す断面図である。 （ａ）は図１（ａ）のＡ部を拡大して示す平面図であり、（ｂ）は図１（ｂ）のＡ部を拡大して示す断面図である。 （ａ）は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面を示す断面図である。 （ａ）は図３（ａ）のＡ部を拡大して示す平面図であり、（ｂ）は図３（ｂ）のＡ部を拡大して示す断面図である。 （ａ）は本発明の多数個取り配線基板の実施の形態の一例を示す平面図であり、（ｂ）は（ａ）のＡ−Ａ線断面を示す断面図である。 （ａ）は図５（ａ）のＡ部を拡大して示す平面図であり、（ｂ）は図５（ｂ）のＡ部を拡大して示す断面図である。 本発明の多数個取り配線基板の実施の形態の他の例の要部を拡大して示す断面図である。 （ａ）〜（ｃ）は、それぞれ本発明の多数個取り配線基板を製造する工程の一例を示す断面図である。 （ａ）および（ｂ）は、それぞれ本発明の多数個取り配線基板を製造する工程の他の例を示す断面図である。 （ａ）および（ｂ）は、それぞれ本発明の多数個取り配線基板を製造する工程の他の例を示す断面図である。 本発明の多数個取り配線基板を製造する工程の他の例を示す断面図である。 （ａ）は本発明の配線基板の実施の形態の一例を示す斜視図であり、（ｂ）は本発明の電子装置の実施の形態の一例を示す断面図である。 （ａ）は本発明の配線基板の実施の形態の一例を示す斜視図であり、（ｂ）は本発明の電子装置の実施の形態の一例を示す断面図である。 （ａ）および（ｂ）は、それぞれ本発明の多数個取り配線基板の実施の形態の例における要部を示す平面図である。
本発明の多数個取り配線基板について、添付の図面を参照しつつ説明する。
図１〜図７は本発明の多数個取り配線基板の実施の形態の例を示すものであり、これらの図において、１は母基板、１ａは配線基板領域、１ｂは電子部品搭載領域、１ｃは蓋体を接合する領域、１ｄは第２の電子部品搭載領域、２（２ｘ，２ｙ）は分割溝、２ａ（２ｙａ）は第２の分割溝、３（３ｘ，３ｙ）は溝、４は配線導体、５は凹部である。なお、図２（ａ），図４（ａ），図６（ａ）は平面図であるが、分割溝２（２ｘ，２ｙ）および溝３（３ｘ，３ｙ）には、認識しやすいようにハッチングを設けている。
図１（ａ），図３（ａ），図５（ａ）に示す例においては、母基板１に縦横に４個ずつ計16個の配線基板領域１ａが配列され、各配線基板領域１ａの境界には、縦方向の分割溝２ｙと横方向の分割溝２ｘとからなる分割溝２が形成されている。また、16個の配線基板領域１ａが縦横に配列された中央部の外周部にはダミー領域１ｆが設けられ、ダミー領域１ｆと配線基板領域１ａとの境界にも分割溝２が形成されている。
本発明の多数個取り配線基板は、図１〜図６に示す例のように、中央部に電子部品搭載領域１ｂを有する複数の配線基板領域１ａが縦横の並びに配置された母基板１の一方主面に、配線基板領域１ａの境界に分割溝２が形成された多数個取り配線基板において、母基板１の一方主面の電子部品搭載領域１ｂと分割溝２との間に蓋体（図示せず）を接合する領域１ｃがあり、この蓋体を接合する領域１ｃ内にこの領域１ｃの幅より狭く、深さｄ２が分割溝２の深さｄ１よりも浅い溝３を備えていることを特徴とするものである。
溝３の深さｄ２は分割溝２の深さｄ１よりも浅い（ｄ２＜ｄ１）ことから、母基板１を撓ませて配線基板領域１ａを個々に分割する際の応力が、溝３の底部よりも分割溝２の底部に集中しやすくなるので、分割溝２の底部を起点として母基板１を分割しやすくなる。また、分割溝２の底部は溝３の底部よりも深い位置にあることから、溝３の底部は分割溝２の底部と他方主面との間に位置しないので、分割溝２の底部を起点として発生した亀裂が他方主面側に向かって進行する途中で溝３に向かって進行することが抑制される。従って、母基板１を分割溝２に沿って個々の配線基板領域１ａに良好に分割することができるので、分割して得られる配線基板の外縁部にバリや欠けが発生する可能性を低減することができる。
また、本発明の多数個取り配線基板は、図５および図６に示す例のように、上記構成において、溝３が隣接する配線基板領域１ａ・１ａの間で母基板１の縦方向または横方向に伸びる分割溝２の一方に沿って連続していることが好ましい。このような構成とすると溝３は複数の配線基板領域１ａにわたる一直線状となるので、この多数個取り配線基板を作製する際にカッター刃やダイシング加工等を用いて容易に溝３を形成することができるとともに、分割後の配線基板の上面の角部における溝３の面積を増やすことができる。
母基板１は、例えば酸化アルミニウム質焼結体やムライト質焼結体，窒化アルミニウム質焼結体，炭化珪素質焼結体，窒化珪素質焼結体，ガラスセラミックス等のセラミック材料から成る電気絶縁性の絶縁基体の中央部に、タングステンやモリブデン，銅，銀等の金属粉末を用いたメタライズ導体から成る配線導体４が形成された、複数の配線基板領域１ａが縦横に配列形成されたものである。
母基板１は、例えば絶縁基体が酸化アルミニウム質焼結体から成る場合であれば、酸化アルミニウム，酸化珪素，酸化マグネシウム，酸化カルシウム等のセラミック原料粉末に適当な有機バインダーおよび溶剤，可塑剤，分散剤等を添加混合して得たセラミックスラリーを従来周知のドクターブレード法等のシート成形方法を採用してシート状に成形してセラミックグリーンシートを得て、しかる後、セラミックグリーンシートに適当な打ち抜き加工を施すとともに必要に応じてこれを複数枚積層して、母基板１となる生成形体を作製して、約1500〜1800℃の温度で焼成することで、単数あるいは複数の絶縁層からなるものが製作される。
配線導体４には、絶縁基体の表面や絶縁層間に配置される配線導体層と、絶縁層を貫通して上下に位置する配線導体層同士を電気的に接続する貫通導体とがある。配線導体層は、母基板１用のセラミックグリーンシートにスクリーン印刷法等の印刷手段によって配線導体層用のメタライズペーストを印刷塗布し、母基板１用の生成形体とともに焼成することによって形成する。貫通導体は、配線導体を形成するためのメタライズペーストの印刷塗布に先立って母基板１用のセラミックグリーンシートに金型やパンチングによる打ち抜き加工またはレーザ加工等の加工方法によって貫通導体用の貫通孔を形成し、この貫通孔に貫通導体用のメタライズペーストをスクリーン印刷法等の印刷手段によって充填しておき、母基板１となる生成形体とともに焼成することによって形成する。メタライズペーストは、主成分の金属粉末に有機バインダー，有機溶剤，必要に応じて分散剤等を加えてボールミル，三本ロールミル，プラネタリーミキサー等の混練手段によって混合および混練することで作製する。また、セラミックグリーンシートの焼結挙動に合わせたり、焼成後の母基板との接合強度を高めたりするために、ガラスやセラミックスの粉末を添加してもよい。貫通導体用のメタライズペーストは、有機バインダーや有機溶剤の種類や添加量により、充填に適した、一般的に配線導体層用のメタライズペーストよりも高い粘度に調整される。
なお、配線導体４の露出する表面には、必要に応じて、ニッケル，金等の耐蝕性に優れる金属が被着される。これにより、配線導体４が腐食することを効果的に抑制することができるとともに、配線導体４と電子部品との接合、配線導体４とボンディングワイヤとの接合、および配線導体４と外部電気回路基板の配線導体との接合を強固にすることができる。また、例えば、配線導体４の露出する表面には、厚さ１〜10μｍ程度のニッケルめっき層と厚さ0.1〜３μｍ程度の金めっき層とが、電解めっき法もしくは無電解めっき法により順次被着される。
分割溝２は、母基板１の一方主面の各配線基板領域１ａの境界に形成されている。分割溝２の縦断面形状は、Ｖ字状やＵ字状あるいは四角形状であってもよいが、図１〜図７に示す例のように、Ｖ字状にすると、母基板１を撓ませて分割溝２に沿って破断する際に、分割溝２の底部が応力の集中しやすい形状であるので、その破断が容易かつ正確となり好ましい。
また、図７に示す例のように、母基板１の他方主面にも、配線基板領域１ａの境界に第２の分割溝２ａ（図７では、縦方向の２ｙａ）を形成しておくことが好ましい。このように第２の分割溝２ａを形成しておくと、他方主面側の第２の分割溝２ａの底部を起点とした亀裂も発生するので、母基板１を両主面から、より精度良く配線基板領域１ａの境界に沿って分割することができる。
このように他方主面に第２の分割溝２ａを設けた場合には、一方主面側の分割溝２の底部は溝３の底部よりも深く、他方主面側の第２の分割溝２ａの底部の近くに位置するので、他方主面側の第２の分割溝２ａの底部から対向する一方主面側の分割溝２の底部に向かって亀裂が進行しやすくなる。また、多層配線基板を得るための多数個取り配線基板の製造工程においては、一方主面側の分割溝２と他方主面側の第２の分割溝２ａとの間に数十〜数百μｍ程度の位置ずれが発生することがあるが、溝３が一方主面側の分割溝２から離間した電子部品搭載領域１ｂ寄りの位置に設けられていると、第２の分割溝２ａと溝３との距離が離れているので、第２の分割溝２ａから溝３側への亀裂の進行が抑制され、配線基板の外縁部にバリや欠けが発生する可能性を低減することができる。また、一方主面側に凹部５を備える場合には、上述と同様の理由により、溝３は分割溝２寄りではなく凹部５寄りの位置に設けておくことが好ましい。
分割溝２の深さは、絶縁基体の材料等により適宜設定され、母基板１の厚みの50〜70％程度に形成される。このようにすることで、母基板１が良好に分割されるとともに不用意に割れることのない多数個取り配線基板となる。なお、母基板１の他方主面に第２の分割溝２ａを形成している場合は、分割溝２の深さと第２の分割溝２ａの深さとの合計が上述の母基板１の厚みに対する割合となるように形成される。
母基板１の一方主面における分割溝２の開口幅は、0.05〜1.0ｍｍ程度であると、母基板１を良好に分割することができ、各配線基板領域１ａが分割溝２の占める面積の影響で小さくならず、分割溝２の形成時に配線基板領域１ａが大きく変形することがないので好ましい。
溝３は、母基板１の一方主面の分割溝２と電子部品搭載領域１ｂとの間の蓋体を接合する領域１ｃに形成されている。図１および図２に示す例では電子部品搭載領域１ｂを囲むような四角形の枠状の形状である。そして、図５および図６に示す例では、母基板１の縦方向または横方向に伸びる分割溝２の一方に沿った形状（縦方向の溝３は縦方向に伸びる分割溝２に沿った形状、横方向の溝３は横方向に伸びる分割溝２に沿った形状）であり、隣接する配線基板領域１ａ・１ａの間で連続している。図１〜図６に示す例では、図２（ｂ），図４（ｂ）および図６（ｂ）に示すように、溝３の深さｄ２は、分割溝２の深さｄ１よりも浅くなるように設定され、母基板１の厚みの10〜40％程度に形成される。溝３の断面形状は、図１〜図６に示す例のような形状で、カッター刃を用いて形成する場合は、底部の縦断面形状がＶ字状のものとなるが、Ｕ字状や四角形状であってもよい。母基板１を分割する際に、溝３の底部に亀裂が発生し難くするには、底部に応力が集中しにくいようなＵ字状や角部の丸まった四角形状が好ましい。このような形状は、溝３をレーザにより形成することによって得ることができる。
また、溝３の断面形状がＶ字状の場合の底部の角度は、分割溝２の底部の角度よりも大きいことが好ましい。溝３の底部を起点として母基板１が割れることを抑制するとともに、配線基板に蓋体を接合する際に封止材を溝３内に充填しやすくすることができるようにするには、例えば、溝３の底部の角度は20度〜90度程度に形成される。
また、母基板１は、複数の配線基板領域１ａが縦横に配列された中央部の外周部に、ダミー領域１ｆを有することが好ましい。ダミー領域１ｆは、多数個取り配線基板の製造や搬送を容易とするための領域であり、このダミー領域１ｆを用いて母基板１となる生成形体や多数個取り配線基板の加工時や搬送時の位置決め、固定等を行なうことができる。また、分割溝２の両端部が、最外周に配列される配線基板領域１ａと母基板１となる生成形体の外周部との間のダミー領域１ｆに位置するように形成しておくと、母基板１の搬送時等に外部から加わる力によって母基板１が不用意に割れてしまうことを防止することができるので好ましい。なお、複数の配線基板領域１ａ間にもダミー領域を設けても構わない。この場合は、配線基板領域１ａとダミー領域との間に分割溝２が形成される。
また、溝３は、分割溝２を挟んで対称に、すなわち、図７に示す例のように、分割溝２を挟んで対向する一対の溝３・３のそれぞれと分割溝２との距離ｗ１が同じであることが好ましい。このようにすると、分割溝２から溝３までの距離ｗ１が分割溝２の両側で略均等となり、母基板１を分割溝２に沿って分割する際に、応力が分割溝２を挟んだ両側に略均等に印加され、配線基板の外縁部にバリや欠けが発生する可能性をより低減することができる。なお、配線基板領域１ａの周囲にダミー領域１ｆを形成している場合は、ダミー領域１ｆにおいても溝３を形成し、配線基板領域１ａに形成された溝３とダミー領域１ｆに形成された溝３とが、分割溝２を挟んで対称に設けられていることが好ましい。また、分割溝２と溝３との距離ｗ１が、電子部品搭載領域１ｂと溝３との距離（図７に示すｗ２）よりも大きい（ｗ１＞ｗ２）ことが好ましい。このようにすることで、分割溝２に対する支点の位置ずれが発生したとしても、溝３は分割溝２から離間した電子部品搭載領域１ｂ寄りの位置に設けられているので、溝３の底部を起点とした分割が抑制され、分割後の配線基板の外縁部にバリや欠けが発生する可能性を低減することができる。
電子部品搭載領域１ｂが配線基板領域１ａの中央からずれた位置に設けられている場合も同様に、分割溝２を挟んで対向する一対の溝３・３のそれぞれと分割溝２との距離ｗ１が同じであることが好ましい。図14（ａ）および図14（ｂ）は、それぞれ本発明の多数個取り配線基板の実施の形態の例における要部を示す平面図である。配線基板領域１ａの形状に応じた形状の蓋体を接合する場合には、図14（ａ）に示す例のように、電子部品搭載領域１ｂを配線基板領域１ａの中央からずらした分だけ、蓋体を接合する領域１ｃおよび溝３の位置もずれるので、溝３の分割溝２からの距離が異なるもの（ｗＬ＞ｗＲ）となり、母基板１を分割溝２に沿って分割する際に、応力が分割溝２を挟んだ両側に均等に印加されない。このような場合は、図14（ｂ）に示す例のように、電子部品搭載領域１ｂの位置を１つの分割溝３を挟んで対称な位置に配置することによって、溝３と分割溝２との距離を同じ（ｗＬ＝ｗＲ）にすることができ、応力が分割溝２を挟んだ両側に略均等に印加され、分割後の配線基板の外縁部にバリや欠けが発生する可能性をより低減することができる。
分割溝２および溝３は、母基板１となる生成形体にカッター刃や金型を押し当てることによって、あるいは母基板１となる生成形体または焼成後の母基板１にレーザ加工やダイシング加工を施すことによって形成することができる。
図８〜図11は、それぞれ図３および図４の例に示す多数個取り配線基板を製造する工程の一例を拡大して示す断面図である。図８〜図11において、１’は母基板１となる生成形体であり、２ｙ’は分割溝２ｙとなる、生成形体１’に形成された切り込みであり、３ｙ’は溝３ｙとなる、生成形体１’に形成された切り込みであり、４’は配線導体４となるメタライズペーストであり、６は切り込み２ｙ’を形成するためのカッター刃であり、７は切り込み３ｙ’を形成するためのカッター刃である。図８〜図11は、図３および図４に示す例のような本発明の多数個取り配線基板を製造する工程のうち、生成形体１’に分割溝２ｙとなる切り込み２ｙ’および溝３ｙとなる切り込み３ｙ’をカッター刃６，７で形成する工程を示すものである。
分割溝２および溝３は、例えば、以下のようにして形成する。まず、図８（ａ）に示すように、生成形体１’を準備した後、カッター刃６を母基板１となる生成形体１’に押し付けて分割溝２ｙとなる切り込み２ｙ’を形成する。その後、図８（ｂ）および図８（ｃ）に示す例のように、カッター刃７を母基板１となる生成形体１’に押し付けて溝３ｙとなる切り込み３ｙ’を形成する。そして、この生成形体１’を焼成することにより、分割溝２ｙおよび溝３ｙが形成された母基板１が得られる。なお、横方向の分割溝２ｘおよび溝３ｘは、縦方向の分割溝２ｙおよび溝３ｙと同様な方法により形成される。
また、図８に示す例においては、切り込み３ｙ’を形成するのに、切り込み２ｙ’を挟んで形成される切り込み３ｙ’を２回に分けて形成しているが、図９に示す例のように、切り込み２ｙ’を挟んで両側に同時に切り込み３ｙ’を形成しても構わない。切り込み３ｙ’を同時に形成することにより、切り込み３ｙ’の形成工程を簡略化することができるとともに、生成形体１’の変形や切り込み２ｙ’および切り込み３ｙ’の変形等を小さくすることができ、分割溝２ｙおよび溝３ｙを精度良く形成することができる。この場合は、２つのカッター刃７が一体となったカッター刃を用いても構わない。このようにすると全体として厚みの厚いカッター刃となるので、厚みの薄い１枚のカッター刃７により２回に分けて切り込み３ｙ’を形成する場合と比較して、切り込み３ｙ’を形成する際の応力によりカッター刃７が変形して切り込み３ｙ’の深さや傾き等が変化することを低減することができる。このようなカッター刃は、例えば、２枚のカッター刃７を貼り合わせることにより容易に製作することができる。
また、図８および図９に示す例においては、生成形体１’に切り込み２’を形成した後に切り込み３’を形成しているが、図10に示す例のように、生成形体１’に切り込み３’を形成した後に切り込み２’を形成しても構わない。また、図11に示す例のように、切り込み２’と切り込み３’とを同時に形成しても構わない。このように、切り込み２’を形成するためのカッター刃６と切り込み３’を形成するためのカッター刃７とが一体となったカッター刃を用いて、切り込み２’および切り込み３’を同時に形成しても構わない。切り込み２’と切り込み３’とを同時に形成することにより、切り込み２’および切り込み３’の形成工程を簡略化することができるとともに、分割溝２と溝３との距離ｗ１を精度良く制御して形成することができる。
なお、図８および図９に示す例におけるように、生成形体１’に切り込み２ｙ’を形成した後に切り込み３ｙ’を形成する場合には、先に切り込み３ｙ’を形成する場合と比較すると、より深い切り込みである切り込み２’を形成した際の応力により生成形体１’が変形して切り込み３’の幅や深さが小さくなることを抑制することができ、溝３ｙの幅や深さを精度良く制御しやすくなる。なお、切り込み３ｙ’は切り込み２ｙ’よりも浅く形成されることから、切り込み３ｙ’を形成する際の生成形体１’の変形は切り込み２ｙ’を形成する際のそれと比較して小さいので、生成形体１’の変形により切り込み２’の深さが浅くなるようなことは抑制される。また、電子部品搭載領域１ｂに凹部５’が存在するような場合には、溝３ｙとなる切り込み３ｙ’を形成した際の応力は、凹部５’側と分割溝２ｙとなる切り込み２ｙ’側とに分散されるので、溝３ｙとなる切り込み３ｙ’の形成により生成形体１’が変形して凹部５’の形状が小さくなることを抑制することができる。
また、縦方向の分割溝２ｙとなる切り込み２ｙ’および横方向の分割溝２ｘとなる切り込み２ｘ’を形成した後、溝３（３ｘおよび３ｙ）となる切り込み３’（３ｘ’および３ｙ’）を縦方向および横方向にそれぞれ形成しても構わない。
図12（ａ）および図13（ａ）は、本発明の配線基板の実施の形態の一例を示す斜視図であり、図12（ｂ），図13（ｂ）は、本発明の電子装置の実施の形態の一例を示す断面図である。図12および図13において、８は電子部品、９は蓋体、10は封止材、11は接合材、12は第２の電子部品である。図12（ａ）に示す例は、図１および図２に示す多数個取り配線基板を分割することにより得られる配線基板１ｅの例を示している。図13（ａ）に示す例は、図５および図６に示す多数個取り配線基板を分割することにより得られる配線基板１ｅの例を示している。
上記のような本発明の多数個取り配線基板を分割溝２に沿って分割することにより、複数の本発明の配線基板１ｅが作製される。そして、図12（ｂ），図13（ｂ）に示したように、電子部品搭載領域１ｂに電子部品８が搭載され、電子部品８を覆うように蓋体９を接合することによって、本発明の電子装置が作製される。
本発明の配線基板１ｅは、上記構成の多数個取り配線基板が分割溝２に沿って分割されたものである。これにより、配線基板１ｅの外縁部にはバリや欠けの発生が低減されているので、また、溝３の開口幅が側壁部の幅より狭いことから、分割後の配線基板１ｅの外縁と溝３との間に厚みがあり、搬送時の配線基板１ｅ同士の衝突等によりこの部分が欠け難いものとなるので、配線基板１ｅの外縁を画像認識装置等により良好に認識でき、配線基板１ｅの外縁を基準とした配線基板１ｅへの電子部品８の搭載を、良好な位置精度で行なうことができる。
また、本発明の配線基板１ｅは、図１〜図６に示す例のような上記構成の多数個取り配線基板が分割溝２に沿って分割されたものであって、図13（ａ）に示す例のように、一方主面に、電子部品搭載領域１ｂと、この電子部品搭載領域１ｂと配線基板１ｅの外縁との間に、両端が対向する側面に至る溝３とを有することを特徴とするものである。これにより、上面視で配線基板１ｅの角部における溝３の面積が大きくなり、角部における封止材10の量を増やすことができるので、角部における配線基板１ｅと蓋体９との接合強度を向上させることができる。すなわち、例えば、配線基板１ｅと蓋体９とを熱硬化性の樹脂製の封止材10で接合する際に、封止材10を硬化させるための加熱により、配線基板１ｅの角部における封止材10に空隙が発生することで配線基板１ｅの角部における封止材10の厚みが薄くなり、配線基板１ｅと蓋体９との接合強度が低下してしまうことを抑制することができる。また、配線基板１ｅと蓋体９との熱膨張差に起因する熱応力が大きくなる角部においては、溝３が十字型になっており、封止材10の接合面積が増加するとともに溝３に入り込んだ封止材10が横方向の力に対する抵抗となりやすいので、蓋体９と配線基板１ｅとの接合信頼性が向上する。
本発明の電子装置は、図12（ｂ）および図13（ｂ）に示す例のように、上記構成の配線基板１ｅの電子部品搭載領域１ｂに電子部品８が搭載され、電子部品８を覆うように蓋体９が接合されていることから、溝３内に封止材10を充填させて配線基板１ｅと蓋体とを強固に接合することができるとともに、電子装置の配線基板１ｅの外縁部にはバリや欠けの発生が低減されているので、電子装置の外縁を画像認識装置等により良好に認識でき、電子装置の外縁を基準とした外部電気回路基板への電子装置の搭載を、良好な位置精度で行なうことができる電子装置となる。なお、図12（ｂ）に示す例は、電子部品搭載領域１ｂに電子部品８が搭載され、電子部品８を覆うようにキャップ状の蓋体９が接合された電子装置である。図13（ｂ）に示す例は、電子部品搭載領域１ｂに凹部５を有し、凹部５の底面に第２の電子部品12が搭載され、凹部５を覆うように凹部５の開口部に電子部品８が搭載され、さらに電子部品８を覆うようにキャップ状の蓋体９が接合された電子装置である。
電子部品８は、ＩＣチップやＬＳＩチップ等の半導体素子，水晶振動子や圧電振動子等の圧電素子および各種センサ等である。
電子部品８の搭載は、例えば、電子部品８がフリップチップ型の半導体素子である場合には、はんだバンプや金バンプ、または導電性樹脂（異方性導電樹脂等）等の接合材11を介して、半導体素子の電極と配線導体４とを電気的および機械的に接続することによって行なわれる。図12に示す例の場合であれば、接合材11により電子部品８を電子部品搭載領域１ｂに接合した後に、電子部品８と配線基板１ｅとの間にアンダーフィルを注入してもよい。あるいは、例えば、電子部品８がワイヤボンディング型の半導体素子である場合には、電子部品８を接合材11により電子部品搭載領域１ｂに固定した後、ボンディングワイヤを介して半導体素子の電極と配線導体４とを電気的に接続することにより行なわれる。また、例えば、電子部品８が水晶振動子等の圧電素子である場合には、導電性樹脂等の接合材11により圧電素子の固定と圧電素子の電極と配線導体との電気的な接続を行なう。また、必要に応じて、電子部品８の周囲に抵抗素子や容量素子等の第２の電子部品12を搭載してもよい。例えば、図13（ｂ）に示す例のように、凹部５内に第２の電子部品12を搭載すると、電子部品８と第２の電子部品12とを同一平面上に搭載した場合に比べて、電子装置の小型化を図ることができる。
蓋体９は、金属やセラミックス，ガラス，樹脂等からなるキャップ状のものである。配線基板１ｅの絶縁基体の熱膨張係数に近い熱膨張係数を有するものが好ましく、例えば絶縁基体が酸化アルミニウム質焼結体から成り、金属から成る蓋体９を用いる場合であれば、Ｆｅ−Ｎｉ（鉄−ニッケル）合金やＦｅ−Ｎｉ−Ｃｏ（鉄−ニッケル−コバルト）合金等から成るものを用いればよい。電子部品８が固体撮像素子や発光素子である場合には、ガラスや樹脂等からなる透光性の板材から成るものだけでなく、ガラスや樹脂等からなる透光性のレンズ、あるいはレンズが取り付けられた蓋体を蓋体９としてもよい。
また、必要に応じて、エポキシ樹脂やシリコーン樹脂等の樹脂により電子部品８を被覆しても構わない。例えば、電子部品８が発光素子である場合には、蛍光体を含有した樹脂を用いて被覆して、発光素子から発光される光を被覆した樹脂中の蛍光体によって波長変換させるようにしてもよい。
封止材10は、熱硬化性や光硬化性等のアクリル系樹脂，エポキシ系樹脂，フェノール系樹脂，クレゾール系樹脂，シリコーン系樹脂，ポリエーテルアミド系樹脂等の樹脂材料、または低融点ガラスを用いることができる。また、封止材10は、必要に応じて、黒色，茶褐色，暗褐色，暗緑色，濃青色等の暗色系の顔料や染料を混入させていても構わない。これにより、例えば、電子部品８が固体撮像素子であり、遮光性の蓋体９の上部に透光性の板材やレンズが取り付けられたものを接合する場合には、不所望の光が封止材10を透過して侵入するのを遮断することができる。あるいは、電子部品８が発光素子であり、同様に上部が部分的に透光性である遮光性とされている蓋体９を接合する場合には、発光素子からの光が封止材10を透過して側方に漏れることがない。
なお、本発明は、本発明の要旨を逸脱しない範囲であれば種々の変更は可能である。例えば、以上の多数個取り配線基板においては、凹部５および溝３は母基板１の一方主面のみに形成されているが、他方主面にも分割溝２，溝３，凹部５が形成されていても構わない。この場合の他方主面に形成された溝３の深さも、他方主面に形成された分割溝２および凹部５の深さよりも浅く形成される。
また、多数個取り配線基板の各配線基板領域１ａに電子部品８を搭載して蓋体９を接合した後に、分割溝２に沿って分割することで電子装置を作製してもよい。
１・・・・母基板
１ａ・・・配線基板領域
１ｂ・・・電子部品搭載領域
１ｃ・・・蓋体を接合する領域
１ｄ・・・第２の電子部品搭載領域
１ｅ・・・配線基板
２（２ｘ，２ｙ）・・・・分割溝
２ａ（２ｙａ）・・・・第２の分割溝
３（３ｘ，３ｙ）・・・溝
４・・・配線導体
５・・・・凹部
６，７・・・カッター刃
８・・・・電子部品
９・・・・蓋体
10・・・・封止材
11・・・・接合材
12・・・・第２の電子部品

Claims (4)

  1. 中央部に電子部品搭載領域を有する複数の配線基板領域が縦横の並びに配置された母基板の一方主面に、前記配線基板領域の境界に分割溝が形成された多数個取り配線基板において、前記母基板の一方主面の前記電子部品搭載領域と前記分割溝との間に蓋体を接合する領域があり、この蓋体を接合する領域内に、この領域の幅以下で前記分割溝の深さよりも浅い溝を備えており、該溝は、隣接する前記配線基板領域で前記分割溝に沿って連続していることを特徴とする多数個取り配線基板。
  2. 請求項１に記載の多数個取り配線基板が前記分割溝に沿って分割されたものであることを特徴とする配線基板。
  3. 請求項１に記載の多数個取り配線基板が前記分割溝に沿って分割されたものであって、一方主面に、前記電子部品搭載領域と、該電子部品搭載領域と外縁との間に位置して両端が対向する側面に至る前記溝とを有することを特徴とする配線基板。
  4. 請求項２または請求項３に記載の配線基板の前記電子部品搭載領域に電子部品が搭載され、該電子部品を覆うように前記蓋体が接合されていることを特徴とする電子装置。
JP2009150614A 2009-06-25 2009-06-25 多数個取り配線基板および配線基板ならびに電子装置 Expired - Fee Related JP5355246B2 (ja)

Priority Applications (5)

Application Number Priority Date Filing Date Title
JP2009150614A JP5355246B2 (ja) 2009-06-25 2009-06-25 多数個取り配線基板および配線基板ならびに電子装置
EP10792138.9A EP2448377B1 (en) 2009-06-25 2010-06-23 Multi-pattern wiring substrate and electronic device
US13/254,138 US8658908B2 (en) 2009-06-25 2010-06-23 Multiple patterning wiring board, wiring board and electronic apparatus
CN201080009867.3A CN102342185B (zh) 2009-06-25 2010-06-23 多个组合式布线基板、布线基板和电子装置
PCT/JP2010/060658 WO2010150820A1 (ja) 2009-06-25 2010-06-23 多数個取り配線基板および配線基板ならびに電子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2009150614A JP5355246B2 (ja) 2009-06-25 2009-06-25 多数個取り配線基板および配線基板ならびに電子装置

Publications (2)

Publication Number Publication Date
JP2011009400A JP2011009400A (ja) 2011-01-13
JP5355246B2 true JP5355246B2 (ja) 2013-11-27

Family

ID=43386589

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2009150614A Expired - Fee Related JP5355246B2 (ja) 2009-06-25 2009-06-25 多数個取り配線基板および配線基板ならびに電子装置

Country Status (5)

Country Link
US (1) US8658908B2 (ja)
EP (1) EP2448377B1 (ja)
JP (1) JP5355246B2 (ja)
CN (1) CN102342185B (ja)
WO (1) WO2010150820A1 (ja)

Families Citing this family (18)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2012108229A1 (ja) * 2011-02-07 2012-08-16 株式会社村田製作所 セラミック基板およびその製造方法
JP5763962B2 (ja) 2011-04-19 2015-08-12 日本特殊陶業株式会社 セラミック配線基板、多数個取りセラミック配線基板、およびその製造方法
JP5945099B2 (ja) * 2011-04-20 2016-07-05 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
JP6006474B2 (ja) 2011-04-25 2016-10-12 日本特殊陶業株式会社 配線基板、多数個取り配線基板、およびその製造方法
JPWO2013099854A1 (ja) * 2011-12-27 2015-05-07 日本特殊陶業株式会社 配線基板および多数個取り配線基板
KR20130081515A (ko) * 2012-01-09 2013-07-17 삼성전자주식회사 Ｌｅｄ 패키지용 기판 및 ｌｅｄ 패키지 제조방법
JP6129491B2 (ja) * 2012-08-06 2017-05-17 Ｎｇｋエレクトロデバイス株式会社 多数個取り配線基板
JP6029173B2 (ja) * 2013-02-04 2016-11-24 Ｎｇｋエレクトロデバイス株式会社 セラミックパッケージ及びその製造方法
US9704791B2 (en) * 2013-10-23 2017-07-11 Kyocera Corporation Wiring board and electronic device
US9820384B2 (en) * 2013-12-11 2017-11-14 Intel Corporation Flexible electronic assembly method
JP6403092B2 (ja) * 2014-10-20 2018-10-10 日立金属株式会社 セラミック基板およびそれを用いた電子部品の製造方法
WO2017183688A1 (ja) 2016-04-22 2017-10-26 京セラ株式会社 多数個取り配線基板、配線基板および多数個取り配線基板の製造方法
JP6844687B2 (ja) * 2017-12-08 2021-03-17 東洋紡株式会社 ポリエステルエラストマー樹脂組成物
US11490511B2 (en) 2018-06-28 2022-11-01 Kyocera Corporation Circuit board and electronic device that includes it
JP6550516B1 (ja) * 2018-09-18 2019-07-24 レノボ・シンガポール・プライベート・リミテッド パネル、ｐｃｂおよびｐｃｂの製造方法
DE102018128570A1 (de) * 2018-11-14 2020-05-14 Osram Opto Semiconductors Gmbh Verfahren zur herstellung einer vielzahl strahlungsemittierender bauelemente, strahlungsemittierendes bauelement, verfahren zur herstellung eines verbindungsträgers und verbindungsträger
JP7200705B2 (ja) 2019-01-31 2023-01-10 セイコーエプソン株式会社 振動デバイス、振動デバイスの製造方法、振動モジュール、電子機器および移動体
JP7135947B2 (ja) * 2019-03-12 2022-09-13 三菱マテリアル株式会社 絶縁回路基板の製造方法及びセラミックス板

Family Cites Families (16)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3608186A (en) * 1969-10-30 1971-09-28 Jearld L Hutson Semiconductor device manufacture with junction passivation
JPH0750700B2 (ja) * 1989-06-27 1995-05-31 三菱電機株式会社 半導体チップの製造方法
US5124677A (en) * 1990-08-22 1992-06-23 Harris Corporation Waffleline-configured surface-mount package for high frequency signal coupling applications
JPH10270813A (ja) * 1997-03-27 1998-10-09 Murata Mfg Co Ltd ブレーク溝付きセラミック基板およびこのセラミック基板から製造される電子部品
US6603193B2 (en) * 2001-09-06 2003-08-05 Silicon Bandwidth Inc. Semiconductor package
TW551611U (en) * 2002-12-13 2003-09-01 Kingpak Tech Inc Improved structure of photo sensor package
JP2005033450A (ja) * 2003-07-11 2005-02-03 Murata Mfg Co Ltd 電子部品およびその製造方法
JP2005064230A (ja) * 2003-08-12 2005-03-10 Disco Abrasive Syst Ltd 板状物の分割方法
JP2006041456A (ja) 2004-06-25 2006-02-09 Kyocera Corp 光半導体素子収納用パッケージおよび光半導体装置
JP4511311B2 (ja) * 2004-10-28 2010-07-28 京セラ株式会社 多数個取り配線基板および電子装置
US7492044B2 (en) * 2005-10-06 2009-02-17 Lenovo (Singapore) Pte. Ltd. System and method for decreasing stress on solder holding BGA module to computer motherboard
JP5373262B2 (ja) * 2006-12-06 2013-12-18 株式会社デンソー 半導体基板のキャップ固着方法
US20080192446A1 (en) * 2007-02-09 2008-08-14 Johannes Hankofer Protection For Circuit Boards
JP2009105212A (ja) * 2007-10-23 2009-05-14 Toshiba Corp プリント配線板および電子機器
US7906371B2 (en) * 2008-05-28 2011-03-15 Stats Chippac, Ltd. Semiconductor device and method of forming holes in substrate to interconnect top shield and ground shield
JP5052470B2 (ja) 2008-09-25 2012-10-17 京セラ株式会社 多数個取り配線基板および配線基板ならびに電子装置

Also Published As

Publication number Publication date
CN102342185A (zh) 2012-02-01
EP2448377A4 (en) 2014-03-12
EP2448377B1 (en) 2015-11-25
JP2011009400A (ja) 2011-01-13
US8658908B2 (en) 2014-02-25
EP2448377A1 (en) 2012-05-02
US20110315439A1 (en) 2011-12-29
CN102342185B (zh) 2015-04-22
WO2010150820A1 (ja) 2010-12-29

Similar Documents

Publication Publication Date Title
JP5355246B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5731404B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP5823043B2 (ja) 電子素子搭載用基板、電子装置および撮像モジュール
JP5964858B2 (ja) 撮像素子収納用パッケージおよび撮像装置
JP6042885B2 (ja) 電子素子搭載用基板および電子装置
CN107785327B (zh) 电子部件搭载用基板、电子装置以及电子模块
JP5052470B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP2018032704A (ja) 電子素子実装用基板、電子装置および電子モジュール
JP5052398B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
EP2637484B1 (en) Multi-part wired substrate, wired substrate, and electronic device
JP5312250B2 (ja) 電子部品収納用パッケージおよび電子装置
JP2011049354A (ja) 電子装置
JP5247415B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
CN107615477B (zh) 电子元件安装用基板以及电子装置
CN114762098A (zh) 电子部件收纳用封装件、电子装置及电子模块
JP4812516B2 (ja) 複数個取り配線基板
JP5574848B2 (ja) 多数個取り配線基板
JP5460002B2 (ja) 多数個取り配線基板および配線基板ならびに電子装置
JP6258768B2 (ja) 配線基板および電子装置
JP2012191054A (ja) 多数個取り配線基板および配線基板
JP2008211017A (ja) 台座付母基板および電子部品実装母基板の製造方法、ならびに電子装置

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20111115

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20130108

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20130301

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20130730

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20130827

R150 Certificate of patent or registration of utility model

Ref document number: 5355246

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

LAPS Cancellation because of no payment of annual fees