JP6403092B2 - セラミック基板およびそれを用いた電子部品の製造方法 - Google Patents
セラミック基板およびそれを用いた電子部品の製造方法 Download PDFInfo
- Publication number
- JP6403092B2 JP6403092B2 JP2014213509A JP2014213509A JP6403092B2 JP 6403092 B2 JP6403092 B2 JP 6403092B2 JP 2014213509 A JP2014213509 A JP 2014213509A JP 2014213509 A JP2014213509 A JP 2014213509A JP 6403092 B2 JP6403092 B2 JP 6403092B2
- Authority
- JP
- Japan
- Prior art keywords
- ceramic substrate
- region
- resin
- substrate
- dividing groove
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/4805—Shape
- H01L2224/4809—Loop shape
- H01L2224/48091—Arched
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/42—Wire connectors; Manufacturing methods related thereto
- H01L2224/47—Structure, shape, material or disposition of the wire connectors after the connecting process
- H01L2224/48—Structure, shape, material or disposition of the wire connectors after the connecting process of an individual wire connector
- H01L2224/481—Disposition
- H01L2224/48151—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/48221—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/48225—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
- H01L2224/48227—Connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation connecting the wire to a bond pad of the item
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/93—Batch processes
- H01L2224/95—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips
- H01L2224/97—Batch processes at chip-level, i.e. with connecting carried out on a plurality of singulated devices, i.e. on diced chips the devices being connected to a common substrate, e.g. interposer, said common substrate being separable into individual assemblies after connecting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/181—Encapsulation
Landscapes
- Structure Of Printed Boards (AREA)
- Encapsulation Of And Coatings For Semiconductor Or Solid State Devices (AREA)
Description
そこで本発明では、封止成形において誤って分割溝の割れが生じるのを防ぐことが出来るセラミック基板と、それを用いた電子部品の製造方法を提供することを目的とする。
図3はセラミック基板に半導体素子を実装した状態を示す平面図である。個片基板部10の端子電極15に囲まれた中央部に半導体素子80が実装固定され、半導体素子80の端子電極85と端子電極15をボンディングワイヤ90で接続する。ここでは半導体素子80を実装する例を示したが、更にインダクタンス素子、キャパシタンス素子等の実装素子を搭載する場合もある。
Claims (8)
- 内部に導体パターンにより形成された回路素子を有する複数の個片基板部が設けられた第1領域と、前記第1領域の外側に第2領域を備え、各個片基板部には対向する二表面に前記回路素子と接続する端子電極が形成されたセラミック基板であって、
前記セラミック基板の少なくとも一方の表面側であって、前記第1領域と前記第2領域との境界に除く部位に、前記個片基板部を区画する分割溝を備えたことを特徴とするセラミック基板。 - 内部に導体パターンにより形成された回路素子を有する複数の個片基板部が設けられた第1領域と、前記第1領域の外側に第2領域を備え、各個片基板部には対向する二表面に前記回路素子と接続する端子電極が形成されたセラミック基板であって、
前記セラミック基板の少なくとも一方の表面側に、前記個片基板部を区画する分割溝を備え、前記分割溝は、その両端が前記セラミック基板の第2領域まで及ぶが外縁まで至らず、かつ前記第1領域と前記第2領域との境界に沿った部位には分割溝を有さない(ただし、境界と分割溝の交点は除く)ことを特徴とするセラミック基板。 - 請求項1又は2に記載のセラミック基板であって、
対向する二表面の一方は半導体素子を配置し樹脂封止する側の表面であって、少なくとも樹脂封止されない他方の表面に前記分割溝を備えることを特徴とするセラミック基板。 - 請求項1乃至3のいずれかに記載のセラミック基板であって、
対向する二表面の一方は半導体素子を配置し樹脂封止する側の表面であって、樹脂封止する側の表面の分割溝は、その両端は封止樹脂が施される予定領域の外縁の内側に位置することを特徴とするセラミック基板。 - 請求項1乃至4のいずれかに記載のセラミック基板であって、
前記セラミック基板の第2領域に、第1領域と第2領域との境界の位置を示すマークを有することを特徴とするセラミック基板。 - 請求項1乃至5のいずれかに記載のセラミック基板であって、
前記セラミック基板の第2領域に、分割溝の位置を示すマークを有することを特徴とするセラミック基板。 - 請求項1乃至6のいずれかに記載のセラミック基板を用いた電子部品の製造方法であって、
少なくとも一部の個片基板部に半導体素子を搭載する第1工程と、
前記セラミック基板の一方の表面に配置された半導体素子を樹脂封止で封止する第2工程と、
前記樹脂封止とともにセラミック基板を前記第1領域と前記第2領域との境界で切断又は破断する第3工程と、
前記セラミック基板の第1領域を前記分割溝により各個片基板部に破断して電子部品とする第4工程を備えたことを特徴とする電子部品の製造方法。 - 請求項7に記載の電子部品の製造方法であって、
前記第2工程と前記第3工程との間、または前記第3工程において、セラミック基板の厚み方向に前記分割溝と重なる溝部を封止樹脂に形成することを特徴とする電子部品の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213509A JP6403092B2 (ja) | 2014-10-20 | 2014-10-20 | セラミック基板およびそれを用いた電子部品の製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014213509A JP6403092B2 (ja) | 2014-10-20 | 2014-10-20 | セラミック基板およびそれを用いた電子部品の製造方法 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016082116A JP2016082116A (ja) | 2016-05-16 |
JP6403092B2 true JP6403092B2 (ja) | 2018-10-10 |
Family
ID=55959051
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014213509A Active JP6403092B2 (ja) | 2014-10-20 | 2014-10-20 | セラミック基板およびそれを用いた電子部品の製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6403092B2 (ja) |
Family Cites Families (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2005311231A (ja) * | 2004-04-26 | 2005-11-04 | Toshiba Corp | 半導体装置用セラミック基板及び該セラミック基板を用いた半導体装置の製造方法 |
JP4277012B2 (ja) * | 2005-03-29 | 2009-06-10 | 日本特殊陶業株式会社 | 多数個取り配線基板 |
JP4812516B2 (ja) * | 2006-05-29 | 2011-11-09 | 京セラ株式会社 | 複数個取り配線基板 |
JP2009200073A (ja) * | 2008-02-19 | 2009-09-03 | Murata Mfg Co Ltd | 集合セラミック積層体、集合セラミック多層基板およびセラミック多層基板 |
JP5247415B2 (ja) * | 2008-12-24 | 2013-07-24 | 京セラ株式会社 | 多数個取り配線基板および配線基板ならびに電子装置 |
JP5355246B2 (ja) * | 2009-06-25 | 2013-11-27 | 京セラ株式会社 | 多数個取り配線基板および配線基板ならびに電子装置 |
-
2014
- 2014-10-20 JP JP2014213509A patent/JP6403092B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016082116A (ja) | 2016-05-16 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US9609754B2 (en) | Package for mounting electronic element, electronic device, and imaging module | |
EP1843391A1 (en) | Stacked electronic component, electronic device and method for manufacturing stacked electronic component | |
WO2010150820A1 (ja) | 多数個取り配線基板および配線基板ならびに電子装置 | |
JP5731404B2 (ja) | 多数個取り配線基板および配線基板ならびに電子装置 | |
KR20070100780A (ko) | 다층 세라믹 기판의 제조 방법 | |
JP4867276B2 (ja) | セラミック基板の製造方法 | |
EP2637484B1 (en) | Multi-part wired substrate, wired substrate, and electronic device | |
JP6403092B2 (ja) | セラミック基板およびそれを用いた電子部品の製造方法 | |
JP4505803B2 (ja) | 高周波電子部品の製造方法 | |
US8232481B2 (en) | Wiring board with columnar conductor and method of making same | |
US12057356B2 (en) | Electronic element mounting substrate and electronic device | |
WO2013058287A1 (ja) | 連結配線基板の製造方法および連結配線基板 | |
JP2013207204A (ja) | 配線母基板 | |
WO2009151006A1 (ja) | セラミック成形体の製造方法 | |
JP2006165108A (ja) | セラミック回路基板 | |
JP5897897B2 (ja) | 多数個取り配線基板および配線基板ならびに電子装置 | |
JP4645962B2 (ja) | 多層セラミック基板 | |
KR100925604B1 (ko) | 적층 세라믹 패키지 및 그 제조방법 | |
JP4791313B2 (ja) | 配線基板および電子装置 | |
WO2014046133A1 (ja) | 電子部品収納用パッケージおよび電子装置 | |
JP5511603B2 (ja) | 多数個取り配線基板 | |
JP2012015172A (ja) | 電子部品封止用基板およびその製造方法 | |
JP2005340562A (ja) | 多数個取り配線基板 | |
JP2006041310A (ja) | 多数個取り配線基板 | |
JP2014007292A (ja) | 電子部品収納用パッケージおよび電子装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170911 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20180514 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20180517 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180820 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180902 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6403092 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |