KR100925604B1 - 적층 세라믹 패키지 및 그 제조방법 - Google Patents

적층 세라믹 패키지 및 그 제조방법 Download PDF

Info

Publication number
KR100925604B1
KR100925604B1 KR1020070115089A KR20070115089A KR100925604B1 KR 100925604 B1 KR100925604 B1 KR 100925604B1 KR 1020070115089 A KR1020070115089 A KR 1020070115089A KR 20070115089 A KR20070115089 A KR 20070115089A KR 100925604 B1 KR100925604 B1 KR 100925604B1
Authority
KR
South Korea
Prior art keywords
firing temperature
ceramic
cavity
green sheet
layer
Prior art date
Application number
KR1020070115089A
Other languages
English (en)
Other versions
KR20090048959A (ko
Inventor
조범준
이종면
박은태
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020070115089A priority Critical patent/KR100925604B1/ko
Publication of KR20090048959A publication Critical patent/KR20090048959A/ko
Application granted granted Critical
Publication of KR100925604B1 publication Critical patent/KR100925604B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/12—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using thick film techniques, e.g. printing techniques to apply the conductive material or similar techniques for applying conductive paste or ink patterns
    • H05K3/1283—After-treatment of the printed patterns, e.g. sintering or curing methods
    • H05K3/1291—Firing or sintering at relative high temperatures for patterns on inorganic boards, e.g. co-firing of circuits on green ceramic sheets
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4697—Manufacturing multilayer circuits having cavities, e.g. for mounting components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

본 발명은, 내부에 도전패턴이 형성된 세라믹 기판과, 상기 세라믹 기판의 상면에 적층되며, 상기 세라믹 기판의 소정 영역을 노출시키는 캐비티를 갖는 제1 세라믹층, 및 상기 제1 세라믹층 상에 적층되며, 상기 제1 세라믹층의 캐비티를 노출시키는 크기의 캐비티를 갖는 제2 세라믹층을 포함하는 적층 세라믹 패키지 및 상기 적층 세라믹 패키지의 제조방법을 제공할 수 있다.
세라믹 패키지(ceramic package), 캐비티(cavity), 적층(laminated)

Description

적층 세라믹 패키지 및 그 제조방법{LAMINATED CERAMIC PACKAGE AND MANUFACTURING THE SAME}
본 발명은, 적층 세라믹 패키지에 관한 것으로서, 보다 상세하게는 캐비티가 형성된 적층 세라믹 패키지에서 소성 시 세라믹 시트의 수축을 억제하여 수치 정밀도를 증가시킬 수 있는 적층 세라믹 패키지 및 그 제조방법에 관한 것이다.
최근 들어, 휴대전화 등의 이동통신 분야에 있어서, 구성 회로부품을 소형화의 요구가 강하고, 캐패시턴스(capacitance) 소자, 인덕턴스(inductance) 소자 등을 LTCC(low temperature co-fired ceramics) 기술에 의하여 세라믹체에 내장시킨 기술이 소개되고 있다.
이와 같은 세라믹 적층 기판을 이용하는 적층 세라믹 패키지는, 상기 세라믹 적층 기판상에 칩을 실장 하기 위한 캐비티를 형성하고 상기 캐비티 내에 칩을 실장한 후 몰딩에 의해 상기 칩을 상기 기판상에 고정시키는 방법이 사용될 수 있다.
이때, 상기 세라믹 적층 기판상에 캐비티를 형성하는 경우에 상기 캐비티의 세라믹 패키지의 정밀도를 얻는데 제약이 따른다. 일반적으로 세라믹 패키지를 형 성하는 방법으로는, 복수개의 그린시트를 적층하여 적층체를 형성한 후, 펀칭, 레이저 가공 등에 의해 일부 영역을 제거하여 칩이 실장될 수 있는 캐비티를 형성하고, 상기 적층체를 구속층 사이에 위치시켜 무수축 소성 공정에 의해 제조될 수 있다. 상기 캐비티 내부는 칩이 실장되는 영역 및 와이어 본딩을 위한 영역으로 구분되어 계단 형태로 구현될 수 있다.
상기 무수축 공정은, 상기 적층된 복수개의 그린시트들이 소성시 XY축 방향으로 수축되는 것을 방지하고 Z축 방향으로만 수축되도록 하기 위해 상기 적층체의 상하면에 상기 적층체의 소성온도에서는 소성되는 않는 물질로 구속층을 형성하여 소성 공정 동안 상기 적층체를 가압하는 공정을 포함할 수 있다.
그러나, 칩을 실장하기 위한 캐비티를 갖는 세라믹 패키지를 구현하기 위해 상기 적층체 상에 캐비티를 형성하는 경우에는 상기 적층체를 가압하기 위한 구속층이 실질적으로 상기 캐비티의 내부 영역과 접하지 않을 수 있다. 따라서, 소성시 상기 구속층과 접하는 영역의 그린 시트는 상기 구속층에 의해 XY축 방향의 수축이 억제되나, 상기 구속층에 접하지 않는 영역의 그린 시트는 XY축 방향의 수축이 억제되지 않아 그 정밀도에 차이가 생기는 문제가 발생될 수 있다.
상기한 문제점을 해결하기 위해서, 본 발명은, 캐비티 구조를 갖는 적층 세라믹 패키지에서 소성시 XY축 방향으로 수축되는 것을 억제할 수 있는 구조 및 이러한 세라믹 패키지 제조 방법을 제공하는 것을 목적으로 한다.
본 발명의 일측면은, 내부에 도전패턴이 형성된 세라믹 기판과, 상기 세라믹 기판의 상면에 적층되며, 상기 세라믹 기판의 소정 영역을 노출시키는 캐비티를 갖는 제1 세라믹층, 및 상기 제1 세라믹층 상에 적층되며, 상기 제1 세라믹층과 다른 소성온도를 갖고, 상기 제1 세라믹층의 캐비티를 노출시키는 크기의 캐비티를 갖는 제2 세라믹층을 포함하는 적층 세라믹 패키지를 제공할 수 있다.
상기 제2 세라믹층은, 상기 제1 세라믹층의 캐비티와 동일한 크기의 캐비티를 갖는 하부층, 및 상기 하부층의 캐비티보다 큰 캐비티를 갖는 상부층을 포함할 수 있다.
상기 제1 세라믹층은, 상기 세라믹 기판의 소성온도보다 낮은 제1 소성온도에서 소성되며, 상기 제2 세라믹층은, 상기 제1 소성온도보다 높고 상기 세라믹 기판의 소성온도보다 낮은 제2 소성온도에서 소성될 수 있다.
상기 제1 소성온도는 약 500 내지 650 ℃이고, 상기 제2 소성온도는 700 내지 900 ℃일 수 있다.
본 발명의 다른 일측면은, 저온 동시 소성된 세라믹 기판 상에 상기 세라믹 기판의 소정영역을 노출시키는 캐비티를 갖는 제1 그린 시트, 및 상기 제1 그린시트의 캐비티를 노출시키는 크기의 캐비티를 갖고 상기 제1 그린시트와 소성온도가 다른 제2 그린 시트가 순차적으로 적층된 적층체를 형성하는 단계와, 상기 제2 그린 시트 상에 구속층을 적층하는 단계와, 상기 구속층이 적층된 적층체를 상기 제1 그린시트의 소성온도인 제1 소성온도에서 소성하는 단계, 및 상기 구속층이 적층된 적층체를 상기 제2 그린시트의 소성온도인 제2 소성온도에서 소성하는 단계를 포함하는 적층 세라믹 패키지 제조방법을 제공할 수 있다.
상기 제2 그린 시트는, 상기 제1 그린 시트의 캐비티와 동일한 크기의 캐비티를 갖는 하부시트, 및 상기 하부시트의 캐비티보다 큰 캐비티를 갖는 상부시트를 포함할 수 있다.
상기 제1 소성온도는, 상기 세라믹 기판의 소성온도보다 낮고, 상기 제2 소성온도는, 상기 제1 소성온도보다 높고 상기 세라믹 기판의 소성온도보다 낮은 것일 수 있다.
상기 제1 소성온도는 약 500 내지 650 ℃이고, 상기 제2 소성온도는 700 내지 900 ℃일 수 있다.
본 발명에 따르면, 소성 공정에 따른 그린시트의 수평방향 수축을 억제할 수 있고, 특히 캐비티 구조를 형성하기 위해 적층되는 그린시트의 수평방향 수축을 억제할 수 있어 수치 정밀도가 향상된 적층 세라믹 패키지를 얻을 수 있다.
이하, 첨부된 도면을 참조하여 본 발명을 상세히 설명하겠다.
도 1은, 본 발명의 일실시 형태에 따른 적층 세라믹 패키지의 단면도이다.
도 1을 참조하면, 본 실시형태에 따른 적층 세라믹 패키지는, 세라믹 기판(11), 제1 세라믹층(12), 및 제2 세라믹층(13)을 포함할 수 있다.
세라믹 기판(11)은, 복수개의 그린 시트를 적층하여 소성된 것일 수 있다. 상기 세라믹 기판을 형성하는 복수개의 그린 시트 상에는 도전 패턴이 형성되고 상기 도전 패턴은 도전성 비아홀에 의해 연결될 수 있다. 상기 세라믹 기판(11)의 상부에는 칩이 실장될 수 있는 캐비티(15)가 형성될 수 있다.
상기 세라믹 기판(11)에는 제1 세라믹층(12)이 적층될 수 있다.
상기 제1 세라믹층(12)은 상기 세라믹 기판(11)의 소성온도보다 낮은 제1 소성온도에서 소성될 수 있는 그린시트가 소성되어 형성될 수 있다. 상기 제1 세라믹층(12)에는 상기 세라믹 기판(11)의 소정 영역을 노출시킬 수 있는 캐비티가 형성될 수 있다.
상기 제1 세라믹층(12)에는 제2 세라믹층(13)이 형성될 수 있다.
상기 제2 세라믹층(13)은 상기 세라믹 기판(11)의 소성온도보다 낮고, 상기 제1 세라믹층(12)의 소성온도인 제1 소성온도보다 높은 제2 소성온도에서 소성될 수 있는 그린시트가 소성되어 형성될 수 있다.
상기 제2 세라믹층(13)은 하부층(13-1) 및 상부층(13-2)을 포함할 수 있다.
상기 하부층(13-1)에는 상기 제1 세라믹층(12)에 형성된 캐비티와 동일한 크기를 갖는 캐비티가 형성될 수 있다. 상기 상부층(13-2)에는 상기 제1 세라믹층(12)에 형성된 캐비티보다 큰 캐비티가 형성될 수 있다.
상기 제2 세라믹층(13)의 하부층(13-1) 중 노출된 영역에는 상기 캐비티에 칩이 실장될 때 와이어 본딩을 위한 전극이 형성될 수 있다.
도 2a 내지 도 2e는, 본 발명의 일실시 형태에 따른 적층 세라믹 패키지 제조방법에 대한 공정 순서도이다.
본 실시형태에 따른 적층 세라믹 패키지 제조방법은, 저온 동시 소성된 세라믹 기판 상에 상기 세라믹 기판의 소정영역을 노출시키는 캐비티를 갖는 제1 그린 시트, 및 제2 그린시트가 적층된 적층체를 형성하는 단계(도 2a)와, 상기 제2 그린시트 상에 구속층을 적층하는 단계(도 2b)와, 상기 적층체를 상기 제1 그린시트의 소성온도인 제1 소성온도에서 소성하는 단계(도 2c)와, 상기 적층체를 상기 제2 그린시트의 소성온도인 제2 소성온도에서 소성하는 단계(도 2d)를 포함할 수 있다.
적층체를 형성하는 단계(도 2a)는, 적층 세라믹 기판(21)을 형성하는 단계, 상기 적층 세라믹 기판의 상부에 캐비티(25)를 형성하는 단계를 포함할 수 있다.
상기 적층 세라믹 기판(21)을 형성하는 단계에서는, 표면 및 내부에 도체 패턴 및 도전성 비아홀이 형성된 복수의 그린시트가 적층될 수 있다.
PET 등의 수지 필름상에 세라믹스 랠리(ceramics rally)를 도포하고, 건조하여 두께 10~200 마이크론 정도의 세라믹 그린시트를 얻을 수 있다. 상기 세라믹스 랠리(ceramics rally)에 포함되는 세라믹(ceramic)분말로서, 예를 들면 BaO, SiO2 , Al2O3, B2O3, CaO 등을 혼합한 것을 이용할 수 있다.
상기 그린시트에 금형, 레이저 등으로 지름 0.1㎜ 정도의 관통구멍(비아홀)을 뚫고, 은(Ag),또는 구리(Cu)를 주성분으로 하는 금속분, 수지, 유기용제를 혼련한 도전 페이스트(paste)를 비아홀 내에 충전하여 건조시키면 도전성 비아홀이 형성될 수 있다.
이처럼 적층된 그린시트를 약 950 내지 1000℃의 온도로 소성하여 상기 적층 세라믹 기판(21)을 형성할 수 있다.
상기 소성된 세라믹 기판(21) 상에는 외부전극(미도시)이 표면에 노출될 수 있다. 상기 외부전극 단자를 형성하는 도전성 페이스트는, 금,은,동의 귀금속 또는 그 혼합물로 이루어지거나 상기 귀금속과 무기질 유리를 함유하는 것을 사용할 수 있다.
상기 소성된 세라믹 기판(21) 상에 캐비티를 형성하기 위해서 제1 및 제2 그린 시트(22a, 23a)가 순차적으로 적층될 수 있다.
본 실시형태에서는, 상기 제1 및 제2 그린 시트(22a, 23a)에는 상기 세라믹 기판(21)의 소정 영역을 노출시킬 수 있는 캐비티(25)가 형성될 수 있다. 상기 캐비티(25)에 의해 노출되는 세라믹 기판(21)의 소정영역에는 외부전극이 형성될 수 있다. 상기 외부전극은 상기 캐비티에 실장되는 칩부품과의 전기적인 접촉을 제공할 수 있다.
상기 제1 그린 시트(22a)는 상기 세라믹 기판(21)의 소정영역을 노출시키도록 형성될 수 있다.
상기 제2 그린 시트(23a)는, 상기 제1 그린 시트(22a)에 형성된 캐비티와 동일한 크기의 캐비티가 형성되는 하부층(23a-1)과, 상기 제1 그린 시트에 형성된 캐비티보다 큰 캐비티가 형성되는 상부층(23a-2)을 포함할 수 있다. 이처럼, 상기 제2 그린 시트(23a)를 상부층(23a-2)과 하부층(23a-1)으로 형성함으로서, 상기 하부층(23a-1)의 노출된 면에는 상기 캐비티(25)에 실장되는 칩부품의 와이어 본딩등을 할 수 있다.
상기 캐비티(25)를 형성하는 방법은 다양하게 구현될 수 있다.
예를 들어, 상기 제1 그린 시트(22a) 및 제2 그린 시트(23a)를 상기 소성된 세라믹 기판(21) 상에 적층한 후, 레이저 등을 사용하여 상기 캐비티(25)에 해당하는 영역을 펀칭할 수 있다. 또는, 상기 제1 및 제2 그린 시트를 적층하기 전에 미리 상기 캐비티를 형성한 후 적층할 수도 있다.
본 실시형태에서, 상기 제1 그린 시트(22a)는, 제1 소성온도에서 소성되는 성질을 갖는 그린 시트일 수 있다. 상기 제1 소성온도는 상기 소성된 세라믹 기판(21)의 소성온도보다 낮은 온도일 수 있다.
상기 제2 그린 시트(23a), 제2 소성온도에서 소성되는 성질을 갖는 그린 시트일 수 있다. 상기 제2 소성온도는 상기 소성된 세라믹 기판(21)의 소성온도보다 낮고, 상기 제1 소성온도보다는 높은 온도일 수 있다.
이러한 공정에 의해 캐비티가 형성된 적층체가 형성될 수 있다.
도 2b는, 상기 적층체의 상면에 구속층(24)을 형성하는 단계이다.
상기 구속층(24)은, 상기 세라믹 기판(21)이나, 상기 제1 및 제2 그린 시트(22a, 23a)의 소성온도보다 높은 온도(예를 들어, 1500℃이상)에서 소성되는 고온 소성용 시트일 수 있다. 일반적으로 Al2O3, ZrO, SiC, AlN, Mullite 등의 금속 산화물을 포함하는 그린테잎들이 구속층으로 사용될 수 있다.
상기 제2 그린 시트(23a)와 상기 구속층(24)사이에는 접착층인 글루(glue)를 도포할 수 있다. 상기 글루는 유기 바인더 및 고온 휘발성 용재로 이루어진 것으로 그린 시트와 구속층 사이의 접착력을 강화하여, 소성시 상기 제2 그린 시트와 구속층의 이탈을 방지할 수 있다.
상기 구속층(24)은, 상기 적층체를 소성시 상기 구속층(24)과 직접적으로 접하고 있는 그린 시트의 수평방향(XY축 방향)의 수축을 억제하고 수직방향(Z축 방향), 즉 두께방향으로만 수축이 일어나게 할 수 있다.
이와 같이 소성시 그린시트층이 수평방향으로 수축되는 것을 방지하기 위해서 그린시트층의 상층 및 하층에 고온 소성용 시트를 적층하여 동시소성하는 것을 무수축 공정이라고 한다.
본 실시형태에서는, 상기 제1 그린 시트(22a)와 접하고 있는 소성된 세라믹 기판(21)과 상기 제2 그린 시트(23a)의 상부층(23a-2)에 접하고 있는 구속층(24)이 상기 무수축 공정을 위한 구속층 역할을 할 수 있다. 즉, 상기 세라믹 기판(21)에 접하고 있는 제1 그린시트(22a) 및 상기 구속층(24)에 접하고 있는 제2 그린 시트(23a)의 상부층(23a-2)에 대해서는 소성시 수평방향의 수축이 억제될 수 있다.
그러나, 본 실시형태와 같이 캐비티를 갖는 세라믹 패키지의 구조에서는, 상기 세라믹 기판(21) 및 구속층(24)과 직접 접하고 있지 않은 부분에 대해서 압력이나 접합력이 미치지 않아 소성시 그린시트의 수축되는 정도가 달라지게 되어 정밀도에 문제가 생길 수 있다.
본 실시형태에서는, 이러한 문제점을 해결하기 위해서 제1 그린 시트(22a)와 제2 그린 시트(23a)의 소성온도를 각각 다르게 하여 제1 소성온도 및 제2 소성온도에서 두 번의 소성공정을 거침으로서, 각각의 소성온도에서 소성되지 않는 그린 시 트 또는 세라믹층은 소성되는 그린 시트에 대한 구속층의 역할을 할 수 있도록 하였다.
도 2c는, 상기 적층체를 제1 소성온도에서 소성하는 단계이다.
상기 제1 소성온도는 상기 제1 그린 시트(22a)가 소성될 수 있는 온도이다.
본 실시형태에서는, 상기 제1 그린 시트(22a)의 연화점(Softening Temperature)은 약 500 내지 550 ℃ 이고, 결정화 온도(Crystalline Temperature)는 약 650 ℃ 이하일 수 있다. 이러한 성질을 갖도록 하기 위해서, 상기 제1 그린시트는, Al2O3 함량이 약 20 내지 50 wt%, B2O3의 함량이 약 0 내지 30 wt%, SiO2의 함량이 약 0 내지 25 wt%, ZnO의 함량이 약 10 내지 40 wt%, Li2O의 함량이 약 0 ㄴ내지 10 wt%, TiO2의 함량이 약 0 내지 10 wt% 일 수 있다. 본 실시 형태와 같은 조성은 결정화 파우더를 포함할 수 있다. 이러한 조성을 이용하는 경우에, 상기 제1 그린시트는 상기 결정화온도에서 결정화된 후에는 상기 결정화 온도 이상으로 소성온도가 올라가더라도 그 성질이 크게 변하거나 수축되는 것을 막을 수 있다.
일실시예로서, 상기 제1 그린시트는, Al2O3 함량이 41.5 wt%, B2O3의 함량이 17.8 wt%, SiO2의 함량이 5.0 wt%, ZnO의 함량이 32.0 wt%, Li2O의 함량이 2.0 wt%, TiO2의 함량이 1.3wt% 일 수 있다. 이 때, 상기 연화점은 약 520 ℃이고, 상기 결정화온도는 약 645 ℃일 수 있다.
따라서, 상기 적층체에 대한 소성이 시작되고 약 500 ℃ 이상의 온도가 되면 상기 제1 그린 시트(22a)는 연화되고 약 650 ℃ 정도의 온도에서 소정시간 동안 소성하면 상기 제1 그린 시트는 결정화되어 제1 세라믹층(22)이 될 수 있다. 즉, 본 실시단계에서 상기 제1 그린시트(22a)는 소성되어 제1 세라믹층(22)으로 될 수 있다.
이처럼, 상기 제1 그린 시트(22a)가 소성되는 온도인 제1 소성온도에서는 상기 제2 그린 시트(23a)는 연화되거나 결정화되지 않는다. 상기 제1 그린 시트(22a)는 이미 약 950 ℃ 에서 소성된 세라믹 기판(21)과 상기 제1 소성온도에서는 소성되지 않는 제2 그린 시트(23a) 사이에 놓여있게 된다. 따라서, 제1 소성온도에서 소성시에는 상기 제1 그린 시트(22a)가 수평방향으로 수축되는 것은 상기 세라믹 기판(21) 및 제2 그린 시트(23a)에 의해 억제될 수 있다.
본 실시형태에서, 상기 제2 그린 시트(23a)를 상기 제1 그린 시트(22a)의 캐비티와 동일한 캐비티 크기를 갖는 하부층(23a-1)과 상기 제1 그린 시트의 캐비티보다 큰 캐비티를 갖는 상부층(23a-2)으로 형성함으로서, 상기 제1 그린 시트(22a)에 대한 접착을 더 견고하게 할 수 있다. 즉, 상기 제1 그린시트(22a)의 캐비티와 동일한 크기의 캐비티를 갖는 제2 그린시트의 하부층(23a-1)에 의해 상기 제1 그린시트(22a)의 수평방향 수축이 억제될 수 있다.
또한, 제1 소성온도에서 소성시 상기 세라믹 기판(21)에 포함된 글래스 성분중 일부가 상기 제1 그린 시트(22a)로 유동하여 소성 후 세라믹 기판(21)과 제1 세라믹층(22) 사이의 기밀성이 확보될 수 있다.
도 2d는, 제2 소성온도에서 소성하는 단계이다.
상기 제2 소성온도는 상기 제2 그린 시트(23a)가 소성될 수 있는 온도이다.
본 실시형태에서는, 상기 제2 그린 시트(23a)의 연화점(Softening Temperature)은 약 700 내지 780 ℃ 이고, 결정화 온도(Crystalline Temperature)는 약 800 내지 900 ℃일 수 있다. 이러한 성질을 나타내기 위해 상기 제2 그린시트는, Al2O3 함량이 약 20 내지 55 wt%, SiO2의 함량이 약 10 내지 50 wt%, CaO의 함량이 약 0 내지 30 wt%, ZnO의 함량이 약 0 내지 20 wt%, MgO의 함량이 약 0 내지 10 wt%, TiO2의 함량이 약 0 내지 20 wt%일 수 있다.
일실시예로서, 상기 제2 그린시트는, Al2O3 함량이 45.4 wt%, SiO2의 함량이 31.9 wt%, CaO의 함량이 14.3 wt%, ZnO의 함량이 5.8 wt%, MgO의 함량이 1.5 wt%, TiO2의 함량이 0.9 wt%, Nd2O3의 함량이 0.2 wt% 일 수 있다. 이 때, 상기 연화점은 약 715 ℃이고, 상기 결정화온도는 약 820 ℃일 수 있다.
따라서, 상기 적층체에 대해 상기 제1 소성온도에서의 소성이 끝난 후에, 소성온도를 높여 약 700 ℃ 이상의 온도가 되면 상기 제2 그린 시트(23a)는 연화되고 약 850 ℃ 정도의 온도에서 소정시간 동안 소성하면 상기 제2 그린 시트(23a)는 소결되어 제2 세라믹층(23)이 될 수 있다. 상기 제1 세라믹층(22)은 이미 소결되어 결정화되어 있으므로 상기 제2 소성온도에서 변화를 일으키지 않을 수 있다.
본 단계에서, 상기 제2 그린 시트(23a)는, 이미 소성되어 결정화된 제1 세라믹층(22)과 상기 제2 소성온도에서는 소성되지 않는 구속층(24)의 사이에 놓여있게 된다. 따라서, 제2 소성온도에서 소성시에는 상기 제2 그린 시트(23a)가 수평방향으로 수축되는 것은 상기 제1 세라믹층(22) 및 구속층(24)에 의해 억제될 수 있다.
도 2e는, 상기 소성공정이 끝난 후에 구속층(24)을 제거하여 형성된 세라믹 패키지의 단면도이다.
본 단계에서는, 상기 구속층(24)을 제거하고, 상기 캐비티(25) 내부에 칩을 실장하고 리드로 밀봉하여 패키지를 완성할 수 있다.
도 3은, 본 발명의 일실시 형태에 따른 적층 세라믹 패키지의 제조공정 중 제1 소성온도 및 제2 소성온도에서의 소성과정을 나타내는 그래프이다.
도 3에서 종축은 소성 시간(t)을 나타내고, 횡축은 소성온도(T)를 나타낸다.
도 2 및 도 3을 참조하면, 제1 소성온도(T1)에 도달한 이후에 소정의 시간(Δt1)동안 소성하는 공정은 상기 도 2의 (c) 공정에 해당할 수 있다. 상기 소정의 기간(Δt1)이 경과되면 상기 제1 그린 시트(22a)는 결정화가 되어 제1 세라믹층(22)으로 될 수 있다. 상기 제1 소성온도(T1)는 상기 제2 그린시트(23a)의 연화점 이하이므로 상기 제1 소성온도(T1)로 상기 적층체를 소성하는 동안 상기 제2 그린시트(23a)는 영향을 받지 않고, 소성되는 상기 제1 그린시트에 대해 구속층으로 작용할 수 있다.
상기 제1 소성온도에 의한 소성이 끝나면, 상기 소성온도를 증가시켜 제2 그린시트를 소성할 수 있다. 이 단계는 상기 도 2의 (d) 공정에 해당할 수 있다.
상기 소성온도를 제2 소성온도(T2)까지 올려서 소정시간(Δt2) 동안 소성하면 상기 제2 그린시트(23a)는 결정화 되어 제2 세라믹층(23)으로 될 수 있다.
상기 제2 소성온도(T2)는, 상기 제1 소성온도(T1)보다 높지만, 본 실시형태에서는 상기 제1 세라믹층(22)은 결정화 파우더가 포함되어 있어 제1 소성온도에서 결정화 된 후에는 그 소성온도 이상으로 가열하더라도 변화를 최소화할 수 있다. 따라서, 상기 제2 소성온도(T2)로 소성하는 동안, 상기 제1 세라믹층(22)은 상기 제2 그린시트(23a)에 대한 구속층으로 작용할 수 있다.
본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
도 1은, 본 발명의 일실시 형태에 따른 적층 세라믹 패키지의 단면도이다.
도 2a 내지 도 2e는, 본 발명의 일실시 형태에 따른 적층 세라믹 패키지 제조방법의 공정 순서도이다.
도 3은, 본 발명의 일실시 형태에 따른 적층 세라믹 패키지의 제조공정 중 제1 소성온도 및 제2 소성온도에서의 소성과정을 나타내는 그래프이다.
<도면의 주요 부분에 대한 부호설명>
11 : 세라믹 기판 12 : 제1 세라믹층
13 : 제2 세라믹층 24 : 구속층
15 : 캐비티

Claims (8)

  1. 내부에 도전패턴이 형성된 세라믹 기판;
    상기 세라믹 기판의 상면에 적층되고, 상기 세라믹 기판의 소정 영역을 노출시키는 캐비티를 가지며, 상기 세라믹 기판의 소성온도와 다른 제1소성온도를 갖는 제1 세라믹층; 및
    상기 제1 세라믹층 상에 적층되며, 상기 세라믹 기판의 소성온도 및 상기 제1 세라믹층의 제1소성온도와 다른 제2소성온도를 갖고, 상기 제1 세라믹층의 캐비티를 노출시키는 크기의 캐비티를 갖는 제2 세라믹층
    을 포함하는 적층 세라믹 패키지.
  2. 제1항에 있어서,
    상기 제2 세라믹층은,
    상기 제1 세라믹층의 캐비티와 동일한 크기의 캐비티를 갖는 하부층; 및
    상기 하부층의 캐비티보다 큰 캐비티를 갖는 상부층
    을 포함하는 것을 특징으로 하는 적층 세라믹 패키지.
  3. 제1항에 있어서,
    상기 제1 세라믹층은, 상기 세라믹 기판의 소성온도보다 낮은 제1 소성온도에서 소성되며,
    상기 제2 세라믹층은, 상기 제1 소성온도보다 높고 상기 세라믹 기판의 소성온도보다 낮은 제2 소성온도에서 소성되는 것을 특징으로 하는 적층 세라믹 패키 지.
  4. 제3항에 있어서,
    상기 제1 소성온도는 500 내지 650 ℃이고,
    상기 제2 소성온도는 700 내지 900 ℃인 것을 특징으로 하는 적층 세라믹 패키지.
  5. 저온 동시 소성된 세라믹 기판 상에 상기 세라믹 기판의 소정영역을 노출시키는 캐비티를 갖는 제1 그린 시트, 및 상기 제1 그린시트의 캐비티를 노출시키는 크기의 캐비티를 갖고 상기 제1 그린시트와 소성온도가 다른 제2 그린 시트가 순차적으로 적층된 적층체를 형성하는 단계;
    상기 제2 그린 시트 상에 구속층을 적층하는 단계;
    상기 구속층이 적층된 적층체를 상기 세라믹 기판의 소성온도와 다른 상기 제1 그린시트의 소성온도인 제1 소성온도에서 소성하는 단계; 및
    상기 구속층이 적층된 적층체를 상기 세라믹 기판의 소성온도 및 상기 제1그린시트의 제1소성온도와 다른 상기 제2 그린시트의 소성온도인 제2 소성온도에서 소성하는 단계
    를 포함하는 적층 세라믹 패키지 제조방법.
  6. 제5항에 있어서,
    상기 제2 그린 시트는,
    상기 제1 그린 시트의 캐비티와 동일한 크기의 캐비티를 갖는 하부시트; 및
    상기 하부시트의 캐비티보다 큰 캐비티를 갖는 상부시트
    를 포함하는 것을 특징으로 하는 적층 세라믹 패키지 제조방법.
  7. 제5항에 있어서,
    상기 제1 소성온도는, 상기 세라믹 기판의 소성온도보다 낮고,
    상기 제2 소성온도는, 상기 제1 소성온도보다 높고 상기 세라믹 기판의 소성온도보다 낮은 것을 특징으로 하는 적층 세라믹 패키지 제조방법.
  8. 제7항에 있어서,
    상기 제1 소성온도는 500 내지 650 ℃이고,
    상기 제2 소성온도는 700 내지 900 ℃인 것을 특징으로 하는 적층 세라믹 패키지 제조방법.
KR1020070115089A 2007-11-12 2007-11-12 적층 세라믹 패키지 및 그 제조방법 KR100925604B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020070115089A KR100925604B1 (ko) 2007-11-12 2007-11-12 적층 세라믹 패키지 및 그 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070115089A KR100925604B1 (ko) 2007-11-12 2007-11-12 적층 세라믹 패키지 및 그 제조방법

Publications (2)

Publication Number Publication Date
KR20090048959A KR20090048959A (ko) 2009-05-15
KR100925604B1 true KR100925604B1 (ko) 2009-11-06

Family

ID=40857839

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070115089A KR100925604B1 (ko) 2007-11-12 2007-11-12 적층 세라믹 패키지 및 그 제조방법

Country Status (1)

Country Link
KR (1) KR100925604B1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102139757B1 (ko) * 2015-02-25 2020-08-11 삼성전기주식회사 세라믹 기판, 그의 제조 방법 및 그 세라믹 기판을 이용한 수정 진동자 패키지

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077187A (ko) * 2001-03-28 2002-10-11 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 기판 제작 방법
JP2006108482A (ja) * 2004-10-07 2006-04-20 Hitachi Metals Ltd キャビティを備えた多層セラミック基板およびその製造方法
JP2007281108A (ja) 2006-04-05 2007-10-25 Matsushita Electric Ind Co Ltd 多層セラミック基板

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20020077187A (ko) * 2001-03-28 2002-10-11 가부시키가이샤 무라타 세이사쿠쇼 적층 세라믹 기판 제작 방법
JP2006108482A (ja) * 2004-10-07 2006-04-20 Hitachi Metals Ltd キャビティを備えた多層セラミック基板およびその製造方法
JP2007281108A (ja) 2006-04-05 2007-10-25 Matsushita Electric Ind Co Ltd 多層セラミック基板

Also Published As

Publication number Publication date
KR20090048959A (ko) 2009-05-15

Similar Documents

Publication Publication Date Title
JP4404139B2 (ja) 積層型基板、電子装置および積層型基板の製造方法
JP5170684B2 (ja) 積層セラミックパッケージ
KR100790695B1 (ko) 전자부품 패키지용 세라믹 기판의 제조방법
KR100849790B1 (ko) Ｌｔｃｃ 기판 제조방법
KR100925604B1 (ko) 적층 세라믹 패키지 및 그 제조방법
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JP4922616B2 (ja) 配線基板とその製造方法
KR100289959B1 (ko) 저온동시소성세라믹의 내장 커패시터 제조방법
JP4501524B2 (ja) セラミック多層基板およびその製造方法
KR100951264B1 (ko) 적층 세라믹 기판 제조방법
JP2004095767A (ja) セラミック多層基板およびその製造方法
JP2004200679A (ja) 多層回路基板の製造方法
KR100951265B1 (ko) 적층 세라믹 기판 제조방법
JP2008135523A (ja) 多層基板およびその製造方法
KR100916075B1 (ko) 다층 세라믹기판 제조방법
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
KR100835080B1 (ko) 적층 세라믹 기판 제조방법
KR100887112B1 (ko) 무수축 세라믹 기판의 제조방법 및 이에 의해 제조된 다층세라믹 기판
KR101038891B1 (ko) 세라믹 기판 및 그의 제조 방법
TWI229351B (en) Multilayer ceramic composition
KR100887158B1 (ko) 다층 세라믹 기판 및 그의 제조방법
KR100348470B1 (ko) 저온동시소성세라믹인쇄회로기판제조방법
KR100872297B1 (ko) 다층 세라믹 기판의 제조 방법
JP5051513B2 (ja) 多層セラミック集合基板の製造方法

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
AMND Amendment
E601 Decision to refuse application
AMND Amendment
J201 Request for trial against refusal decision
B701 Decision to grant
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20121002

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20130916

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20141001

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20160714

Year of fee payment: 7

R401 Registration of restoration
FPAY Annual fee payment

Payment date: 20161004

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20171025

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20180914

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20190917

Year of fee payment: 11