JP2007281108A - 多層セラミック基板 - Google Patents
多層セラミック基板 Download PDFInfo
- Publication number
- JP2007281108A JP2007281108A JP2006103773A JP2006103773A JP2007281108A JP 2007281108 A JP2007281108 A JP 2007281108A JP 2006103773 A JP2006103773 A JP 2006103773A JP 2006103773 A JP2006103773 A JP 2006103773A JP 2007281108 A JP2007281108 A JP 2007281108A
- Authority
- JP
- Japan
- Prior art keywords
- ceramic layer
- layer
- ceramic
- cavity
- multilayer ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】キャビティ底面の隅部や端部の欠陥を抑制し、且つ反りや平坦性を確保したキャビティを有する多層セラミック基板を提供する。
【解決手段】キャビティを形成するための貫通孔を有する複数のセラミック層からなるキャビティ壁部8が、複数のセラミック層からなる平板部9表面上の少なくとも一方に積層された、内部導体層を備える多層セラミック基板であって、主材と副材を有し、少なくとも前記キャビティ壁部と接する側の前記平板部表層に、副材からなる第2のセラミック層11が平板で配置され、且つ主材からなる第1のセラミック層12と前記第2のセラミック層が単独でも緻密に焼結する温度の範囲で焼成することを特徴とする。また、収縮抑制層を上下面10及びキャビティ底面13に配置してもよい。これにより、キャビティ底面の隅部や端部の欠陥を抑制し、且つ反りや平坦性を確保することが可能となる。
【選択図】図10
【解決手段】キャビティを形成するための貫通孔を有する複数のセラミック層からなるキャビティ壁部8が、複数のセラミック層からなる平板部9表面上の少なくとも一方に積層された、内部導体層を備える多層セラミック基板であって、主材と副材を有し、少なくとも前記キャビティ壁部と接する側の前記平板部表層に、副材からなる第2のセラミック層11が平板で配置され、且つ主材からなる第1のセラミック層12と前記第2のセラミック層が単独でも緻密に焼結する温度の範囲で焼成することを特徴とする。また、収縮抑制層を上下面10及びキャビティ底面13に配置してもよい。これにより、キャビティ底面の隅部や端部の欠陥を抑制し、且つ反りや平坦性を確保することが可能となる。
【選択図】図10
Description
本発明はキャビティを有する多層セラミック基板に関する。
電子機器の小型化、高密度化を実現するために電子部品の小型化、複合化が望まれており、これを実現するために小型のモジュール部品などの開発が進められている。これを実現する手段の一つとして多層セラミック基板の表層に各種電子部品を実装したセラミックモジュール部品が実用化されている。このセラミックモジュール部品に用いる従来の多層セラミック基板およびその製造方法について説明する。
まず、従来の多層セラミック基板はガラス成分を含む無機粉末に有機バインダおよび可塑剤などの有機溶剤を用いて混合分散してセラミックスラリーとし、ドクターブレード法、ダイコーティング法等によりPETフィルム等のベースフィルムの上に前記セラミックスラリーを塗布することによってセラミックグリーンシートを作製する。このセラミックグリーンシートの上に導電性ペーストを用いて導体層パターンを形成する。また必要に応じてセラミックグリーンシートにパンチャー加工あるいはレーザ加工などによりビアホールを形成した後、前記導電性ペーストを用いてこのビアホールに充填してビアホール導体を形成する。
次に、前記セラミックグリーンシートを加熱および加圧を繰り返し、熱圧着することによりセラミックグリーンシートの仮積層体を作製する。この仮積層体の表層には、各種電子部品などを実装したり、多層セラミック基板をプリント基板などに実装するための端子電極を印刷形成する。
その後、この仮積層体を本加圧成型することにより積層体を得た後、この積層体を焼成することにより多層セラミック基板を得ている。
しかし、通常の焼成法では導体材料とセラミック材料の焼成収縮挙動が異なる場合が多く、大判で平坦、且つ寸法精度の良好な多層セラミック基板を得ることは困難であった。
そこで、寸法精度の良好な多層セラミック基板を得るための焼成方法として、セラミックグリーンシートの積層体の少なくとも一方主面に前記セラミックグリーンシートの焼成温度では焼結しない無機組成物からなるセラミックグリーンシートを収縮抑制層として積層した後、焼成する方法が提案されている。この収縮抑制層を用いることで平面方向の収縮が大幅に抑制され、厚み方向のみに選択的に収縮が発生する。これにより、平坦かつ寸法精度の良好な無収縮多層セラミック基板を得ることが可能となるものである。
近年では更なる小型化、低背化が求められており、それらの要望に応えるために、セラミック基板に窪みを設けたキャビティを有する基板の開発が進められている。基板にキャビティを設けることにより、チップ部品を内蔵でき、低背化に大きな効果が期待できる。また、半田実装とベアチップ実装が比較的近い位置にあるような混載実装において、ベアチップをキャビティ内に実装する事により、実装間隔を詰めることが可能となり、小型化も期待できる。
しかしながら、キャビティ基板を作製する際、上記に示すような通常の工法を用いて作製すると、キャビティ底面の隅部や端部に焼成収縮による応力が集中する事により、構造欠陥が発生する恐れがある。
この課題を解決する手法として、特許文献1では、キャビティ内周面の全周、つまり、平坦部と接する側のキャビティ壁部の底面にガラスからなる収縮緩和パッドを用いて、キャビティ底面の隅部や端部に発生する収縮応力を緩和している。この手法を用いると少なからず、キャビティの隅部や端部の欠陥は抑制できるが、重要なのは、隅部や端部から、平板部の下方向に向かって発生する欠陥であり、その対策として特許文献1では収縮緩和パッドをキャビティ底面において電子部品を実装しないところまでは伸ばしても良いとしている。
また、特許文献2と特許文献3ではセラミック層とセラミック層の焼成温度では焼結しない収縮抑制層を交互積層し、キャビティ壁部と接する側の平板部表層に収縮抑制層を配置する構成である。焼成中にセラミック層から収縮抑制層へガラスを拡散させることにより、収縮抑制層も焼結させている。この手法を用いても隅部や端部の構造欠陥は抑制できる。
特許第3757788号公報
特許第3601671号公報
特許第3656484号公報
しかしながら従来の方法である、特許文献1の収縮緩和パッドはキャビティ内の電子部品を実装しない領域までと限定しており、これは収縮緩和パッド上に配線を引く事ができないことに起因していると考えられる。つまり、小型化を目的として開発されるキャビティ基板において、構造欠陥を抑制する為にキャビティ底面に部品を実装できない領域を作ることはあまり好ましい事とは言えない。
また、特許文献2と特許文献3のように、セラミック層と単独では焼結できない収縮抑制層を交互積層し、セラミック層に含まれるガラスを収縮抑制層へ焼成中に拡散させる手法を用いると、ガラスを拡散させる必要性があることから、焼成の昇温速度や焼成時間を含む焼成条件に制約がでる恐れがある。また、ガラスの拡散を前提としている為、焼成中のガラスの拡散に伴い、セラミック層に配線された銀などの導体が拡散し易い可能性がある。
本発明は上記従来の問題点を解決するものであり、目的は、キャビティを有する多層セラミック基板の焼成収縮の応力により発生するキャビティ底面の隅部や端部の構造欠陥を抑制した多層セラミック基板を提供することである。
キャビティを形成するための貫通孔を有する複数のセラミック層からなるキャビティ壁部が、複数のセラミック層からなる平板部表面上の少なくとも一方に積層された、内部導体層を備える多層セラミック基板であって、主材と副材を有し、少なくとも前記キャビティ壁部と接する側の前記平板部表層に、副材からなる第2のセラミック層が平板で配置され、且つ主材からなる第1のセラミック層と前記第2のセラミック層が単独でも緻密に焼結する温度の範囲で焼成することを特徴としている。
また、少なくとも前記平板部表層と平板部と接する側のキャビティ壁部底面に前記第2のセラミック層が配置されていてもよい。
この構成により、キャビティを有する多層セラミック基板の焼成収縮の応力により発生するキャビティ底面の隅部や端部の構造欠陥を抑制することができる。
本発明によればキャビティを形成するための貫通孔を有する複数のセラミック層からなるキャビティ壁部が、複数のセラミック層からなる平板部表面上の少なくとも一方に積層された、内部導体層を備える多層セラミック基板であって、主材と副材を有し、少なくとも前記キャビティ壁部と接する側の前記平板部表層に、副材からなる第2のセラミック層が平板で配置され、且つ主材からなる第1のセラミック層と前記第2のセラミック層が単独でも緻密に焼結する温度の範囲で焼成する。これにより、キャビティを有する多層セラミック基板の焼成収縮の応力により発生するキャビティ底面の隅部や端部の構造欠陥を抑制し、且つ第1のセラミック層と第2のセラミック層が焼結時にお互いの収縮を抑制することから、キャビティ底面の平坦性を確保し、基板の反り量などを低減した多層セラミック基板を提供することができる。
本検討において、キャビティを有する多層セラミック基板は以下の製法で作製した。
ガラス成分を含む無機粉末に有機バインダおよび可塑剤などの有機溶剤を用いて混合分散してセラミックスラリーとし、ドクターブレード法、ダイコーティング法等によりPETフィルム等のベースフィルムの上に前記セラミックスラリーを塗布することによってセラミックグリーンシートを作製する。このセラミックグリーンシートの上に導電性ペーストを用いて導体層パターンを形成する。また必要に応じてセラミックグリーンシートにパンチャー加工あるいはレーザ加工などによりビアホールを形成した後、前記導電性ペーストを用いてこのビアホールに充填してビアホール導体を形成する。
次に、前記セラミックグリーンシートを加熱および加圧を繰り返し、熱圧着することにより平板部を構成するセラミックグリーンシートの仮積層体を作製する。この平板部仮積層体の表層には、各種電子部品などを実装したり、多層セラミック基板などに実装する為の端子電極を印刷形成する。その後、この仮積層体を本加圧成型することにより平板部積層体を得る。
一方、キャビティ壁部はセラミックグリーンシートに導体などを形成した後に、パンチャーもしくは金型などでキャビティを形成するための貫通孔を設け、前記セラミックグリーンシートで平板部同様に仮積層体を作製する。キャビティ壁部仮積層体の表層にも、各種電子部品などを実装したり、多層セラミック基板などに実装する為の端子電極を印刷形成する。その後、このキャビティ壁部仮積層体を本加圧成型することによりキャビティ壁部積層体を得る。
次に、フタル酸ベンジルブチル、もしくはフタル酸ジブチルなどの可塑剤を前記平板部積層体の表面に塗布し、その上に前記キャビティ壁部積層体を積層し、加圧、もしくは加熱により接着する。このとき、可塑剤を塗布するかわりに有機バインダを含むシート、もしくは前記シートに無機組成物、加えて可塑剤などが含まれていても良い。
また、このとき、平板部積層体とキャビティ壁部積層体の変形を防ぐ為、前記本加圧成型に対して低圧力、低温で接着を行うことが好ましい。低圧力、低温で接着すれば、平板部積層体の上下にキャビティ壁部積層体を形成することも可能である。
その後、この前記平板部積層体とキャビティ壁部積層体からなる積層体を焼成することにより、図1の断面図に示すようなキャビティ壁部1と平板部2からなるキャビティ3を有する多層セラミック基板4を得る。なお、表層導体層の印刷工程はセラミック焼成後でも良い。このとき、表層導体層を印刷後、再び焼成工程を行う。
ここで、仮に単一の材料のみからなるキャビティを有する多層セラミック基板を作製したとき、セラミックスの焼結時に、キャビティ壁部と平坦部の収縮挙動が異なることによる収縮応力が発生し、特にキャビティ底面において顕著にその応力が観察され、主に図2の断面図に示すようにキャビティ底面の隅部や端部に構造欠陥5が発生する。
ここで、本発明では図3の断面図に示すように、キャビティを形成するための貫通孔を有する複数のセラミック層からなるキャビティ壁部1が、複数のセラミック層からなる平板部2表面上の少なくとも一方に積層された、内部導体層を備える多層セラミック基板であって、主材と副材を有し、少なくとも前記キャビティ壁部と接する側の前記平板部表層に、副材からなる第2のセラミック層が平板で配置され、且つ主材からなる第1のセラミック層と前記第2のセラミック層が単独でも緻密に焼結する温度の範囲で焼成することを特徴としている。
第1のセラミック層と第2のセラミック層は異なる材料であることから、第1のセラミック層と第2のセラミック層は異なる焼結挙動を示す。つまり、異なる材料からなる少なくとも2種類以上のセラミック層を積層し、焼成を行った場合、第1のセラミック層と第2のセラミック層がお互いの焼結の際にXY方向への収縮を抑制することが可能である。つまり、本発明による、キャビティと接する側の平板部表層に第2のセラミック層を配置することにより、第2のセラミック層はその上下に配置されている第1のセラミック層の影響からXY方向への収縮が抑制され、図2に示したような構造欠陥5を抑制することが可能である。
また、第1のセラミック層と第2のセラミック層は好ましくは単独でも空孔率が3%以上から10%以下程度の緻密に焼結する温度範囲にて焼成を行うことから、ガラスなどの拡散は不必要であり、焼成条件の制約も比較的少なく、また銀などの導体の拡散についても抑制する事が可能である。加えて、第1のセラミック層と第2のセラミック層は好ましくは単独でも空孔率が3%以上から10%以下程度の緻密に焼結する温度範囲にて焼成を行うことから、キャビティと接する側の平板部表層に配置された第2のセラミック層の表面上においても導体層、もしくはビアホールを形成することが可能である。つまり、キャビティ内部に部品を実装するときに、キャビティ内部のXY方向に対して比較的自由に実装することが可能である。
また、第2のセラミック層を平板部表層に配置し、XY方向への収縮が抑制されることから、通常の単一組成からなるキャビティ基板に比べキャビティ底面の平板部表層の平坦性を確保することが可能である。
本発明によれば、図4の断面図に示すように少なくとも前記平板部2表層と平板部と接する側のキャビティ壁部1底面に前記第2のセラミック層6が配置されていてもよい。この構成でも上記と同様の効果が得られる。
本発明によれば、前記第1のセラミック層あるいは第2のセラミック層は少なくともガラスを含んでいてもよい。ガラスを含むことにより、低温焼成する事が可能になり、銀などを導体層に使用することが可能となる。また、ガラスの組成により、焼成条件の制約を少なくすることが可能である。
本発明によれば、前記第1のセラミック層と第2のセラミック層は少なくともフィラーを含み、第1のセラミック層及び第2のセラミック層に含まれるフィラーの主成分が同じであってもよい。異なる材料を用いても本発明の効果を得る事は可能であるが、高周波用途のキャビティを有する多層セラミック基板などにおいては、アルミナなど主成分が同じフィラーで構成してもよい。
本発明によれば前記第1のセラミック層及び第2のセラミック層の比誘電率が共に10以下であってもよい。上記同様に、高周波用途のキャビティを有する多層セラミック基板などにおいては、比誘電率が共に10以下であってもよい。
以下にその実施例を示す。
(実施例1)
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バインダした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バインダした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
まず、図3の構成であり、第2のセラミック層6の焼成後の厚みが100μmであるサンプルを実施例1−1とする。図4の構成であり、第2のセラミック層6の厚みが平板部表層を50μm、キャビティ壁部底面を50μmとしたサンプルを実施例1−2とする。また、図5に示すように、実施例1−1に加えキャビティ壁部上面と平板部底面に第2のセラミック層6を焼成後の厚みが50μmずつ配置したサンプルを実施例1−3とする。同様に図6に示すように、実施例1−2に加えキャビティ壁部上面と平坦部底面に第2のセラミック層6を焼成後の厚みが50μmずつ配置したサンプルを実施例1−4とする。また、全てが第1のセラミック層からなるキャビティを有する多層セラミック基板を比較例1−1とする。焼成後のサンプルを切断し、キャビティ底面の隅部や端部を計50ヶ所、レーザー顕微鏡で観察することにより欠陥の有無を確認した。なお、本検討ではキャビティ底面を形成する平板部表層から直線を引き、隅部及び端部の欠陥の深さが25μm以上に達している隅部及び端部を構造欠陥として見積もった。25μmという基準は現在のセラミック層の焼成後の一層あたりの厚みに相当しており、一つの基準となる。仮に25μm以上の欠陥が観察されれば、内部導体層などが外気にさらされる恐れがあり好ましくない。(表1)にその結果を示す。
以上の結果から、少なくとも第2のセラミック層をキャビティ壁部と接する側の平板部表層、もしくは加えて平板部と接する側のキャビティ壁部底面に配置することにより、キャビティ底面の隅部及び端部の構造欠陥を全て25μm以下にすることができた。
本発明によれば、前記多層セラミック基板を構成する第2のセラミック層の体積が第1のセラミック層より小さいことが好ましい。
この構成にすることにより、平板部とキャビティ壁部からなる積層体を焼成する際、積層体の焼結挙動は前記第1のセラミック層の焼結挙動に近くなる。すなわち、前記第2のセラミック層の焼結時にXY方向に収縮抑制する力が大きくなり、上記のような、キャビティ内の隅部や端部に発生する構造欠陥の抑制、もしくは平板部表層の平坦性、また基板の反り量という点でより大きな効果が得られる。
以下にその実施例を示す。
(実施例2)
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バインダした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バインダした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
まず図3の構成であり平板部上面に配置された第2のセラミック層6のキャビティを有する多層セラミック基板において焼成後における体積比率を5%から45%まで10%ずつ比率を増やしたものを実施例2−1から実施例2−5とする。また、50%から70%まで10%ずつ比率を増加させたものを実施例2−6から2−8とする。キャビティ底面の端部の構造欠陥の深さの平均値を算出することにより評価した。なお、評価にはレーザー顕微鏡を用いた。図11にその結果を示す。
また図4の構成であり、平板部上面とキャビティ壁部底面に配置された第2のセラミック層6のキャビティを有する多層セラミック基板の焼成後における体積比率を5%から45%まで10%ずつ比率を増加させたものを実施例2−9から実施例2−13とする。また、体積比率50%から70%まで10%ずつ比率を増加させたものを実施例2−14から2−16とする。キャビティ底面の端部の構造欠陥の深さの平均値を算出することにより評価した。なお、評価にはレーザー顕微鏡を用いた。図12にその結果を示す。
実施例2−1から実施例2−16の結果から、第2のセラミック層の焼成後の体積比率が少なくとも70%以下であれば、構造欠陥の深さが25μm以下となり、特に問題とならない程度である事がわかる。また、実施例2−1から実施例2−5、及び実施例2−9から実施例2−13のように第2のセラミック層の体積比率が50%未満であるならば、レーザー顕微鏡を見る限り構造欠陥は殆ど観察されなかった。なお、すべての層を第1のセラミック層から構成した比較例1−1におけるキャビティ底面の端部の構造欠陥の深さは約270μmであった。以上の結果から、本発明によれば、前記多層セラミック基板を構成する第2のセラミック層の体積が第1のセラミック層より小さいことがより好ましい。
本発明によれば、前記第1のセラミック層単独での焼結開始から焼結が完了するまでの間に、前記第2のセラミック層単独での焼結による収縮率は、第2のセラミック層の全収縮率の80%以下であることが好ましい。
第1のセラミック層と第2のセラミック層の焼結挙動が異なるほど、第1のセラミック層が焼結する際の第2のセラミック層のXY方向への収縮を抑制する力が強くなり、第2のセラミック層が焼結する際の第1のセラミック層によるXY方向への収縮を抑制する力が強くなる傾向が見られる。つまり、本発明の図3や図4に示すような構成のとき、第1のセラミック層と第2のセラミック層の焼結挙動が異なるほど第2のセラミック層のキャビティ底面の平板部上面のXY方向への収縮を抑制する効果が大きくなり、キャビティ底面の平坦化、及び基板の反り量の低減に効果がある。
以下にその実施例を示す。
(実施例3)
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バイした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バイした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
まず図3の構成であり、平板部上面に配置された第2のセラミック層の焼成後厚みは100μmである。熱機械分析装置(TMA)による収縮率の測定結果が図13で表されており、第1のセラミック層が図13の実線で示され、第2のセラミック層が図13の点線で示されるような第1のセラミック層と第2のセラミック層を用いたサンプルを実施例3−1とする。このとき、前記第1のセラミック層単独での焼結開始から焼結が完了するまでの間(図13(A))における、前記第2のセラミック層単独での焼結による収縮率(図13(B))は第2のセラミック層の全収縮率(図13(C))の約20%にあたる。以後、第1のセラミック層の材料を固定し、第2のセラミック層にこのような焼結挙動を示す材料を用いその焼結開始温度を徐々に上げる事によって、第2のセラミック層単独での焼結による収縮率(図13(B))を20%から10%ずつ90%まで収縮率をあげたものを実施例3−2から実施例3−8とする。なお、実施例3−1から実施例3−8に用いたすべての第2のセラミック層の焼結開始温度は第1のセラミック層の焼結開始温度に対して低い。
このときのキャビティ底面の端部の構造欠陥の深さの平均値を算出することにより評価した。なお、評価にはレーザー顕微鏡を用いた。図14にその結果を示す。
また、図4の構成であり、平板部上面に配置された第2のセラミック層の焼成後厚みは50μmであり、キャビティ壁部に配置された第2のセラミック層の焼成後厚みは50μmとしたとき、熱機械分析装置による収縮率の測定結果が図13で表されるような、第1のセラミック層が図13の実線で示され、第2のセラミック層が図13の点線で示されるような第1のセラミック層と第2のセラミック層を用いたサンプルを実施例3−9とする。このとき、前記第1のセラミック層単独での焼結開始から焼結が完了するまでの間(図13(A))、前記第2のセラミック層単独での焼結による収縮率(図13(B))は第2のセラミック層の全収縮率(図13(C))の約20%にあたる。以後、第1のセラミック層の材料を固定し、第2のセラミック層にこのような焼結挙動を示す材料を用いその焼結開始温度を徐々に上げる事によって、第2のセラミック層単独での焼結による収縮率(図13(B))を20%から10%ずつ90%まで収縮率をあげたものを実施例3−9から実施例3−16とする。なお、実施例3−9から実施例3−16に用いたすべての第2のセラミック層の焼結開始温度は第1のセラミック層の焼結開始温度に対して低い。
このときのキャビティ底面の端部の構造欠陥の深さの平均値を算出することにより評価した。なお、評価にはレーザー顕微鏡を用いた。図15にその結果を示す。
図3の構成をとるとき、また図4の構成をとるとき、共に収縮率(図13(B))が80%以下であるならば、レーザー顕微鏡で観察するかぎり、構造欠陥は殆ど観察されなかった。また、収縮率(図13(B))が少なくとも90%においても、比較例1−1に対してその効果が確認できた。以上の結果から、第1のセラミック層単独での焼結開始から焼結が完了するまでの間に、第2のセラミック層単独での焼結による収縮率は、第2のセラミック層の全収縮率の80%以下であることがより好ましい。
なお、もう一つの検討として、実施例3−1から実施例3−16のそれぞれの第1のセラミック層と第2のセラミック層の材料を逆にした、つまり、第1のセラミック層の単独での焼結開始温度が常に第2のセラミック層の単独での焼結開始温度に対して低いサンプルを作製した。その他の条件は同じとした。その実施例を実施例3−17から実施例3−32とする。このときのキャビティ底面の端部の構造欠陥の深さの平均値を算出することにより評価した。なお、評価にはレーザー顕微鏡を用いた。図3の構成のものは図16に、図4の構成のものは図17に結果を示す。
第2のセラミック層を第1のセラミック層の焼結開始温度に対して高くしたサンプルにおいても、図3の構成をとるとき、また図4の構成をとるとき、共に収縮率(図13(B))が80%以下であるならば、レーザー顕微鏡で観察するかぎり、構造欠陥は殆ど観察されなかった。また、収縮率(図13(B))が少なくとも90%においても、比較例1−1に対してその効果が確認できた。以上の結果から、第1のセラミック層単独での焼結開始から焼結終了温度の間に、第2のセラミック層単独での焼結による収縮率は、第2のセラミック層の全収縮率の80%以下であることがより好ましい。
また、収縮率(図13(B))が90%のときにおいて、図3の構成にしたとき、実施例3−8の方が実施例3−24に対して欠陥深さが約8μm浅く、また、図4の構成にしたとき、実施例3−16の方が実施例3−32に対して欠陥深さが約7μm浅い結果から、第1のセラミック層に比べ第2のセラミック層の単独での焼結開始温度が低いことがより好ましい。本実施例では構造欠陥が観察され易いように収縮率(図13(B))が90%のサンプルを用いたが、80%以下のサンプルについても同様の効果が期待できる。
また、収縮率(図13(B))が80%のときの、第1のセラミック層と第2のセラミック層の単独での焼結開始温度は30℃であったことから、第1のセラミック層と第2のセラミック層の単独での焼結開始温度は30℃以上異なることがより好ましい。
また本発明によれば、前記第1のセラミック層に比べ第2のセラミック層の焼結進行速度が遅いことがより好ましい。
第1のセラミック層に対して焼結進行速度の遅い第2のセラミック層を図3や図4に示すように、少なくともキャビティと接する側の平板部上面に配置したとき、第2のセラミック層の焼結挙動は比較的緩やかである事から、焼成中に発生する収縮応力が緩和される時間も長くなり、欠陥の発生がより抑えられる傾向を示すと考えられる。以下にその実施例を示す。
(実施例4)
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バイした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バイした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
まず図3の構成であり、平板部上面に配置された第2のセラミック層の焼成後厚みは100μmである。熱機械分析装置による収縮率の測定結果が図18で表され、第1のセラミック層が図18の実線で示され、第2のセラミック層が図18の細点線で示されるような第1のセラミック層と第2のセラミック層を用いたサンプルを実施例4−1とする。このとき、前記第1のセラミック層単独での焼結開始から焼結終了温度の間(図18(A))、前記第2のセラミック層単独での焼結による収縮率(図18(B))は第2のセラミック層の全収縮率(図18(C))の約90%にあたる。また、これと同様に異なる材料の第2のセラミック層が図18の太点線で示されるような第1のセラミック層と第2のセラミック層を用いたサンプルを実施例4−2とする。このとき、前記第1のセラミック層単独での焼結開始から焼結が完了するまでの間(図18(A))、前記第2のセラミック層単独での焼結による収縮率(図18(B’))は第2のセラミック層の全収縮率(図18(C))の約90%にあたる。
本実施例における収縮率(図18(B),(B’))は全収縮率(図18(C))の約90%と等しい。このような状況において、実施例4−1の第2のセラミック層の焼結進行速度は第1のセラミック層の焼結進行速度より速い。一方、実施例4−2の第2のセラミック層の焼結進行速度は第1のセラミック層の焼結進行速度より遅い。このような材料で図3のように構成したキャビティを有する多層セラミック基板を作製し、キャビティ底面の端部の構造欠陥の深さの平均値を算出することにより評価した。なお、評価にはレーザー顕微鏡を用いた。(表2)にその結果を示す。
また、図4の構成であり、平板部上面に配置された第2のセラミック層の焼成後厚みは50μmであり、キャビティ壁部に配置された第2のセラミック層の焼成後厚みは50μmとしたとき、熱機械分析装置による収縮率の測定結果が図18で表され、第1のセラミック層が図18の実線で示され、第2のセラミック層が図18の細点線で示されるような第1のセラミック層と第2のセラミック層を用いたサンプルを実施例4−3とする。このとき、前記第1のセラミック層単独での焼結開始から焼結が終了するまでの間(図18(A))、前記第2のセラミック層単独での焼結による収縮率(図18(B))は第2のセラミック層の全収縮率(図18(C))の約90%にあたる。また、これと同様に異なる材料の第2のセラミック層が図18の太点線で示されるような第1のセラミック層と第2のセラミック層を用いたサンプルを実施例4−4とする。このとき、前記第1のセラミック層単独での焼結開始から焼結が完了するまでの間(図18(A))、前記第2のセラミック層単独での焼結による収縮率(図18(B’))は第2のセラミック層の全収縮率(図18(C))の約90%にあたる。
本実施例における収縮率(図18(B),(B’))は全収縮率(図18(C))の約90%と等しい。このような状況において、実施例4−3の第2のセラミック層の焼結進行速度は第1のセラミック層の焼結進行速度より速い。一方、実施例4−4の第2のセラミック層の焼結進行速度は第1のセラミック層の焼結進行速度より遅い。このような材料で図4のように構成したキャビティを有する多層セラミック基板を作製し、キャビティ底面の端部の構造欠陥の深さの平均値を算出することにより評価した。なお、評価にはレーザー顕微鏡を用いた。(表3)にその結果を示す。
図3の構成をとるとき、また図4の構成をとり、共に収縮率(図18(B),(B’))が90%のとき、すべてのサンプルにおいて構造欠陥は観察されたが、ともに焼結進行速度の遅い材料を用いた第2のセラミック層で作製した実施例4−2と実施例4−4は実施例4−1と実施例4−3に対し、構造欠陥が良化していることが観察された。本実施例では構造欠陥が観察され易いように収縮率(図18(B),(B’))が90%のサンプルを用いたが、80%以下のサンプルについても同様の効果が期待できる。
以上の結果から、第1のセラミック層に比べ第2のセラミック層の単独での焼結進行速度が遅いことがより好ましい。
また本発明によれば、前記多層セラミック基板において、焼成前の多層セラミック層の少なくとも一方主面に、前記多層セラミック層の焼成条件では焼結しない収縮抑制層を密着させ、これを前記多層セラミック層の焼成条件で焼成した後、未焼結の収縮抑制層を除去することにより得られるような、キャビティを有する多層セラミック基板のXY方向の焼成収縮を抑制することがより好ましい。
ここで、本発明では図7の断面図に示すように、キャビティを形成するための貫通孔を有する複数のセラミック層からなるキャビティ壁部8が、複数のセラミック層からなる平板部9表面上の少なくとも一方に積層された、内部導体層を備える多層セラミック基板であって、その少なくとも一方主面には収縮抑制層10が配置されている。また主材と副材を有し、少なくとも前記キャビティ壁部と接する側の前記平板部表層に、副材からなる第2のセラミック層11が平板で配置され、且つ主材からなる第1のセラミック層12と前記第2のセラミック層が単独でも緻密に焼結する温度の範囲で焼成することを特徴としている。
また、本発明によれば、図8の断面図に示すように少なくとも前記平板部9表層と平板部と接する側のキャビティ壁部8底面に前記第2のセラミック層11が配置されていてもよい。
ここで収縮抑制層を用いる最大の利点は、基板の平坦性、反り量をより良化させることである。仮に、第1のセラミック層と第2のセラミック層の熱膨張係数が異なる場合もしくは収縮率が異なる場合、一般的に基板が反ってしまう恐れがある。そのような反りに対してこの手法は特に有効である。また図9に示すように、必要に応じて反っている基板の凹側の上面の収縮抑制層10を厚くする事も有効である。また、図10に示すようにキャビティの底面に収縮抑制層13を配置することによっても、反りの低減及びキャビティ底面の平坦性をより向上させることが可能である。
以下にその実施例を示す。
(実施例5)
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バイした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
本実施例において、キャビティ壁部の焼成後厚みは500μm、平板部の焼成後厚みは500μmとし、キャビティは□5mmとした。また、セラミック層のフィラーには共にアルミナを主成分とし、共にガラスを含んでいるものを用いた。また、本実施例では共に比誘電率が10以下のものを用いた。しかし、材料はこれに限定するものではない。なお、焼成条件は脱バイした後、900℃で30分間保持することにより、第1のセラミック層と第2のセラミック層の両層を緻密に焼結させた。
また、材料としては第1のセラミック層は実施例3−1で用いた第1のセラミック層と同様である。第2のセラミック層は熱機械分析装置で観察する限り、実施例3−1で用いたものとほぼ同様の収縮挙動を起こす材料を用いた。しかしながら、本検討では故意に基板に反りを発生させる為、第1のセラミック層の熱膨張係数は5ppm/℃、第2のセラミック層の熱膨張係数は10ppm/℃のものを用いた。
まず、リファレンスとして図3に示すように、第2のセラミック層は平板部上面に100μmの構成とした。これを実施例5−1とする。次に図7に示すように、実施例5−1に加え、最上面と最下面に100μmの収縮抑制層を配置した。これを実施例5−2とする。
次に、リファレンスとして図4に示すように、第2のセラミック層はキャビティ壁部に50μm、平板部上面に50μmの構成とした。これを実施例5−3とする。次に図8に示すように、実施例5−3に加え、最上面と最下面に100μmの収縮抑制層を配置した。これを実施例5−4とする。次に図9に示すように、実施例5−4と構成は同じであるがキャビティと接する側の収縮抑制層の厚みを200μmとした。これを実施例5−5とする。次に図10に示すように、実施例5−4に加え、キャビティ底面に収縮抑制層100μmを配置したものを実施例5−6とする。
また、本検討には則していない、収縮挙動がほぼ同様の材料でありながら、熱膨張係数が同様に異なるサンプルを図4の構成で作製したものを比較例5−1とする。
それぞれのサンプルにおいて、基板の反り量とキャビティ底面の平坦性を調べた。なお、キャビティ底面平坦性の測定には、レーザー顕微鏡を用いた。その結果を(表4)に示す。
比較例5−1においては、構造欠陥が観察されたが、本実施例のキャビティ底面の平坦性を算出する場合、その欠陥は無視している。
比較例5−1に対して、第2のセラミック層を配置したものはどの実施例においても良化していることが観察された。反り量は比較例5−1に対して、実施例5−1と5−3の収縮抑制層を配置していないものにおいても低減されており、また実施例5−2と実施例5−4に示される収縮抑制層を配置したサンプルではよりその効果が顕著に見られた。また、キャビティ底面の平坦性についても同様の結果が得られた。
さらに収縮抑制層の厚みを増した実施例5−5、及びキャビティ底面に収縮抑制層を配置した実施例5−6は基板の反り量、キャビティ底面の平坦性が更に良化していることが観察された。
以上の結果から、キャビティを有する多層セラミック基板において、焼成前の多層セラミック層の少なくとも一方主面に、前記多層セラミック層の焼成条件では焼結しない収縮抑制層を密着させ、これを前記多層セラミック層の焼成条件で焼成した後、未焼結の収縮抑制層を除去することにより得られるような、キャビティを有する多層セラミック基板のXY方向の焼成収縮を抑制することが好ましい。
本発明によればキャビティを形成するための貫通孔を有する複数のセラミック層からなるキャビティ壁部が、複数のセラミック層からなる平板部表面上の少なくとも一方に積層された、内部導体層を備える多層セラミック基板であって、主材と副材を有し、少なくとも前記キャビティ壁部と接する側の前記平板部表層に、副材からなる第2のセラミック層が平板で配置され、且つ主材からなる第1のセラミック層と前記第2のセラミック層が単独でも緻密に焼結する温度の範囲で焼成する。これにより、キャビティを有する多層セラミック基板の焼成収縮の応力により発生するキャビティ底面の隅部や端部の構造欠陥を抑制し、且つ第1のセラミック層と第2のセラミック層が焼結時にお互いの収縮を抑制することから、キャビティ底面の平坦性を確保し、基板の反り量などを低減した多層セラミック基板を提供することができる。
1 キャビティ壁部
2 平板部
3 キャビティ
4 キャビティを有する多層セラミック基板
5 キャビティ底面の隅部や端部に発生する構造欠陥の例
6 第2のセラミック層
7 第1のセラミック層
8 キャビティ壁部
9 平板部
10 収縮抑制層
11 第2のセラミック層
12 第1のセラミック層
13 キャビティ底面に配置した収縮抑制層
2 平板部
3 キャビティ
4 キャビティを有する多層セラミック基板
5 キャビティ底面の隅部や端部に発生する構造欠陥の例
6 第2のセラミック層
7 第1のセラミック層
8 キャビティ壁部
9 平板部
10 収縮抑制層
11 第2のセラミック層
12 第1のセラミック層
13 キャビティ底面に配置した収縮抑制層
Claims (11)
- キャビティを形成するための貫通孔を有する複数のセラミック層からなるキャビティ壁部が、複数のセラミック層からなる平板部表面上の少なくとも一方に積層された、内部導体層を備える多層セラミック基板であって、主材と副材を有し、少なくとも前記キャビティ壁部と接する側の前記平板部表層に、副材からなる第2のセラミック層が平板で配置され、且つ主材からなる第1のセラミック層と前記第2のセラミック層が単独でも緻密に焼結する温度の範囲で焼成することを特徴とする多層セラミック基板。
- 少なくとも前記平板部表層と平板部と接する側のキャビティ壁部底面に前記第2のセラミック層が配置されていることを特徴とする請求項1記載の多層セラミック基板。
- 前記第1のセラミック層あるいは第2のセラミック層は少なくともガラスを含むことを特徴とする請求項1記載の多層セラミック基板。
- 前記第1のセラミック層と第2のセラミック層は少なくともフィラーを含み、第1のセラミック層及び第2のセラミック層に含まれるフィラーの主成分が同じであることを特徴とする請求項1記載の多層セラミック基板。
- 前記第1のセラミック層及び第2のセラミック層の比誘電率が共に10以下であることを特徴とする請求項1記載の多層セラミック基板。
- 前記多層セラミック基板を構成する第2のセラミック層の体積が第1のセラミック層より小さいことを特徴とする請求項1記載の多層セラミック基板。
- 前記第1のセラミック層単独での焼結開始から焼結が完了するまでの間に、前記第2のセラミック層単独での焼結による収縮率は、第2のセラミック層の全収縮率の80%以下であることを特徴とする請求項1記載の多層セラミック基板。
- 前記第1のセラミック層に比べ第2のセラミック層の単独での焼結開始温度が低いことを特徴とする請求項1記載の多層セラミック基板。
- 前記第1のセラミック層と第2のセラミック層の単独での焼結開始温度は30℃以上異なることを特徴とする請求項1記載の多層セラミック基板。
- 前記第1のセラミック層に比べ第2のセラミック層の単独での焼結進行速度が遅いことを特徴とする請求項1記載の多層セラミック基板。
- 前記多層セラミック基板において、焼成前の多層セラミック層の少なくとも一方主面に、前記多層セラミック層の焼成条件では焼結しない収縮抑制層を密着させ、これを前記多層セラミック層の焼成条件で焼成した後、未焼結の収縮抑制層を除去することにより得られる、XY方向の焼成収縮を抑制した請求項1記載の多層セラミック基板。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006103773A JP2007281108A (ja) | 2006-04-05 | 2006-04-05 | 多層セラミック基板 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2006103773A JP2007281108A (ja) | 2006-04-05 | 2006-04-05 | 多層セラミック基板 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2007281108A true JP2007281108A (ja) | 2007-10-25 |
Family
ID=38682270
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2006103773A Pending JP2007281108A (ja) | 2006-04-05 | 2006-04-05 | 多層セラミック基板 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2007281108A (ja) |
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100925604B1 (ko) | 2007-11-12 | 2009-11-06 | 삼성전기주식회사 | 적층 세라믹 패키지 및 그 제조방법 |
KR101025937B1 (ko) | 2008-10-27 | 2011-03-30 | 삼성전기주식회사 | 무수축 다층 세라믹 기판의 제조 방법 |
JP2013105901A (ja) * | 2011-11-14 | 2013-05-30 | Kyocera Corp | 多数個取りセラミック基板およびセラミック基板 |
-
2006
- 2006-04-05 JP JP2006103773A patent/JP2007281108A/ja active Pending
Cited By (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
KR100925604B1 (ko) | 2007-11-12 | 2009-11-06 | 삼성전기주식회사 | 적층 세라믹 패키지 및 그 제조방법 |
KR101025937B1 (ko) | 2008-10-27 | 2011-03-30 | 삼성전기주식회사 | 무수축 다층 세라믹 기판의 제조 방법 |
JP2013105901A (ja) * | 2011-11-14 | 2013-05-30 | Kyocera Corp | 多数個取りセラミック基板およびセラミック基板 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4096990B2 (ja) | セラミック多層基板およびその製造方法 | |
JP5029699B2 (ja) | セラミック複合多層基板及びその製造方法並びに電子部品 | |
KR100451955B1 (ko) | 세라믹 다층 기판의 제조방법 및 미소성의 복합 적층체 | |
JP5024064B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP2007281108A (ja) | 多層セラミック基板 | |
JP5880780B2 (ja) | 絶縁性セラミックペースト、セラミック電子部品およびその製造方法 | |
JP2010116291A (ja) | セラミック基板および電子部品の製造方法 | |
JP2009141368A (ja) | 積層セラミックパッケージ | |
JP2006108529A (ja) | セラミックス多層基板およびその製造方法 | |
JP4957117B2 (ja) | 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート | |
JP2004179628A (ja) | 配線基板およびその製造方法 | |
JP2007115852A (ja) | セラミック基板の製造方法 | |
JP2007053294A (ja) | 積層型セラミック電子部品の製造方法 | |
JP4826348B2 (ja) | 突起状電極付き多層セラミック電子部品の製造方法 | |
JP4150246B2 (ja) | セラミック積層体の製法 | |
JP5682342B2 (ja) | 積層型セラミック電子部品の製造方法 | |
JP2010251597A (ja) | 多層セラミック基板の製造方法 | |
JP2004186343A (ja) | セラミック積層体及びその製法 | |
JP2004186342A (ja) | セラミック積層体及びその製法 | |
JP2002151855A (ja) | 多層セラミック基板の製造方法 | |
JP2008270756A (ja) | 多層セラミック基板及びその製造方法 | |
JP2004186344A (ja) | セラミック積層体及びその製法 | |
JP2009087965A (ja) | 多層配線基板 | |
JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 | |
KR101085778B1 (ko) | 다층 기판의 제조 방법 |