JP2006108529A - セラミックス多層基板およびその製造方法 - Google Patents
セラミックス多層基板およびその製造方法 Download PDFInfo
- Publication number
- JP2006108529A JP2006108529A JP2004295762A JP2004295762A JP2006108529A JP 2006108529 A JP2006108529 A JP 2006108529A JP 2004295762 A JP2004295762 A JP 2004295762A JP 2004295762 A JP2004295762 A JP 2004295762A JP 2006108529 A JP2006108529 A JP 2006108529A
- Authority
- JP
- Japan
- Prior art keywords
- dummy pattern
- substrate
- surface side
- ceramic multilayer
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Landscapes
- Production Of Multi-Layered Print Wiring Board (AREA)
- Structure Of Printed Boards (AREA)
Abstract
【課題】 反りの小さいセラミックス多層基板およびその製造方法を提供する。
【解決手段】 内部の複数の層に配線パターンを形成したセラミックス多層基板において、積層中央から上部にある基板上面が凹に反る場合は、積層中央から下部にある下面側の製品部分の外周部にダミーパターンを設ける。また、基板上面が凸に反る場合には、同様なダミーパターンを上面側に設ける。このように配線パターンとダミーパターンの設置方法を反りに応じて変えることで、基板の反り量を自由に制御する。
【選択図】 図5
【解決手段】 内部の複数の層に配線パターンを形成したセラミックス多層基板において、積層中央から上部にある基板上面が凹に反る場合は、積層中央から下部にある下面側の製品部分の外周部にダミーパターンを設ける。また、基板上面が凸に反る場合には、同様なダミーパターンを上面側に設ける。このように配線パターンとダミーパターンの設置方法を反りに応じて変えることで、基板の反り量を自由に制御する。
【選択図】 図5
Description
本発明は、セラミックス多層基板およびその製造方法に関し、特に、低温焼成セラミック多層配線基板およびその製造方法に関するものである。
電子機器の小型化に伴い、高密度配線や高実装密度が可能な基板としてセラミック基板が用いられている。一般的に、基板内部に複数層の配線パターンを形成したセラミック多層配線基板の製造の際、グリーンシート表面の工程上取り扱いのために設ける周辺部を除いた部分に配線パターンを印刷する。また、上下の配線パターンを接続するためのビアを設け、これらのグリーンシートを積層して、必要に応じてハーフカットでスナップラインを設けて焼成する。
焼成後の工程、特に部品搭載等のため、焼成後の基板は平坦であることが望ましい。しかし、ビア導体、配線導体と素体に使われるセラミック材料は、熱収縮挙動、熱膨張率、焼成時の反応の違い、また、配線導体、ビア導体等の上下非対称性等により、例えば、図12の(a)に示すように、セッター101上にある基板100が上面に凹に、または、(b)に示すように、基板100が下面に凹のいずれかに大きく反ってしまう。
このような反りを防止する方法として、例えば、特許文献1〜3等に記載された技術があり、これらの文献では、図13に示すように、外周部にダミーパターンを設けている。より具体的には、特許文献1に記載の方法では、表面に配線パターンが形成されたグリーンシート内の少なくとも一枚のグリーンシートに、上述したスナップラインを挟んで配線パターンの反対側のグリーンシート表面にダミーパターンを形成している。また、特許文献1では、少なくとも一枚のグリーンシートの配線パターンとスナップラインの位置の間に、さらに他のダミーパターンを形成する。
一方、特許文献2に記載の方法は、グリーンシートに形成した配線パターンと配線領域以外の部分に形成した非配線パターンを形成して、基板のほぼ全体を導体パターンで占めることで、基板の変形やそりをなくしている。また、特許文献には、少なくとも一枚のグリーンシートの製品部分の外側の不要部分、すなわち、セラミック多層基板を形成する部分の外側の不要部分にダミーパターンを印刷して、グリーンシート積層時の加圧を均一化し、製品部分とその外側の不要部分とで焼成途中の昇温過程の収縮挙動をバランスさせている。
上記従来の方法、例えば、特許文献3の実施例では、そのサンプルの厚さは明記されていないが、サンプル寸法25mm×25mm程度の基板であれば、その反りを25μm以下にすることは可能である。しかしながら、多数個取りで、基板サイズ75mm×75mm、100mm×100mm程度と大きくなり、かつ、その厚みが0.4〜0.5mm程度と薄くなると、上述した方法では、反り量の制御が難しいという問題がある。
本発明は、上述した課題に鑑みなされたものであり、その目的とするところは、焼成後の基板の反りが少ない、大型で平滑なセラミックス多層基板およびその製造方法を提供することである。
かかる目的を達成し、上述した課題を解決する一手段として、例えば、以下の構成を備える。すなわち、本発明は、表面に配線パターンを形成した複数のグリーンシートを積層し、その積層体を焼成してなるセラミックス多層基板であって、上記焼成後に上記積層体の中央から上部の基板上面側が反る場合と、中央から下部の基板下面側が反る場合とに応じて、上記配線パターンの形成部分の外周部におけるダミーパターンの設置を変えることを特徴とする。
上述した課題を解決する他の手段として、本発明は、表面に配線パターンを形成した複数のグリーンシートを積層し、その積層体を焼成してなるセラミックス多層基板であって、上記積層体の中央から上面側の電極体積が下面側に比べて多い場合、上記下面側の層にダミーパターンを配し、下面側の電極体積が上面側に比べて多い場合、上記上面側の層にダミーパターンを配することを特徴とする。
さらに、上述した課題を解決する他の手段として、本発明は、例えば、以下の構成を備える。すなわち、本発明に係るセラミックス多層基板の製造方法は、グリーンシートの表面に配線パターンおよびダミーパターンを形成するステップと、複数枚の上記グリーンシートを積層し圧着して積層体を作製するステップと、上記積層体を焼成するステップとを備え、上記焼成後に上記積層体の中央から上部の基板上面側が反る場合と、中央から下部の基板下面側が反る場合とに応じて、上記配線パターンの形成部分の外周部における上記ダミーパターンの設置を変えることを特徴とする。
上記の各発明において、例えば、上記基板上面側が凹に反る場合、上記下面側における配線パターンの形成部分の外周部に上記ダミーパターンを設け、上記基板上面側が凸に反る場合は、上記上面側の配線パターンの形成部分の外周部に上記ダミーパターンを設けることを特徴とする。
また、例えば、上記ダミーパターンを、上記基板が反る方向と逆側の積層体層数の60乃至100%以内の層に設けることを特徴とする。
例えば、上記基板上面側および基板下面側における上記配線パターンとダミーパターンの電極体積の比が0.7乃至1.27の範囲にあることを特徴とする。
例えば、上記積層体の複数層にダミーパターンを設ける場合、そのダミーパターンをこれら複数層に均等に分けて配することを特徴とする。
本発明によれば、配線導体とダミーパターンの設置方法を変えることで基板の反り量を自由に制御でき、結果的に基板の反りを小さくすることができる。
以下、添付図面を参照して、本発明に係る実施の形態例を詳細に説明する。最初に、本実施の形態例に係るセラミック多層基板(低温焼結型同時焼成セラミックス(LTCC:Low Temperature Co−fired Ceramics)多層回路基板)の製造工程について説明する。図1は、本実施の形態例におけるLTCC多層配線基板の製造工程を示すフローチャートである。
図1のステップS1では、セラミック粉の混合および粉砕を行う。具体的には、所定の秤量を行った硼珪酸ガラス等のガラス粉、アルミナ(Al2O3)粉、樹脂、可塑剤、分散剤等をボールミル混合してスラリーを作製する。そして、ステップS2で、ドクターブレード等の方法によりセラミックスグリーンシートを作製する(セラミックスグリーンテープ成形)。
ステップS3において、上記のセラミックスグリーンシートを所定の大きさに切り出し、続くステップS4で、打抜き型やパンチングマシーンを用いてスルーホールを形成する。これに続く工程(ステップS5)では、形成されたスルーホールに銀(Ag)等の導体ペーストを充填し、スクリーン印刷等の方法によって、焼成後においてその厚さが約10μm程度となるように内部電極パターンを形成する。
本実施の形態例では、ステップS5において、後述する試料を作製するためのパターン印刷を行う。ここでは、ダミーパターンを形成した試料と、比較例としてのダミーパターンを設けない試料とを作製し、ダミーパターンを形成した試料としては、さらに、ダミーパターンを全ての層に設けたもの、特定の層(後述するL1〜L3)に設けたものも作製した。これらのダミーパターンは、基板の反りを軽減させるために必要な層の配線パターンの外周部に、内部電極と同じ導体ペーストを用いて形成する。
ステップS6では、パターン印刷されたグリーンシートを、例えば、一軸プレスや静水圧プレス等により積層・圧着させて、積層セラミックスグリーンブロックを作製する。その後、ステップS7において、そのブロックの切断ラインに沿ってハーフカットを形成し、ステップS8では、850℃〜890℃の範囲で、脱バインダー処理および焼成を行う。なお、焼成は、後述するA面側を大気側にし、B面側がセッター側となるようにして行う。
次に、LTCC多層配線基板における電極パターンと基板の反りとの関係について説明する。本願発明者は、高精度に多層基板の反りを制御する方法として、基板上面が凹に反る場合は、下面側の製品部分の外周部にダミーパターンを設け、上面が凸に反る場合には、上面側に同様なダミーパターンを設けることが基板の反りを小さくすることに非常に有効であり、配線導体とダミーパターンの設置方法によって反り量を自由に制御できることを見出した。
図2は、多層基板の構造を模式的に示す断面図である。図2に示す基板は、6層で構成される多層基板であり、ここでは、その積層中央から上の部分(上面、あるいは上面側ともいう)と、下の部分(下面、あるいは下面側ともいう)とに分けて、各層における内部電極の体積をL0〜L5とする。
そこで、層の上面と下面における内部電極の電極体積比A/Bを求める。図2に示す上面の電極体積Aは、L1+L2+(L3/2)で表し、下面の電極体積Bは、(L3/2)+L4+L5で表す。電極体積は、1チップあたりの電極体積であり、図2に示す例では、6層のうち最上部のL0層には配線導体が印刷されていないため、その電極体積は0mm3である。なお、内部電極の厚さは、5〜10μmである。
図3は、層と電極体積との関係を示しており、例えば、上面の電極体積が大きく、下面の電極体積が小さい場合、上面と下面での内部電極の電極体積比が大きくなり、上面と下面で収縮のバランスが崩れる。その結果、例えば、図4に示すように、基板がその上面が凹になるように反ってしまう。これとは反対に、下面の電極体積の方が大きくなり、下面と上面での内部電極の電極体積比が大きくなると、下面と上面で収縮のバランスが崩れて、基板がその下面が凹になるように反ってしまう。
そこで、本実施の形態例に係るセラミック多層基板では、基板が凹に反る方向とは逆方向、すなわち、上面が凹に反る場合は、図5に示すように、下面側の製品部分の外周部にダミーパターン51,53を設ける。そうすることで、図6に示すように基板上面の凹の反り量が小さくなる。また、下面が凹に反る場合には、図示を省略するが、上面側にダミーパターンを設けることにより、基板の反りを小さくすることができる。
より具体的には、上述したダミーパターンを設けた本実施の形態例に係るLTCC多層配線基板において、ダミーパターン51,53は、図5に示すように下面側の製品部分の外周部に、下面側の層数全体(図5に示す基板の場合、下面側3層にダミーパターンを設けるのを100%と表現する)に均等に設けるのが望ましい。
また、ダミーパターンを下面側の層数の30%以上(ここでは、下面側1層に設けるのを30%、下面側2層に設けるのを60%と表現する)に渡って設置すると、その効果が十分であることが判明した。よって、これらの方法を組み合わせることで、低温焼成セラミック多層配線基板の反り量の制御ができる。
次に、本実施の形態例に係るセラミック多層基板の試料について測定した結果を、データやグラフ等を参照して詳細に説明する。図7は、中心部が製品部71となり、その周辺部にダミーパターン73が配された、焼成後の基板寸法(外形寸法:75×75mm、製品寸法:65×69mm)を示している。なお、焼成後の基板の厚さは、0.45mmである。
焼成後におけるセラミック多層基板の試料の反り量測定は、以下のように行った。反り量は、小さな接触圧で変化するため、レーザーを使用した非接触の3次元測定器NEXYVで測定し、図8に示すように、反りの測定方向としてX,Y、右下、左下の各走査線より測定された測定値から、反り量=最大値−最小値で求めた。
本実施の形態例では、まず、図7に示す基板においてダミーパターンを設けない試料を作製し、それを図2に示すように積層した。そして、その上面側、下面側の電極(L1〜L5)の電極体積比を変化させて、電極体積比と基板の反り量との関係を調べた。表1は、実施例1〜実施例13について得られた、上面側電極体積/下面側電極体積(A/B)の値と、最大反り量であり、図9は、それらの関係を図示したものである。
上述したように、セラミック多層基板の層構造を上面と下面とに二分した場合、上面側の電極体積が下面側に比べて多い場合、すなわち、上面側電極体積/下面側電極体積が1より大きい場合は、基板は上面側に凹に反る。また、それが1より小さい場合には、基板は逆に下面側に凹になる。これは、例えば、上面と下面で内部電極のパターンを全て同じにしても、上面の電極厚が10μm、下面の電極厚が5μmの場合、上面と下面での内部電極の電極体積比が55%/45%≒1.22よりも大きくなるので、焼成した基板は反ってしまう。
図9に示すように、(1)上面側電極体積/下面側電極体積の比が1以上になると、基板は上面に凹に反り、その比が1以下では、基板は上面が凸に反る。(2)上面側電極体積/下面側電極体積の比の対数と最大反り量(μm)は、直線関係にある。(3)反り量を、基板上への部品搭載に必要となる80μm以下にするためには、上面側電極体積/下面側電極体積の比を0.8〜1.2程度にすればよいことがわかった。
しかし、実際の製品では、内部電極配置は、必ずしも上面側電極体積/下面側電極体積の比が0.8〜1.2程度にならない。そこで、本実施の形態例では、その調整分をダミーパターンで行った。表2および表3は、実施例14〜17、比較例1〜3についての実施結果を示している。表2に示すように、実施例14〜17における層L1〜L5の電極体積は、0.639〜0.527mm3であり、上面側電極体積(A)/下面側電極体積(B)比は、1.271と同じものを用いた。
表3に示すように、実施例14では、L3〜L5に均等に0.17mm3のダミーパターンを設け、電極体積比A/Bを1.00とした。同様に、実施例15では、L4,L5に0.17mm3のダミーパターンを設け、実施例16は、L5のみに0.17mm3のダミーパターンを設けた。また、実施例17として、L5のみを0.34mm3とするダミーパターンを有する基板を作製した。
一方、比較例として、ダミーパターンのないもの(比較例1)、全層に0.17mm3のダミーパターンを設けたもの(比較例2)、層L1〜L3に0.17mm3のダミーパターンを設けたもの(比較例3)を作製した。
表3に示す結果から、上面と下面での内部電極の電極体積比が55%/45%≒1.22よりも大きくなると、比較例1のようにダミーパターンがない場合、基板が反ってしまう。比較例2では、全層にダミーパターンを設けたが、これによって反りに若干の改善はなされるが、大きな効果は得られなかった。また、比較例3のように、ダミーパターンを基板が凹方向に反る方向と同方向に設けると、上面、下面の電極体積比はさらに大きくなり、反りが助長されることが判明した。
これに対して、実施例14,15のように、基板の反る方向とは逆方向の層数の60〜100%にダミーパターンを設けることで、反り方向とは逆方向に収縮応力が加わり、基板の反りが小さくなる。また、実施例16,17等のように、ダミーパターンを、基板の反る方向とは逆方向の層数の30%未満に設けた場合は、層L3〜L5に均等に設けた場合よりも、その効果は小さいことがわかる。
表4および表5は、上記の表2および表3に対して、層L1〜L5の電極体積を、0.639〜0.527mm3とそのままにして、内部電極の層配置を変えた実施例18〜20と、比較例4〜6とについて実施した結果を示している。そのため、表4に示すように、実施例18〜20における上面側電極体積(A)/下面側電極体積(B)比は、1.212となっている。
実施例18〜20、および比較例4〜6についても、上記の実施例14〜17、比較例1〜3と同様な傾向を示した。すなわち、ダミーパターンがない場合には基板が反ってしまい(比較例4)、全層にダミーパターンを設けても、反りに若干の改善はなされるが、大きな効果は得られず(比較例5)、また、基板が凹方向に反る方向と同方向にダミーパターンを設けると、上面、下面の電極体積比はさらに大きくなり、反りが助長される(比較例6)。
他方、実施例18,19では、基板の反る方向とは逆方向の層数の60〜100%にダミーパターンを設けたことで、反り方向と逆方向の収縮応力によって、基板の反りが小さくなる。また、実施例20等のように、ダミーパターンを、基板の反る方向とは逆方向の層数の30%未満に設けた場合には、層L3〜L5に均等に設けた場合よりも、その効果は小さい。
以上のことから、ダミーパターンについては、実施例14〜20(表2〜表5)のように、基板の反る方向とは逆方向の層数の60〜100%以内に設けることで、基板の反りを小さくすることができることが判明した。
図10は、上述した実施例14〜20、比較例1〜6の上面側電極体積/下面側電極体積の比の対数と最大反り量(μm)との関係を示している。図10に示すように、層にダミーパターンを加えた場合、基板の反りを小さくするには、上面側電極体積/下面電極体積の比が0.7〜1.27の範囲が望ましいが、それが0.8〜1.2であるとさらに良好となる。また、その比が0.95〜1.1の範囲であることが最も望ましい。
結局、ダミーパターンは、基板が、上面が凹に反る場合は、下面側の製品部分の外周部に設け、下面が凹に反る場合には上面側にダミーパターンを設けるが、その場合、複数層に均等に分けて設置するのが最も望ましい。
図11は、グリーンシート上に配したダミーパターンの一例を示している。図11に示す例では、白抜きで示す製品部分93に対してグリーンシート90の上にダミーパターン91がメッシュ状に均等に配されている。なお、このダミーパターンは、メッシュ状のパターンに限定されず、回路状(導体パターン状)であっても、ベタ状であってもよい。また、ダミーパターンは、製品部分93中の回路以外の部分に設けてもよい。
以上説明したように、本実施の形態例によれば、内部の複数の層に配線パターンを形成したセラミックス多層基板において、積層中央から上部を基板上面とし、下部を基板下面とすると、基板上面が凹に反る場合は、下面側の製品部分の外周部にダミーパターンを設け、上面が凸に反る場合には、それと同様なダミーパターンを上面側に設けることで、配線導体とダミーパターンの設置方法で反り量を自由に制御でき、結果として、基板の反りを小さくすることができる。
具体的には、多層基板の反る方向とは逆方向の層数の60〜100%以内、つまり、6層構造の場合、下面側の2〜3層にダミーパターンを設けることで、基板の反りを小さくすることができ、それにより高精度に基板の反りを制御可能となる。
また、本実施の形態例によれば、基板が、その上面が凹に反る場合は、下面側の製品部分の外周部にダミーパターンを設け、下面が凹に反る場合には上面側にダミーパターンを設けて、その際、複数層に均等に分けてダミーパターンを設置することで、多層基板の反りを少なくすることができる。
51,53 ダミーパターン
90 グリーンシート
91 ダミーパターン
100 基板
101 セッター
90 グリーンシート
91 ダミーパターン
100 基板
101 セッター
Claims (11)
- 表面に配線パターンを形成した複数のグリーンシートを積層し、その積層体を焼成してなるセラミックス多層基板であって、
前記焼成後に前記積層体の中央から上部の基板上面側が反る場合と、中央から下部の基板下面側が反る場合とに応じて、前記配線パターンの形成部分の外周部におけるダミーパターンの設置を変えることを特徴とするセラミックス多層基板。 - 表面に配線パターンを形成した複数のグリーンシートを積層し、その積層体を焼成してなるセラミックス多層基板であって、
前記積層体の中央から上面側の電極体積が下面側に比べて多い場合、前記下面側の層にダミーパターンを配し、下面側の電極体積が上面側に比べて多い場合、前記上面側の層にダミーパターンを配することを特徴とするセラミックス多層基板。 - 前記基板上面側が凹に反る場合、前記下面側における配線パターンの形成部分の外周部に前記ダミーパターンを設け、前記基板上面側が凸に反る場合は、前記上面側の配線パターンの形成部分の外周部に前記ダミーパターンを設けることを特徴とする請求項1または2記載のセラミックス多層基板。
- 前記ダミーパターンを、当該セラミックス多層基板が反る方向と逆側の積層体層数の60乃至100%以内の層に設けることを特徴とする請求項3記載のセラミックス多層基板。
- 前記基板上面側および基板下面側における前記配線パターンとダミーパターンの電極体積の比が0.7乃至1.27の範囲にあることを特徴とする請求項4記載のセラミックス多層基板。
- 前記積層体の複数層に前記ダミーパターンを設ける場合、そのダミーパターンをこれら複数層に均等に分けて配することを特徴とする請求項5記載のセラミックス多層基板。
- グリーンシートの表面に配線パターンおよびダミーパターンを形成するステップと、
複数枚の前記グリーンシートを積層し圧着して積層体を作製するステップと、
前記積層体を焼成するステップとを備え、
前記焼成後に前記積層体の中央から上部の基板上面側が反る場合と、中央から下部の基板下面側が反る場合とに応じて、前記配線パターンの形成部分の外周部における前記ダミーパターンの設置を変えることを特徴とするセラミックス多層基板の製造方法。 - 前記基板上面側が凹に反る場合、前記下面側における配線パターンの形成部分の外周部に前記ダミーパターンを設け、前記基板上面側が凸に反る場合は、前記上面側の配線パターンの形成部分の外周部に前記ダミーパターンを設けることを特徴とする請求項7記載のセラミックス多層基板の製造方法。
- 前記ダミーパターンを、前記セラミックス多層基板が反る方向と逆側の積層体層数の60乃至100%以内の層に設けることを特徴とする請求項8記載のセラミックス多層基板の製造方法。
- 前記基板上面側および基板下面側における前記配線パターンとダミーパターンの電極体積の比が0.7乃至1.27の範囲にあることを特徴とする請求項9記載のセラミックス多層基板の製造方法。
- 前記積層体の複数層にダミーパターンを設ける場合、そのダミーパターンをこれら複数層に均等に分けて配することを特徴とする請求項10記載のセラミックス多層基板の製造方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004295762A JP2006108529A (ja) | 2004-10-08 | 2004-10-08 | セラミックス多層基板およびその製造方法 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004295762A JP2006108529A (ja) | 2004-10-08 | 2004-10-08 | セラミックス多層基板およびその製造方法 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2006108529A true JP2006108529A (ja) | 2006-04-20 |
Family
ID=36377866
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004295762A Pending JP2006108529A (ja) | 2004-10-08 | 2004-10-08 | セラミックス多層基板およびその製造方法 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2006108529A (ja) |
Cited By (11)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218240A (ja) * | 2008-03-07 | 2009-09-24 | Ngk Spark Plug Co Ltd | 多数個取り基板 |
JP2009252783A (ja) * | 2008-04-01 | 2009-10-29 | Murata Mfg Co Ltd | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 |
JP2011238907A (ja) * | 2010-04-12 | 2011-11-24 | Asahi Glass Co Ltd | セラミックス基板及びその製造方法 |
JP2012000771A (ja) * | 2010-06-14 | 2012-01-05 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
KR101216164B1 (ko) * | 2011-07-27 | 2012-12-28 | 삼성전기주식회사 | 회로기판 및 그 제조방법 |
JP2014033101A (ja) * | 2012-08-03 | 2014-02-20 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
JP2014053575A (ja) * | 2012-09-10 | 2014-03-20 | Ngk Insulators Ltd | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板の製造方法 |
JP2015180867A (ja) * | 2014-03-07 | 2015-10-15 | 日本碍子株式会社 | センサ素子の製造方法 |
JP2016103517A (ja) * | 2014-11-27 | 2016-06-02 | 京セラ株式会社 | 回路基板 |
JP2016213332A (ja) * | 2015-05-11 | 2016-12-15 | パナソニックIpマネジメント株式会社 | コモンモードノイズフィルタ |
JP2020202274A (ja) * | 2019-06-10 | 2020-12-17 | 日本特殊陶業株式会社 | 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法 |
Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260844A (ja) * | 1996-03-21 | 1997-10-03 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板の製造方法 |
JPH10190229A (ja) * | 1996-12-27 | 1998-07-21 | Ibiden Co Ltd | 多層プリント配線板 |
JP2004071852A (ja) * | 2002-08-07 | 2004-03-04 | Hitachi Metals Ltd | 積層基板 |
-
2004
- 2004-10-08 JP JP2004295762A patent/JP2006108529A/ja active Pending
Patent Citations (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JPH09260844A (ja) * | 1996-03-21 | 1997-10-03 | Sumitomo Kinzoku Electro Device:Kk | セラミック多層基板の製造方法 |
JPH10190229A (ja) * | 1996-12-27 | 1998-07-21 | Ibiden Co Ltd | 多層プリント配線板 |
JP2004071852A (ja) * | 2002-08-07 | 2004-03-04 | Hitachi Metals Ltd | 積層基板 |
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2009218240A (ja) * | 2008-03-07 | 2009-09-24 | Ngk Spark Plug Co Ltd | 多数個取り基板 |
JP4560099B2 (ja) * | 2008-03-07 | 2010-10-13 | 日本特殊陶業株式会社 | 多数個取り基板 |
JP2009252783A (ja) * | 2008-04-01 | 2009-10-29 | Murata Mfg Co Ltd | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 |
JP2011238907A (ja) * | 2010-04-12 | 2011-11-24 | Asahi Glass Co Ltd | セラミックス基板及びその製造方法 |
JP2012000771A (ja) * | 2010-06-14 | 2012-01-05 | Fuji Xerox Co Ltd | 発光装置、プリントヘッドおよび画像形成装置 |
KR101216164B1 (ko) * | 2011-07-27 | 2012-12-28 | 삼성전기주식회사 | 회로기판 및 그 제조방법 |
JP2014033101A (ja) * | 2012-08-03 | 2014-02-20 | Ngk Spark Plug Co Ltd | 配線基板及び配線基板の製造方法 |
JP2014053575A (ja) * | 2012-09-10 | 2014-03-20 | Ngk Insulators Ltd | 大容量モジュールの周辺回路用の回路基板、及び当該回路基板の製造方法 |
JP2015180867A (ja) * | 2014-03-07 | 2015-10-15 | 日本碍子株式会社 | センサ素子の製造方法 |
JP2016103517A (ja) * | 2014-11-27 | 2016-06-02 | 京セラ株式会社 | 回路基板 |
JP2016213332A (ja) * | 2015-05-11 | 2016-12-15 | パナソニックIpマネジメント株式会社 | コモンモードノイズフィルタ |
JP2020202274A (ja) * | 2019-06-10 | 2020-12-17 | 日本特殊陶業株式会社 | 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法 |
JP7223638B2 (ja) | 2019-06-10 | 2023-02-16 | 日本特殊陶業株式会社 | 多数個取りセラミック基板、その製造方法、およびセラミック基板の製造方法 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US8105453B2 (en) | Method for producing multilayer ceramic substrate | |
WO2008018227A1 (fr) | Procédé de production d'un substrat céramique multicouche | |
KR102093157B1 (ko) | 다층 세라믹 기판 | |
JP6402829B2 (ja) | 多層セラミック基板および多層セラミック基板の製造方法 | |
JP2006108529A (ja) | セラミックス多層基板およびその製造方法 | |
JP4788544B2 (ja) | 多層セラミック基板およびその製造方法 | |
JP2004214573A (ja) | セラミック多層基板の製造方法 | |
JPH0697656A (ja) | セラミック多層基板の製造方法 | |
JP2003110238A (ja) | ガラスセラミック多層基板の製造方法 | |
JP2004071852A (ja) | 積層基板 | |
KR100674843B1 (ko) | 기판의 치수변형을 최소화할 수 있는 ltcc기판의제조방법 및 이로부터 제조된 ltcc기판 | |
JPWO2014156393A1 (ja) | 絶縁性セラミックペースト、セラミック電子部品およびその製造方法 | |
JP2955442B2 (ja) | セラミックス回路基板の製造方法 | |
JP2007053294A (ja) | 積層型セラミック電子部品の製造方法 | |
WO2018030192A1 (ja) | セラミック電子部品 | |
JP2005276922A (ja) | 積層セラミック基板 | |
JP4595199B2 (ja) | 多層セラミック基板の製造方法 | |
JP2007281108A (ja) | 多層セラミック基板 | |
JP2006229093A (ja) | ガラスセラミック基板の製造方法 | |
KR102170221B1 (ko) | 프로브카드용 공간변환기 및 그 제조 방법 | |
JPH04125990A (ja) | 多層セラミックス回路基板およびその製造方法 | |
JPH0957903A (ja) | 多層セラミックス基板およびその製造方法 | |
JP4196093B2 (ja) | セラミック基板の製造方法 | |
JPH0645757A (ja) | 多層セラミック基板およびその製造方法 | |
JPH0738258A (ja) | 多層セラミック焼結体の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20070726 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20100318 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20100413 |
|
A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20100831 |