JP2009252783A - セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 - Google Patents
セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 Download PDFInfo
- Publication number
- JP2009252783A JP2009252783A JP2008095005A JP2008095005A JP2009252783A JP 2009252783 A JP2009252783 A JP 2009252783A JP 2008095005 A JP2008095005 A JP 2008095005A JP 2008095005 A JP2008095005 A JP 2008095005A JP 2009252783 A JP2009252783 A JP 2009252783A
- Authority
- JP
- Japan
- Prior art keywords
- temporary
- bonded
- ceramic
- press
- multilayer substrate
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
- H01L2224/161—Disposition
- H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/26—Layer connectors, e.g. plate connectors, solder or adhesive layers; Manufacturing methods related thereto
- H01L2224/31—Structure, shape, material or disposition of the layer connectors after the connecting process
- H01L2224/32—Structure, shape, material or disposition of the layer connectors after the connecting process of an individual layer connector
- H01L2224/321—Disposition
- H01L2224/32151—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
- H01L2224/32221—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
- H01L2224/32225—Disposition the layer connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/73—Means for bonding being of different types provided for in two or more of groups H01L2224/10, H01L2224/18, H01L2224/26, H01L2224/34, H01L2224/42, H01L2224/50, H01L2224/63, H01L2224/71
- H01L2224/732—Location after the connecting process
- H01L2224/73201—Location after the connecting process on the same surface
- H01L2224/73203—Bump and layer connectors
- H01L2224/73204—Bump and layer connectors the bump connector being embedded into the layer connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
Landscapes
- Devices For Post-Treatments, Processing, Supply, Discharge, And Other Processes (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Abstract
【課題】シートの積層と仮圧着を繰り返して行いながら仮圧着体を形成してゆく工法を用いた場合にも、反りの少ないセラミック多層基板を製造することを可能にする。
【解決手段】準備したセラミックグリーンシートの積層、仮圧着を繰り返して行うことにより、複数のセラミックグリーンシートが積層され、仮圧着された仮圧着体を複数作製し、この複数の仮圧着体の少なくとも１つ（第１の仮圧着体２１）は、セラミックグリーンシートを順次積層して行く場合において先に積層された方を下側、後で積層された方を上側とした場合における上下関係が、他の仮圧着体（第２の仮圧着体２２）とは逆の関係となるように、複数（少なくとも２つ）の仮圧着体２１，２２を配置して複合仮圧着体３０を形成する。そして、この複合仮圧着体３０を、本圧着することにより積層体３１を作製し、この積層体３１を焼成する工程を経てセラミック多層基板を得る。
【選択図】図２
【解決手段】準備したセラミックグリーンシートの積層、仮圧着を繰り返して行うことにより、複数のセラミックグリーンシートが積層され、仮圧着された仮圧着体を複数作製し、この複数の仮圧着体の少なくとも１つ（第１の仮圧着体２１）は、セラミックグリーンシートを順次積層して行く場合において先に積層された方を下側、後で積層された方を上側とした場合における上下関係が、他の仮圧着体（第２の仮圧着体２２）とは逆の関係となるように、複数（少なくとも２つ）の仮圧着体２１，２２を配置して複合仮圧着体３０を形成する。そして、この複合仮圧着体３０を、本圧着することにより積層体３１を作製し、この積層体３１を焼成する工程を経てセラミック多層基板を得る。
【選択図】図２
Description
本発明は、セラミック多層基板の製造方法に関し、詳しくは、シートの積層と仮圧着を繰り返して行うことにより仮圧着体を形成する工程を経て製造されるセラミック多層基板の製造方法およびセラミック多層基板の反り量の調整方法に関する。
近年、配線導体を３次元的に配置したセラミック多層基板が種々の用途に広く用いられている。
そして、このセラミック多層基板は、通常その表面に、半導体素子や表面実装型電子部品などが搭載される。そのため、平面寸法精度が高いことが重要な特性として求められる。
そして、焼成時の平面方向への収縮を抑制し、寸法精度の高いセラミック多層基板を製造する方法として、有機バインダおよび可塑剤を含むガラス・セラミックを主たる成分とする低温焼結が可能なセラミックグリーンシートと、このセラミックグリーンシートの焼成条件下では焼結しない無機組成物層である拘束層（収縮抑制層）とを交互に積層、圧着した後、この積層圧着体をセラミックグリーンシートは焼結するが拘束層は焼結しない焼成条件で焼成することにより、平面方向への収縮を抑制して寸法精度の高いセラミック多層基板を製造する方法が提案されている（特許文献１参照）。
そして、このセラミック多層基板は、通常その表面に、半導体素子や表面実装型電子部品などが搭載される。そのため、平面寸法精度が高いことが重要な特性として求められる。
そして、焼成時の平面方向への収縮を抑制し、寸法精度の高いセラミック多層基板を製造する方法として、有機バインダおよび可塑剤を含むガラス・セラミックを主たる成分とする低温焼結が可能なセラミックグリーンシートと、このセラミックグリーンシートの焼成条件下では焼結しない無機組成物層である拘束層（収縮抑制層）とを交互に積層、圧着した後、この積層圧着体をセラミックグリーンシートは焼結するが拘束層は焼結しない焼成条件で焼成することにより、平面方向への収縮を抑制して寸法精度の高いセラミック多層基板を製造する方法が提案されている（特許文献１参照）。
しかしながら、この方法に限らず、セラミックグリーンシートや拘束層など（以下、場合により「シート」と略称する）を積層した後、まとめて圧着して積層体（圧着体）を得ようとすると、圧着前の振動や圧着時の面内圧力バラツキなどにより、シートごとにいわゆる積層ずれが生じる。
この積層ずれを防止する方法として、各シートを所定の順序で積層する際に、一層ごとあるいは数層ごとに仮圧着を行いながら積層することにより、積層ずれを軽減する方法が知られている。
しかしながら、一層ごとあるいは数層ごとに仮圧着を行いながら積層するようにした場合、仮圧着の態様に応じた圧力履歴が各シートに残留することになる。そして、この圧力履歴により各シートの収縮率に差異が生じ、結果として、焼成工程で反りが発生し、得られるセラミック多層基板の平坦性が損なわれるという問題点がある。
また、セラミック多層基板の内部導体（電極）の配設態様は、例えば、セラミックコンデンサなどとは異なり、非対称である場合が多く、焼成工程で発生する収縮応力に偏りが生じ、反りが発生しやすい。
また、セラミック多層基板は、通常は、多数個分のセラミック多層基板が集合した集合基板のまま焼成され、焼成後に、半導体装置や表面実装型電子部品などの実装を行った後に、個々のセラミック多層基板に分割されることが多いが、焼成後に分割を行うことができるように、焼成前に集合基板に形成される分割溝も基板の反りに影響を及ぼす。
特開２０００−３１５８６４号公報
本願発明は、上記課題を解決するものであり、積層ずれを防止するために、シートの積層と仮圧着を繰り返して行いながら積層体を形成する方法を適用する場合にも、反りの少ないセラミック多層基板を効率よく製造することが可能なセラミック多層基板の製造方法及びセラミック多層基板の反りを効率よく調整することが可能な、セラミック多層基板の反り量の調整方法を提供することを目的とする。
上記課題を解決するために、本発明のセラミック多層基板の製造方法は、
低温焼結セラミック材料を成形してなり、導体パターンおよび／またはビア導体を備えるセラミックグリーンシートを準備する工程と、
セラミックグリーンシートの積層、仮圧着を繰り返して行うことにより、複数のセラミックグリーンシートが積層され、仮圧着された仮圧着体を複数作製する工程と、
複数の前記仮圧着体の少なくとも１つは、前記セラミックグリーンシートを順次積層して行く場合において先に積層された方を下側、後で積層された方を上側とした場合における上下関係が、他の前記仮圧着体とは逆の関係となるように、複数の前記仮圧着体を配置して複合仮圧着体を形成する工程と、
前記複合仮圧着体を本圧着することにより積層体を作製する工程と、
前記積層体を焼成する工程と
を具備することを特徴としている。
低温焼結セラミック材料を成形してなり、導体パターンおよび／またはビア導体を備えるセラミックグリーンシートを準備する工程と、
セラミックグリーンシートの積層、仮圧着を繰り返して行うことにより、複数のセラミックグリーンシートが積層され、仮圧着された仮圧着体を複数作製する工程と、
複数の前記仮圧着体の少なくとも１つは、前記セラミックグリーンシートを順次積層して行く場合において先に積層された方を下側、後で積層された方を上側とした場合における上下関係が、他の前記仮圧着体とは逆の関係となるように、複数の前記仮圧着体を配置して複合仮圧着体を形成する工程と、
前記複合仮圧着体を本圧着することにより積層体を作製する工程と、
前記積層体を焼成する工程と
を具備することを特徴としている。
本発明においては、前記仮圧着体の、前記上下関係における下側の面である最下面が、前記複合仮圧着体の最外層となるように、複数の前記仮圧着体を配置し、本圧着することが望ましい。
また、前記仮圧着体が、低温焼結セラミック材料を成形してなるセラミックグリーンシートと、低温焼結セラミック材料の焼成温度では焼結しない無機材料を含む収縮抑制層用グリーンシートとからなるものであることが望ましい。
また、本発明においては、前記仮圧着体の少なくとも前記最下面となるセラミックグリーンシートの上に配置されるセラミックグリーンシートの仮圧着を、他のセラミックグリーンシートの仮圧着より高圧および／または長時間の条件で行うことが望ましい。
また、本発明では、複数の前記仮圧着体のうち、複数の仮圧着体が本圧着された後の前記積層体の焼結工程において、前記積層体における他の仮圧着体に由来する部分より収縮しやすい部分となる仮圧着体については、その仮圧着を、他の仮圧着体よりも高圧および／または長時間の条件で行うことが望ましい。
また、複数の前記仮圧着体のうち、複数の仮圧着体が本圧着された後の前記積層体の焼結工程において、前記積層体における他の仮圧着体に由来する部分より収縮しやすい部分となる仮圧着体については、該仮圧着体の厚みを厚くすることが望ましい。
仮圧着体の厚みは、仮圧着体を構成するセラミックグリーンシートの積層枚数や、セラミックグリーンシートの厚みを変更することにより厚くすることができる。
仮圧着体の厚みは、仮圧着体を構成するセラミックグリーンシートの積層枚数や、セラミックグリーンシートの厚みを変更することにより厚くすることができる。
複数の前記仮圧着体を所定の態様で配置して前記複合仮圧着体を形成する工程において、互いに隣接する一対の仮圧着体については、該仮圧着体を構成するグリーンシートのうち少なくとも互いに隣接するグリーンシートの成形方向が０度または１８０度平面的に互いに回転した関係になるように配置することが望ましい。
また、セラミック多層基板の反り量の調整方法は、セラミックグリーンシートの積層、仮圧着を繰り返して行うことにより形成される複数の仮圧着体を積み重ねてなる複合仮圧着体を本圧着し、得られた積層体を焼成する工程を経て製造されるセラミック多層基板の反り量を測定し、請求項１〜７のいずれかに記載の方法を適用して、セラミック多層基板の反り量を調整することを特徴としている。
複数の仮圧着体の少なくとも１つを、セラミックグリーンシートを順次積層して行く場合に先に積層された方を下側、後で積層された方を上側とした場合における上下関係が、他の仮圧着体とは逆の関係となるように、複数の仮圧着体を配置して複合仮圧着体を形成することにより、焼成工程において反りが生じることになる方向が他の仮圧着体とは異なる仮圧着体が少なくとも１つは、他の仮圧着体と積み重ねられて複合仮圧着体が形成され、本圧着を経て積層体が形成されることになるため、すべてのシートを連続的に積み重ねる場合や、すべての仮圧着体を上下関係が同じになるように積み重ねる場合に比べて、それだけ反りの程度を確実に緩和することが可能になる。
また、仮圧着体の、前記上下関係における下側の面である最下面側は、繰り返し仮圧着の圧力を受けて密度が高くなっており、焼成工程における収縮や反りがそれだけ生じにくいため、最下面が複合仮圧着体の最外層となるように仮圧着体を配置して複合仮圧着体を形成し、これを本圧着して得られる積層体を焼成することにより、反りの少ないセラミック多層基板を得ることが可能になり好ましい。
また、仮圧着体が、低温焼結セラミック材料を成形してなるセラミックグリーンシートと、低温焼結セラミック材料の焼成温度では焼結しない無機材料を含む収縮抑制層用グリーンシートとからなるものである場合、平面方向の収縮が収縮抑制層用グリーンシートにより抑制されるとともに、上述のように反りが抑制されるため、寸法精度が高く、反りの少ない、高特性のセラミック多層基板を得ることが可能になる。
最下面となるセラミックグリーンシートの上に配置されるセラミックグリーンシートの仮圧着を、他のセラミックグリーンシートの仮圧着より高圧および／または長時間の条件で行うことにより、焼成後にセラミック多層基板となる積層体の最外層となる最下面がそれだけ収縮や反りを生じにくくなり、焼成後に、より反りの少ないセラミック多層基板を得ることが可能になる。
なお、最下面となるセラミックグリーンシートを、複合積層体形成後に剥離可能な樹脂シート上に配置し、仮圧着した後にキャリアフィルムを剥離して、その上に他のセラミックグリーンシートの積層と仮圧着とを繰り返して仮圧着体を作製する場合には、最下面となるセラミックグリーンシートの樹脂シートに対する仮圧着を、最下面となるセラミックグリーンシートの上に配置されるセラミックグリーンシートの仮圧着の条件と同じ、またはそれより高圧および／または長時間の条件で行うことにより、さらに反りの少ないセラミック多層基板を得ることが可能になる。
なお、最下面となるセラミックグリーンシートを、複合積層体形成後に剥離可能な樹脂シート上に配置し、仮圧着した後にキャリアフィルムを剥離して、その上に他のセラミックグリーンシートの積層と仮圧着とを繰り返して仮圧着体を作製する場合には、最下面となるセラミックグリーンシートの樹脂シートに対する仮圧着を、最下面となるセラミックグリーンシートの上に配置されるセラミックグリーンシートの仮圧着の条件と同じ、またはそれより高圧および／または長時間の条件で行うことにより、さらに反りの少ないセラミック多層基板を得ることが可能になる。
仮圧着体は、含まれる内部導体（電極）の面積や層数、厚みなどにより、収縮の度合いが異なる。その場合に、複数の仮圧着体のうち、積層体の焼結工程において、前記積層体における他の仮圧着体に由来する部分より収縮しやすい部分となる仮圧着体については、その仮圧着を、他の仮圧着体よりも高圧および／または長時間の条件で行うことにより、積層体の特定の部分が大きく収縮することを抑制して、全体の収縮状態のばらつきを軽減することが可能になり、反りの少ないセラミック多層基板を得ることが可能になる。
また、積層体の焼結工程において、積層体における他の仮圧着体に由来する部分より収縮しやすい部分となる仮圧着体については、該仮圧着体の厚みを、他の仮圧着体よりも厚くすることにより、焼結工程で該仮圧着体が前記他の仮圧着体よりも多く収縮することを抑制して、反りの少ないセラミック多層基板を得ることが可能になる。仮圧着体の厚みを厚くするためには、該仮圧着体を構成するセラミックグリーンシートの厚みを変化させてもよいが、セラミックグリーンシートの枚数を多くして仮圧着体の厚みを厚くするようにした場合には、セラミックグリーンシートの仮圧着の回数が増え、前記上下関係の下側の層に多くの圧力をかけることができるため、より効果的に収縮を抑制して、反りの少ないセラミック多層基板を得ることが可能になる。
複数の仮圧着体を所定の態様で配置して複合仮圧着体を形成する工程において、互いに隣接する一対の仮圧着体については、該仮圧着体を構成するグリーンシートのうち少なくとも互いに隣接するグリーンシートの成形方向が０度または１８０度平面的に互いに回転した関係になるように配置することにより、例えば各グリーンシートに形成された導体の位置ずれなどを軽減することが可能になる。より具体的には、例えば、各グリーンシートにビアホール導体が配設されている場合における、ビアホール導体の位置ずれを低減して、確実に層間接続が行われた信頼性の高いセラミック多層基板を得ることが可能になる。なお、各仮圧着体を構成する各グリーンシートの成形方向は揃っている方が好ましいが、少なくとも互いに隣接するグリーンシートが上記のように配置されていればよい。これは、仮圧着体どうしの圧着回数は、仮圧着体を構成するグリーンシートの仮圧着回数に比べて少ないため、導体の位置ずれによる導通不良が特に発生しやすいためである。
なお、グリーンシートの成形方向とは、ドクターブレード法によりグリーンシートを製造する場合のブレードの移動方向や、ダイコーター、リップコーターなどの成形機構を用いて製造する場合のキャリアフィルムの長さ方向などを意味する概念である。キャリアフィルムの長さ方向とは、リール状のキャリアフィルムを移動させてグリーンシートを連続形成するときのキャリアフィルムの移動方向を指す。また、スラリーを溜めたスラリー槽の下部にスラリー供給用のスリットを設け、スラリー槽を移動させたり、スラリー槽の下に配置されたプレートを移動させたりしてグリーンシートを製造する場合のスラリー槽の移動方向やプレートの移動方向などを意味する概念も含む。
また、グリーンシートとは、仮圧着体を構成するセラミックグリーンシートに限らず、仮圧着体が収縮抑制層用グリーンシートを備えている場合には、この収縮抑制層用グリーンシートをも含む概念である。
また、グリーンシートとは、仮圧着体を構成するセラミックグリーンシートに限らず、仮圧着体が収縮抑制層用グリーンシートを備えている場合には、この収縮抑制層用グリーンシートをも含む概念である。
また、本発明のセラミック多層基板の反りの調製方法によれば、セラミック多層基板の反り量を測定し、請求項１〜７のいずれかに記載されているような手法を適用して反り量を調整するようにしているので、セラミック多層基板の反り量を容易かつ確実に調整することが可能になり、所望の特性を備えたセラミック多層基板を効率よく製造することが可能になる。
以下に本願発明の実施例を示して、本願発明の特徴とするところをさらに詳しく説明する。
図１は本発明の製造方法によって製造されるセラミック多層基板の構成を模式的に示す図である。
このセラミック多層基板１０は、基材層であるセラミック層１と、焼成時に収縮抑制機能を果たすように配設された収縮抑制層２と、層間に配設された内部導体３と、表面に形成された外部導体４と、層間接続用のビアホール導体５とを備えている。なお、異なる層に配置されている内部導体３および外部導体４は、必要に応じてビアホール導体５を介して互いに電気的に接続されている。
このセラミック多層基板１０は、基材層であるセラミック層１と、焼成時に収縮抑制機能を果たすように配設された収縮抑制層２と、層間に配設された内部導体３と、表面に形成された外部導体４と、層間接続用のビアホール導体５とを備えている。なお、異なる層に配置されている内部導体３および外部導体４は、必要に応じてビアホール導体５を介して互いに電気的に接続されている。
また、セラミック多層基板１０の表面には、表面実装型電子部品６ａ，６ｂ、半導体素子７が実装されている。
半導体素子７は、はんだボール８を介して、セラミック多層基板１０上に露出したビアホール導体５の表面に電気的に接続されている。また、半導体素子７の下部には、衝撃緩和層および接合層として機能するアンダーフィル樹脂９が充填されている。
また、表面実装型電子部品６ａ，６ｂは、はんだ１１を介して、外部導体４に機械的、電気的に接続されている。
半導体素子７は、はんだボール８を介して、セラミック多層基板１０上に露出したビアホール導体５の表面に電気的に接続されている。また、半導体素子７の下部には、衝撃緩和層および接合層として機能するアンダーフィル樹脂９が充填されている。
また、表面実装型電子部品６ａ，６ｂは、はんだ１１を介して、外部導体４に機械的、電気的に接続されている。
なお、図１においては、セラミック層１及び収縮抑制層２をそれぞれ４層ずつ備えたセラミック多層基板１０を示しているが、図１はあくまで模式的な図であって、セラミック層１及び収縮抑制層２の具体的な層数は任意であり、この実施例では、以下に説明するように、セラミック層１及び収縮抑制層２をそれぞれ２０層備えている。
本発明のセラミック多層基板において、基材層であるセラミック層１は、セラミック多層基板１０の基板特性を支配する。
セラミック層１の厚みは、焼成後に８μｍ〜１００μｍ以下であることが好ましい。セラミック層１の焼成後の厚みは、必ずしもこの範囲内に限定されるものではないが、収縮抑制層２によって拘束され、収縮が抑制される厚み以下に抑えることが好ましい。また、セラミック層１の厚みは、必ずしも各層が同じである必要はない。
セラミック層１の厚みは、焼成後に８μｍ〜１００μｍ以下であることが好ましい。セラミック層１の焼成後の厚みは、必ずしもこの範囲内に限定されるものではないが、収縮抑制層２によって拘束され、収縮が抑制される厚み以下に抑えることが好ましい。また、セラミック層１の厚みは、必ずしも各層が同じである必要はない。
セラミック層１の構成材料としては、焼成中にその一部（例えば、ガラス成分）が収縮抑制層２に浸透するものが用いられる。また、セラミック層１の構成材料としては、銀や銅などの低融点金属からなる導体と同時焼成できるように、比較的低温、例えば１０００℃以下で焼成可能なＬＴＣＣ（低温焼成セラミック； Low Temperature Co-fired Ceramic）を用いることが好ましい。具体的には、アルミナとホウケイ酸系ガラスとを混合したガラス・セラミックや、焼成中にガラス成分を生成するＢａ−Ａｌ−Ｓｉ−Ｏ系セラミックなどを用いることができる。
また、収縮抑制層２の構成材料としては、セラミック層１を構成する材料の焼結温度では焼結しない、高い焼結温度を有する無機材料を未焼結のままで含有するものが用いられる。また、この収縮抑制層２は、焼成工程でセラミック層１から浸透してきた材料の一部によりセラミック層１に固着され、セラミック層１と収縮抑制層２が接合される。なお、収縮抑制層を構成する無機材料としては、例えばアルミナやジルコニアを用いることができる。
収縮抑制層２は、セラミック層１の構成材料よりも高い焼結温度を有しているため、セラミック層１に対して、焼成過程における平面方向の収縮を抑制する機能を果たす。また前述のように、収縮抑制層２を構成する無機材料は、セラミック層１の構成材料の一部が浸透することにより固着、接合される。そのため、収縮抑制層２の厚みは、概ね焼成後に1μｍ〜８μｍであることが好ましい。ただし、収縮抑制層２の厚みは厳密にはセラミック層１と収縮抑制層２の状態や必要な拘束力の大きさ、焼成条件にも依存するため、これらの条件を考慮して決定することが望ましい。
次に、このセラミック多層基板１０の製造方法について説明する。
まず、セラミック成分として、１０５０℃以下の温度で焼結可能なＢａ、Ａｌ、Ｓｉ、Ｂの酸化物成分を主成分とするセラミック粉末と、有機バインダおよび溶剤からなる有機ビヒクルと、可塑剤とを添加し、これらを混合してセラミックスラリーを得た。ついでこのスラリーをキャリアフィルム上にドクターブレード法を用いて所定の厚みとなるように形成し乾燥することによってセラミック層１となるシート状の成形体、すなわち、セラミックグリーンシートを得た。
なお、セラミック層１用のセラミックグリーンシートを構成するセラミック成分としては、その他にフィラーとして作用する材料に焼結助剤として作用するガラス成分を添加したものを用いることも可能である。例えば、アルミナにホウケイ酸ガラスや酸化ケイ素を加えたものでもよい。ただし、導体配線部やビアホール導体の材料特性から、焼成条件において還元雰囲気を必要とする場合には、還元雰囲気中での焼成においても還元されない組成を選定する必要がある。
まず、セラミック成分として、１０５０℃以下の温度で焼結可能なＢａ、Ａｌ、Ｓｉ、Ｂの酸化物成分を主成分とするセラミック粉末と、有機バインダおよび溶剤からなる有機ビヒクルと、可塑剤とを添加し、これらを混合してセラミックスラリーを得た。ついでこのスラリーをキャリアフィルム上にドクターブレード法を用いて所定の厚みとなるように形成し乾燥することによってセラミック層１となるシート状の成形体、すなわち、セラミックグリーンシートを得た。
なお、セラミック層１用のセラミックグリーンシートを構成するセラミック成分としては、その他にフィラーとして作用する材料に焼結助剤として作用するガラス成分を添加したものを用いることも可能である。例えば、アルミナにホウケイ酸ガラスや酸化ケイ素を加えたものでもよい。ただし、導体配線部やビアホール導体の材料特性から、焼成条件において還元雰囲気を必要とする場合には、還元雰囲気中での焼成においても還元されない組成を選定する必要がある。
ここで、前記有機バインダとしては、例えば、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂などを用いることが可能である。また、溶剤としては、例えば、トルエン、イソプロピレンアルコール等のアルコール類などを用いることが可能である。また、可塑剤としては、ジ-ｎ-ブチルフタレートなどを用いることが可能である。
次いで、収縮抑制層２となる無機材料スラリーを、セラミック層１となるセラミックグリーンシートを作製する際に用いたセラミックスラリーの場合と概略同様の方法で作製した。そして、この無機材料スラリーを、上記のセラミックグリーンシート上に、シート状に成形して、収縮抑制層用グリーンシートを形成した。これによりセラミック層１となるセラミックグリーンシートの表面に、収縮抑制層２となる収縮抑制層用グリーンシートが配設されたシートが得られる。
なお、無機材料としては、主としてアルミナ粉末を用いた。ただし、セラミック層用のグリーンシート（セラミックグリーンシート）の焼結温度では焼結しない無機材料であればジルコニアを始めとする他の組成のものも使用することが可能である。
また、成形順序に関しても特に制約はなく、先に収縮抑制層用グリーンシートを形成し、次にセラミック層を形成してもよい。さらには、効率面に問題がなければ、これらを必要回数繰り返し、多重コートしてもよい。セラミック層と収縮抑制層を別々にシート状に形成し、後の工程にて圧着などの方法で貼り合わせることも可能である。また、シート状に形成することなく、噴霧塗布、浸漬被覆、厚膜印刷を行ってもよい。
なお、本発明においては、セラミック層１の厚みを焼成後に２０μｍとなるように、収縮抑制層２の厚みを焼成後に３μｍとなるように選定した。
このようにして得られた、キャリアフィルム上にセラミックグリーンシートが形成され、さらにその上に収縮抑制層用グリーンシートが形成されたシートに対し、ビアホールの形成、ビアホールへの導電性ペーストの充填、内部導体や外部導体となる導電性ペーストの印刷などを行い、所定の導体パターンを備えたシートを得た。なお、本発明においては導体パターンを形成するための導電性ペーストとして、銅粉末を導電性粉末として含むものを用いた。
このようにして得られた、キャリアフィルム上にセラミックグリーンシートが形成され、さらにその上に収縮抑制層用グリーンシートが形成されたシートに対し、ビアホールの形成、ビアホールへの導電性ペーストの充填、内部導体や外部導体となる導電性ペーストの印刷などを行い、所定の導体パターンを備えたシートを得た。なお、本発明においては導体パターンを形成するための導電性ペーストとして、銅粉末を導電性粉末として含むものを用いた。
なお、必要に応じて、各シートの所定位置に、積層後に、キャビティ構造を形成するための導電性ペーストが充填されない貫通孔を設けてもよい。
また、本発明においては導電性粉末として銅粉末を用いているが、セラミック層１の焼成条件において所望の導電性が得られるものであればよく、導電成分の種類に特別の制約はない。具体的には、例えば、銀、金、白金、パラジウム、タングステン等の公知のものが使用可能である。また導電性粉末の形状や粒径に関しても、種々の形状や平均粒径のものが使用可能であり、粒度分布なども特に限定されるものではない。ただし、通常は、極端な凝集のない平均粒径が０．１〜１０μｍ程度のものが望ましい。
また、本発明においては導電性粉末として銅粉末を用いているが、セラミック層１の焼成条件において所望の導電性が得られるものであればよく、導電成分の種類に特別の制約はない。具体的には、例えば、銀、金、白金、パラジウム、タングステン等の公知のものが使用可能である。また導電性粉末の形状や粒径に関しても、種々の形状や平均粒径のものが使用可能であり、粒度分布なども特に限定されるものではない。ただし、通常は、極端な凝集のない平均粒径が０．１〜１０μｍ程度のものが望ましい。
なお、本発明に用いられる導電性ペーストおよび導体パターンの形成方法としては、広く公知のものが使用可能である。
上述のようにして用意した、キャリアフィルム上に形成された所定の導体パターンを備えたシートを２０枚準備し、そのうちまず１枚を複合圧着体３０（図２）の形成後に剥離可能な樹脂シート上に、収縮抑制用グリーンシートが下面側、セラミックグリーンシートが上面側になるように配置し、仮圧着した後、キャリアフィルムを剥離し、他のシート９枚についても、収縮抑制層用グリーンシートが下面側、セラミックグリーンシートが上面側になるような姿勢で順次積層、仮圧着、キャリアフィルムの剥離を繰り返し、第１の仮圧着体２１（図２）を得た。また、同様にして、残り１０枚を順次積層、仮圧着し、第２の仮圧着体２２（図２）を得た。なお、図２においては、対応関係を理解しやすくするため、焼成後にセラミック層１（図１）となるセラミックグリーンシートに対し、図１のセラミック層１と同じ符号１を与え、焼成後に収縮抑制層２（図１）となる収縮抑制層用グリーンシートに対し、図１の収縮抑制層２と同じ符号２を与えている。内部導体、外部導体、及び、ビアホール導体用の導電性ペーストに関しても同様に焼成後の各部の符号と同じ符号を与えている。
このことはまた、以降の各実施例を説明する図３〜図１０においても同様である。
このことはまた、以降の各実施例を説明する図３〜図１０においても同様である。
それから、図２に示すように、得られた第１および第２の仮圧着体２１、２２を、最後に積層、仮圧着されて、それぞれの最外層として露出したセラミックグリーンシート（焼結前のセラミック層１）の表面どうしが互いに対向するように積み重ねて複合仮圧着体３０を形成した。具体的には、第２の仮圧着体２２を上下逆向きにして、第１の仮圧着体２１に積み重ね、本圧着した。
それから、得られた複合仮圧着体３０を所定の条件で本圧着し、積層体３１を得た。
それから、得られた複合仮圧着体３０を所定の条件で本圧着し、積層体３１を得た。
なお、図２では、セラミック層（セラミックグリーンシート）１及び収縮抑制層（収縮抑制層用グリーンシート）をそれぞれ２層ずつ備えている第１および第２の仮圧着体２１，２２を模式的に示しているが、この実施例の第１および第２の仮圧着体２１，２２は、上述のように、セラミック層１及び収縮抑制層２をそれぞれ１０層ずつ備えており、複合仮圧着体３０全体としては、セラミック層１及び収縮抑制層２をそれぞれ２０層備えている。
それから、この積層体３１に半導体素子を、還元雰囲気中にて最高温度９５０〜１０００℃の温度条件で焼成する工程を経て、実施例１−１の試料として、図１に示すような焼成済のセラミック多層基板１０（表面実装型電子部品６ａ，６ｂ、半導体素子７が実装される前のセラミック多層基板）１０を得た。なお、図２では、一つのセラミック多層基板用に分割された仮圧着体を積み重ねて、個々のセラミック多層基板を製造する場合について説明しているが、通常は、複数個分のセラミック多層基板用に用意された仮圧着体を積み重ねて集合基板を形成し、焼成前あるいは焼成後にこれを分割することにより個々のセラミック多層基板が製造されることになる。
なお、比較のため、第１の仮圧着体２１は、上記実施例１の場合と同様に形成し、その上に、収縮抑制層用グリーンシートとセラミックグリーンシートを備えたシート１０枚を、収縮抑制層用グリーンシートが上面側、セラミックグリーンシートが下面側になるような姿勢で、第１の仮圧着体２１の最後に積層した層の上に、順次積層、仮圧着し、その後の本圧着、焼成などの工程を経て、実施例１と同様のシート構成を有するセラミック多層基板（比較例１−１の試料）を得た。すなわち、この比較例１の試料は、実施例１の試料の第２の仮圧着体に相当する部分を、第１の仮圧着体２１上に、一枚ずつシートの積層と仮圧着を繰り返して行い形成したものである。
また、セラミック層１となるセラミックグリーンシートの表面に、収縮抑制層２となる収縮抑制層用グリーンシートを備えていないシートを用いたこと以外は、上記実施例１および比較例１と同様にして、セラミック多層基板（実施例１−２の試料、比較例１−２の試料）を作製した。
上述のようにして作製した実施例の試料１−１および１−２と比較例１−１及び１−２の試料（セラミック多層基板）について、焼成後の反り量を測定した。
なお、反り量は、第１の仮圧着体２１が配置された側が下面側になるように、各試料（セラミック多層基板）を平面上に載置し、試料の最大高さから基板厚みを引いた値を反り量とした。なお、実際には反り量は複数個分のセラミック多層基板を含む集合基板（平面寸法１００ｍｍ×１００ｍｍ）の状態で測定した。
その結果を表１に示す。
なお、反り量は、第１の仮圧着体２１が配置された側が下面側になるように、各試料（セラミック多層基板）を平面上に載置し、試料の最大高さから基板厚みを引いた値を反り量とした。なお、実際には反り量は複数個分のセラミック多層基板を含む集合基板（平面寸法１００ｍｍ×１００ｍｍ）の状態で測定した。
その結果を表１に示す。
表１の結果から、本発明により、第１および第２の仮圧着体２１、２２を作製しておき、その後、第１および第２の仮圧着体２１、２２を、それぞれの最外層として露出したセラミックグリーンシートの表面どうし、すなわち、最後に積層されたセラミックグリーンシートどうしが互いに対向するように積み重ねて複合仮圧着体３０を形成し、これを本圧着して積層体３１を形成するようにした実施例１−１及び１−２の場合、比較例１−１及び１−２の場合と同一の層構成であっても、焼成後のセラミック多層基板の反り量を低減できることが確認された。
これは、上記実施例の方法を適用することにより、積層時に生じる圧力分布を複合仮圧着体３０（積層体３１）の両主面３０ａ方向からみてほぼ対称に近づけることが可能になり、焼成時の収縮挙動もほぼ対称となることによるものである。なお、実施例１−１と比較例１−１とを比較すると、反り量を半分以下に低減することができるのに対して、実施例１−２と比較例１−２とを比較すると反り量の低減率は４０％である。一般に本発明のような低温焼結セラミック基板は、焼成工程の最高温度付近である程度軟化する。そのため、基板反りは自重によってある程度は低減される。しかし収縮抑制層を備えたセラミック基板の場合、収縮抑制層は軟化しないため、自重による反り矯正効果はほとんど奏されない。したがって、本発明による反り低減効果は特に収縮抑制層を備えた多層セラミック基板に対して有効である。
また、セラミック層間に内部導体およびビアホール導体が配設されている場合にも、クラックの発生を抑制、防止することが可能になり、結果として、配線効率に優れたセラミック多層基板を得ることが可能できる。
図３(ａ)，(ｂ)，(ｃ)，(ｄ)は、第１の仮圧着体２１と第２の仮圧着体２２の回転方向の位置関係を模式的に示す図である。なお、図３(ａ)，(ｂ)，(ｃ)，(ｄ)において、矢印Ｙで示した方向がシートの成形方向である。
実施例１の製造方法と同じ方法で、かつ、図３(ａ)，(ｂ)，(ｃ)，(ｄ)に示すように、第１の仮圧着体２１と対向するように積み重ねられる第２の仮圧着体２２を、第１の仮圧着体２１を構成する第２の仮圧着体２２に隣接するグリーンシートの成形方向に対して、第２の仮圧着体２２を構成する、第１の仮圧着体２１に隣接するグリーンシートの成形方向が平面的に互いに０度、９０度、１８０度、２７０度回転した関係になるように配置して複合仮圧着体３０を形成し、本圧着した後、上記実施例１の場合と同様の工程を経て、セラミック多層基板（実施例２−１〜２−４の各試料）を作製した。なお、各仮圧着体のシート構成などは実施例１の場合と同様である。
実施例１の製造方法と同じ方法で、かつ、図３(ａ)，(ｂ)，(ｃ)，(ｄ)に示すように、第１の仮圧着体２１と対向するように積み重ねられる第２の仮圧着体２２を、第１の仮圧着体２１を構成する第２の仮圧着体２２に隣接するグリーンシートの成形方向に対して、第２の仮圧着体２２を構成する、第１の仮圧着体２１に隣接するグリーンシートの成形方向が平面的に互いに０度、９０度、１８０度、２７０度回転した関係になるように配置して複合仮圧着体３０を形成し、本圧着した後、上記実施例１の場合と同様の工程を経て、セラミック多層基板（実施例２−１〜２−４の各試料）を作製した。なお、各仮圧着体のシート構成などは実施例１の場合と同様である。
そして、得られた各試料について、第１および第２の仮圧着体２１，２２の接合面における接合位置精度を測定した。
接合位置精度は、第１および第２の仮圧着体２１，２２の接合面の、同心位置に配置した直径０.１ｍｍのビアホール導体５の位置ずれ量を測定することにより評価した。なお、ビアホール導体５は、シート中心を基準に９０ｍｍ□となる位置の各辺の中央と各頂点の近傍に計８点配置し、位置ずれ量はそれら８点の位置ずれ量の最大値を用いた。
その結果を表２に示す。
接合位置精度は、第１および第２の仮圧着体２１，２２の接合面の、同心位置に配置した直径０.１ｍｍのビアホール導体５の位置ずれ量を測定することにより評価した。なお、ビアホール導体５は、シート中心を基準に９０ｍｍ□となる位置の各辺の中央と各頂点の近傍に計８点配置し、位置ずれ量はそれら８点の位置ずれ量の最大値を用いた。
その結果を表２に示す。
表２に示すように、第１の仮圧着体２１を構成する第２の仮圧着体２２に隣接するグリーンシートの成形方向に対して、第２の仮圧着体２２を構成する第１の仮圧着体２１に隣接するグリーンシートの成形方向が平面的に互いに９０度あるいは２７０度回転した関係になるように配置した場合には、実用可能な範囲ではあるが、位置ずれ量が４０μｍとやや大きかった。これに対し、第１の仮圧着体２１を構成するグリーンシートの成形方向に対して、第２の仮圧着体２２を構成するグリーンシートの成形方向が平面的に０度あるいは１８０度回転した関係になるように配置した場合には、位置ずれ量を抑えることができてより好ましいことが確認された。このことは、以下のメカニズムによるものであると考えられる。グリーンシートは成形時の張力の影響で長さ方向（移動方向）の残留応力を持つ。シートを短冊状にカットした後に、導電性ペーストを乾燥するなどの目的で熱処理されたとき、シートは長さ方向に大きく収縮する。仮圧着体どうしを９０度または２７０度回転させて合体すると、上下の仮圧着体の収縮方向が異なるため、位置ずれが増大する。
なお、反り量については各試料のいずれについても、２００μｍ以下で良好であった。
なお、反り量については各試料のいずれについても、２００μｍ以下で良好であった。
この実施例３では、下記の各試料を作製し、反り量を測定した。
なお、この実施例３では、特に説明しない場合、セラミック多層基板の製造に用いるシートとして、実施例１の図１に示すセラミック多層基板を製造する場合に用いた、収縮抑制層用グリーンシートを備えたセラミックグリーンシートを用いているが、以下の実施例３−２，３−３，３−６において内部導体３を形成したと記載したものを除いては内部導体３を形成していない点が、実施例１とは異なる。
ここで、確認のため、実施例１−１において内部導体３を形成しない試料（表３の実施例３の試料）を作製して反り量を測定したところ、その反り量は２００μｍであった。なお、反り量の測定に供した実施例３の試料は、平面寸法１００ｍｍ×１００ｍｍのものである。
ただし、収縮抑制層を備えていない構成のセラミック多層基板を製造する場合、すなわち、収縮抑制層用グリーンシートを接合させていないセラミックグリーンシートを積層して、セラミック多層基板を製造する場合にも、以下の収縮抑制層用グリーンシートを備えたセラミックグリーンシートを用いた場合と同様の効果が得られることが確認されている。
なお、この実施例３では、特に説明しない場合、セラミック多層基板の製造に用いるシートとして、実施例１の図１に示すセラミック多層基板を製造する場合に用いた、収縮抑制層用グリーンシートを備えたセラミックグリーンシートを用いているが、以下の実施例３−２，３−３，３−６において内部導体３を形成したと記載したものを除いては内部導体３を形成していない点が、実施例１とは異なる。
ここで、確認のため、実施例１−１において内部導体３を形成しない試料（表３の実施例３の試料）を作製して反り量を測定したところ、その反り量は２００μｍであった。なお、反り量の測定に供した実施例３の試料は、平面寸法１００ｍｍ×１００ｍｍのものである。
ただし、収縮抑制層を備えていない構成のセラミック多層基板を製造する場合、すなわち、収縮抑制層用グリーンシートを接合させていないセラミックグリーンシートを積層して、セラミック多層基板を製造する場合にも、以下の収縮抑制層用グリーンシートを備えたセラミックグリーンシートを用いた場合と同様の効果が得られることが確認されている。
＜実施例３−１の試料＞
図４は実施例３−１の試料の各シートの積層、仮圧着の態様を概念的に示す図である。
ここでは、第１および第２の仮圧着体２１，２２を構成する各シートのうち、合体されて複合仮圧着体３０となったときに、最外層となるシート、すなわち、複合仮圧着体３０の最外層両主面３０ａを構成するように配置されるシートの仮圧着圧力、この例では、セラミックグリーンシート１（１ａ，１ｂ）上に収縮抑制層２（２ａ，２ｂ））を仮圧着する際の圧力を、他のシートの仮圧着圧力の１.５倍とするとともに、仮圧着時間を５倍にして第１および第２の仮圧着体２１，２２を作製した。そして、第１および第２の仮圧着体２１，２２を図４に示すような態様で積み重ね、本圧着した後、上記実施例１の場合と同様の工程を経てセラミック多層基板（集合基板）（実施例３−１の試料）１０を作製した。
図４は実施例３−１の試料の各シートの積層、仮圧着の態様を概念的に示す図である。
ここでは、第１および第２の仮圧着体２１，２２を構成する各シートのうち、合体されて複合仮圧着体３０となったときに、最外層となるシート、すなわち、複合仮圧着体３０の最外層両主面３０ａを構成するように配置されるシートの仮圧着圧力、この例では、セラミックグリーンシート１（１ａ，１ｂ）上に収縮抑制層２（２ａ，２ｂ））を仮圧着する際の圧力を、他のシートの仮圧着圧力の１.５倍とするとともに、仮圧着時間を５倍にして第１および第２の仮圧着体２１，２２を作製した。そして、第１および第２の仮圧着体２１，２２を図４に示すような態様で積み重ね、本圧着した後、上記実施例１の場合と同様の工程を経てセラミック多層基板（集合基板）（実施例３−１の試料）１０を作製した。
＜実施例３−２の試料＞
図５は実施例３−２の試料の各シートの積層、仮圧着の態様を概念的に示す図である。
ここでは、第２の仮圧着体２２を構成する各シートのうち所定のシートとして、導電性ペーストを印刷することにより内部導体（内部導体パターン）３を形成したシートを用い、第１の仮圧着体２１を構成する各シートには内部導体を備えていないシートを用いたこと以外は、上記実施例１の場合と同様にしてセラミック多層基板（集合基板）（実施例３−２の試料）１０を作製した。
なお、図５では、発明の特徴的な構成の理解を容易にするため、仮圧着体を構成するそれぞれのシートについては図示を省略しているが、各仮圧着体のシート構成などは、内部導体の有無およびその形状を除いて実施例１の場合と同様である。
図５は実施例３−２の試料の各シートの積層、仮圧着の態様を概念的に示す図である。
ここでは、第２の仮圧着体２２を構成する各シートのうち所定のシートとして、導電性ペーストを印刷することにより内部導体（内部導体パターン）３を形成したシートを用い、第１の仮圧着体２１を構成する各シートには内部導体を備えていないシートを用いたこと以外は、上記実施例１の場合と同様にしてセラミック多層基板（集合基板）（実施例３−２の試料）１０を作製した。
なお、図５では、発明の特徴的な構成の理解を容易にするため、仮圧着体を構成するそれぞれのシートについては図示を省略しているが、各仮圧着体のシート構成などは、内部導体の有無およびその形状を除いて実施例１の場合と同様である。
＜実施例３−３の試料＞
図６は実施例３−３の試料の各シートの積層、仮圧着の態様を概念的に示す図である。
ここでは、第２の仮圧着体２２を構成する各シートのうち所定のシートとして、導電性ペーストを印刷することにより内部導体（内部導体パターン）３を形成したシートを用い、第１の仮圧着体２１を構成する各シートには内部導体を備えていないシートを用いるとともに、第２の仮圧着体２２を構成する各シートを積層、仮圧着する際の仮圧着圧力を、実施例３−２の場合の１.５倍としてセラミック多層基板（集合基板）（実施例３−３の試料）１０を作製した。すなわち、この実施例３−３の試料は、各シートの積層態様は上記実施例３−２のものと同じであるが、上述のように、仮圧着の際の圧力を高くしたものである。
なお、図６でも、発明の特徴的な構成の理解を容易にするため、仮圧着体を構成するそれぞれのシートについては図示を省略しているが、各仮圧着体のシート構成などは、内部導体の有無およびその形状を除いて実施例１の場合と同様である。
図６は実施例３−３の試料の各シートの積層、仮圧着の態様を概念的に示す図である。
ここでは、第２の仮圧着体２２を構成する各シートのうち所定のシートとして、導電性ペーストを印刷することにより内部導体（内部導体パターン）３を形成したシートを用い、第１の仮圧着体２１を構成する各シートには内部導体を備えていないシートを用いるとともに、第２の仮圧着体２２を構成する各シートを積層、仮圧着する際の仮圧着圧力を、実施例３−２の場合の１.５倍としてセラミック多層基板（集合基板）（実施例３−３の試料）１０を作製した。すなわち、この実施例３−３の試料は、各シートの積層態様は上記実施例３−２のものと同じであるが、上述のように、仮圧着の際の圧力を高くしたものである。
なお、図６でも、発明の特徴的な構成の理解を容易にするため、仮圧着体を構成するそれぞれのシートについては図示を省略しているが、各仮圧着体のシート構成などは、内部導体の有無およびその形状を除いて実施例１の場合と同様である。
＜実施例３−４の試料＞
図７は実施例３−４のセラミック多層基板（試料）の構成を概念的に示す図である。
ここでは、複合仮圧着体３０を構成する第２の仮圧着体２２の下面側から、幅２００μｍ、焼成後深さ１２０μｍの分割溝３２を形成したこと、および第１，第２の仮圧着体２１，２２を構成する各シートが内部導体３を備えていないこと以外は、上記実施例１の場合と同様にしてセラミック多層基板（集合基板）（実施例３−４の試料）１０を作製した。
なお、図７でも、発明の特徴的な構成の理解を容易にするため、仮圧着体を構成するそれぞれのシートについては図示を省略しているが、各仮圧着体のシート構成などは、内部導体の有無およびその形状を除いて実施例１の場合と同様である。
図７は実施例３−４のセラミック多層基板（試料）の構成を概念的に示す図である。
ここでは、複合仮圧着体３０を構成する第２の仮圧着体２２の下面側から、幅２００μｍ、焼成後深さ１２０μｍの分割溝３２を形成したこと、および第１，第２の仮圧着体２１，２２を構成する各シートが内部導体３を備えていないこと以外は、上記実施例１の場合と同様にしてセラミック多層基板（集合基板）（実施例３−４の試料）１０を作製した。
なお、図７でも、発明の特徴的な構成の理解を容易にするため、仮圧着体を構成するそれぞれのシートについては図示を省略しているが、各仮圧着体のシート構成などは、内部導体の有無およびその形状を除いて実施例１の場合と同様である。
＜実施例３−５の試料＞
図８は実施例３−５のセラミック多層基板（試料）の構成を概念的に示す図である。
ここでは、第１の仮圧着体２１のシート枚数を４枚とし、第２の仮圧着体２２を構成するシート枚数を１６枚としたこと以外は、上記実施例３−４の場合と同様にして、セラミック多層基板（集合基板）（実施例３−５の試料）１０を作製した。
なお、図８でも、発明の特徴的な構成の理解を容易にするため、各仮圧着体を構成するそれぞれのシートについては図示を省略している。
図８は実施例３−５のセラミック多層基板（試料）の構成を概念的に示す図である。
ここでは、第１の仮圧着体２１のシート枚数を４枚とし、第２の仮圧着体２２を構成するシート枚数を１６枚としたこと以外は、上記実施例３−４の場合と同様にして、セラミック多層基板（集合基板）（実施例３−５の試料）１０を作製した。
なお、図８でも、発明の特徴的な構成の理解を容易にするため、各仮圧着体を構成するそれぞれのシートについては図示を省略している。
＜実施例３−６の試料＞
図９は実施例３−６のセラミック多層基板（試料）の構成を概念的に示す図である。
ここでは、第１の仮圧着体２１を、積層されるシートの枚数をそれぞれ５枚とした、２つのブロック（第１の仮圧着体２１を構成する一方側仮圧着体２１ａと，第１の仮圧着体２１を構成する他方側仮圧着体２１ｂ）から形成し、第１の仮圧着体２１を構成する一方側仮圧着体２１ａが、他方側仮圧着体２１ｂと、第２の仮圧着体２２の間に位置するように配設して、複合仮圧着体３０を形成してこれを圧着し、その後は上記実施例１の場合と同様にしてセラミック多層基板（集合基板）（実施例３−６の試料）１０を作製した。
具体的には、１０枚のシートを積層、仮圧着することにより作製した第２の仮圧着体２２に、５枚のシートを積層、仮圧着体することにより形成された第１の仮圧着体２１を構成する一方側仮圧着体２１ａを積み重ねて圧着し、さらにその上に、第１の仮圧着体２１を構成する他方側仮圧着体２１ｂを積み重ねて得られる複合仮圧着体３０を本圧着して得られる積層体３１を焼成することによりこのセラミック多層基板（集合基板）（実施例３−６の試料）１０を作製した。なお、このセラミック多層基板においては、第２の仮圧着体２２を構成する各シートのうち所定のシートとして、導電性ペーストを印刷することにより内部導体（内ＡＷ部導体パターン）３を形成したシートを用い、第１の仮圧着体を構成する一方側仮圧着体２１ａと、他方側仮圧着体２１ｂを構成する各シートには、内部導体を備えていないシートを用いた、また、第２の仮圧着体２２には、下面側から幅２００μｍ、焼成後深さ１２０μｍの分割溝を形成した。
なお、図９でも、発明の特徴的な構成の理解を容易にするため、仮圧着体を構成するそれぞれのシートについては図示を省略している。
図９は実施例３−６のセラミック多層基板（試料）の構成を概念的に示す図である。
ここでは、第１の仮圧着体２１を、積層されるシートの枚数をそれぞれ５枚とした、２つのブロック（第１の仮圧着体２１を構成する一方側仮圧着体２１ａと，第１の仮圧着体２１を構成する他方側仮圧着体２１ｂ）から形成し、第１の仮圧着体２１を構成する一方側仮圧着体２１ａが、他方側仮圧着体２１ｂと、第２の仮圧着体２２の間に位置するように配設して、複合仮圧着体３０を形成してこれを圧着し、その後は上記実施例１の場合と同様にしてセラミック多層基板（集合基板）（実施例３−６の試料）１０を作製した。
具体的には、１０枚のシートを積層、仮圧着することにより作製した第２の仮圧着体２２に、５枚のシートを積層、仮圧着体することにより形成された第１の仮圧着体２１を構成する一方側仮圧着体２１ａを積み重ねて圧着し、さらにその上に、第１の仮圧着体２１を構成する他方側仮圧着体２１ｂを積み重ねて得られる複合仮圧着体３０を本圧着して得られる積層体３１を焼成することによりこのセラミック多層基板（集合基板）（実施例３−６の試料）１０を作製した。なお、このセラミック多層基板においては、第２の仮圧着体２２を構成する各シートのうち所定のシートとして、導電性ペーストを印刷することにより内部導体（内ＡＷ部導体パターン）３を形成したシートを用い、第１の仮圧着体を構成する一方側仮圧着体２１ａと、他方側仮圧着体２１ｂを構成する各シートには、内部導体を備えていないシートを用いた、また、第２の仮圧着体２２には、下面側から幅２００μｍ、焼成後深さ１２０μｍの分割溝を形成した。
なお、図９でも、発明の特徴的な構成の理解を容易にするため、仮圧着体を構成するそれぞれのシートについては図示を省略している。
＜実施例３−７の試料＞
図１０(ａ)は実施例３−７のセラミック多層基板（試料）１０の構成を概念的に示す図である。なお、図１０(ｂ)は、実施例３−７のセラミック多層基板（試料）と実施例１−１のセラミック多層基板（試料）１０の構成の差異を明確にするために、実施例１−１のセラミック多層基板（試料）１０の構成を概念的に示した図である。
ここでは、第１および第２の仮圧着２１，２２を積み重ねる際に、図１０(ａ)に示すように、第１および第２の仮圧着体２１、２２の、それぞれの最後に積層された、仮圧着履歴が１回だけのセラミックグリーンシート１の表面が、複合仮圧着体３０の上下両主面３０ａとなるように、最初に積層された収縮抑制層２どうしが接合面となるように第１および第２の仮圧着体２１、２２を積み重ねて、所定の条件で本圧着し、その後は上記実施例１の場合と同様にして、セラミック多層基板（実施例３−７の試料）１０を作製した。なお、実施例１−１の試料の場合、模式的、概念的に示すと図１０(ｂ)のようになり、積層の開始時に一番下側に位置し、仮圧着履歴の多い収縮抑制層２の表面が複合仮圧着体３０の上下両主面３０ａとなるように構成されている。
図１０(ａ)は実施例３−７のセラミック多層基板（試料）１０の構成を概念的に示す図である。なお、図１０(ｂ)は、実施例３−７のセラミック多層基板（試料）と実施例１−１のセラミック多層基板（試料）１０の構成の差異を明確にするために、実施例１−１のセラミック多層基板（試料）１０の構成を概念的に示した図である。
ここでは、第１および第２の仮圧着２１，２２を積み重ねる際に、図１０(ａ)に示すように、第１および第２の仮圧着体２１、２２の、それぞれの最後に積層された、仮圧着履歴が１回だけのセラミックグリーンシート１の表面が、複合仮圧着体３０の上下両主面３０ａとなるように、最初に積層された収縮抑制層２どうしが接合面となるように第１および第２の仮圧着体２１、２２を積み重ねて、所定の条件で本圧着し、その後は上記実施例１の場合と同様にして、セラミック多層基板（実施例３−７の試料）１０を作製した。なお、実施例１−１の試料の場合、模式的、概念的に示すと図１０(ｂ)のようになり、積層の開始時に一番下側に位置し、仮圧着履歴の多い収縮抑制層２の表面が複合仮圧着体３０の上下両主面３０ａとなるように構成されている。
上述のようにして作製したセラミック多層基板（集合基板）（平面寸法１００ｍｍ×１００ｍｍ）について、その反り量を測定した。
なお、反り量は、上記実施例１の場合に準じる方法で測定した。
その結果を表３に示す。
なお、反り量は、上記実施例１の場合に準じる方法で測定した。
その結果を表３に示す。
表３に示すように、実施例３−１の試料の場合、複合仮圧着体３０の上下両主面３０ａ側に、仮圧着回数が他より多くなる側（すなわち積層工程で最初にその上にセラミックグリーンシートを積層した収縮抑制層側）が位置するようにしているので、本圧着後の焼成過程における反りを抑制することが可能になり、実施例１の場合よりもさらに反りの少ないセラミック多層基板１０が得られることが確認された。
なお、実施例３−１の試料の場合も、上述のように、各仮圧着体が、その積層方向の向きが逆になるように積み重ねられているので、各仮圧着体の、焼成工程における反りの生じる方向が逆になり、反りの原因となる応力が相殺されることにより反りが抑制されるという、本発明の本質的な作用が奏されていることが、この実施例３−１において得られる効果の前提となっていることは言うまでもない。
なお、この実施例３の各試料について反りが抑制される効果が得られるのは、基本的にはいずれもこの作用が奏されることによるものである。
なお、実施例３−１の試料の場合も、上述のように、各仮圧着体が、その積層方向の向きが逆になるように積み重ねられているので、各仮圧着体の、焼成工程における反りの生じる方向が逆になり、反りの原因となる応力が相殺されることにより反りが抑制されるという、本発明の本質的な作用が奏されていることが、この実施例３−１において得られる効果の前提となっていることは言うまでもない。
なお、この実施例３の各試料について反りが抑制される効果が得られるのは、基本的にはいずれもこの作用が奏されることによるものである。
また、実施例３−２の試料の場合、第１および第２の仮圧着体２１，２２を積み重ねた複合仮圧着体３０のうち、第２の仮圧着体２２にのみ、内部導体３を配置しているので、内部導体の収縮挙動により、第２の仮圧着体２２の収縮量が大きく収縮することにより、実用性を有する許容範囲ではあるが、焼成後のセラミック多層基板１０の反り量がやや増加する傾向がある。
これに対し、実施例３−３の試料においては、第２の仮圧着体２２を構成するシートの積層時における仮圧着力を１.５倍としているので、第２の仮圧着体２２が第１の仮圧着体２１よりも強く仮圧着されており、焼成工程における収縮量が第１の仮圧着体２１よりも少なくなるため、内部導体の影響による収縮量の増加を相殺し、実施例３−２の試料に比べて、焼成後のセラミック多層基板１０の反り量を低減させることが可能になる。
また、実施例３−４においては、第２の仮圧着体２２側に分割溝３２を設けたことにより収縮抑制層が分断され、第２の仮圧着体２２のうち分割溝３２が形成された部分のセラミック層の収縮を抑制する効果が低減し、第２の仮圧着体２２は、第１の仮圧着体２１との接合面側の主面の収縮量が増加する。そのため、実施例３−４においては、焼成後のセラミック多層基板１０の反りが増加する傾向がある。
これに対して、実施例３−５においては、第１および第２の仮圧着体２１，２２において、両者のシートの積層枚数を調整する、より具体的には、分割溝３２の形成後の、第２の仮圧着体２２の、分割溝３２が形成されていない残りのシートが、第１の仮圧着体２１のシート枚数とほぼ同じになる（対称積層となる）ように調整するようにしているので、実施例３−４に比べて焼成後のセラミック多層基板１０の反りを低減することが可能になる。
また、実施例３−６においては、実施例３−３の第１の仮圧着体２１に相当する側の仮圧着体（第１の仮圧着体２１）を、さらに第１の仮圧着体の一方側仮圧着体２１ａと，第１の仮圧着体の他方側仮圧着体２１ｂの２ブロックに分割して形成しているので、複合仮圧着体３０の分割溝形成された第２の仮圧着体２２上に、第１の仮圧着体２１を構成するシートを積層してゆく場合に比べて、第２の仮圧着体２２の主面の圧下量を抑えることができる。また、実施例３−３の構成の場合には、第１の仮圧着体２１の、第２の仮圧着体２２の上面側に近い方から５枚分のシートは、残り５枚のシートが仮圧着される際の圧力履歴も受けることになるが、実施例３−６においては、第１の仮圧着体２１の、第２の仮圧着体２２の上面側に近い方から５枚分のシート（第１の仮圧着体の一方側仮圧着体２１ａを構成するシート）は、一方側仮圧着体２１ａを合体させる際の圧力しか受けておらず、第１の仮圧着体２１を構成するシート全体においても圧下量が低減されることになる。したがって、この第１の仮圧着体２１の圧下量の低減により、第１の仮圧着体２１側の収縮量が増加し、内部導体パターンが配置されている第２の仮圧着体２２の収縮量に近づくことになり、複合仮圧着体３０（積層体３１）の焼成工程における反り量が減少することになる。このことは表３のデータからもわかるところである。
また、実施例３−７では、図１０(ａ)に示すように、第１および第２の仮圧着体２１、２２の、それぞれの最後に積層された、仮圧着履歴の少ないグリーンシートの表面が、複合仮圧着体３０の上下両主面３０ａとなるように構成されているが、この実施例３−７の試料の場合も、表３に示すように、反りが抑制されることが確認された。これは、第１および第２の仮圧着体２１、２２が、その積層方向の向きが逆になるように積み重ねられていることから、焼成工程において反りの生じる方向が逆になり、反りの原因となる応力が相殺されることにより反りが抑制されることによるものである。なお、この実施例３−７の試料の場合、仮圧着履歴の多い収縮抑制層２の表面が複合仮圧着体３０の上下両主面３０ａとなるように構成された実施例１−１の試料の場合に比べて、反りの低減の効果は小さくなっている。
なお、上記実施例では、セラミックグリーンシートが、焼成後の製品の段階にも残留する収縮抑制層用グリーンシートを備えたものである場合を例にとって説明したが、上述のように、セラミックグリーンシートが収縮抑制層用グリーンシートを備えていないものである場合も同様の作用効果が得られることは、前述したように確認されているところである。また、焼成後に除去することができるような収縮抑制層を最外層として備えた複合仮圧着体を形成するようにした場合にも、本発明を適用することにより反りの少ないセラミック多層基板を製造できることが確認されている。
本発明は、さらにその他の点においても、上記実施例に限定されるものではなく、セラミックグリーンシートの性状、セラミック多層基板を構成するセラミック層および収縮抑制層の構成材料や組成などに関し、発明の範囲内において、種々の応用、変形を加えることが可能である。
本発明によれば、積層ずれを防止するために、シートの積層と仮圧着を繰り返して行いながら仮圧着体を形成してゆく工法を用いた場合にも、反りの少ないセラミック多層基板を製造することが可能になる。
したがって、本発明は、セラミック多層基板の製造に関する技術分野に広く適用することが可能である。
したがって、本発明は、セラミック多層基板の製造に関する技術分野に広く適用することが可能である。
１ セラミック層
２ 収縮抑制層
３ 内部導体
４ 外部導体
５ ビアホール導体
６ａ，６ｂ 表面実装型電子部品
７ 半導体素子
８ はんだボール
９ アンダーフィル樹脂
１０ セラミック多層基板
１１ はんだ
２１ 第１の仮圧着体
２１ａ 第１の仮圧着体を構成する一方側仮圧着体
２１ｂ 第１の仮圧着体を構成する一方側仮圧着体
２２ 第２の仮圧着体
３０ 複合仮圧着体
３０ａ 複合仮圧着体の両主面
３１ 積層体
３２ 分割溝
Ｙ グリーンシートの成形方向を示す矢印
２ 収縮抑制層
３ 内部導体
４ 外部導体
５ ビアホール導体
６ａ，６ｂ 表面実装型電子部品
７ 半導体素子
８ はんだボール
９ アンダーフィル樹脂
１０ セラミック多層基板
１１ はんだ
２１ 第１の仮圧着体
２１ａ 第１の仮圧着体を構成する一方側仮圧着体
２１ｂ 第１の仮圧着体を構成する一方側仮圧着体
２２ 第２の仮圧着体
３０ 複合仮圧着体
３０ａ 複合仮圧着体の両主面
３１ 積層体
３２ 分割溝
Ｙ グリーンシートの成形方向を示す矢印
Claims (8)
- 低温焼結セラミック材料を成形してなり、導体パターンおよび／またはビア導体を備えるセラミックグリーンシートを準備する工程と、
セラミックグリーンシートの積層、仮圧着を繰り返して行うことにより、複数のセラミックグリーンシートが積層され、仮圧着された仮圧着体を複数作製する工程と、
複数の前記仮圧着体の少なくとも１つは、前記セラミックグリーンシートを順次積層して行く場合において先に積層された方を下側、後で積層された方を上側とした場合における上下関係が、他の前記仮圧着体とは逆の関係となるように、複数の前記仮圧着体を配置して複合仮圧着体を形成する工程と、
前記複合仮圧着体を本圧着することにより積層体を作製する工程と、
前記積層体を焼成する工程と
を具備することを特徴とするセラミック多層基板の製造方法。 - 前記仮圧着体の、前記上下関係における下側の面である最下面が、前記複合仮圧着体の最外層となるように、複数の前記仮圧着体を配置し、本圧着することを特徴とする請求項１記載のセラミック多層基板の製造方法。
- 前記仮圧着体が、低温焼結セラミック材料を成形してなるセラミックグリーンシートと、低温焼結セラミック材料の焼成温度では焼結しない無機材料を含む収縮抑制層用グリーンシートとからなるものであることを特徴とする請求項１または２記載のセラミック多層基板の製造方法。
- 前記仮圧着体の少なくとも前記最下面となるセラミックグリーンシートの上に配置されるセラミックグリーンシートの仮圧着を、他のセラミックグリーンシートの仮圧着より高圧および／または長時間の条件で行うことを特徴とする請求項２または３記載のセラミック多層基板の製造方法。
- 複数の前記仮圧着体のうち、複数の仮圧着体が本圧着された後の前記積層体の焼結工程において、前記積層体における他の仮圧着体に由来する部分より収縮しやすい部分となる仮圧着体については、その仮圧着を、他の仮圧着体よりも高圧および／または長時間の条件で行うことを特徴とする請求項１〜３のいずれかに記載のセラミック多層基板の製造方法。
- 複数の前記仮圧着体のうち、複数の仮圧着体が本圧着された後の前記積層体の焼結工程において、前記積層体における他の仮圧着体に由来する部分より収縮しやすい部分となる仮圧着体については、該仮圧着体の厚みを厚くすることを特徴とする請求項１〜５のいずれかに記載のセラミック多層基板の製造方法。
- 複数の前記仮圧着体を所定の態様で配置して前記複合仮圧着体を形成する工程において、互いに隣接する一対の仮圧着体については、該仮圧着体を構成するグリーンシートのうち少なくとも互いに隣接するグリーンシートの成形方向が０度または１８０度平面的に互いに回転した関係になるように配置することを特徴とする請求項１〜６のいずれかに記載のセラミック多層基板の製造方法。
- セラミックグリーンシートの積層、仮圧着を繰り返して行うことにより形成される複数の仮圧着体を積み重ねてなる複合仮圧着体を本圧着し、得られた積層体を焼成する工程を経て製造されるセラミック多層基板の反り量を測定し、請求項１〜７のいずれかに記載の方法を適用して、セラミック多層基板の反り量を調整することを特徴とするセラミック多層基板の反り量の調整方法。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008095005A JP2009252783A (ja) | 2008-04-01 | 2008-04-01 | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2008095005A JP2009252783A (ja) | 2008-04-01 | 2008-04-01 | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JP2009252783A true JP2009252783A (ja) | 2009-10-29 |
Family
ID=41313252
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2008095005A Pending JP2009252783A (ja) | 2008-04-01 | 2008-04-01 | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2009252783A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015167210A (ja) * | 2014-03-04 | 2015-09-24 | 株式会社村田製作所 | 積層型セラミック電子部品 |
| CN114062419A (zh) * | 2021-10-12 | 2022-02-18 | 中国电子科技集团公司第二十九研究所 | 一种多层共烧陶瓷基板收缩失配度的测试方法 |
Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08258016A (ja) * | 1995-03-17 | 1996-10-08 | Matsushita Electric Ind Co Ltd | セラミック基板の製造方法 |
| JP2000315864A (ja) * | 1999-03-03 | 2000-11-14 | Murata Mfg Co Ltd | セラミック多層基板の製造方法 |
| JP2002184649A (ja) * | 2000-12-18 | 2002-06-28 | Tdk Corp | 表面搭載用積層電子部品の製造方法 |
| JP2002359148A (ja) * | 2001-05-31 | 2002-12-13 | Ngk Spark Plug Co Ltd | 積層電子部品の製造方法 |
| JP2003037021A (ja) * | 2001-07-24 | 2003-02-07 | Tdk Corp | 積層型電子部品の製造方法 |
| JP2003100550A (ja) * | 2001-09-21 | 2003-04-04 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| JP2005183690A (ja) * | 2003-12-19 | 2005-07-07 | Murata Mfg Co Ltd | セラミック基板の製造方法 |
| JP2006086213A (ja) * | 2004-09-14 | 2006-03-30 | Tdk Corp | 積層型電子部品の製造方法 |
| JP2006108529A (ja) * | 2004-10-08 | 2006-04-20 | Koa Corp | セラミックス多層基板およびその製造方法 |
| JP2007221115A (ja) * | 2006-01-23 | 2007-08-30 | Hitachi Metals Ltd | 導体ペースト及び多層セラミック基板の製造方法 |
-
2008
- 2008-04-01 JP JP2008095005A patent/JP2009252783A/ja active Pending
Patent Citations (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH08258016A (ja) * | 1995-03-17 | 1996-10-08 | Matsushita Electric Ind Co Ltd | セラミック基板の製造方法 |
| JP2000315864A (ja) * | 1999-03-03 | 2000-11-14 | Murata Mfg Co Ltd | セラミック多層基板の製造方法 |
| JP2002184649A (ja) * | 2000-12-18 | 2002-06-28 | Tdk Corp | 表面搭載用積層電子部品の製造方法 |
| JP2002359148A (ja) * | 2001-05-31 | 2002-12-13 | Ngk Spark Plug Co Ltd | 積層電子部品の製造方法 |
| JP2003037021A (ja) * | 2001-07-24 | 2003-02-07 | Tdk Corp | 積層型電子部品の製造方法 |
| JP2003100550A (ja) * | 2001-09-21 | 2003-04-04 | Tdk Corp | 積層セラミック電子部品の製造方法 |
| JP2005183690A (ja) * | 2003-12-19 | 2005-07-07 | Murata Mfg Co Ltd | セラミック基板の製造方法 |
| JP2006086213A (ja) * | 2004-09-14 | 2006-03-30 | Tdk Corp | 積層型電子部品の製造方法 |
| JP2006108529A (ja) * | 2004-10-08 | 2006-04-20 | Koa Corp | セラミックス多層基板およびその製造方法 |
| JP2007221115A (ja) * | 2006-01-23 | 2007-08-30 | Hitachi Metals Ltd | 導体ペースト及び多層セラミック基板の製造方法 |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2015167210A (ja) * | 2014-03-04 | 2015-09-24 | 株式会社村田製作所 | 積層型セラミック電子部品 |
| CN114062419A (zh) * | 2021-10-12 | 2022-02-18 | 中国电子科技集团公司第二十九研究所 | 一种多层共烧陶瓷基板收缩失配度的测试方法 |
| CN114062419B (zh) * | 2021-10-12 | 2023-05-26 | 中国电子科技集团公司第二十九研究所 | 一种多层共烧陶瓷基板收缩失配度的测试方法 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP5029699B2 (ja) | セラミック複合多層基板及びその製造方法並びに電子部品 | |
| KR101288154B1 (ko) | 적층 세라믹 전자부품 및 적층 세라믹 전자부품 제조방법 | |
| JP4597585B2 (ja) | 積層電子部品及びその製造方法 | |
| JP6402829B2 (ja) | 多層セラミック基板および多層セラミック基板の製造方法 | |
| KR20130065199A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
| JP2010045209A (ja) | 積層セラミック電子部品の製造方法 | |
| JP2011040604A (ja) | 積層型セラミック電子部品およびその製造方法 | |
| US8541694B2 (en) | Multilayer wiring board | |
| JP4497247B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP5332480B2 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
| JP5382225B2 (ja) | セラミック多層基板およびその製造方法 | |
| JP2009252783A (ja) | セラミック多層基板の製造方法及びセラミック多層基板の反り量の調整方法 | |
| JP2004179348A (ja) | セラミック積層体の製法 | |
| JP2016058415A (ja) | 半導体パワーモジュールの製造方法 | |
| JP4089356B2 (ja) | 多層セラミック基板の製造方法 | |
| JP4150246B2 (ja) | セラミック積層体の製法 | |
| WO2010007878A1 (ja) | 多層セラミック基板およびその製造方法 | |
| JP2005085995A (ja) | セラミック基板の製造方法 | |
| JP2004186343A (ja) | セラミック積層体及びその製法 | |
| JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 | |
| JP2009147160A (ja) | 多層セラミック基板の製造方法及び多層セラミック基板、これを用いた電子部品 | |
| KR102417821B1 (ko) | 세라믹 기판 제조 방법 | |
| TW200911072A (en) | Multi-layer ceramic substrate with embedded cavity and manufacturing method thereof | |
| JPS63239999A (ja) | セラミツク多層積層体の製造方法 | |
| WO2011152544A1 (ja) | セラミック基板およびその製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20110317 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20120710 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20120731 |
|
| A02 | Decision of refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A02 Effective date: 20121120 |