WO2010007878A1 - 多層セラミック基板およびその製造方法 - Google Patents

多層セラミック基板およびその製造方法 Download PDF

Info

Publication number
WO2010007878A1
WO2010007878A1 PCT/JP2009/061935 JP2009061935W WO2010007878A1 WO 2010007878 A1 WO2010007878 A1 WO 2010007878A1 JP 2009061935 W JP2009061935 W JP 2009061935W WO 2010007878 A1 WO2010007878 A1 WO 2010007878A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
layer
hole
surface via
laminate
Prior art date
Application number
PCT/JP2009/061935
Other languages
English (en)
French (fr)
Inventor
正人 野宮
健 天竺桂
Original Assignee
株式会社村田製作所
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 株式会社村田製作所 filed Critical 株式会社村田製作所
Priority to CN2009901003813U priority Critical patent/CN202014413U/zh
Publication of WO2010007878A1 publication Critical patent/WO2010007878A1/ja

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/0271Arrangements for reducing stress or warp in rigid printed circuit boards, e.g. caused by loads, vibrations or differences in thermal expansion
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09209Shape and layout details of conductors
    • H05K2201/09654Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets

Definitions

  • the present invention relates to a multilayer ceramic substrate and a method for manufacturing the same, and more particularly to a multilayer ceramic substrate provided with a via-hole conductor reaching the surface and a method for manufacturing the same.
  • Patent Document 1 discloses an interesting technique for the present invention.
  • Patent Document 1 discloses a method for manufacturing a multilayer ceramic substrate by a so-called shrinkless process.
  • FIG. 14 is an enlarged cross-sectional view of a part of the multilayer ceramic substrate 1 configured using the technique described in Patent Document 1.
  • the multilayer ceramic substrate 1 includes a laminate 4 formed by laminating a first ceramic layer 2 and a second ceramic layer 3.
  • the relatively thick first ceramic layers 2 and the relatively thin second ceramic layers 3 are alternately laminated, and the second ceramic layers 3 are formed on the surface of the laminate 4. positioned.
  • the raw laminated body 4 a raw material of the laminated body 4 is produced, and this raw laminated body is fired.
  • the raw laminated body is the first ceramic layer 2 to be formed. 1 ceramic green layer and a second ceramic green layer to be the second ceramic layer 3.
  • the first ceramic green layer includes a ceramic material
  • the second ceramic green layer includes an inorganic material powder that does not substantially sinter at the sintering temperature of the ceramic material.
  • the firing step is performed at a temperature at which the inorganic material powder is not substantially sintered but the ceramic material is sintered.
  • the inorganic material powder contained in the second ceramic green layer is fixed when the glass component from the first ceramic green layer penetrates into the second ceramic green layer.
  • the first ceramic layer 2 is made of a ceramic sintered body
  • the second ceramic layer 3 is made of unsintered inorganic material powder and a glass component for fixing the same. It is in a state that includes In order to manufacture the laminate 4 as described above, the second ceramic layer 3 does not substantially contract in the main surface direction in the firing step, and contracts in the main surface direction of the first ceramic layer 2. It acts to suppress. Therefore, undesired deformation due to shrinkage during firing does not occur, and the laminate 4 having excellent dimensional accuracy can be obtained.
  • the two in-plane conductors 5 and 6 positioned along the interface between the ceramic layers 2 and 3 and the surface of the multilayer body 4 are reached while being connected to the in-plane conductors 5 and 6, respectively.
  • Two provided surface via-hole conductors 7 and 8 are shown.
  • the first ceramic layer 2 having a relatively large shrinkage amount and the second ceramic layer 3 having a relatively small shrinkage amount are bonded in the firing step. It will be baked in the state. Therefore, in the sintering process, shrinkage stress 9 as shown by an arrow acts on the first ceramic layer 2, and as a result, the via-hole conductors are formed at the peripheral portions of the surface via-hole conductors 7 and 8 in the second ceramic layer 3.
  • a strain 10 is generated in the direction of tearing 7 and 8. This strain 10 acts to spread outward around each of the surface via-hole conductors 7 and 8.
  • FIG. 15 is a plan view showing a part of the multilayer ceramic substrate 1 shown in FIG. 14 from above.
  • FIG. 16 shows a plan view of a part of a multilayer ceramic substrate 13 provided with a surface via-hole conductor 12 that provides a bump connection for mounting a bare chip IC.
  • a large number of bumps provided in the via chip IC are formed at a high density. Therefore, a large number of surface via-hole conductors 12 connecting these bumps are also arranged at a high density. There must be. As a result, cracks are likely to occur between the surface via-hole conductors 12, which hinders downsizing and increasing the density of the multilayer ceramic substrate 13.
  • the problem of the occurrence of cracks between the surface via-hole conductors as described above is that the first and second ceramic layers 2 and 3 as shown in FIG. 14 are provided, and the second ceramic layer 3 is used for suppressing shrinkage during firing. Not only in the case of the multi-layer ceramic substrate 1 that acts, but at the sintering temperature of the ceramic material contained in the ceramic green layer on at least one main surface of the raw laminate formed by laminating a plurality of ceramic green layers.
  • a constraining layer containing an inorganic material powder that does not sinter is formed, and in the firing step, the constraining layer acts to suppress shrinkage in the main surface direction with respect to the raw laminate, and after the firing step, the constraining layer It can also be encountered in the case of such a multilayer ceramic substrate in which is removed.
  • an object of the present invention is to provide a multilayer ceramic substrate and a method for manufacturing the same, which can solve the above-described problems.
  • the present invention includes a laminate formed by laminating a plurality of ceramic layers, and the laminate is provided with a plurality of in-plane conductors positioned along the interface between the ceramic layers, and is connected to each of the in-plane conductors.
  • a plurality of surface via-hole conductors reaching the surface of the multilayer body are first directed to a multilayer ceramic substrate provided close to each other, and in order to solve the above technical problem, It is characterized by having a simple structure.
  • the dummy via-hole conductor adjacent to the plurality of surface via-hole conductors is included in the multilayer body in order to relieve stress generated between the plurality of surface via-hole conductors due to contraction or expansion due to heat. It is provided to reach the surface of the body.
  • the dummy via-hole conductor means a conductor that is not electrically connected to an internal conductor such as an in-plane conductor formed inside the multilayer body.
  • the present invention is particularly advantageously applied when the laminate includes a first ceramic layer and a second ceramic layer having different shrinkage behaviors or shrinkage rates at the time of firing.
  • the dummy via-hole conductor is used to relieve the stress generated between the plurality of surface via-hole conductors mainly due to the difference in shrinkage behavior or shrinkage rate between the first ceramic layer and the second ceramic layer. It is.
  • the present invention is more advantageously applied when the surface via-hole conductor is provided so as to penetrate both the first ceramic layer and the second ceramic layer in the thickness direction.
  • the first ceramic layer comprises a ceramic sintered body
  • the second ceramic layer comprises an inorganic material powder that does not substantially sinter at the ceramic sintering temperature; And a glass component which has penetrated from the first ceramic layer and fixed the inorganic material powder during firing.
  • the second ceramic layer is often located on the surface of the laminate.
  • the present invention is advantageously applied particularly when three or more surface via-hole conductors are close to each other and aligned.
  • the distance between the dummy via hole conductor and the surface via hole conductor is substantially equal to the distance between the plurality of surface via hole conductors.
  • the diameter of the dummy via hole conductor may be substantially equal to the diameter of the surface via hole conductor or may be larger than the diameter of the surface via hole conductor.
  • the plurality of surface via-hole conductors are arranged along the first imaginary straight line
  • the plurality of dummy via-hole conductors are located on one side of the first imaginary straight line and the first imaginary straight line is arranged. It is arranged so as to be aligned along a second virtual line parallel to the straight line, and more preferably, a third virtual line located on the other side of the first virtual line and parallel to the first virtual line It is arranged to line up along.
  • the dummy via-hole conductor may be located on a virtual orthogonal straight line extending in a direction orthogonal to the first virtual straight line from the position of the surface via-hole conductor, or between the adjacent surface via-hole conductors. You may be located on the virtual orthogonal straight line extended in the direction orthogonal to a 1st virtual straight line from the position of a point.
  • the present invention also includes a method for manufacturing a multilayer ceramic substrate as described above, that is, a multilayer body formed by laminating a plurality of ceramic layers, and the multilayer body includes a plurality of layers positioned along the interface between the ceramic layers. And a method of manufacturing a multilayer ceramic substrate in which a plurality of surface via-hole conductors that reach the surface of the multilayer body are connected to each other while being connected to the in-plane conductors. Directed.
  • the method for producing a multilayer ceramic substrate according to the present invention comprises a plurality of ceramic green layers to be the ceramic layers, the in-plane conductors and the surface via-hole conductors, and a raw laminate that becomes the laminate by firing.
  • a laminate manufacturing process and a raw stack are fired, and the laminate manufacturing process relieves stress generated between a plurality of surface via-hole conductors due to thermal contraction or expansion. Therefore, the method includes a step of providing at least one dummy via-hole conductor so as to reach the surface of the raw laminate adjacent to the plurality of surface via-hole conductors.
  • the raw laminate is a ceramic green layer, wherein the first ceramic green layer and the second ceramic green layer differ in shrinkage behavior or shrinkage ratio upon firing.
  • the dummy via-hole conductor is provided so as to relieve stress generated between the plurality of surface via-hole conductors mainly due to a difference in shrinkage behavior or shrinkage rate.
  • the first ceramic green layer includes a ceramic material
  • the second ceramic green layer is an inorganic material powder that does not substantially sinter at the sintering temperature of the ceramic material.
  • the firing step is performed at a temperature at which the inorganic material powder is not substantially sintered but the ceramic material is sintered.
  • the inorganic material powder contained in the second ceramic green layer is The glass component from the ceramic green layer is fixed by penetrating into the second ceramic green layer.
  • the laminate manufacturing step is an inorganic material that is not substantially sintered at the sintering temperature of the ceramic material contained in the ceramic green layer on at least one main surface of the raw laminate.
  • the dummy via-hole conductor is provided adjacent to the plurality of surface via-hole conductors so as to reach the surface of the multilayer body, there is a strain that acts to spread outward around the surface via-hole conductor. This advantageously offsets the strain caused by the dummy via-hole conductors, thus mitigating the stresses produced between the surface via-hole conductors. As a result, it is possible to make it difficult for cracks to occur between the surface via-hole conductors.
  • FIG. 21 It is sectional drawing which shows the multilayer ceramic substrate 21 by one Embodiment of this invention. It is a top view which shows 1st Embodiment regarding arrangement
  • FIG. 1 is a cross-sectional view showing a multilayer ceramic substrate 21 according to an embodiment of the present invention.
  • the multilayer ceramic substrate 21 includes a laminate 24 formed by laminating a plurality of first ceramic layers 22 and a plurality of second ceramic layers 23.
  • a plurality of in-plane conductors 25 located along the interface between specific ones of the first and second ceramic layers 22 and 23 are provided in the laminated body 24, and
  • a plurality of via-hole conductors 26 and 27 extending so as to penetrate through the thickness direction of specific ones of the first and second ceramic layers 22 and 23 while being connected to each other are provided.
  • Some of these via-hole conductors 26 and 27 are surface via-hole conductors 27 that reach the surface of the laminate 24. Some of the surface via-hole conductors 27 are provided in close proximity to each other.
  • the laminated body 24 is provided with several dummy via-hole conductors 28 so as to reach the surface of the laminated body 24 adjacent to the plurality of surface via-hole conductors 27 described above. Details of the arrangement of the dummy via-hole conductors 28 will be described later.
  • terminal electrodes 30 are provided on the side surface of the laminate 24.
  • several conductive lands 31 and 32 are formed on the upper main surface and the lower main surface of the multilayer body 24, respectively.
  • Some of the surface via-hole conductors 27 are electrically connected to conductive lands 31 formed on the upper main surface.
  • the multilayer ceramic substrate 21 further includes mounting components 33 to 35 mounted on the upper main surface of the laminate 24.
  • the mounting components 33 and 35 are electrically connected to the conductive land 31 via the solder 36.
  • the mounting component 34 is electrically connected to the end face of the surface via-hole conductor 27 via the bump 37.
  • An underfill resin 38 is applied to the mounting component 34.
  • an aggregate substrate in which a plurality of multilayer ceramic substrates 21 are aggregated is usually produced, and the multilayer substrate is divided along a predetermined dividing line, whereby a plurality of multilayer ceramic substrates 21 are obtained.
  • the substrate 21 is taken out.
  • a raw laminate that becomes the laminate 24 by firing is produced in a state of a raw assembly laminate in which a plurality of the laminates are assembled.
  • the raw assemblage includes first and second ceramic green layers that are to be the first and second ceramic layers 22 and 23, respectively, and includes in-plane conductors 25, via-hole conductors 26 and 27, and dummy via-hole conductors 28.
  • the via hole conductor to be the terminal electrode 36 and the conductive lands 31 and 32 are provided. Note that the conductive lands 31 and 32 may be formed after a firing step described later.
  • a process of laminating ceramic green sheets prepared in advance is usually applied, but instead, for example, laminating is performed by repeating a process of applying ceramic slurry.
  • a structure may be formed.
  • the in-plane conductor 25, the via-hole conductors 26 to 28, the terminal electrode 30, and the conductive lands 31 and 32 are formed using a conductive paste.
  • a conductive component contained in the conductive paste for example, Cu, Ag, Ni or Pd, oxides thereof, or alloys containing them are used.
  • the first ceramic green layer is made of a low-temperature fired ceramic material that can be fired at a relatively low temperature, for example, a temperature of 1000 ° C. or lower, so that it can be fired simultaneously with a low-melting point metal such as Cu or Ag contained in the conductive paste. It is preferable to include. More specifically, as a low-temperature fired ceramic material, a glass ceramic in which alumina and borosilicate glass are mixed, or a ceramic made of Ba-Al-Si-B-based oxide that generates a glass component during firing is used. be able to.
  • Al 2 O 3 and ZrO are preferably used, but besides these, TiO 2 , SiO 2 , Nb 2 O 5 , Ta 2 O 5, etc. It can also be used.
  • the above-described in-plane conductor 25, via-hole conductors 26 to 28, and via-hole conductors serving as terminal electrodes 30 are formed before the ceramic green sheets are laminated.
  • a predetermined ceramic green sheet is formed.
  • the in-plane conductor 25 is formed by printing a conductive paste
  • the via-hole conductors 26 to 28 and the via-hole conductor to be the terminal electrode 30 are formed by providing through holes and filling the conductive paste therewith.
  • the ceramic green sheet serving as the second ceramic green layer may be handled in the state of a composite sheet formed on the ceramic green sheet serving as the first ceramic green layer.
  • the ceramic green sheets are laminated according to a predetermined order and direction, and are crimped.
  • the conductive lands 31 and 32 are formed before the firing step, they may be formed after the lamination or may be formed at a stage before the lamination.
  • the thickness of the first ceramic green layer is preferably selected so that the thickness of the first ceramic layer 22 after firing is in the range of 8 to 100 ⁇ m, and the thickness of the second ceramic green layer is The thickness of the second ceramic layer 23 is preferably selected to be 1 to 8 ⁇ m. As can be seen from the thicknesses of the first and second ceramic layers 22 and 23 shown in FIG. 1, in this embodiment, the thicknesses of the plurality of first ceramic green layers are the same as each other, and Although the thicknesses of the second ceramic green layers are the same as each other, they are not necessarily the same.
  • first ceramic layers 22 are stacked between two adjacent second ceramic layers 23, but such stacking order is arbitrarily changed. be able to.
  • the first ceramic layers 22 and the second ceramic layers 23 may be alternately stacked one by one.
  • the raw assembly laminate is fired at a top temperature of, for example, 950 to 1000 ° C., thereby obtaining a sintered assembly laminate.
  • the in-plane conductor 25, the via-hole conductors 26 to 28, and the via-hole conductor to be the terminal electrode 30 are in a sintered state.
  • the conductive lands 31 and 32 are already formed, the conductive lands 31 and 32 are also sintered.
  • the assembly laminate includes a first ceramic layer 22 derived from the first ceramic green layer and a second ceramic layer 23 derived from the second ceramic green layer.
  • the firing temperature of 950 to 1000 ° C. exemplified as described above does not substantially sinter the inorganic material powder contained in the second ceramic green layer, but sinters the ceramic material contained in the first ceramic green layer. Temperature. Therefore, although the first ceramic layer 22 is in a sintered state, in the second ceramic layer 23, the inorganic material contained therein is not sintered and is contained in the first ceramic green layer.
  • the glass component as a part of the ceramic material that has been infiltrated penetrates, whereby the inorganic material powder contained in the second ceramic green layer is fixed. Further, the penetration of the glass component as a part of the ceramic material contained in the first ceramic green layer into the second ceramic green layer causes the first ceramic layer 22 and the second ceramic layer 23 to mutually adhere. It is firmly joined.
  • the second ceramic green layer acts to suppress shrinkage in the main surface direction of the first ceramic green layer in the firing step, and as a result, undesired deformation of the aggregate laminate. And the dimensional accuracy can be increased.
  • the second ceramic green layer must have a thickness that allows the inorganic material powder to be fixed by the permeation of the glass component from the first ceramic green layer as described above.
  • the second ceramic green layer functions to suppress shrinkage in the principal surface direction of the first ceramic green layer
  • the first ceramic green layer and the second ceramic green layer This means that the shrinkage behavior during firing is different from each other.
  • the first ceramic green layer and the second ceramic green layer may be different from each other in at least one of the sintering start temperature and the sintering completion temperature. Therefore, for example, the second ceramic green layer has a sintering start temperature higher than that of the first ceramic green layer, but has been sintered at the sintering completion temperature of the first ceramic green layer.
  • the second ceramic green layer has a sintering completion temperature higher than that of the first ceramic green layer, but most of the second ceramic green layer is sintered below the sintering start temperature of the first ceramic green layer.
  • the second ceramic green layer has a sintering completion temperature higher than that of the first ceramic green layer, but most of the second ceramic green layer is sintered below the sintering start temperature of the first ceramic green layer.
  • the difference in shrinkage behavior during firing between the first ceramic green layer and the second ceramic green layer results in a compressive stress on the first ceramic layer 22 in the assembled laminate after firing, and as a result
  • distortion occurs in the direction of tearing the surface via-hole conductor 27, and a state in which cracks are likely to occur between the adjacent surface via-hole conductors 27 is brought about.
  • the dummy via hole conductor 28 acts to relieve the stress generated between the surface via hole conductors 27. As a result, the occurrence of cracks can be suppressed.
  • the mounting components 33 to 35 are mounted on one main surface of the assembly laminate, whereby an assembly substrate in which a plurality of multilayer ceramic substrates 21 are assembled is obtained. Then, if this aggregate substrate is divided along a predetermined dividing line, individual multilayer ceramic substrates 21 are taken out. Further, by this division, the via-hole conductor to be the terminal electrode 30 is divided, and the terminal electrode 30 with the side surface exposed is formed.
  • FIG. 1 schematically shows a state in which a dummy via-hole conductor 28 is provided adjacent to a specific surface via-hole conductor 27.
  • a dummy via-hole conductor 28 is provided adjacent to a specific surface via-hole conductor 27.
  • FIG. 1 schematically shows a state in which a dummy via-hole conductor 28 is provided adjacent to a specific surface via-hole conductor 27.
  • FIG. 2 shows a first embodiment regarding the arrangement of dummy via-hole conductors.
  • a part of the laminated body 41 with which a multilayer ceramic substrate is equipped is shown with the top view.
  • five surface via-hole conductors 42 are arranged so as to be close to each other and aligned along a first virtual straight line 43.
  • five dummy via-hole conductors 46 are located on one side and the other side of the first virtual straight line 43 and are parallel to the first virtual straight line 43 and the second and third virtual straight lines 44 and 45. Are arranged so as to line up with each other.
  • each of the dummy via-hole conductors 46 is located on a virtual orthogonal straight line 47 extending in a direction orthogonal to the first virtual straight line 43 from the position of each surface via-hole conductor 42.
  • the space S1 between the dummy via-hole conductor 46 and the surface via-hole conductor 42 is substantially equal to the space S2 between adjacent ones of the surface via-hole conductors 42.
  • the diameter of the dummy via hole conductor 46 is substantially equal to the diameter of the surface via hole conductor 42.
  • FIG. 3 3 and 5 are diagrams corresponding to FIG. 2 showing the second, third and fourth embodiments relating to the arrangement of dummy via-hole conductors, respectively. 3 to 5, elements corresponding to those shown in FIG. 2 are denoted by the same reference numerals, and redundant description is omitted.
  • the number of dummy via-hole conductors 46 arranged side by side on the second virtual straight line 44 and the number of dummy via-hole conductors 46 arranged side by side on the third virtual straight line 45 are the same. Both are reduced by one from the number of surface via-hole conductors 42 arranged side by side on the first imaginary straight line 43, and the dummy via-hole conductors 46 are located at the middle points between the adjacent surface via-hole conductors 42. It is located on a virtual orthogonal straight line 48 extending in a direction orthogonal to one virtual straight line 43.
  • the interval S1 between the dummy via-hole conductor 46 and the surface via-hole conductor 42 is substantially equal to the interval S2 between the plurality of surface via-hole conductors 42.
  • one dummy via-hole conductor 46 and the two surface via-hole conductors 42 in the vicinity thereof are located at the apexes of the equilateral triangle, and similarly, one surface via-hole conductor 42 and two adjacent via-hole conductors 42
  • the dummy via-hole conductor 46 is located at the apex of an equilateral triangle.
  • the laminated body 41 shown in FIG. 4 it is arranged side by side on the dummy via-hole conductor 46 and the third virtual line 45 that are arranged side by side on the second imaginary straight line 44, compared to that shown in FIG. 2.
  • the dummy via-hole conductors 46 are different from each other in that those located at both ends are omitted. Cracks between the surface via-hole conductors 42 are likely to occur between via-hole conductors that do not include the surface via-hole conductors at both ends of the surface via-hole conductors 42 arranged in a straight line. Therefore, even if the dummy via-hole conductors at both ends are omitted, the generation of cracks can be advantageously suppressed.
  • the dummy via-hole conductors 46 arranged side by side on the second imaginary straight line 44 are the second and fourth from the left in the drawing, compared to the one shown in FIG. 3.
  • the first and third ones from the left are omitted.
  • a substantially equilateral triangle is formed by the two surface via-hole conductors 42 and one dummy via-hole conductor 46, and the cracks between the surface via-hole conductors 42 are suppressed by the dummy via-hole conductor 46.
  • the occurrence of cracks can be advantageously suppressed by arranging a small number of dummy via-hole conductors 46.
  • the dummy via-hole conductor 46 has a diameter substantially equal to the surface via-hole conductor 42 and has the same circular shape as the surface via-hole conductor 42.
  • the diameter and shape may be changed as follows.
  • FIG. 6 shows a modification regarding the diameter of the dummy via-hole conductor.
  • elements corresponding to those shown in FIGS. 2 to 5 are denoted by the same reference numerals, and redundant description is omitted.
  • the diameter of the dummy via-hole conductor 46 is made larger than the diameter of the surface via-hole conductor 42.
  • the diameter of the dummy via-hole conductor 46 is increased, it is possible to increase the influence of the acting stress between the surface via-hole conductors 42 by the dummy via-hole conductor 46. The effect of is enhanced. Even if the dummy via-hole conductor 46 has a smaller diameter, it is effective in the form in which the stress of the dummy via-hole conductor 46 acts between the surface via-hole conductors 42 as shown in FIG. 3 or FIG.
  • FIG. 7 shows a modification regarding the shape of the dummy via-hole conductor.
  • elements corresponding to those shown in FIGS. 1 to 5 are denoted by the same reference numerals, and redundant description is omitted.
  • the dummy via-hole conductor 46 has a longitudinal shape, and covers, for example, both the two surface via-hole conductors 42. Also in this structure, the longitudinal dummy via-hole conductors 46 are arranged close to each other between the surface via-hole conductors 42, so that it is possible to efficiently exert a stress action by the dummy via-hole conductors 46, and cracks are efficiently generated. Can be suppressed. Needless to say, the surface via-hole conductor 42 may not be circular.
  • the cross-sectional structure of the laminate 41 is not clear, but some embodiments relating to the cross-sectional structure of the laminate will be described below with reference to FIGS. 8 to 13.
  • FIG. 8 shows a first embodiment relating to the cross-sectional structure of the laminate.
  • the first ceramic layer 52 is made of a ceramic sintered body
  • the second ceramic layer 53 is composed of an inorganic material powder that is not substantially sintered at the ceramic sintering temperature, 1 and a glass component that has penetrated from the ceramic layer 52 and has the inorganic material powder fixed thereto.
  • the second ceramic layer 53 is located on the surface of the multilayer body 51.
  • the surface via-hole conductor 54 and the dummy via-hole conductor 55 adjacent to the surface via-hole conductor 54 are provided so as to reach the surface.
  • the surface via-hole conductor 54 is connected to the in-plane conductor 56, and the depth at which it is formed depends on the position of the in-plane conductor 56 to be connected.
  • the dummy via-hole conductor 55 is provided so as to penetrate from the surface to the second first ceramic layer 52 in the thickness direction.
  • the dummy via-hole conductor 55 is preferably provided so as to penetrate at least both the first ceramic layer 52 and the second ceramic layer 53 in the thickness direction.
  • the end face of the dummy via-hole conductor 55 is preferably in contact with the second ceramic layer 53 formed in the inner layer of the multilayer body 51 as shown in FIG.
  • the effect of the present invention is particularly remarkable when the end face of the surface via-hole conductor 54 is exposed on the surface of the multilayer body 51 as shown in FIG.
  • the formation of the dummy via-hole conductor 55 works effectively.
  • the conductor layer 57 is formed beyond the end face of the surface via hole conductor 54.
  • the conductor layer 57 is formed with the same shape and size as the end face of the surface via hole conductor 54.
  • a conductor layer 57 is formed in a region narrower than the end face of 54.
  • FIG. 12 is a view corresponding to FIG. 8 and showing a second embodiment relating to the cross-sectional structure of the laminated body.
  • elements corresponding to those shown in FIG. 8 are denoted by the same reference numerals, and redundant description is omitted.
  • the first ceramic layer 52 is located on the surface of the laminated body 61. Even when the first ceramic layer 52 is located on the surface of the laminated body 61, the first ceramic green layer 52 and the first ceramic green layer are adjacent to each other due to a difference in shrinkage behavior during firing. A state in which cracks are likely to occur between the surface via-hole conductors 54 is brought about. By arranging the dummy via-hole conductor 55, this crack can be effectively prevented. Further, as shown in FIG. 12, the dummy via-hole conductor 55 may be formed so as to penetrate the second ceramic layer 53, which is the second layer from the surface, in the thickness direction.
  • FIG. 13 is a view corresponding to FIG. 8 and showing a third embodiment relating to the cross-sectional structure of the laminate.
  • the laminated body 71 shown in FIG. 13 is different from the laminate 51 shown in FIG. 8 in the manufacturing method. That is, the laminated body 71 shown in FIG. 13 is formed by laminating one type of ceramic layer 72, and includes a surface via-hole conductor 74 connected to the in-plane conductor 73 and a dummy via-hole conductor 75 provided adjacent thereto. I have.
  • the sintering temperature of the ceramic material contained in the ceramic green layer to be the ceramic layer 72 is substantially on at least one main surface of the raw laminate to be the laminate 71.
  • a constraining layer 76 containing an inorganic material powder that is not sintered is formed, and the firing step is performed with the constraining layer 76 formed. After the firing step, the constraining layer 76 is removed.
  • the constraining layer 76 suppresses shrinkage in the main surface direction of the raw laminate in the firing process, thereby suppressing undesired deformation of the obtained laminate 71. Also in such an embodiment, when a plurality of surface via-hole conductors 74 are provided in series, distortion that can cause cracks between the surface via-hole conductors 74 is brought about, so that the formation of the dummy via-hole conductor 75 is effective. .
  • the laminated body formed by laminating the first ceramic green layer and the second ceramic green layer which are mainly different in shrinkage behavior during firing, has been described. It is not limited. For example, it is effective for a laminate formed by laminating a first ceramic green layer and a second ceramic green layer having different shrinkage ratios at the time of firing, and also due to other heat shrinkage and expansion. Therefore, the present invention can be applied to various laminates that can generate stress.
  • Example 1 In Experimental Example 1, the arrangement of the surface via hole conductor 42 and the dummy via hole conductor 46 as shown in FIG. 2 was adopted as a common condition. More specifically, the diameter of the surface via-hole conductor 42 and the diameter of the dummy via-hole conductor 46 are equal to each other, and the interval S1 between the dummy via-hole conductor 46 and the surface via-hole conductor 42 is set between adjacent ones of the surface via-hole conductors 42.
  • the number of surface via-hole conductors 42 arranged on the imaginary straight line 43 and the number of dummy via-hole conductors 46 arranged on each of the imaginary straight lines 44 and 45 are made equal to the interval S2.
  • a multilayer ceramic substrate according to each of .about.36 was produced.
  • diameter of via-hole conductor is the diameter of each of the surface via-hole conductor 42 and dummy via-hole conductor 46
  • a Cu component is a main component, a difference in shrinkage behavior with a ceramic part is reduced, and a bonding property with a ceramic wall surface is further improved.
  • the beads and Si-B-Ba glass components added were used.
  • the thickness after firing of the laminate 51 was set to about 500 ⁇ m so that the laminate 51 having a cross-sectional structure as shown in FIG. 8 was obtained in common with the samples 1 to 36.
  • the thickness of the first ceramic layer 52 after firing was 20 ⁇ m, and the thickness of the second ceramic layer 53 after firing was 3 ⁇ m.
  • “A1”, “B1”, “A2”, and “B2” in the “Condition” column of Table 1 are as follows.
  • “A1” A Ba-Al-Si-B-based oxide ceramic material is used as the ceramic material contained in the first ceramic green layer to be the first ceramic layer, and the second ceramic green to be the second ceramic green layer Alumina was used as the inorganic material powder contained in the layer.
  • “B1” This is a comparative example of “A1”, and no dummy via-hole conductor was provided.
  • the Ba-Al-Si-B-based oxide ceramic material is used as in the case of the above "A1,” while the second ceramic Si-B-Ba-based glass component having substantially the same composition as glass as a diffusion component from the first ceramic green layer, using alumina as an inorganic material contained in the second ceramic green layer to be a layer The one to which was added was used. And it adjusted so that sintering of the 2nd ceramic green layer may already be started at the sintering start temperature of the 1st ceramic green layer.
  • “B2” This is a comparative example of “A2”, and no dummy via-hole conductor was provided.
  • “Crack occurrence rate” in Table 1 is obtained by counting the number of cracks around the surface via-hole conductor and determining the occurrence rate.
  • “A3” and “B3” in “Conditions” in Table 2 are as follows. (1) “A3” As the ceramic material contained in the ceramic green layer to be the ceramic layer, a material in which Si—B—Ba glass as a glass component was added to alumina was used, and sintering was possible at 980 ° C. The thickness of the ceramic layer was set to 20 ⁇ m after firing.
  • alumina powder was used as the inorganic material powder contained in the constraining layer, and sintering was not performed at a temperature of 1000 ° C. or lower.
  • seat for constrained layers whose thickness after baking becomes 100 micrometers was produced, and the sheet

Abstract

 特に無収縮プロセスを適用して製造される多層セラミック基板において、表面にまで届く複数個の表面ビアホール導体が一直線上に並んで互いに近接して設けられているとき、焼成時の収縮に起因して表面ビアホール導体間にクラックが生じやすい。  複数個の表面ビアホール導体(42)が一直線上に並んで設けられるとき、これら表面ビアホール導体(42)に隣接するように、ダミービアホール導体(46)を積層体(41)の表面にまで届くように設け、クラックの原因となる応力を緩和する。

Description

多層セラミック基板およびその製造方法
 この発明は、多層セラミック基板およびその製造方法に関するもので、特に、表面にまで届くビアホール導体が設けられた多層セラミック基板およびその製造方法に関するものである。
 この発明にとって興味ある技術として、たとえば特開2000‐25157号公報(特許文献1)に記載されたものがある。特許文献1には、多層セラミック基板をいわゆる無収縮プロセスによって製造するための方法が開示されている。図14には、特許文献1に記載の技術を用いて構成された多層セラミック基板1の一部が拡大されて断面図で示されている。
 多層セラミック基板1は、第1のセラミック層2と第2のセラミック層3とを積層してなる積層体4を備えている。図14に示した多層セラミック基板1では、比較的厚い第1のセラミック層2と比較的薄い第2のセラミック層3とが交互に積層され、第2のセラミック層3が積層体4の表面に位置している。
 積層体4を得るため、積層体4の生の状態のものが作製され、この生の積層体を焼成することが行なわれるが、生の積層体は、第1のセラミック層2となるべき第1のセラミックグリーン層と第2のセラミック層3となるべき第2のセラミックグリーン層とを備えている。第1のセラミックグリーン層は、セラミック材料を含み、第2のセラミックグリーン層は、上記セラミック材料の焼結温度では実質的に焼結しない無機材料粉末を含んでいる。
 焼成工程は、上記無機材料粉末が実質的に焼結しないが、上記セラミック材料が焼結する温度にて実施される。そして、この焼成工程において、第2のセラミックグリーン層に含まれる無機材料粉末は、第1のセラミックグリーン層からのガラス成分が第2のセラミックグリーン層中に浸透することによって固着される。その結果、焼結後の積層体4において、第1のセラミック層2は、セラミックの焼結体からなり、第2のセラミック層3は、未焼結の無機材料粉末とこれを固着するガラス成分とを含む状態となっている、
 積層体4を上述のようにして製造するため、第2のセラミック層3は、焼成工程において、主面方向に実質的な収縮が生じず、第1のセラミック層2の主面方向への収縮を抑制するように作用する。したがって、焼成時の収縮による不所望な変形が生じず、寸法精度に優れた積層体4が得られる。
 図14には、セラミック層2および3間の界面に沿って位置する2個の面内導体5および6と、面内導体5および6にそれぞれ接続されながら積層体4の表面にまで届くように設けられる2個の表面ビアホール導体7および8が図示されている。
 前述したいわゆる無収縮プロセスによって多層セラミック基板1を製造しようとする場合、焼成工程において収縮量が比較的多い第1のセラミック層2と収縮量が比較的少ない第2のセラミック層3とが接合された状態で焼成されることになる。そのため、焼結過程において、第1のセラミック層2では、矢印で示すような収縮応力9が作用し、結果として、第2のセラミック層3における表面ビアホール導体7および8の周縁部では、ビアホール導体7および8を引き裂く方向に歪み10が発生することになる。この歪み10は、表面ビアホール導体7および8の各々を中心に外へ広がるように作用する。
 上述した歪み10は、しばしば、表面ビアホール導体7および8間において、図15に示すようなクラック11を引き起こす。図15は、図14に示した多層セラミック基板1の一部を上方から示した平面図である。
 上述したようなクラックは、たとえば3個以上といった、より多数の表面ビアホール導体が互いにより近接しかつ一直線上に並んでいるとき、より生じやすい。たとえば、図16には、ベアチップICを実装するためのバンプ接続部を与える表面ビアホール導体12が設けられた多層セラミック基板13の一部が平面図で示されている。多層セラミック基板13の小型化かつ高密度化が進むに従って、たとえば、ビアチップICに備える多数のバンプが高密度で形成されるため、これらバンプを接続する表面ビアホール導体12についても多数高密度で配置されなければならない。その結果、表面ビアホール導体12間においてクラックが生じやすくなり、このことが多層セラミック基板13の小型化かつ高密度化を妨げている。
 上述のような表面ビアホール導体間でのクラック発生の問題は、図14に示すような第1および第2のセラミック層2および3を備え、第2のセラミック層3が焼成時の収縮抑制用として作用する、多層セラミック基板1の場合に限らず、複数のセラミックグリーン層が積層されてなる生の積層体の少なくとも一方主面上に、セラミックグリーン層に含まれるセラミック材料の焼結温度では実質的に焼結しない無機材料粉末を含む拘束層が形成され、焼成工程において、拘束層が生の積層体に対して主面方向への収縮を抑制するように作用し、焼成工程の後、拘束層が除去される、そのような多層セラミック基板の場合にも遭遇し得る。
 さらに、これらの無収縮プロセスによって得られる多層セラミック基板に限らず、焼成時の収縮挙動や収縮率、さらには焼成後の熱膨張係数等、熱による収縮量または膨張量が互いに異なる第1のセラミック層と第2のセラミック層とが積層されてなる積層体を備える多層セラミック基板の場合にも、同様の問題に遭遇し得る。
特開2000-25157号公報
 そこで、この発明の目的は、上述したような課題を解決し得る、多層セラミック基板およびその製造方法を提供しようとすることである。
 この発明は、複数のセラミック層を積層してなる積層体を備え、積層体には、セラミック層間の界面に沿って位置する複数個の面内導体が設けられるとともに、面内導体にそれぞれ接続されながら当該積層体の表面にまで届く複数個の表面ビアホール導体が互いに近接して設けられている、多層セラミック基板にまず向けられるものであって、上述した技術的課題を解決するため、次のような構成を備えることを特徴としている。
 すなわち、積層体には、熱による収縮または膨張に起因して複数個の表面ビアホール導体間において生じる応力を緩和するため、複数個の表面ビアホール導体に隣接する少なくとも1個のダミービアホール導体が当該積層体の表面にまで届くように設けられていることを特徴としている。なお、本発明において、ダミービアホール導体とは、積層体内部に形成された面内導体等の内部導体と電気的に接続されていない導体を意味する。
 この発明は、積層体が、焼成時の収縮挙動または収縮率が互いに異なる第1のセラミック層と第2のセラミック層とを備えるとき、特に有利に適用される。この場合、ダミービアホール導体は、第1のセラミック層と第2のセラミック層との収縮挙動または収縮率の差が主たる原因となって複数個の表面ビアホール導体間において生じる応力を緩和するためのものである。
 上記の場合、表面ビアホール導体が第1のセラミック層と第2のセラミック層との双方を厚み方向に貫通するように設けられているとき、この発明がより有利に適用される。
 上記の実施態様において、典型的には、第1のセラミック層は、セラミックの焼結体からなり、第2のセラミック層は、セラミックの焼結温度では実質的に焼結しない無機材料粉末と、焼成時において第1のセラミック層から浸透して無機材料粉末を固着したガラス成分とを含む。この場合、第2のセラミック層が積層体の表面に位置していることが多い。
 この発明は、特に3個以上の表面ビアホール導体が互いに近接しかつ一直線上に並んでいるとき、有利に適用される。
 好ましい実施態様では、ダミービアホール導体と表面ビアホール導体との間の間隔は、複数個の表面ビアホール導体間の間隔と実質的に等しくされる。
 また、この発明において、ダミービアホール導体の径は、表面ビアホール導体の径と実質的に等しくされても、あるいは、表面ビアホール導体の径より大きくされてもよい。
 複数個の表面ビアホール導体が第1の仮想直線に沿って並ぶように配置されるとき、好ましくは、複数個のダミービアホール導体が、第1の仮想直線の一方側に位置しかつ第1の仮想直線に平行な第2の仮想直線に沿って並ぶように配置され、より好ましくは、さらに、第1の仮想直線の他方側に位置しかつ第1の仮想直線に平行な第3の仮想直線に沿って並ぶように配置される。
 上記の好ましい実施態様において、ダミービアホール導体は、表面ビアホール導体の位置から第1の仮想直線に直交する方向に延びる仮想直交直線上に位置していても、あるいは、隣り合う表面ビアホール導体間の中点の位置から第1の仮想直線に直交する方向に延びる仮想直交直線上に位置していてもよい。
 この発明は、また、上述したような多層セラミック基板を製造する方法、すなわち、複数のセラミック層を積層してなる積層体を備え、積層体には、セラミック層間の界面に沿って位置する複数個の面内導体が設けられるとともに、面内導体にそれぞれ接続されながら当該積層体の表面にまで届く複数個の表面ビアホール導体が互いに近接して設けられている、多層セラミック基板を製造する方法にも向けられる。
 この発明に係る多層セラミック基板の製造方法は、上記セラミック層となるべき複数のセラミックグリーン層ならびに上記面内導体および上記表面ビアホール導体を備え、焼成することによって上記積層体となる生の積層体を作製する、積層体作製工程と、生の積層体を焼成する、焼成工程とを備え、積層体作製工程は、熱による収縮または膨張に起因して複数個の表面ビアホール導体間において生じる応力を緩和するため、複数個の表面ビアホール導体に隣接して少なくとも1個のダミービアホール導体を生の積層体の表面にまで届くように設ける工程を含むことを特徴としている。
 この発明に係る多層セラミック基板の製造方法において、好ましくは、生の積層体は、セラミックグリーン層として、焼成時の収縮挙動または収縮率が互いに異なる第1のセラミックグリーン層と第2のセラミックグリーン層とを備え、ダミービアホール導体は、収縮挙動または収縮率の差が主たる原因となって複数個の表面ビアホール導体間において生じる応力を緩和するように設けられる。
 上記の場合、好ましくは、生の積層体において、第1のセラミックグリーン層は、セラミック材料を含み、第2のセラミックグリーン層は、セラミック材料の焼結温度では実質的に焼結しない無機材料粉末を含み、焼成工程は、無機材料粉末が実質的に焼結しないがセラミック材料が焼結する温度にて実施され、焼成工程において、第2のセラミックグリーン層に含まれる無機材料粉末は、第1のセラミックグリーン層からのガラス成分が第2のセラミックグリーン層中に浸透することによって固着される。
 この発明に係る多層セラミック基板の製造方法において、積層体作製工程は、生の積層体の少なくとも一方主面上に、セラミックグリーン層に含まれるセラミック材料の焼結温度では実質的に焼結しない無機材料粉末を含む拘束層を形成する工程を含み、焼成工程は、拘束層が形成された生の積層体に対して実施され、焼成工程の後、拘束層を除去する工程がさらに実施されてもよい。
 この発明によれば、複数個の表面ビアホール導体に隣接してダミービアホール導体が積層体の表面にまで届くように設けられているので、表面ビアホール導体を中心に外へ広がるように作用する歪みが、ダミービアホール導体によって生じる歪みとの間で有利に相殺され、そのため、表面ビアホール導体間において生じる応力が緩和される。その結果、表面ビアホール導体間においてクラックを生じさせにくくすることができる。
この発明の一実施形態による多層セラミック基板21を示す断面図である。 ダミービアホール導体の配置に関する第1の実施形態を示す平面図である。 ダミービアホール導体の配置に関する第2の実施形態を示す平面図である。 ダミービアホール導体の配置に関する第3の実施形態を示す平面図である。 ダミービアホール導体の配置に関する第4の実施形態を示す平面図である。 ダミービアホール導体の径に関する変形例を示す平面図である。 ダミービアホール導体の形状に関する変形例を示す平面図である。 積層体の断面構造に関する第1の実施形態を示す図である。 図8に示した表面ビアホール導体54の端面にこれより広い領域を覆う導体層57が形成された状態を示す図である。 図8に示した表面ビアホール導体54の端面にこれと同等の寸法および形状を有する導体層57が形成された状態を示す図である。 図8に示す表面ビアホール導体54の端面にこれより小さい面積の導体層57が形成された状態を示す図である。 積層体の断面構造に関する第2の実施形態を示す図である。 積層体の断面構造に関する第3の実施形態を示す図である。 この発明が解決しようとする課題を説明するための多層セラミック基板1の一部を示す断面図である。 この発明が解決しようとする課題を説明するための多層セラミック基板1の一部を示す平面図である。 この発明が解決しようとする課題を説明するための多層セラミック基板13の平面図である。
 図1は、この発明の一実施形態による多層セラミック基板21を示す断面図である。
 多層セラミック基板21は、複数の第1のセラミック層22と複数の第2のセラミック層23とを積層してなる積層体24を備えている。積層体24の内部には、第1および第2のセラミック層22および23のうちの特定のものの間の界面に沿って位置する複数個の面内導体25が設けられるとともに、面内導体25にそれぞれ接続されながら第1および第2のセラミック層22および23の特定のものの厚み方向を貫通するように延びる複数のビアホール導体26および27が設けられている。これらビアホール導体26および27のうちのいくつかが、積層体24の表面にまで届く表面ビアホール導体27である。表面ビアホール導体27の中には、その複数個のものが互いに近接して設けられているものがある。
 積層体24には、上述した複数個の表面ビアホール導体27に隣接して、いくつかのダミービアホール導体28が積層体24の表面にまで届くように設けられている。なお、ダミービアホール導体28の配置等の詳細については後述する。
 積層体24の側面には、いくつかの端子電極30が設けられている。また、積層体24の上方主面および下方主面上には、それぞれ、いくつかの導電ランド31および32が形成されている。表面ビアホール導体27のうちのいくつかは、上方主面上に形成される導電ランド31と電気的に接続されている。図1では図示されないが、下方主面上に形成される導電ランド32と電気的に接続される表面ビアホール導体もある。また、端子電極30に接続される導電ランド32もある。
 多層セラミック基板21は、積層体24の上方主面上に実装される搭載部品33~35をさらに備えている。搭載部品33および35は、導電ランド31に対してはんだ36を介して電気的に接続される。搭載部品34は、表面ビアホール導体27の端面に対してバンプ37を介して電気的に接続される。また、搭載部品34には、アンダーフィル樹脂38が付与される。
 次に、上述したような多層セラミック基板21を製造する方法について説明する。
 多層セラミック基板21を得るため、通常、複数個の多層セラミック基板21が集合した状態にある集合基板が作製され、この集合基板を所定の分割線に沿って分割することにより、複数個の多層セラミック基板21を取り出すようにしている。
 まず、焼成することによって積層体24となる生の積層体は、これが複数個集合している生の集合積層体の状態で作製される。生の集合積層体は、第1および第2のセラミック層22および23とそれぞれなるべき第1および第2のセラミックグリーン層を備えるとともに、面内導体25、ビアホール導体26および27、ダミービアホール導体28、端子電極36となるべきビアホール導体、ならびに導電ランド31および32を備えている。なお、導電ランド31および32については、後述する焼成工程の後に形成されてもよい。
 なお、生の集合積層体を作製するにあたっては、通常、予め用意されたセラミックグリーンシートを積層する工程が適用されるが、これに代えて、たとえば、セラミックスラリーを塗布する工程を繰り返すことにより積層構造が形成されるようにしてもよい。
 面内導体25、ビアホール導体26~28、端子電極30ならびに導電ランド31および32は、導電性ペーストを用いて形成される。導電性ペーストに含まれる導電成分としては、たとえば、Cu、Ag、NiもしくはPd、それらの酸化物、またはそれらを含む合金が用いられる。
 第1のセラミックグリーン層は、上述した導電性ペーストに含まれるCuやAgなどの低融点金属と同時焼成できるように、比較的低温、たとえば1000℃以下の温度で焼成可能な低温焼成セラミック材料を含むことが好ましい。より具体的には、低温焼成セラミック材料として、アルミナとホウケイ酸系ガラスとを混合したガラスセラミックや、焼成中にガラス成分を生成するBa‐Al‐Si‐B系酸化物からなるセラミックなどを用いることができる。
 他方、第2のセラミックグリーン層に含まれるセラミック材料としては、AlやZrOが好適に用いられるが、これら以外に、TiO、SiO、Nb、Taなどを用いることもできる。
 第1および第2のセラミックグリーン層がセラミックグリーンシートの状態で用意される場合、前述した面内導体25、ビアホール導体26~28および端子電極30となるビアホール導体は、セラミックグリーンシートを積層する前の段階で、所定のセラミックグリーンシートに形成される。ここで、面内導体25は、導電性ペーストの印刷により形成され、ビアホール導体26~28および端子電極30となるビアホール導体は、貫通孔を設け、そこに導電性ペーストを充填することによって形成される。
 なお、第2のセラミックグリーン層となるセラミックグリーンシートについては、これを第1のセラミックグリーン層となるセラミックグリーンシート上に形成した複合シートの状態で取り扱われることもある。
 次いで、セラミックグリーンシートが所定の順序および方向に従って積層され、圧着される。導電ランド31および32については、焼成工程の前に形成される場合には、この積層後に形成されても、積層前の段階で形成されてもよい。
 第1のセラミックグリーン層の厚みは、焼成後の第1のセラミック層22の厚みが8~100μmの範囲になるように選ばれることが好ましく、第2のセラミックグリーン層の厚みは、焼成後の第2のセラミック層23の厚みが1~8μmとなるように選ばれることが好ましい。図1に示した第1および第2のセラミック層22および23の各厚みからわかるように、この実施形態では、複数の第1のセラミックグリーン層の各々の厚みが互いに同じであり、かつ複数の第2のセラミックグリーン層の各々の厚みが互いに同じであるが、これらは必ずしも互いに同じでなくてもよい。
 また、積層順序としては、隣り合う2層の第2のセラミック層23の間に、第1のセラミック層22が3層積層されるようにしているが、このような積層順序は任意に変更することができる。たとえば、第1のセラミック層22と第2のセラミック層23とを1層ずつ交互に積層してもよい。
 次に、生の集合積層体が、たとえば950~1000℃といったトップ温度をもって焼成され、それによって、焼結した集合積層体が得られる。集合積層体において、面内導体25、ビアホール導体26~28および端子電極30となるべきビアホール導体は、焼結した状態となっている。また、導電ランド31および32が既に形成されている場合には、これら導電ランド31および32についても焼結した状態となっている。また、集合積層体は、第1のセラミックグリーン層に由来する第1のセラミック層22および第2のセラミックグリーン層に由来する第2のセラミック層23を備えている。
 上述のように例示した950~1000℃といった焼成温度は、第2のセラミックグリーン層に含まれる無機材料粉末が実質的に焼結しないが、第1のセラミックグリーン層に含まれるセラミック材料が焼結する温度である。したがって、第1のセラミック層22は焼結した状態にあるが、第2のセラミック層23にあっては、そこに含まれる無機材料自身は焼結せず、第1のセラミックグリーン層に含まれていたセラミック材料の一部としてのガラス成分が浸透し、それによって、第2のセラミックグリーン層に含まれていた無機材料粉末が固着された状態にある。また、第1のセラミックグリーン層に含まれていたセラミック材料の一部としてのガラス成分の第2のセラミックグリーン層への浸透によって、第1のセラミック層22と第2のセラミック層23とが互いに強固に接合される。
 このようなことから、第2のセラミックグリーン層は、焼成工程において、第1のセラミックグリーン層の主面方向での収縮を抑制するように作用し、その結果、集合積層体の不所望な変形を抑制し、かつ寸法精度を高めることができる。なお、第2のセラミックグリーン層は、上述したような第1のセラミックグリーン層からのガラス成分の浸透によって無機材料粉末が固着されることを可能にする程度の厚みでなければならない。
 上述のように、第2のセラミックグリーン層は第1のセラミックグリーン層の主面方向での収縮を抑制するように作用するものであるので、第1のセラミックグリーン層と第2のセラミックグリーン層とは焼成時の収縮挙動が互いに異なるということになる。このような収縮抑制を可能とするためには、第1のセラミックグリーン層と第2のセラミックグリーン層とは、その焼結開始温度および焼結完了温度の少なくとも一方が互いに異なっていればよい。したがって、たとえば、第2のセラミックグリーン層は、焼結開始温度が第1のセラミックグリーン層よりも高温側であるが、第1のセラミックグリーン層の焼結完了温度にて焼結完了している、といった実施態様があり得る。あるいは、第2のセラミックグリーン層は、焼結完了温度が第1のセラミックグリーン層より高温側であるが、第1のセラミックグリーン層の焼結開始温度以下にて、その大部分が焼結完了している、といった実施態様もあり得る。
 第1のセラミックグリーン層と第2のセラミックグリーン層との間での焼成時の収縮挙動の差は、焼成後の集合積層体における第1のセラミック層22に圧縮応力をもたらし、その結果、表面ビアホール導体27の各々の周縁部には、当該表面ビアホール導体27を引き裂く方向に歪みが発生し、隣り合う表面ビアホール導体27間でクラックが生じやすい状態がもたらされる。ダミービアホール導体28は、このような表面ビアホール導体27間において生じる応力を緩和するように作用する。その結果、クラックの発生を抑制することができる。
 次に、集合積層体に対して、必要に応じて、表面ビアホール導体27の露出面へのめっき処理等の表面処理が施される。
 次に、集合積層体の一方主面上に、搭載部品33~35が搭載され、それによって、複数個の多層セラミック基板21が集合した状態にある集合基板が得られる。そして、この集合基板を所定の分割線に沿って分割すれば、個々の多層セラミック基板21が取り出される。また、この分割により、端子電極30となるビアホール導体が分断され、側面が露出した端子電極30が形成される。
 図1では、特定の表面ビアホール導体27に隣接してダミービアホール導体28が設けられている状態が概略的に図示されているが、ダミービアホール導体の配置に関する種々の実施形態について以下に説明する。
 図2は、ダミービアホール導体の配置に関する第1の実施形態を示している。図2では、多層セラミック基板に備える積層体41の一部が平面図で示されている。
 図2に示した積層体41には、たとえば5個の表面ビアホール導体42が互いに近接しかつ第1の仮想直線43に沿って一直線上に並ぶように配置されている。他方、たとえば5個のダミービアホール導体46は、第1の仮想直線43の一方側および他方側の各々に位置しかつ第1の仮想直線43に平行な第2および第3の仮想直線44および45にそれぞれ沿って並ぶように配置されている。ここで、ダミービアホール導体46の各々は、表面ビアホール導体42各々の位置から第1の仮想直線43に直交する方向に延びる仮想直交直線47上に位置している。
 ダミービアホール導体46と表面ビアホール導体42との間の間隔S1は、表面ビアホール導体42の隣り合うもの間の間隔S2と実質的に等しくされる。また、ダミービアホール導体46の径は、表面ビアホール導体42の径と実質的に等しくされる。本構造により、表面ビアホール導体42間にダミービアホール導体46からの応力が作用するため、表面ビアホール導体42間に働く応力が緩和され、クラック発生が抑制される。また、S1<S2である場合には、表面ビアホール導体42間に代わり、ダミービアホール導体46と表面ビアホール導体42との間にクラックが生じやすくなるため、概ねS1=S2であることが好ましい。
 図3、図4および図5は、それぞれ、ダミービアホール導体の配置に関する第2、第3および第4の実施形態を示す、図2に対応する図である。図3ないし図5において、図2に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
 図3に示した積層体41では、第2の仮想直線44上に並んで配置されるダミービアホール導体46の数および第3の仮想直線45上に並んで配置されるダミービアホール導体46の数が、ともに、第1の仮想直線43上に並んで配置される表面ビアホール導体42の数より1個少なくされるとともに、ダミービアホール導体46は、隣り合う表面ビアホール導体42間の中点の位置から第1の仮想直線43に直交する方向に延びる仮想直交直線48上に位置している。
 また、ダミービアホール導体46と表面ビアホール導体42との間の間隔S1は、複数個の表面ビアホール導体42間の間隔S2と実質的に等しくされる。その結果、1個のダミービアホール導体46とその近傍の2個の表面ビアホール導体42とは、正三角形の頂点の位置にあり、同様に、1個の表面ビアホール導体42とその近傍の2個のダミービアホール導体46とは、正三角形の頂点の位置にある。本構造により、少ないダミービアホール導体46によってクラックの抑制が可能となり、ダミービアホール導体46の配置エリアを小さくできる。
 図4に示した積層体41では、図2に示したものに比べて、第2の仮想直線44上に並んで配置されるダミービアホール導体46および第3の仮想直線45上に並んで配置されるダミービアホール導体46の各々について、両端に位置するものが省略されている点で異なっている。表面ビアホール導体42間のクラックは、直線上に並んでいる表面ビアホール導体42のうち、両端部の表面ビアホール導体を含まないビアホール導体間で生じやすい。そのため、両端のダミービアホール導体を省略しても有利にクラック発生を抑制できる。
 図5に示した積層体41では、図3に示したものに比べて、第2の仮想直線44上に並んで配置されるダミービアホール導体46のうち、図による左から2番目および4番目のものが省略され、また、第3の仮想直線45上に並んで配置されるダミービアホール導体46のうち、図による左から1番目および3番目のものが省略されている点で異なっている。本構造では、2つの表面ビアホール導体42と1つのダミービアホール導体46とにより、概略正三角形が形成され、ダミービアホール導体46により、表面ビアホール導体42間のクラックが抑制される。少ないダミービアホール導体46の配置によって、有利にクラックの発生を抑制できる。
 以上、図2ないし図5にそれぞれ示した各実施形態において、第2の仮想直線44上に並んで配置されるダミービアホール導体46および第3の仮想直線45上に並んで配置されるダミービアホール導体46のいずれかを省略してもよい。
 図2ないし図5を参照して説明した実施形態では、ダミービアホール導体46は、表面ビアホール導体42と実質的に等しい径を有し、また、表面ビアホール導体42と同じ円形であったが、これら径および形状について、以下のように変更されてもよい。
 図6は、ダミービアホール導体の径に関する変形例を示している。図6において、図2ないし図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
 図6に示した積層体41では、ダミービアホール導体46の径が、表面ビアホール導体42の径より大きくされる。このように、ダミービアホール導体46の径が大きくされると、ダミービアホール導体46による表面ビアホール導体42間への作用応力の影響を高めることが可能であるため、前述したクラック防止のための応力緩和の効果が高められる。ダミービアホール導体46の方が小径であっても、図3または図5のように、表面ビアホール導体42間にダミービアホール導体46の応力が作用する形態においては有効である。
 図7は、ダミービアホール導体の形状に関する変形例を示している。図7において、図1ないし図5に示した要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
 図7に示した積層体41では、ダミービアホール導体46が長手の形状とされ、たとえば2個の表面ビアホール導体42の双方をカバーするようにされる。本構造においても、長手形状のダミービアホール導体46が、表面ビアホール導体42間に近接して配置されることにより、効率的にダミービアホール導体46による応力作用を及ぼすことが可能となり、クラックを効率的に抑制可能である。また、表面ビアホール導体42が円形でなくてもよいことは言うまでもない。
 図2ないし図7では、積層体41の断面構造が明らかではないが、以下に、図8ないし図13を参照して、積層体の断面構造に関するいくつかの実施形態について説明する。
 図8は、積層体の断面構造に関する第1の実施形態を示している。
 図8に示した積層体51は、図1に示した積層体24の場合と同様、第1および第2のセラミック層52および53を備えている。第1のセラミック層52は、セラミックの焼結体からなるもので、他方、第2のセラミック層53は、上記セラミックの焼結温度では実質的に焼結しない無機材料粉末と、焼成時において第1のセラミック層52から浸透して無機材料粉末を固着したガラス成分とを含んでいる。また、積層体51の表面には、第2のセラミック層53が位置している。
 このような積層体51において、表面ビアホール導体54およびそれに隣接してダミービアホール導体55がともに表面にまで届くように設けられている。表面ビアホール導体54は、面内導体56に接続されるが、それが形成される深さは、接続されるべき面内導体56の位置による。他方、ダミービアホール導体55は、図8に示した実施形態では、表面から2層目の第1のセラミック層52までを厚み方向に貫通するように設けられている。ダミービアホール導体55は、図8に示すように、少なくとも第1のセラミック層52と第2のセラミック層53との双方を厚み方向に貫通するように設けられていることが好ましい。また、ダミービアホール導体55の端面は、図8に示すように、積層体51の内層に形成された第2のセラミック層53に接していることが好ましい。
 この発明による効果は、図8に示すように、表面ビアホール導体54の端面が積層体51の表面に露出している場合に、特に顕著な効果が得られる。しかしながら、図9ないし図11にそれぞれ示すように、表面ビアホール導体54の端面に、印刷電極等の別の導体層57をさらに形成する場合においても、ダミービアホール導体55の形成は有効に働く。
 図9では、表面ビアホール導体54の端面を超えて導体層57が形成され、図10では、表面ビアホール導体54の端面と同じ形状および寸法をもって導体層57が形成され、図11では、表面ビアホール導体54の端面より狭い領域で導体層57が形成されている。
 図9に示すように、導体層57が、表面ビアホール導体54の端面の範囲を超えて形成されている場合には、この導体層57によるクラック削減効果をある程度期待できる。一方、図10および図11に示すように、導体層57が表面ビアホール導体54の端面を超えない範囲で形成されている場合、導体層57によるクラック削減効果が少ない分、ダミービアホール導体を配置する意義は大きい。
 図12は、積層体の断面構造に関する第2の実施形態を示す、図8に対応する図である。図12において、図8に示す要素に相当する要素には同様の参照符号を付し、重複する説明は省略する。
 図12に示す積層体61では、第1のセラミック層52が積層体61の表面に位置している。第1のセラミック層52が積層体61の表面に位置している場合にも、第1のセラミックグリーン層と第2のセラミックグリーン層との間での焼成時の収縮挙動の差によって、隣り合う表面ビアホール導体54間にクラックが生じやすい状態がもたらされる。ダミービアホール導体55を配置することによって、このクラックを効果的に防止することができる。また、ダミービアホール導体55は、図12に示すように、表面から2層目の第2のセラミック層53を厚み方向に貫通するように形成されていてもよい。
 図13は、積層体の断面構造に関する第3の実施形態を示す、図8に対応する図である。
 図13に示した積層体71は、図8に示した積層体51と製造方法が異なっている。すなわち、図13に示した積層体71は、1種類のセラミック層72を積層してなるもので、面内導体73に接続された表面ビアホール導体74およびそれに隣接して設けられるダミービアホール導体75を備えている。このような積層体71を製造するため、積層体71となるべき生の積層体の少なくとも一方主面上に、セラミック層72となるべきセラミックグリーン層に含まれるセラミック材料の焼結温度では実質的に焼結しない無機材料粉末を含む拘束層76が形成され、焼成工程は、拘束層76が形成された状態で実施され、焼成工程の後、拘束層76は除去される。
 拘束層76は、焼成工程における生の積層体の主面方向での収縮を抑制し、それによって、得られた積層体71の不所望な変形を抑制する。このような実施形態においても、複数個の表面ビアホール導体74が直列状態で設けられる場合、表面ビアホール導体74間でクラックを生じさせ得る歪みがもたらされるので、ダミービアホール導体75の形成が有効となる。
 なお、以上の実施形態においては、主に焼成時の収縮挙動が互いに異なる第1のセラミックグリーン層および第2のセラミックグリーン層とを積層してなる積層体について述べたが、本発明はこれに限定されるものではない。たとえば、焼成時の収縮率が互いに異なる第1のセラミックグリーン層および第2のセラミックグリーン層を積層してなる積層体に対しても有効であり、また、その他の熱による収縮や膨張に起因して応力が発生し得る様々な積層体に適用できる。
 次に、この発明による効果を確認するために実施した実験例について説明する。
[実験例1]
 実験例1では、共通条件として、図2に示すような表面ビアホール導体42およびダミービアホール導体46の配置を採用した。より詳細には、表面ビアホール導体42の径とダミービアホール導体46の径とを互いに等しくし、ダミービアホール導体46と表面ビアホール導体42との間の間隔S1を表面ビアホール導体42の隣り合うもの間の間隔S2と等しくし、仮想直線43上で並ぶ表面ビアホール導体42の個数と仮想直線44および45の各々上で並ぶダミービアホール導体46の個数とを等しくして、表1に示すように、試料1~36の各々に係る多層セラミック基板を作製した。
 表1において、「ビアホール導体の径」は、表面ビアホール導体42およびダミービアホール導体46の各々の径であり、「ビアホール導体間の間隔」は、図2における間隔S1(=S2)である。「ビアホール導体の直列個数」は、仮想直線43~45の各々上で並ぶ表面ビアホール導体42の個数(=ダミービアホール導体46の個数)である。
 表面ビアホール導体およびダミービアホール導体を形成するための導電性ペーストとして、Cu成分を主成分とし、セラミック部分との収縮挙動差を少なくし、かつセラミック壁面との接合性を向上させるため、さらに、樹脂ビーズおよびSi‐B‐Ba系ガラス成分が添加されたものを用いた。
 また、試料1~36に共通して、図8に示すような断面構造を有する積層体51が得られるように、積層体51の焼成後の厚みは約500μmとなるようにした。また、第1のセラミック層52の焼成後の厚みは20μmとなるようにし、第2のセラミック層53の焼成後の厚みは3μmとなるようにした。
 表1の「条件」の欄にある「A1」、「B1」、「A2」および「B2」は、それぞれ、次のとおりである。
(1)「A1」
 第1のセラミック層となるべき第1のセラミックグリーン層に含まれるセラミック材料として、Ba‐Al‐Si‐B系酸化物セラミック材料を用い、第2のセラミックグリーン層となるべき第2のセラミックグリーン層に含まれる無機材料粉末として、アルミナを用いた。
(2)「B1」
 上記「A1」の比較例となるもので、ダミービアホール導体を設けなかった。
(3)「A2」
 第1のセラミック層となるべき第1のセラミックグリーン層に含まれるセラミック材料として、上記「A1」の場合と同様、Ba‐Al‐Si‐B系酸化物セラミック材料を用いながら、第2のセラミック層となるべき第2のセラミックグリーン層に含まれる無機材料としてアルミナを用いるとともに、さらに、第1のセラミックグリーン層からの拡散成分であるガラスと概略同組成であるSi‐B‐Ba系ガラス成分を添加したものを用いた。そして、第1のセラミックグリーン層の焼結開始温度において第2のセラミックグリーン層の焼結が既に開始されるように調整した。
(4)「B2」
 上記「A2」の比較例となるもので、ダミービアホール導体を設けなかった。
 表1の「クラック発生率」は、表面ビアホール導体の周辺でのクラックをカウントし、その発生率を求めたものである。
Figure JPOXMLDOC01-appb-T000001
 表1において、比較例である「B1」または「B2」の条件が適用された試料間で比較すると、「ビアホール導体間の間隔」が狭くなるほど、また、「ビアホール導体の直列個数」が多くなるほど、「クラック発生率」が高くなる傾向がある。
 他方、「A1」または「A2」の条件が適用された試料では、いずれも、クラックが発生していない。
[実験例2]
 実験例2では、実験例1の場合と同様、図2に示すような表面ビアホール導体42およびダミービアホール導体46の配置を採用しながら、図13に示すような断面構造を有する積層体71を作製することによって、表2に示すように、試料41~46の各々に係る多層セラミック基板を作製した。表2の「ビアホール導体の径」、「ビアホール導体間の間隔」および「ビアホール導体の直列個数」は、表1に示した対応のものと同じである。
 表2の「条件」における「A3」および「B3」は、それぞれ、次のとおりである。
(1)「A3」
 セラミック層となるべきセラミックグリーン層に含まれるセラミック材料として、アルミナにガラス成分としてのSi‐B‐Ba系ガラスを添加したものを用い、980℃にて焼結可能とした。セラミック層の厚みは、焼成後において20μmとなるようにした。
 他方、拘束層に含まれる無機材料粉末としてアルミナ粉末を用い、1000℃以下の温度では焼結しないようにした。そして、焼成後の厚みが100μmとなる拘束層用シートを作製し、積層体の生の状態のものの両主面上にそれぞれ300μmの厚みとなるように拘束層用シートを積層した。焼成後において、拘束層を洗浄除去した。
 その他の条件については、実験例1の場合と同様である。
(2)「B3」
 上記「A3」の比較例となるもので、ダミービアホール導体を設けなかった。
Figure JPOXMLDOC01-appb-T000002
 表2からわかるように、「B3」の条件を適用したものについては、クラックが発生したが、「A3」の条件を適用したものについては、クラックが発生しなかった。
 21 多層セラミック基板
 22,52 第1のセラミック層
 23,53 第2のセラミック層
 24,41,51,61,71 積層体
 25,56,73 面内導体
 27,42,54,74 表面ビアホール導体
 28,46,55,75 ダミービアホール導体
 43 第1の仮想直線
 44 第2の仮想直線
 45 第3の仮想直線
 47,48 仮想直交直線
 72 セラミック層
 76 拘束層

Claims (17)

  1.  複数のセラミック層を積層してなる積層体を備え、前記積層体には、前記セラミック層間の界面に沿って位置する複数個の面内導体が設けられるとともに、前記面内導体にそれぞれ接続されながら当該積層体の表面にまで届く複数個の表面ビアホール導体が互いに近接して設けられている、多層セラミック基板であって、
     前記積層体には、熱による収縮または膨張に起因して複数個の前記表面ビアホール導体間において生じる応力を緩和するため、複数個の前記表面ビアホール導体に隣接する少なくとも1個のダミービアホール導体が当該積層体の表面にまで届くように設けられている、多層セラミック基板。
  2.  前記積層体は、焼成時の収縮挙動または収縮率が互いに異なる第1のセラミック層と第2のセラミック層とを備え、前記ダミービアホール導体は、前記第1のセラミック層と前記第2のセラミック層との前記収縮挙動または収縮率の差が主たる原因となって複数個の前記表面ビアホール導体間において生じる応力を緩和するためのものである、請求項1に記載の多層セラミック基板。
  3.  前記表面ビアホール導体は、前記第1のセラミック層と前記第2のセラミック層との双方を厚み方向に貫通するように設けられている、請求項2に記載の多層セラミック基板。
  4.  前記第1のセラミック層は、セラミックの焼結体からなり、前記第2のセラミック層は、前記セラミックの焼結温度では実質的に焼結しない無機材料粉末と、焼成時において前記第1のセラミック層から浸透して前記無機材料粉末を固着したガラス成分とを含む、請求項2または3に記載の多層セラミック基板。
  5.  前記第2のセラミック層が前記積層体の表面に位置している、請求項4に記載の多層セラミック基板。
  6.  3個以上の前記表面ビアホール導体が互いに近接しかつ一直線上に並んでいる、請求項1ないし5のいずれかに記載の多層セラミック基板。
  7.  前記ダミービアホール導体と前記表面ビアホール導体との間の間隔は、複数個の前記表面ビアホール導体間の間隔と実質的に等しくされる、請求項1ないし6のいずれかに記載の多層セラミック基板。
  8.  前記ダミービアホール導体の径は、前記表面ビアホール導体の径と実質的に等しくされる、請求項1ないし7のいずれかに記載の多層セラミック基板。
  9.  前記ダミービアホール導体の径は、前記表面ビアホール導体の径より大きくされる、請求項1ないし7のいずれかに記載の多層セラミック基板。
  10.  複数個の前記表面ビアホール導体は、第1の仮想直線に沿って並ぶように配置されるとともに、複数個の前記ダミービアホール導体が、前記第1の仮想直線の一方側に位置しかつ前記第1の仮想直線に平行な第2の仮想直線に沿って並ぶように配置される、請求項1ないし9のいずれかに記載の多層セラミック基板。
  11.  複数個の前記ダミービアホール導体が、さらに、前記第1の仮想直線の他方側に位置しかつ前記第1の仮想直線に平行な第3の仮想直線に沿って並ぶように配置される、請求項10に記載の多層セラミック基板。
  12.  前記ダミービアホール導体は、前記表面ビアホール導体の位置から前記第1の仮想直線に直交する方向に延びる仮想直交直線上に位置している、請求項10または11に記載の多層セラミック基板。
  13.  前記ダミービアホール導体は、隣り合う前記表面ビアホール導体間の中点の位置から前記第1の仮想直線に直交する方向に延びる仮想直交直線上に位置している、請求項10または11に記載の多層セラミック基板。
  14.  複数のセラミック層を積層してなる積層体を備え、前記積層体には、前記セラミック層間の界面に沿って位置する複数個の面内導体が設けられるとともに、前記面内導体にそれぞれ接続されながら当該積層体の表面にまで届く複数個の表面ビアホール導体が互いに近接して設けられている、多層セラミック基板を製造する方法であって、
     前記セラミック層となるべき複数のセラミックグリーン層ならびに前記面内導体および前記表面ビアホール導体を備え、焼成することによって前記積層体となる生の積層体を作製する、積層体作製工程と、
     前記生の積層体を焼成する、焼成工程と
    を備え、
     前記積層体作製工程は、熱による収縮または膨張に起因して複数個の前記表面ビアホール導体間において生じる応力を緩和するため、複数個の前記表面ビアホール導体に隣接して少なくとも1個のダミービアホール導体を前記生の積層体の表面にまで届くように設ける工程を含む、
    多層セラミック基板の製造方法。
  15.  前記生の積層体は、前記セラミックグリーン層として、焼成時の収縮挙動または収縮率が互いに異なる第1のセラミックグリーン層と第2のセラミックグリーン層とを備え、前記ダミービアホール導体は、前記収縮挙動または収縮率の差が主たる原因となって複数個の前記表面ビアホール導体間において生じる応力を緩和するように設けられる、請求項14に記載の多層セラミック基板の製造方法。
  16.  前記生の積層体において、前記第1のセラミックグリーン層は、セラミック材料を含み、前記第2のセラミックグリーン層は、前記セラミック材料の焼結温度では実質的に焼結しない無機材料粉末を含み、前記焼成工程は、前記無機材料粉末が実質的に焼結しないが前記セラミック材料が焼結する温度にて実施され、前記焼成工程において、前記第2のセラミックグリーン層に含まれる前記無機材料粉末は、前記第1のセラミックグリーン層からのガラス成分が前記第2のセラミックグリーン層中に浸透することによって固着される、請求項15に記載の多層セラミック基板の製造方法。
  17.  前記積層体作製工程は、前記生の積層体の少なくとも一方主面上に、前記セラミックグリーン層に含まれるセラミック材料の焼結温度では実質的に焼結しない無機材料粉末を含む拘束層を形成する工程を含み、前記焼成工程は、前記拘束層が形成された前記生の積層体に対して実施され、前記焼成工程の後、前記拘束層を除去する工程をさらに備える、請求項15または16に記載の多層セラミック基板の製造方法。
PCT/JP2009/061935 2008-07-14 2009-06-30 多層セラミック基板およびその製造方法 WO2010007878A1 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009901003813U CN202014413U (zh) 2008-07-14 2009-06-30 多层陶瓷基板

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008182219 2008-07-14
JP2008-182219 2008-07-14

Publications (1)

Publication Number Publication Date
WO2010007878A1 true WO2010007878A1 (ja) 2010-01-21

Family

ID=41550286

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2009/061935 WO2010007878A1 (ja) 2008-07-14 2009-06-30 多層セラミック基板およびその製造方法

Country Status (2)

Country Link
CN (1) CN202014413U (ja)
WO (1) WO2010007878A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015102107A1 (ja) * 2014-01-06 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP7136884B2 (ja) * 2018-03-08 2022-09-13 京セラ株式会社 発光素子搭載用基板および発光装置

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065286A (ja) * 1996-06-24 1998-03-06 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその作製方法
JP2005311253A (ja) * 2004-04-26 2005-11-04 Kyocera Corp 配線基板
JP2008042057A (ja) * 2006-08-09 2008-02-21 Murata Mfg Co Ltd 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1065286A (ja) * 1996-06-24 1998-03-06 Internatl Business Mach Corp <Ibm> 多層セラミック基板およびその作製方法
JP2005311253A (ja) * 2004-04-26 2005-11-04 Kyocera Corp 配線基板
JP2008042057A (ja) * 2006-08-09 2008-02-21 Murata Mfg Co Ltd 多層セラミック基板の製造方法および多層セラミック基板作製用複合グリーンシート

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2015102107A1 (ja) * 2014-01-06 2017-03-23 株式会社村田製作所 積層配線基板およびこれを備える検査装置

Also Published As

Publication number Publication date
CN202014413U (zh) 2011-10-19

Similar Documents

Publication Publication Date Title
JP5271377B2 (ja) 積層セラミックコンデンサ
JP5313289B2 (ja) 積層セラミックコンデンサ
KR101589567B1 (ko) 적층 세라믹 전자부품, 및 적층 세라믹 전자부품의 제조방법
JP2022014533A (ja) 電子部品
JP5012899B2 (ja) 多層セラミック基板およびその製造方法
JP2008091400A (ja) 積層セラミックコンデンサ及びその製造方法
KR20080014032A (ko) 세라믹 전자 부품 및 그 제조 방법
WO2009139272A1 (ja) 多層セラミック基板およびその製造方法
JP2011040604A (ja) 積層型セラミック電子部品およびその製造方法
JP2022014532A (ja) 電子部品及び電子部品の製造方法
JPWO2015151809A1 (ja) 積層配線基板およびこれを備えるプローブカード
JP4788544B2 (ja) 多層セラミック基板およびその製造方法
JP2022014536A (ja) 電子部品
JP4613878B2 (ja) 積層基板及びその製造方法
JP2012227197A (ja) 積層セラミックコンデンサ
JP2022014535A (ja) 電子部品
JP4905550B2 (ja) 多層配線基板
JP4784689B2 (ja) 電子部品およびその製造方法
JP6128209B2 (ja) 多層配線基板及びその製造方法並びにプローブカード用基板
JP5835282B2 (ja) 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード
JP4497247B2 (ja) 積層型セラミック電子部品の製造方法
WO2010007878A1 (ja) 多層セラミック基板およびその製造方法
JP2022014534A (ja) 電子部品
JP2022073617A (ja) 積層セラミックコンデンサ
KR100956212B1 (ko) 다층 세라믹 기판의 제조 방법

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200990100381.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 09797806

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 09797806

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: JP