JP5835282B2

JP5835282B2 - 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード

Info

Publication number: JP5835282B2
Application number: JP2013140530A
Authority: JP
Inventors: 喜人大坪
Original assignee: Murata Manufacturing Co Ltd
Current assignee: Murata Manufacturing Co Ltd
Priority date: 2013-07-04
Filing date: 2013-07-04
Publication date: 2015-12-24
Anticipated expiration: 2033-07-04
Also published as: JP2015015339A; CN104284531A; US9523709B2; US20150008951A1; CN104284531B

Description

本発明は、セラミック層および該セラミック層に積層された収縮抑制層を有する複数の絶縁層が圧着・焼成されてなる多層配線基板の製造方法とこの多層配線基板の製造方法を製造工程に含むプローブカードの製造方法、ならびに多層配線基板およびこの多層配線基板を備えるプローブカードに関する。

従来より、図１３に示すように、高い寸法精度が得られる多層配線基板１００が知られている。この多層配線基板１００は、セラミック層１０１ａと、該セラミック層１０１ａに積層された収縮抑制層１０１ｂとを有する複数の絶縁層１０１が所定の順序で積層されてなる積層体が、圧着・焼成されたものであり、各絶縁層１０１の主面や内部に各種配線電極１０２やビア導体１０３が形成される。このとき、積層体の焼成時にセラミック層が収縮するのを収縮抑制層が抑制するため、焼成後において、完成体である多層配線基板１００の高い寸法精度が得られる。

国際公開第２００８／１０８１７２号（段落００２８〜００３１、図３等参照）

しかしながら、従来の多層配線基板１００では、各絶縁層１０１の収縮抑制層１０１ｂ上に配線電極１０２がパターンニングされるため、各絶縁層１０１を積層したときに、同一収縮抑制層１０１ｂ内で、セラミック層１０１ａと配線電極１０２に挟まれた部分とそうでない部分が存在する。この場合、積層体を圧着したときに、同一収縮抑制層１０１ｂ内で、セラミック層１０１ａと配線電極１０２に挟まれた部分にかかる圧縮応力が、そうでない部分と比較して強くなり、収縮抑制層１０１ｂの当該挟まれた部分の厚みが、そうでない部分よりも薄くなる。このとき、配線電極１０２の周囲にある収縮抑制層１０１ｂの厚みが特に薄くなる。そうすると、収縮抑制層１０１ｂの厚みが薄くなった部分のセラミック層１０１ａに対する収縮抑制力が弱くなり、多層配線基板１００内で焼成時のセラミック層１０１ａの収縮量の差が生じる部分が発生する。また、このように収縮抑制力が弱くなると、セラミック層１０１ａの平面方向の収縮が大きくなり、垂直方向の収縮率が小さくなることから、例えば、多層配線基板１００の表面の配線電極１０２の周縁が盛り上がって、多層配線基板１００の平坦性が劣化したり、多層配線基板１００に反り、割れ、クラックなどが発生したりするおそれがあった。また、この種の多層配線基板１００を、例えば、プローブカードや再配線用に用いる場合には、多層配線基板１００の一部に配線電極１０２が集中する部分が存在することになるため、上記した問題が顕著化する。

本発明は、上記した課題に鑑みてなされたものであり、高い寸法精度を確保しつつ、平坦性の劣化や、反りや割れなどのリスクを低減することができる多層配線基板の製造方法を提供することを目的とする。

上記した目的を達成するために、本発明の多層配線基板の製造方法は、セラミック層と、前記セラミック層を形成するセラミック原料粉末の焼結温度では焼結しない難燃性粉末を主成分とし前記セラミック層に積層され該セラミック層の収縮を抑制する収縮抑制層とを有する複数の絶縁層を積層する積層工程と、前記複数の絶縁層を圧着して積層体を形成する圧着工程と、前記積層体を焼成する焼成工程とを備え、前記積層工程において、少なくとも１つの前記絶縁層には、前記収縮抑制層の前記セラミック層との対向面の反対面に配線電極を形成し、前記収縮抑制層の少なくとも前記配線電極に接触する接触領域の周辺領域の厚みを、該周辺領域以外の前記収縮抑制層の厚みよりも厚くすることを特徴としている。このとき、積層体の焼成時に収縮抑制層が焼結しないため、収縮抑制層を形成する材料として好適である。

このように、積層工程において、配線電極が形成される少なくとも１つの絶縁層の収縮抑制層の配線電極に接触する接触領域の周辺領域の厚みを、該周辺領域以外の収縮抑制層の厚みよりも厚く形成しておくことで、積層体の圧着時に、本来、その厚みが薄くなる収縮抑制層の当該周辺領域の厚みが、薄くなるのを防止することができるため、配線電極の有無や、その疎密に拘わらず、焼成時の各セラミック層の収縮を確実に抑制することができ、これにより、寸法精度の高い多層配線基板を製造することができる。

また、収縮抑制層の当該周辺領域の厚みが薄くなるのを防止することにより、多層配線基板内で、配線電極を形成する部分とそうでない部分とで、焼成時にセラミック層の収縮量の差が生じることもないため、多層配線基板の平坦性の劣化や、割れ、クラックなどのリスクを低減することができる。また、多層配線基板の平坦性の劣化や、割れ、クラックのリスクを低減しつつ、配線電極の高密度化・狭ピッチ化を図ることもできる。

前記積層工程において、前記少なくとも１つの絶縁層の、前記収縮抑制層の前記配線電極に接触する前記接触領域の厚みを、該接触領域および前記周辺領域以外の前記収縮抑制層の厚みよりも厚くするようにしてもよい。このようにすると、収縮抑制層の配線電極に接触する接触領域の周辺領域のみを他の領域よりも厚くする場合と比較して、その厚くする収縮抑制層の部分を容易に形成することができる。また、収縮抑制層の厚みを厚くする部分の領域が広がることで、例えば、配線電極を形成する際に、配線電極の位置ずれが発生したとしても、当該配線電極が、収縮抑制層の厚みを厚くした部分から外れにくくなるため、配線電極の位置ずれに対する許容性も向上する。

また、前記積層工程において、前記少なくとも１つの絶縁層の前記収縮抑制層を、前記積層体の最上層または最下層に配置し、前記配線電極により、外部接続用のランド電極を形成するようにしてもよい。ところで、積層体の圧着時に各絶縁層に働く圧縮応力に関し、積層体の内層に位置する絶縁層は、圧着時にかかる応力が他の絶縁層で吸収・緩和されるので、収縮抑制層の厚みが薄くなる原因となる配線電極の絶縁層への沈み込みが小さいのに対して、最上層または最下層の絶縁層は、圧着時の応力の吸収・緩和要因が内層に位置する絶縁層に比べて少ないため、内層に位置する絶縁層と比較して強い圧縮応力が働き、収縮抑制層の厚みが薄くなる原因となる配線電極の絶縁層への沈み込みが大きくなる。したがって、最上層または最下層に配置される外部接続用のランド電極などの配線電極があると、その周囲の収縮抑制層の厚みが、他の部分の収縮抑制層の厚みより薄くなりやすく、上記した多層配線基板の平坦性の劣化、反り、クラックが発生しやすい。そこで、積層工程において、外部接続用のランド電極が形成される最上層または最下層の絶縁層について、その絶縁層が有する収縮抑制層のランド電極の周辺領域の厚みを他の領域よりも厚くすることで、多層配線基板の平坦性の劣化、反り、クラック発生のリスク低減効果の高い多層配線基板を製造することができる。

また、プローブカードの製造方法に、この製造方法により前記多層配線基板を製造する工程を含めてもかまわない。この場合、平坦性の劣化、反り、クラックのリスクが低減された多層配線基板を備えるプローブカードを提供することができる。

また、本発明の多層配線基板は、セラミック層と、前記セラミック層を形成するセラミック原料粉末の焼結温度では焼結しない難燃性粉末を主成分とし前記セラミック層に積層され該セラミック層の収縮を抑制する収縮抑制層とを有する複数の絶縁層が積層・圧着されてなる積層体が、焼成されて形成された多層配線基板において、前記積層体に、その最上層の前記絶縁層の前記収縮抑制層が屈曲して形成された凹部と、前記凹部を埋めるように形成された配線電極とを備え、前記最上層の絶縁層の前記収縮抑制層における前記凹部の形成部分の厚みが、他の部分よりも厚く、前記最上層の絶縁層の前記収縮抑制層が、前記配線電極の前記凹部の開口との境界部分を被覆していることを特徴としている。この場合、最上層の絶縁層に関し、配線電極が配置される収縮抑制層の凹部の形成部分の厚みが、収縮抑制層の他の部分よりも厚いため、従来の多層配線基板のように、配線電極の周囲の収縮抑制層の厚みが他の部分の厚みよりも薄くなることに起因する多層配線基板の平坦性の劣化、反り、クラックのリスクを低減することができる。

また、収縮抑制層で、配線電極の凹部の開口との境界部分を被覆することで、配線電極の収縮抑制層からの剥離を防止することができる。また、前記多層配線基板をプローブカードに採用してもかまわない。上記したように、プローブカードに用いられる多層配線基板は、その一部に配線電極が集中する部分が存在するため、多層配線基板の平坦性の劣化、反り、クラックのリスクが高い。そのため、前記多層配線基板はプローブカードが備える多層配線基板に好適である。

本発明によれば、配線電極が形成される少なくとも１つの絶縁層の収縮抑制層における配線電極に接触する接触領域の周辺領域の厚みを、該周辺領域以外の収縮抑制層の厚みよりも厚く形成しておくことで、積層体の圧着時に、従来の製造方法では、その厚みが薄くなる収縮抑制層の当該周辺領域の厚みが、薄くなるのを防止することができるため、配線電極の有無や、その疎密に拘わらず、焼成時の各セラミック層の収縮を確実に抑制することができ、これにより、寸法精度の高い多層配線基板を提供することができる。

また、多層配線基板内で、配線電極を形成する部分とそうでない部分とで、焼成時のセラミック層の収縮量の差を抑えることができるため、多層配線基板の平坦性の劣化や、割れ、クラックなどのリスクを低減することができる。

また、プローブカードに用いられる多層配線基板は、その一部に配線電極が集中する部分が存在するため、多層配線基板の平坦性の劣化、反り、クラックのリスクが高い。そのため、本発明の多層配線基板は、プローブカードが備える多層配線基板に好適である。

本発明の第１実施形態にかかる多層配線基板を備えるプローブカードの概略断面図。図１の要部拡大図である。図１の多層配線基板の製造方法の説明図である。図１の多層配線基板の製造方法の説明図である。図１のＲ２領域に形成された配線電極を含む収縮抑制層の平面図である。図１の多層配線基板の製造方法の変形例を示す図である。本発明の第２実施形態にかかる多層配線基板の製造方法の説明図である。本発明の第２実施形態にかかる多層配線基板の製造方法の説明図である。本発明の第３実施形態にかかる多層配線基板の製造方法の説明図である。本発明の第３実施形態にかかる多層配線基板の製造方法の説明図である。本発明の第４実施形態にかかる多層配線基板の製造方法の説明図である。本発明の第４実施形態にかかる多層配線基板の製造方法の説明図である。従来の多層配線基板の断面図である。

＜第１実施形態＞
本発明の第１実施形態にかかる多層配線基板２を備えるプローブカード１について、図１および図２を参照して説明する。なお、図１は第１実施形態にかかる多層配線基板２を備えるプローブカード１の概略断面図、図２は多層配線基板２の要部である図１のＲ１領域の拡大断面図である。

このプローブカード１は、多層配線基板２と、複数の端子ピン４ａを有する端子部４とを備え、例えば、シリコンウエハ上に形成されたＩＣの電気的特性を検査するときに用いられる。

多層配線基板２は、セラミック層５ａ〜５ｅと、該セラミック層５ａ〜５ｅに積層された収縮抑制層６ａ〜６ｅとを有する複数の絶縁層３ａ〜３ｅを備え、各絶縁層３ａ〜３ｅが所定の順序で積層・圧着された積層体を、焼成して形成される。なお、多層配線基板２の最上層や最下層にセラミック層５ａ〜５ｅを配置すると多層配線基板２の割れが発生するおそれがあるため、この実施形態では、内層の絶縁層３ｃおよび絶縁層３ｄを境界として、セラミック層５ａ〜５ｅと収縮抑制層６ａ〜６ｅの上下の位置関係を逆にして各絶縁層３ａ〜３ｅを積層し、多層配線基板２の最上層と最下層に収縮抑制層６ａ，６ｅが配置されるように構成されている。この構成により、多層配線基板２の最上面および最下面に収縮抑制層６ａ，６ｅが配置されることになり、多層配線基板２の外表面に圧縮応力が働くことに起因する多層配線基板２の割れを抑えることができる。

各セラミック層５ａ〜５ｅは、例えば、低温同時焼成セラミック（ＬＴＣＣ）からなり、積層体の焼成時にその一部（例えば、ガラス成分）が収縮抑制層６ａ〜６ｅに浸透して、隣接するセラミック層５ａ〜５ｅと収縮抑制層６ａ〜６ｅとが接合される。なお、この実施形態では、各セラミック層５ａ〜５ｅの厚みが、２５μｍ〜１００μｍの範囲で形成されている。

各収縮抑制層６ａ〜６ｅは、各セラミック層５ａ〜５ｅを形成するセラミック原料粉末の焼結温度では焼結しない難燃性粉末（例えば、アルミナ）を主成分としている。したがって、積層体の焼成時に各収縮抑制層６ａ〜６ｅが収縮しにくいため、各収縮抑制層６ａ〜６ｅは、隣接して接合している各セラミック層６ａ〜６ｅの収縮、特に各セラミック層５ａ〜５ｅの面方向の収縮を抑制する。なお、各収縮抑制層６ａ〜６ｅの厚みが厚くなりすぎると、各収縮抑制層６ａ〜６ｅの水分の含侵量が多くなって多層配線基板２の腐食等の信頼性上の不具合が発生するおそれがあるため、各収縮抑制層６ａ〜６ｅの厚みは、２〜５μｍ程度にするのが好ましい。

また、各収縮抑制層６ａ〜６ｅそれぞれの、セラミック層５ａ〜５ｅとの対向面の反対面に各種配線電極７が形成されるとともに、各絶縁層３ａ〜３ｅの内部に、層間の配線電極７同士を接続する複数のビア導体８が形成される。なお、この実施形態における各配線電極７は、５μｍ〜１５μｍ程度の厚みで形成される。

また、図２に示すように、配線電極７は、隣接する収縮抑制層６ｃが屈曲して形成された凹部９を埋めるように形成される。このとき、収縮抑制層６ｃの凹部９の形成部分のうち、配線電極７の周縁の厚みＷ１が、他の部分の厚みＷ２よりも厚く形成されている。なお、凹部９の形成部分の収縮抑制層６ｃの厚みＷ１を、必ずしも他の部分の厚みＷ２よりも厚くする必要はなく、同等以上に形成されていればよい。この凹部９は、積層体の圧着時に収縮抑制層６ｃが配線電極７に押されて形成されるもので、各収縮抑制層６ａ〜６ｅそれぞれにおいて、配線電極７の形成領域に、同様の凹部９が形成される。

多層配線基板２の最上層（収縮抑制層６ａ）に形成された各配線電極７、および、多層配線基板２の最下層（収縮抑制層６ｅ）に形成された各配線電極７は、それぞれ外部接続用のランド電極として形成されている。

（多層配線基板２の製造方法）
次に、この実施形態にかかる多層配線基板２の製造方法について、図３〜図５を参照して説明する。なお、図３は図１の一点鎖線で囲まれたＲ２領域のＡ-Ａ矢視断面図、図４は図１の破線で囲まれたＲ１領域を示す図、図５は図１のＲ２領域に形成された配線電極７を含む収縮抑制層６ｃの平面図である。また、図３は配線電極７のみの箇所、図４は配線電極７にビア導体８が接続されている箇所を示しており、以下に説明する多層配線基板２の製造方法では、配線電極７のみの箇所および配線電極７にビア導体が接続されている箇所について、併せて説明する。

まず、多層配線基板２を構成する各絶縁層３ａ〜３ｅを用意する。例えば、絶縁層３ｃを例として説明すると、図３（ａ）に示すように、セラミック層５ｃを形成するセラミックグリーンシート上にアルミナやジルコニアなどの難燃性粉末を主成分とするペースト状の収縮抑制層６ｃを印刷技術などを用いて積層して乾燥させる。なお、この実施形態では、各収縮抑制層６ａ〜６ｅの固形分は、アルミナとガラスを約２：１の重量比率で混合したものであり、この混合物を有機バインダと有機溶剤中に当該混合物が３０〜５０ｗｔ％となるように調整して各収縮抑制層６ａ〜６ｅのペーストが形成されている。

次に、絶縁層３ｃのビア導体８を形成する箇所については、図４（ａ）に示すように、その箇所にレーザなどを用いて貫通孔を形成し、周知の方法でビア導体８を形成する。

次に、図３（ｂ）および図４（ｂ）に示すように、収縮抑制層６ｃのセラミック層５ｃとの対向面の反対面に、Ｃｕなどの導体ペーストを用いた印刷技術などにより、配線電極７を形成した後、図３（ｃ）および図４（ｃ）に示すように、収縮抑制層６ｃの厚みを厚くする肉厚部６ｃ１を形成する。具体的には、収縮抑制層６ｃの配線電極７に接触する接触領域の周辺領域に、再度、収縮抑制層６ｃのペーストを印刷技術などを用いて塗布し、当該周辺領域の厚みを、該周辺領域以外の収縮抑制層６ｃの厚みよりも厚くする。このとき、収縮抑制層６ｃの上記した周辺領域は、図５に示すように、配線電極７を含む収縮抑制層６ｃの平面図におけるハッチング部分α（以下、周辺領域αという場合もある）に相当する。また、このとき、再度塗布する収縮抑制層６ｃのペーストは、配線電極７の側面の一部を覆うように形成する。

次に、同じ要領で作製された各絶縁層３ａ〜３ｅを所定の順序で積層した後（積層工程）、当該積層したものを圧着して積層体を形成する（圧着工程）。このとき、図３（ｄ）および図４（ｄ）に示すように、収縮抑制層６ｃが、配線電極７に押されることにより、凹部９が屈曲形成されて、この凹部９に配線電極７が配置された状態になる。ところで、従来の多層配線基板の製造方法のように、収縮抑制層６ｃの周辺領域αを他の領域よりも厚く形成しない場合、収縮抑制層６ｃの凹部９の形成部分、特に、配線電極７の周縁に位置する部分（凹部９の側壁を形成する部分）の厚みが、他の領域よりも薄くなることが考えられるが、この実施形態では、図３（ｃ）および図４（ｃ）に示す工程で、肉厚部６ｃ１を予め厚く形成することで、圧着後における収縮抑制層６ｃの厚みに関し、配線電極７が配置される凹部９の形成部分の厚みが、他の部分の厚みと同等または、それよりも厚く形成される。

最後に、積層体を焼成することにより多層配線基板２を製造する。このとき、各収縮抑制層６ａ〜６ｅは、圧着時にその厚みが薄くなる部分がないため、焼成時にそれぞれ隣接するセラミック層５ａ〜５ｅが収縮するのを抑制して、多層配線基板２の反り、割れ、クラックのリスクを低減することができる。

（変形例）
次に、この実施形態の多層配線基板２の製造方法の変形例について、図６を参照して説明する。なお、図６は本例にかかる多層配線基板２の製造方法の説明図であり、（ａ）は、図３（ｃ）に対応し、（ｂ）は図３（ｄ）に対応する図である。

例えば、図５に示した、収縮抑制層６ｃの配線電極７に接触する接触領域の周辺領域αに、再度、収縮抑制層６ｃのペーストを塗布する際、図６（ａ）に示すように、配線電極７の側面、および、配線電極７の収縮抑制層６ｃに接触する主面と反対面の周縁を肉厚部６ｃ１により被覆するように、収縮抑制層６ｃのペーストを塗布するようにしてもよい。この場合、積層体を圧着・焼成したあとの多層配線基板２において、収縮抑制層６ｃが、図６（ｂ）に示すように、配線電極７の凹部９の開口との境界部分を被覆した状態で形成されて、配線電極７が収縮抑制層６ｃから剥離するのを防止することができる。他の絶縁層３ａ，３ｂ，３ｄ，３ｅについても、同様に、本例を適用することができる。

したがって、上記した実施形態によれば、積層工程において、各絶縁層３ａ〜３ｅそれぞれにおいて、収縮抑制層６ａ〜６ｅの配線電極７に接触する接触領域の周辺領域αの厚みを、該周辺領域α以外の収縮抑制層６ａ〜６ｅの厚みよりも厚く形成しておくことで、図２などに示すように、各絶縁層３ａ〜３ｅの圧着時に、本来、その厚みが薄くなる収縮抑制層６ａ〜６ｅの当該周辺領域αの厚みが、薄くなるのを防止することができるため、配線電極７の有無や、その疎密に拘わらず、焼成時の各セラミック層５ａ〜５ｅの収縮を確実に抑制することができ、これにより、寸法精度の高い多層配線基板２を製造することができる。

また、多層配線基板２内で、配線電極７を形成する部分とそうでない部分とで、焼成時の各セラミック層５ａ〜５ｅの収縮量の差を抑制することができるため、多層配線基板２の平坦性の劣化や、割れ、クラックなどのリスクを低減することができる。また、多層配線基板２の平坦性の劣化や、割れ、クラックのリスクを低減しつつ、配線電極７の高密度化・狭ピッチ化を図ることもできる。特に、プローブカード１に用いられる多層配線基板２では、その一部に配線電極７が集中する部分が存在するため、多層配線基板２の平坦性の劣化、反り、クラックのリスクが高い。そのため、上記した製造方法により製造された多層配線基板２は、プローブカード１に用いる多層配線基板２として好適である。

ところで、積層体の内層に位置する絶縁層３ｂ〜３ｄは、圧着時にかかる応力が他の絶縁層で吸収・緩和されるので、収縮抑制層６ａ〜６ｅの厚みが薄くなる原因となる配線電極７の絶縁層３ａ〜３ｅへの沈み込みが小さいのに対して、最上層または最下層の絶縁層３ａ,３ｅは、圧着時の応力の吸収・緩和要因が内層に位置する絶縁層３ｂ〜３ｄに比べて少ないため、内層に位置する絶縁層３ｂ〜３ｄと比較して強い圧縮応力が働き、収縮抑制層６ａ〜６ｅの厚みが薄くなる原因となる配線電極７の絶縁層３ａ〜３ｅへの沈み込みが大きくなる。したがって、例えば、最上層に配置される外部接続用のランド電極などの配線電極７があると、その周辺の収縮抑制層６ａの厚みが、他の部分の収縮抑制層６ａの厚みより薄くなりやすく、多層配線基板２の平坦性の劣化、反り、クラックなどが発生しやすい。そこで、外部接続用のランド電極が形成される最上層または最下層の絶縁層３ａ，３ｅについて、その絶縁層３ａ,３ｅが有する収縮抑制層６ａ，６ｅのランド電極の周辺領域αの厚みを他の領域よりも厚くすることで、多層配線基板２の平坦性の劣化、反り、クラック発生の低減効果の高い多層配線基板２を製造することができる。

また、各収縮抑制層６ａ〜６ｅが、各セラミック層５ａ〜５ｅを形成するセラミック原料粉末の焼結温度では焼結しない難燃性粉末を主成分とすることで、積層体の焼成時に各収縮抑制層６ａ〜６ｅが焼結しないため、各収縮抑制層６ａ〜６ｅを形成する材料として好適である。

＜第２実施形態＞
本発明の第２実施形態にかかる多層配線基板２ａについて、図７および図８を参照して説明する。なお、図７および図８それぞれは第２実施形態にかかる多層配線基板２ａの製造方法の説明図であり、図７が第１実施形態の多層配線基板２の製造方法について説明した図３に対応し、図８が図４に対応する図である。

この実施形態にかかる多層配線基板２ａが、図１〜図５を参照して説明した第１実施形態の多層配線基板２と異なるところは、その製造方法が異なる点である。その他の構成は第１実施形態の多層配線基板２と同じであるため、同一符号を付すことにより説明を省略する。また、各絶縁層３ａ〜３ｅの作製に関しては、第１実施形態の多層配線基板２の製造方法を説明した場合と同様に、絶縁層３ｃを例として説明する。

まず、図７（ａ）に示すように、第１実施形態の多層配線基板２の製造方法と同じ要領でセラミック層５ｃ上に収縮抑制層６ｃを積層する。

次に、図７（ｂ）に示すように、収縮抑制層６ｃの厚みを厚くする肉厚部６ｃ２を形成する。具体的には、収縮抑制層６ｃのセラミック層５ｃとの対向面の反対面における配線電極７を形成する領域の周辺領域α（図５参照）に、再度、収縮抑制層６ｃのペーストを印刷技術などを用いて塗布し、当該周辺領域αの収縮抑制層６ｃの厚みを他の領域よりも厚くする。

次に、絶縁層３ｃのビア導体８を形成する箇所については、図８（ａ）に示すように、その箇所にレーザなどを用いて貫通孔を形成し、周知の方法でビア導体８を形成する。

次に、図７（ｃ）および図８（ｂ）に示すように、第１実施形態の多層配線基板２の製造方法と同じ要領で配線電極７を形成する。なお、収縮抑制層６ｃの厚みを厚くする肉厚部６ｃ２を形成する前に、配線電極７を形成してもよい。

次に、同様に作製された各絶縁層３ａ〜３ｅを所定の順序で積層し（積層工程）、第１実施形態の多層配線基板２の製造方法と同じ要領で、当該積層したものを圧着・焼成（圧着工程、焼成工程）して多層配線基板２を製造する。

このような方法で多層配線基板２ａを製造することで、第１実施形態の多層配線基板２と同様の効果を得ることができる。

＜第３実施形態＞
本発明の第３実施形態の多層配線基板２ｂについて、図９および図１０を参照して説明する。なお、図９および図１０は第３実施形態にかかる多層配線基板２ｂの製造方法の説明図であり、図９が第１実施形態の多層配線基板２の製造方法について説明した図３に対応し、図１０が図４に対応する図である。

この実施形態にかかる多層配線基板２ｂが、図１〜図５を参照して説明した第１実施形態の多層配線基板２と異なるところは、その製造方法が異なる点である。その他の構成は第１実施形態の多層配線基板２と同じであるため、同一符号を付すことにより説明を省略する。また、各絶縁層３ａ〜３ｅの作製に関しては、第１実施形態の多層配線基板２の製造方法を説明した場合と同様に、絶縁層３ｃを例として説明する。

まず、図９（ａ）に示すように、第１実施形態の多層配線基板２の製造方法と同じ要領でセラミック層５ｃ上に収縮抑制層６ｃを塗布して乾燥させる。次に、図９（ｂ）に示すように、収縮抑制層６ｃの厚くする肉厚部６ｃ３を形成する。具体的には、配線電極７を形成したときに、収縮抑制層６ｃの配線電極７に接触する接触領域、および、該接触領域の周辺領域α（図５参照）の厚みを収縮抑制層６ｃの他の領域よりも厚くする。

次に、絶縁層３ｃのビア導体８を形成する箇所については、図１０（ａ）に示すように、その箇所にレーザなどを用いて貫通孔を形成し、周知の方法でビア導体８を形成する。

次に、図９（ｃ）および図１０（ｂ）に示すように、収縮抑制層６ｃの肉厚部６ｃ３の所定の領域に、第１実施形態の多層配線基板２の製造方法と同じ要領で配線電極７を形成する。

以降の工程は、第１実施形態の多層配線基板２の製造方法と同じ要領で、各絶縁層３ａ〜３ｅを積層し、この各絶縁層３ａ〜３ｅを積層したものの圧着・焼成工程を経て、多層配線基板２ｂを製造する。

このように製造することで、第１実施形態の多層配線基板２と同様の効果を得ることができる多層配線基板２ｂを製造することができる。また、収縮抑制層６ｃの配線電極７に接触する接触領域と、該接触領域の周辺領域αとを併せて、収縮抑制層６ｃの他の部分よりも厚く形成することで、当該周辺領域αのみを厚くする場合と比較して、収縮抑制層６ｃの肉厚部６ｃ３の形成精度を厳格に管理する必要がなくなるため、容易に多層配線基板２ｂを製造することができる。また、収縮抑制層６ａ〜６ｅの厚みを厚くする部分（例えば、肉厚部６ｃ３）の領域が広がることで、例えば、配線電極７を形成する際に、配線電極７の位置ずれが発生したとしても、当該配線電極７が、収縮抑制層６ａ〜６ｅの厚みを厚くした部分から外れにくくなるため、配線電極７の位置ずれに対する許容性も向上する。

＜第４実施形態＞
本発明の第４実施形態にかかる多層配線基板２ｃについて、図１１および図１２を参照して説明する。なお、図１１および図１２それぞれは第４実施形態にかかる多層配線基板２ｃの製造方法の説明図であり、図１１が第１実施形態の多層配線基板２の製造方法について説明した図３に対応し、図１２が図４に対応する図である。

この実施形態にかかる多層配線基板２ｃが、図１〜図５を参照して説明した第１実施形態の多層配線基板２と異なるところは、その製造方法が異なる点である。その他の構成は第１実施形態の多層配線基板２と同じであるため、同一符号を付すことにより説明を省略する。また、各絶縁層３ａ〜３ｅの作製に関しては、第１実施形態の多層配線基板２の製造方法を説明した場合と同様に、絶縁層３ｃを例として説明する。

まず、図１１（ａ）に示すように、第１実施形態の多層配線基板２の製造方法と同じ要領でセラミック層５ｃ上に収縮抑制層６ｃを積層する。

次に、図１１（ｂ）に示すように、収縮抑制層６ｃの厚みを厚くする肉厚部６ｃ４を形成する。具体的には、収縮抑制層６ｃのセラミック層５ｃとの対向面の反対面における配線電極７を形成する領域の周辺領域α（図５参照）に対応する箇所に、再度、収縮抑制層６ｃのペーストを印刷技術などを用いて塗布し、当該周辺領域αの収縮抑制層６ｃの厚みを他の領域よりも厚くする。このとき、肉厚部６ｃ４（周辺領域α）の平面視での幅を、第２実施形態における肉厚部６ｃ２（図７（ｂ）等参照）よりも広くなるように形成する。

次に、絶縁層３ｃのビア導体８を形成する箇所については、図１２（ａ）に示すように、その箇所にレーザなどを用いて貫通孔を形成し、周知の方法でビア導体８を形成する。

次に、図１１（ｃ）および図１２（ｂ）に示すように、第１実施形態の多層配線基板２の製造方法と同じ要領で配線電極７を形成する。このとき、肉厚部６ｃ４による囲繞領域を埋めるとともに、肉厚部６ｃ４の上面の一部を被覆するように、配線電極７を収縮抑制層６ｃ上に形成する。

次に、同様に作製された各絶縁層３ａ〜３ｅを所定の順序で積層し（積層工程）、第１実施形態の多層配線基板２の製造方法と同じ要領で、当該積層したものを圧着・焼成（圧着工程、焼成工程）して多層配線基板２ｃを製造する。

このような方法で多層配線基板２ｃを製造することで、第１実施形態の多層配線基板２と同様の効果を得ることができる。

なお、本発明は上記した各実施形態に限定されるものではなく、その趣旨を逸脱しない限りにおいて、上記したもの以外に種々の変更を行なうことが可能であり、例えば、上記した各実施形態では、各収縮抑制層６ａ〜６ｅの全てに、その厚みを厚くする肉厚部６ｃ１〜６ｃ４を形成したが、例えば、積層体の圧着時に強い圧縮応力が働く最上層および最下層の収縮抑制層６ａ，６ｅのみに、当該肉厚部６ｃ１〜６ｃ４を形成するように構成してもよい。

また、必ずしも全ての絶縁層３ａ〜３ｅに、配線電極７やビア導体８を形成しなくてもよい。

また、上記した各実施形態では、各セラミック層５ａ〜５ｅが低温同時焼成セラミックで形成されている場合について説明したが、各セラミック層５ａ〜５ｅを形成する材料として、種々のセラミック材料を用いることができる。

また、本発明は、セラミック層と該セラミック層に積層された収縮抑制層とを有する複数の絶縁層が積層・圧着されて成る積層体を、焼成して形成される種々の多層配線基板に適用することができる。

１プローブカード
２，２ａ，２ｂ，２ｃ多層配線基板
３ａ〜３ｅ絶縁層
５ａ〜５ｅセラミック層
６ａ〜６ｅ収縮抑制層
７配線電極
９凹部
α 周辺領域

Claims

セラミック層と、前記セラミック層を形成するセラミック原料粉末の焼結温度では焼結しない難燃性粉末を主成分とし前記セラミック層に積層され該セラミック層の収縮を抑制する収縮抑制層とを有する複数の絶縁層を積層する積層工程と、
前記複数の絶縁層を圧着して積層体を形成する圧着工程と、
前記積層体を焼成する焼成工程とを備え、
前記積層工程において、少なくとも１つの前記絶縁層には、前記収縮抑制層の前記セラミック層との対向面の反対面に配線電極を形成し、前記収縮抑制層の少なくとも前記配線電極に接触する接触領域の周辺領域の厚みを、該周辺領域以外の前記収縮抑制層の厚みよりも厚くする
ことを特徴とする多層配線基板の製造方法。
前記積層工程において、前記少なくとも１つの絶縁層の、前記収縮抑制層の前記配線電極に接触する前記接触領域の厚みを、該接触領域および前記周辺領域以外の前記収縮抑制層の厚みよりも厚くすることを特徴とする請求項１に記載の多層配線基板の製造方法。
前記積層工程において、前記少なくとも１つの絶縁層の前記収縮抑制層を、前記積層体の最上層または最下層に配置し、
前記配線電極により、外部接続用のランド電極を形成することを特徴とする請求項１または２に記載の多層配線基板の製造方法。
請求項１ないし３のいずれかに記載の製造方法により前記多層配線基板を製造する工程を含むことを特徴とするプローブカードの製造方法。
セラミック層と、前記セラミック層を形成するセラミック原料粉末の焼結温度では焼結しない難燃性粉末を主成分とし前記セラミック層に積層され該セラミック層の収縮を抑制する収縮抑制層とを有する複数の絶縁層が積層・圧着されてなる積層体が、焼成されて形成された多層配線基板において、
前記積層体に、その最上層の前記絶縁層の前記収縮抑制層が屈曲して形成された凹部と、
前記凹部を埋めるように形成された配線電極とを備え、
前記最上層の絶縁層の前記収縮抑制層における前記凹部の形成部分の厚みが、他の部分よりも厚く、前記最上層の絶縁層の前記収縮抑制層が、前記配線電極の前記凹部の開口との境界部分を被覆していることを特徴とする多層配線基板。
請求項５に記載の多層配線基板を備えたことを特徴とするプローブカード。