JP6614240B2 - セラミック多層基板 - Google Patents
セラミック多層基板 Download PDFInfo
- Publication number
- JP6614240B2 JP6614240B2 JP2017539942A JP2017539942A JP6614240B2 JP 6614240 B2 JP6614240 B2 JP 6614240B2 JP 2017539942 A JP2017539942 A JP 2017539942A JP 2017539942 A JP2017539942 A JP 2017539942A JP 6614240 B2 JP6614240 B2 JP 6614240B2
- Authority
- JP
- Japan
- Prior art keywords
- layer
- conductor
- multilayer substrate
- ceramic multilayer
- ceramic
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 239000000919 ceramic Substances 0.000 title claims description 251
- 239000000758 substrate Substances 0.000 title claims description 177
- 239000004020 conductor Substances 0.000 claims description 304
- 239000012212 insulator Substances 0.000 claims description 59
- 238000005245 sintering Methods 0.000 claims description 19
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims description 6
- 229910001597 celsian Inorganic materials 0.000 claims description 4
- 150000001875 compounds Chemical class 0.000 claims description 4
- 239000011521 glass Substances 0.000 claims description 3
- 239000000203 mixture Substances 0.000 claims description 3
- 239000002253 acid Substances 0.000 claims 1
- 238000000034 method Methods 0.000 description 99
- 238000004519 manufacturing process Methods 0.000 description 60
- 230000008569 process Effects 0.000 description 50
- 238000002788 crimping Methods 0.000 description 37
- 238000010586 diagram Methods 0.000 description 25
- 238000009413 insulation Methods 0.000 description 25
- 238000010304 firing Methods 0.000 description 24
- 239000002002 slurry Substances 0.000 description 16
- 239000002131 composite material Substances 0.000 description 15
- 229910010293 ceramic material Inorganic materials 0.000 description 14
- 230000015572 biosynthetic process Effects 0.000 description 9
- 239000000843 powder Substances 0.000 description 9
- 238000010030 laminating Methods 0.000 description 8
- 238000009792 diffusion process Methods 0.000 description 7
- 230000000052 comparative effect Effects 0.000 description 6
- 238000007747 plating Methods 0.000 description 6
- 239000011248 coating agent Substances 0.000 description 5
- 238000000576 coating method Methods 0.000 description 5
- 238000003475 lamination Methods 0.000 description 5
- 239000002994 raw material Substances 0.000 description 5
- 238000005259 measurement Methods 0.000 description 4
- 238000002360 preparation method Methods 0.000 description 4
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 3
- 230000007423 decrease Effects 0.000 description 3
- 238000005498 polishing Methods 0.000 description 3
- 239000000523 sample Substances 0.000 description 3
- 238000007650 screen-printing Methods 0.000 description 3
- 230000001629 suppression Effects 0.000 description 3
- 101100513612 Microdochium nivale MnCO gene Proteins 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- 239000005388 borosilicate glass Substances 0.000 description 2
- 230000002950 deficient Effects 0.000 description 2
- 238000009791 electrochemical migration reaction Methods 0.000 description 2
- 229910010272 inorganic material Inorganic materials 0.000 description 2
- 239000011147 inorganic material Substances 0.000 description 2
- 230000005012 migration Effects 0.000 description 2
- 238000013508 migration Methods 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 239000000956 alloy Substances 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 230000008901 benefit Effects 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 238000007606 doctor blade method Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 238000002844 melting Methods 0.000 description 1
- 230000008018 melting Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 239000011812 mixed powder Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 239000011148 porous material Substances 0.000 description 1
- 238000012545 processing Methods 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 229910052709 silver Inorganic materials 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/11—Printed elements for providing electric connections to or between printed circuits
- H05K1/115—Via connections; Lands around holes or via connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/0011—Working of insulating substrates or insulating layers
- H05K3/0014—Shaping of the substrate, e.g. by moulding
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/40—Forming printed elements for providing electric connections to or between printed circuits
- H05K3/4038—Through-connections; Vertical interconnect access [VIA] connections
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
- G01R31/28—Testing of electronic circuits, e.g. by signal tracer
- G01R31/2801—Testing of printed circuits, backplanes, motherboards, hybrid circuits or carriers for multichip packages [MCP]
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0137—Materials
- H05K2201/0175—Inorganic, non-metallic layer, e.g. resist or dielectric for printed capacitor
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0191—Dielectric layers wherein the thickness of the dielectric plays an important role
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
- H05K2201/01—Dielectrics
- H05K2201/0183—Dielectric layers
- H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
- H05K2203/11—Treatments characterised by their effect, e.g. heating, cooling, roughening
- H05K2203/1131—Sintering, i.e. fusing of metal particles to achieve or improve electrical conductivity
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Ceramic Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
この発明に係るセラミック多層基板の第1の実施形態であるセラミック多層基板100について、図1ないし図3を用いて説明する。この発明に係るセラミック多層基板は、例えばPAモジュール、RFダイオードスイッチ、フィルタ、チップアンテナ、各種パッケージ部品および複合デバイスなどの基板に適用されるが、これらに限られるものではない。
図1は、セラミック多層基板100の断面図である。セラミック多層基板100は、第1の層1、第2の層2および第3の層3を含み、第1の層1が第2の層2および第3の層3の間に挟まれてなるセラミック絶縁体層CLと、内部パターン導体4と、外部導体とを備えている。ここで、外部導体は、外部パターン導体5と、外部電極6A、6Bとを含んでいる。ビア導体7Aは、外部パターン導体5と外部電極6Aとを接続し、ビア導体7Bは、内部パターン導体4と外部電極6Bとを接続している。なお、図上で点線により示されている部分は、仮想的な接合界面を示すものであり、実際に何らかの界面が存在していることを表すものではない(以後同様)。
この発明の第1の実施形態に係るセラミック多層基板100の製造方法の一例について、図2および図3を用いて説明する。図2および図3は、セラミック多層基板100の製造方法の一例において順次行なわれる第1ないし第6の工程を模式的に示す図である。なお、図2および図3は、セラミック多層基板100の右側半分(ビア導体7B近傍)に相当する箇所を図示したものであり、左側半分(ビア導体7A近傍)に相当する箇所については図示を省略している。
図2(A)は、セラミック多層基板100の製造方法の第1の工程(グリーンシート作製工程)を模式的に示す図である。以後、グリーンシート状態または未焼結状態のことを「生の」と表現することがある。第1工程により、生の第1の層L1が生の第2の層L2と生の第3の層L3との間に挟まれた第1の複合グリーンシート(sheet1)と、図上で生の第2の層L2の上面に生の第1の層L1を配置した第2の複合グリーンシート(Sheet2)とが作製される。
図2(B)は、セラミック多層基板100の製造方法の第2の工程(配線導体形成工程)を模式的に示す図である。第1の工程で作製したSheet1について、ビア導体7Aを構成することになる生のビア導体L7(不図示)を形成したものがAタイプの配線導体形成シート(typeA)である。また、同じくSheet2について、ビア導体7Aを構成することになる生のビア導体L7(不図示)と、ビア導体7Bを構成することになる生のビア導体L7とを形成したものがBタイプの配線導体形成シート(typeB)である。
図2(C)は、セラミック多層基板100の製造方法の第3の工程(グリーンシート積層工程)を模式的に示す図である。第2の工程で作製したtypeA,typeBおよびtypeCのそれぞれの配線導体形成シートを、図2(C)に示す順番で積層する。
図3(A)は、セラミック多層基板100の製造方法の第4の工程(圧着工程)を模式的に示す図である。第3の工程で積層したそれぞれの配線導体形成シートを、所定の条件で熱圧着し、圧着体100Pを作製する。これにより、それぞれの配線導体形成シートに形成されている生のビア導体L7が接続される。なお、圧着体100Pは、生のセラミック多層基板の集合体となるようにし、下記の第5の工程(外部パターン導体および圧着工程)が終了した後に、個片に切断するようにすることが好ましい。
図3(B)は、セラミック多層基板100の製造方法の第5の工程(未焼結外部導体形成工程)を模式的に示す図である。第4の工程で作製した圧着体100Pの、ビア導体7Aを構成することになる生のビア導体L7(不図示)に接続されるように、生の外部パターン導体L5および生の外部電極L6(不図示)を、それぞれ図上で圧着体100Pの上面および下面に形成する。また、ビア導体7Bを構成することになる生のビア導体L7に接続されるように、生の外部電極L6を図上で圧着体100Pの下面に形成する。
図3(C)は、セラミック多層基板100の製造方法の第6の工程(焼成工程)を模式的に示す図である。第5の工程で作製した生の外部導体を形成した圧着体100Pを所定の条件で焼成し、この発明に係るセラミック多層基板100とする。なお、焼成工程後に、外部パターン導体5および外部電極6A(不図示)、6Bのそれぞれの表面に、Niめっき膜およびAuめっき膜を形成するようにしてもよい。
この発明に係るセラミック多層基板の第2の実施形態であるセラミック多層基板100Aについて、図4ないし図6を用いて説明する。
図4は、セラミック多層基板100Aの断面図である。セラミック多層基板100Aは、セラミック絶縁体層CLの位置およびビア導体7Bの位置がセラミック多層基板100と異なる。それ以外はセラミック多層基板100と共通であるため、共通する箇所の説明については省略する。
この発明の第2の実施形態に係るセラミック多層基板100Aの製造方法の一例について、図5および図6を用いて説明する。図5および図6は、セラミック多層基板100Aの製造方法の一例において順次行なわれる第1ないし第6の工程を模式的に示す図である。なお、図5および図6は、図2および図3と同様に、セラミック多層基板100Aの左側半分(ビア導体7A近傍)に相当する箇所については図示を省略している。
図5(A)は、セラミック多層基板100Aの製造方法の第1の工程(グリーンシート作製工程)を模式的に示す図である。第1工程により、第1の実施形態で説明したsheet1と、図上で生の第1の層L1の上面に生の第3の層L3を配置した第3の複合グリーンシート(Sheet3)とが作製される。
図5(B)は、セラミック多層基板100Aの製造方法の第2の工程(配線導体形成工程)を模式的に示す図である。第1の工程で作製したSheet1について、ビア導体7Aを構成することになる生のビア導体L7(不図示)と、生の内部パターン導体L4を形成したものがDタイプの配線導体形成シート(typeD)である。
図5(C)は、セラミック多層基板100Aの製造方法の第3の工程(グリーンシート積層工程)を模式的に示す図である。第2の工程で作製したtypeDおよびtypeEのそれぞれの配線導体形成シートを、図5(C)に示す順番で積層する。
第4の工程(圧着工程、図6(A)参照)は、第1の実施形態における第4の工程と同様である。これにより、圧着体100APが作製され、その際、それぞれの配線導体形成シートに形成されている生のビア導体L7が接続され、また生の内部パターン導体L4と生のビア導体L7とが接続される。
図6(B)は、セラミック多層基板100Aの製造方法の第5の工程(未焼結外部導体形成工程)を模式的に示す図である。第4の工程で作製した圧着体100APの、ビア導体7Aを構成することになる生のビア導体L7(不図示)に接続されるように、生の外部パターン導体L5および生の外部電極L6(不図示)を、それぞれ図上で圧着体100APの上面および下面に形成する。また、生の内部パターン導体L4とSheet1を挟んで対向する位置に、生の外部電極L6を図上で圧着体100APの下面に形成する。
第6の工程(圧着工程、図6(C)参照)は、第1の実施形態における第6の工程と同様である。
この発明に係るセラミック多層基板の第3の実施形態であるセラミック多層基板100Bについて、図7ないし図9を用いて説明する。
図7は、セラミック多層基板100Bの断面図である。セラミック多層基板100Bは、セラミック絶縁体層CLの位置およびビア導体7B、7Cの位置がセラミック多層基板100と異なる。それ以外はセラミック多層基板100と共通であるため、共通する箇所の説明については省略する。
この発明の第3の実施形態に係るセラミック多層基板100Bの製造方法の一例について、図8および図9を用いて説明する。図8および図9は、セラミック多層基板100Bの製造方法の一例において順次行なわれる第1ないし第6の工程を模式的に示す図である。なお、図8および図9は、図2および図3と同様に、セラミック多層基板100Bの左側半分(ビア導体7A近傍)に相当する箇所については図示を省略している。
図8(A)は、セラミック多層基板100Bの製造方法の第1の工程(グリーンシート作製工程)を模式的に示す図である。第1工程により、それぞれ第1および第2の実施形態で説明したsheet1、Sheet2、およびSheet3の複合グリーンシートが作製される。Sheet1、sheet2およびsheet3の作製方法は、第1の実施形態および第2の実施形態で説明したものと同様である。
図8(B)は、セラミック多層基板100Bの製造方法の第2の工程(配線導体形成工程)を模式的に示す図である。第2工程により、それぞれ第1および第2の実施形態で説明したtypeB、typeC、typeDおよびtypeEの配線導体形成シートが作製される。typeB、typeC、typeDおよびtypeEの配線導体形成シートの作製方法は、第1の実施形態および第2の実施形態で説明したものと同様である。なお、第1の実施形態および第2の実施形態で説明したように、生の内部パターン導体L4を形成する複合グリーンシートは、図8(B)に図示したものに限られない。
図8(C)は、セラミック多層基板100Bの製造方法の第3の工程(グリーンシート積層工程)を模式的に示す図である。第2の工程で作製したtypeB、typeC、typeDおよびtypeEのそれぞれの配線導体形成シートを、図8(C)に示す順番で積層する。
第4の工程(圧着工程、図9(A)参照)は、第1の実施形態における第4の工程と同様である。これにより、圧着体100BPが作製され、その際、それぞれの配線導体形成シートに形成されている生のビア導体L7が接続され、また生の内部パターン導体L4と生のビア導体L7とが接続される。
図9(B)は、セラミック多層基板100Bの製造方法の第5の工程(未焼結外部導体形成工程)を模式的に示す図である。第4の工程で作製した圧着体100BPの、ビア導体7Aを構成することになる生のビア導体L7(不図示)およびビア導体7Bを構成することになる生のビア導体L7に接続されるように、生の外部パターン導体L5を図上で圧着体100BPの上面に形成する。
第6の工程(圧着工程、図9(C)参照)は、第1の実施形態における第6の工程と同様である。
この発明に係るセラミック多層基板の第4の実施形態であるセラミック多層基板100Cについて、図10ないし図12を用いて説明する。
図10は、セラミック多層基板100Cの断面図である。セラミック多層基板100Cは、セラミック絶縁体層CLの位置およびビア導体7B、7Cの位置がセラミック多層基板100と異なる。それ以外はセラミック多層基板100と共通であるため、共通する箇所の説明については省略する。
この発明の第4の実施形態に係るセラミック多層基板100Cの製造方法の一例について、図11および図12を用いて説明する。図11および図12は、セラミック多層基板100Cの製造方法の一例において順次行なわれる第1ないし第6の工程を模式的に示す図である。なお、図11および図12は、図2および図3と同様に、セラミック多層基板100Cの左側半分(ビア導体7A近傍)に相当する箇所については図示を省略している。
図11(A)は、セラミック多層基板100Cの製造方法の第1の工程(グリーンシート作製工程)を模式的に示す図である。第1工程により、第1の実施形態で説明したsheet1およびSheet2の複合グリーンシートと、これまでに説明した生の第2の層L2の厚みの半分の厚みを有する生の第2の層L2hの上面(図上)に、生の第1の層L1を配置した第4の複合グリーンシート(Sheet4)と、生の第1の層L1の上面(図上)にこれまでに説明した生の第3の層L3の厚みの半分の厚みを有する生の第3の層L3hを配置した第5の複合グリーンシート(Sheet5)とが作製される。
図11(B)は、セラミック多層基板100Cの製造方法の第2の工程(配線導体形成工程)を模式的に示す図である。第2の工程により、それぞれ第1および第2の実施形態で説明したtypeA、typeC、およびtypeDの配線導体形成シートが作製される。
第4の工程(圧着工程、図12(A)参照)は、第1の実施形態における第4の工程と同様である。これにより、圧着体100CPが作製され、その際、それぞれの配線導体形成シートに形成されている生のビア導体L7が接続され、また生の内部パターン導体L4と生のビア導体L7とが接続される。
図12(B)は、セラミック多層基板100Cの製造方法の第5の工程(未焼結外部導体形成工程)を模式的に示す図である。第4の工程で作製した圧着体100CPの、ビア導体7Aを構成することになる生のビア導体L7(不図示)に接続されるように、生の外部パターン導体L5および生の外部電極L6(不図示)を、それぞれ図上で圧着体100CPの上面および下面に形成する。
第6の工程(圧着工程、図12(C)参照)は、第1の実施形態における第6の工程と同様である。
次に、この発明を実験例に基づいてより具体的に説明する。これらの実験例は、この発明に係るセラミック多層基板のセラミック絶縁体層の厚み、および第2の層の厚みと第3の層の厚みとの合計の、第1の層の厚みに対する比の関係を規定する根拠を与えるためのものでもある。実験例では、試料として、図1に示すようなセラミック多層基板を作製した。
原料粉末を、焼成後にBa、SiおよびAlを含んで構成されるセルシアン型化合物が形成されるように、BaCO3、SiO2、Al2O3、ZrO2、およびMnCO3などの原料粉末を所定の組成比となるように調合した調合粉末を、公知の方法によりスラリー化し、第1の層を形成するためのスラリーとした。また、Al2O3およびホウケイ酸ガラスの原料粉末を所定の重量比で混合した調合粉末を、同様にスラリー化し、第2の層および第3の層を形成するためのスラリーとした。
実験例1で示した製造方法に準じて、下記の表3に示すように第1の層、第2の層および第3の層の厚みを種々変更したセラミック多層基板を作製した。これらについて、実験例1と同様に、第1の層、第2の層および第3の層の厚みを測定し、また内部パターン導体と外部パターン導体との間の絶縁抵抗を測定した。さらに、内部パターン導体と外部パターン導体との間に、両者を繋ぐように入るクラック(以後、縦クラックと称する)の発生の有無について観察した。
Claims (3)
- セラミック多層基板であって、
第1の層、第2の層および第3の層を含み、前記第1の層が前記第2の層および前記第3の層の間に挟まれてなるセラミック絶縁体層と、配線導体とを備え、
前記配線導体は、前記セラミック多層基板の内部に形成される内部パターン導体と、前記セラミック多層基板の外表面に形成される外部導体とを含み、
前記セラミック絶縁体層は、前記外表面から最も近い位置にある前記内部パターン導体および前記外部導体の間に挟まれており、
前記セラミック絶縁体層を挟む、前記外表面から最も近い位置にある前記内部パターン導体と前記外部導体とは、ビア導体によって接続されておらず、
グリーンシート状態における前記第2の層単体および前記第3の層単体の焼結収縮開始温度は、グリーンシート状態における前記第1の層単体の焼結収縮終了温度以上であり、
前記セラミック絶縁体層の厚みは、5.0μm以上55.7μm以下であり、
前記第2の層の厚みと前記第3の層の厚みとの合計の、前記第1の層の厚みに対する比は、0.25以上1.11以下であることを特徴とする、セラミック多層基板。 - 前記第1の層は、Ba、SiおよびAlを含んで構成されるセルシアン型化合物を含むセラミック層であり、前記第2の層および前記第3の層は、Al2O3またはZrO2とホウケイ酸ガラスとの混合体であるセラミック層であることを特徴とする、請求項1に記載のセラミック多層基板。
- 前記外部導体として、外部パターン導体と外部電極とを含み、
前記セラミック絶縁体層は、前記外部パターン導体および前記内部パターン導体の間、ならびに前記内部パターン導体および前記外部電極の間の少なくとも一方に挟まれていることを特徴とする、請求項1または2に記載のセラミック多層基板。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2015185637 | 2015-09-18 | ||
JP2015185637 | 2015-09-18 | ||
PCT/JP2016/077125 WO2017047647A1 (ja) | 2015-09-18 | 2016-09-14 | セラミック多層基板 |
Publications (2)
Publication Number | Publication Date |
---|---|
JPWO2017047647A1 JPWO2017047647A1 (ja) | 2018-05-10 |
JP6614240B2 true JP6614240B2 (ja) | 2019-12-04 |
Family
ID=58288907
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2017539942A Active JP6614240B2 (ja) | 2015-09-18 | 2016-09-14 | セラミック多層基板 |
Country Status (4)
Country | Link |
---|---|
US (1) | US10426027B2 (ja) |
JP (1) | JP6614240B2 (ja) |
CN (1) | CN108029203B (ja) |
WO (1) | WO2017047647A1 (ja) |
Families Citing this family (2)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP7243856B2 (ja) * | 2019-11-14 | 2023-03-22 | 株式会社村田製作所 | 回路基板及び回路基板の製造方法 |
JP7266542B2 (ja) * | 2020-02-03 | 2023-04-28 | 株式会社東芝 | 電流測定装置 |
Family Cites Families (15)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
CA2105448A1 (en) * | 1992-09-05 | 1994-03-06 | Michio Horiuchi | Aluminum nitride circuit board and method of producing same |
JP3669255B2 (ja) * | 2000-09-19 | 2005-07-06 | 株式会社村田製作所 | セラミック多層基板の製造方法および未焼成セラミック積層体 |
JP2002226259A (ja) | 2000-11-29 | 2002-08-14 | Murata Mfg Co Ltd | セラミック電子部品の基体用組成物、セラミック電子部品および積層型セラミック電子部品の製造方法 |
JP2002368421A (ja) * | 2001-06-08 | 2002-12-20 | Murata Mfg Co Ltd | 多層セラミック基板の製造方法および多層セラミック基板 |
JP2006181737A (ja) * | 2004-12-24 | 2006-07-13 | Kyocera Corp | 複合セラミックグリーンシート、複合セラミックグリーンシートの製造方法及び多層セラミック基板の製造方法 |
WO2007004414A1 (ja) * | 2005-07-01 | 2007-01-11 | Murata Manufacturing Co., Ltd. | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
TW200714163A (en) * | 2005-09-16 | 2007-04-01 | Murata Manufacturing Co | Ceramic multilayer substrate and process for producing the same |
WO2007094123A1 (ja) * | 2006-02-14 | 2007-08-23 | Murata Manufacturing Co., Ltd. | 多層セラミック電子部品、多層セラミック基板、および多層セラミック電子部品の製造方法 |
JP2008085034A (ja) * | 2006-09-27 | 2008-04-10 | Kyocera Corp | 配線基板 |
JP2008270741A (ja) * | 2007-03-27 | 2008-11-06 | Kyocera Corp | 配線基板 |
TW200920215A (en) * | 2007-10-17 | 2009-05-01 | Murata Manufacturing Co | Multilayer ceramic substrate and process for producing the multilayer ceramic |
KR101290089B1 (ko) * | 2009-01-07 | 2013-07-26 | 가부시키가이샤 무라타 세이사쿠쇼 | 저온 소결 세라믹 재료 및 세라믹 기판 |
JP5300527B2 (ja) * | 2009-02-26 | 2013-09-25 | 京セラ株式会社 | 多層基板およびその製造方法 |
JP6113664B2 (ja) * | 2011-12-16 | 2017-04-12 | エプコス アクチエンゲゼルシャフトEpcos Ag | 抵抗体内蔵多層ガラスセラミック基板 |
JP6214930B2 (ja) * | 2013-05-31 | 2017-10-18 | スナップトラック・インコーポレーテッド | 多層配線基板 |
-
2016
- 2016-09-14 WO PCT/JP2016/077125 patent/WO2017047647A1/ja active Application Filing
- 2016-09-14 CN CN201680053352.0A patent/CN108029203B/zh active Active
- 2016-09-14 JP JP2017539942A patent/JP6614240B2/ja active Active
-
2018
- 2018-03-12 US US15/918,253 patent/US10426027B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
CN108029203B (zh) | 2020-06-12 |
US20180206337A1 (en) | 2018-07-19 |
US10426027B2 (en) | 2019-09-24 |
CN108029203A (zh) | 2018-05-11 |
JPWO2017047647A1 (ja) | 2018-05-10 |
WO2017047647A1 (ja) | 2017-03-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US11482371B2 (en) | Electronic component | |
KR100885136B1 (ko) | 세라믹 기판, 전자 장치 및 세라믹 기판의 제조 방법 | |
JP5142090B2 (ja) | セラミック積層電子部品およびその製造方法 | |
JPWO2009133766A1 (ja) | 積層コイル部品およびその製造方法 | |
WO2014175034A1 (ja) | 積層セラミックコンデンサおよびその製造方法 | |
KR20130065199A (ko) | 외부 전극용 도전성 페이스트, 이를 이용한 적층 세라믹 전자부품 및 이의 제조방법 | |
JP6583408B2 (ja) | 積層セラミック電子部品 | |
JP5835282B2 (ja) | 多層配線基板の製造方法およびプローブカードの製造方法並びに多層配線基板およびプローブカード | |
JP6614240B2 (ja) | セラミック多層基板 | |
JP5880780B2 (ja) | 絶縁性セラミックペースト、セラミック電子部品およびその製造方法 | |
JP7309666B2 (ja) | 多層セラミック基板及び電子装置 | |
WO2019059017A1 (ja) | セラミック基板の製造方法、セラミック基板、及び、モジュール | |
US9466425B2 (en) | Glass ceramic substrate and method for producing the same | |
JP5582069B2 (ja) | セラミック多層基板 | |
JP2016058415A (ja) | 半導体パワーモジュールの製造方法 | |
US7110241B2 (en) | Substrate | |
JP2017199797A (ja) | 電子部品 | |
JP2006100422A (ja) | 積層コンデンサ及びその製造方法 | |
JP5122935B2 (ja) | 電子部品検査治具用多層セラミック基板の製造方法 | |
JP2005268290A (ja) | 積層セラミック電子部品およびその製造方法 | |
JP2013098421A (ja) | 多層セラミック基板及びその製造方法 | |
JPWO2017199710A1 (ja) | 多層セラミック基板及び電子装置 | |
WO2013001973A1 (ja) | 多層セラミック基板およびその製造方法ならびに電子部品モジュール | |
JP2012146941A (ja) | 多数個取り配線基板および配線基板 | |
JP2004273662A (ja) | 積層型セラミック電子部品の製造方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20180118 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20181002 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20181129 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20190514 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20190712 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20191008 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20191021 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6614240 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |