WO2007004414A1 - 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート - Google Patents

多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート Download PDF

Info

Publication number
WO2007004414A1
WO2007004414A1 PCT/JP2006/312301 JP2006312301W WO2007004414A1 WO 2007004414 A1 WO2007004414 A1 WO 2007004414A1 JP 2006312301 W JP2006312301 W JP 2006312301W WO 2007004414 A1 WO2007004414 A1 WO 2007004414A1
Authority
WO
WIPO (PCT)
Prior art keywords
layer
glass material
multilayer ceramic
crystallized glass
ceramic substrate
Prior art date
Application number
PCT/JP2006/312301
Other languages
English (en)
French (fr)
Inventor
Shuya Nakao
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to JP2007507603A priority Critical patent/JP4557002B2/ja
Publication of WO2007004414A1 publication Critical patent/WO2007004414A1/ja
Priority to US11/691,867 priority patent/US7781065B2/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/4807—Ceramic parts
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/486—Via connections through the substrate with or without pins
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H01L2224/16235—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation the bump connector connecting to a via metallisation of the item
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49827—Via connections through the substrates, e.g. pins going through the substrate, coaxial cables
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/52—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames
    • H01L23/538—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates
    • H01L23/5389—Arrangements for conducting electric current within the device in operation from one component to another, i.e. interconnections, e.g. wires, lead frames the interconnection structure between a plurality of semiconductor chips being formed on, or in, insulating substrates the chips being integrally enclosed by the interconnect and support structures
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01004—Beryllium [Be]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01046—Palladium [Pd]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/01—Chemical elements
    • H01L2924/01057—Lanthanum [La]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/01—Dielectrics
    • H05K2201/0183—Dielectric layers
    • H05K2201/0195—Dielectric or adhesive layers comprising a plurality of layers, e.g. in a multilayer structure

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Inorganic Chemistry (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Power Engineering (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)
  • Laminated Bodies (AREA)

Abstract

　結晶化ガラス材料および第１のセラミック材料を含む基材層の間に、上記結晶化ガラス材料を溶融させ得る温度では焼結しない第２のセラミック材料を含む拘束層を位置させ、焼成時における基材層の収縮を拘束層によって抑制しながら、基材層に含まれる結晶化ガラス材料を拘束層に浸透させることによって拘束層を緻密化した、多層セラミック基板を製造しようとするとき、基材層に含まれる結晶化ガラス材料が拘束層に十分に浸透しないことがある。 　この問題を解決するため、基材層（２）と拘束層（３）との間に、結晶化ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む介在層（４）を形成し、焼成工程において、基材層（２）に含まれる結晶化ガラス材料の溶融物の粘度を下げ、拘束層（３）により浸透しやすくする。粘度低下物質としては、低粘度ガラス材料および／または低融点ガラス材料が用いられる。

Description

明 細 書
多層セラミック基板およびその製造方法ならびに多層セラミック基板作製 用複合グリーンシート
技術分野
[0001] この発明は、多層セラミック基板およびその製造方法ならびに多層セラミック基板作 製用複合グリーンシートに関するもので、特に、いわゆる無収縮プロセスを適用して 製造される多層セラミック基板およびその製造方法ならびに多層セラミック基板作製 用複合グリーンシートに関するものである。
背景技術
[0002] この発明にとって興味ある多層セラミック基板として、たとえば特開 2000— 25157 号公報 (特許文献 1)に記載されたものがある。特許文献 1には、いわゆる無収縮プロ セスによる、複合積層体およびその製造方法、より特定的には、焼成による収縮が抑 制されながら製造することができ、焼成後の状態でそのまま使用に供され得る、複合 積層体およびその製造方法が開示されている力 1つの好ましい典型例として、次の ような構造の多層セラミック基板およびその製造方法が開示されている。
[0003] すなわち、多層セラミック基板は、ガラス材料および第 1のセラミック材料を含む第 1 の粉体の集合体をもって構成される基材層と、上記ガラス材料を溶融させ得る温度 では焼結しない第 2のセラミック材料を含む第 2の粉体の集合体をもって構成される 拘束層とを備えている。ここで、第 1の粉体の少なくとも一部は、焼結状態である。他 方、第 2の粉体は、未焼結状態にあるが、ガラス材料を含む第 1の粉体の一部が拘束 層に拡散ある 、は流動することによって、互いに固着されて 、る。
[0004] このような多層セラミック基板を製造するため、上述の第 1の粉体を含む、生の状態 にある基材層と、上述の第 2の粉体を含む、生の状態にある拘束層とを備える、生の 積層体が作製され、次いで、この生の積層体が焼成される。この焼成工程において、 第 1の粉体の少なくとも一部が焼結する。また、この焼成工程において、第 1の粉体 の一部、典型的には、第 1の粉体に含まれるガラス材料の一部力 拘束層に拡散あ るいは流動する。その結果、第 2の粉体は、焼結しないが、第 1の粉体の一部、特に ガラス材料によって互いに固着される。
[0005] 上述したような製造方法によれば、焼成工程にお!、て、第 2の粉体を焼結させな 、 ので、この第 2の粉体を含む拘束層が基材層の収縮を抑制するように作用し、焼成 による多層セラミック基板全体としての収縮を抑制することができ、結果として、得られ た多層セラミック基板の寸法のばらつきを低減することができる。また、得られた多層 セラミック基板において、拘束層に含まれる第 2の粉体は、ガラス材料を含む第 1の粉 体の一部が拘束層に拡散ある 、は流動することによって、互いに固着されて 、るの で、拘束層を後で除去する必要がない。
[0006] し力しながら、上述した特許文献 1に記載の技術を採用するとき、基材層に含まれ るガラス材料の種類によっては、これが拘束層に十分に浸透しな 、と 、う問題に遭遇 することがある。この問題の主たる原因は、ガラス材料の溶融時の粘度が高ぐ流動 性が低 、ためであると考えられる。
[0007] そこで、この問題を解決するため、基材層にお 、て粘度の低!、ガラス材料を用いる ことがまず考えられる。し力しながら、粘度の低いガラス材料を選択すると、たとえば、 基材層において静電容量を形成しょうとする場合、基材層の比誘電率が低くなりす ぎ、必要とされる静電容量を得ることができないという問題を引き起こすことがある。す なわち、低粘度であり、かつ必要とされる電気的特性を満たすガラス材料を選択した り、ガラス材料の組成を調整したりすることには、非常に手間がかかり、また、技術的 に困難を伴うことが多い。
[0008] 他方、ガラス材料が拘束層に十分に浸透しな 、と 、う前述した問題の解決のため、 拘束層の厚みを薄くすることも考えられる。しかしながら、拘束層が薄くされた場合、 拘束層による収縮抑制効果が低減されてしまう。その結果、得られた多層セラミック 基板にぉ 、て反りが発生するなどの問題を弓 Iき起こすことがある。
[0009] 特に、基材層に含まれるガラス材料が結晶化ガラス材料であるとき、結晶化ガラス は、本来的に、粘度が高いという性質を有しているので、上述した問題に対してより 深刻である。
特許文献 1：特開 2000 - 25157号公報
発明の開示 発明が解決しょうとする課題
[0010] そこで、この発明の目的は、上述したような問題を解決し得る、多層セラミック基板 およびその製造方法を提供しょうとすることである。
[0011] この発明の他の目的は、上述の多層セラミック基板の製造方法において用いられる
、多層セラミック基板作製用複合グリーンシートを提供しょうとすることである。
課題を解決するための手段
[0012] この発明に係る多層セラミック基板は、結晶化ガラス材料および第 1のセラミック材 料を含む第 1の粉体の集合体をもって構成される基材層と、上記結晶化ガラス材料 を溶融させ得る温度では焼結しない第 2のセラミック材料を含む第 2の粉体の集合体 をもって構成される拘束層とを備えるとともに、上記結晶化ガラス材料の溶融物の粘 度を下げるように作用する粘度低下物質を含む第 3の粉体の集合体をもって構成さ れる介在層とを備えている。多層セラミック基板は、また、基材層、拘束層および介在 層の少なくとも 1つの主面に沿って形成される導体膜を備えている。
[0013] 上記介在層は、その一方主面が基材層に接し、かつその他方主面が拘束層に接 するように位置している。そして、第 1の粉体の少なくとも一部は、焼結状態である。他 方、第 2の粉体は、未焼結状態にあるが、上記結晶化ガラス材料を含む第 1の粉体 の一部および第 3の粉体の一部が拘束層に拡散あるいは流動することによって、互 いに固着されている。
[0014] 上記粘度低下物質は、具体的には、低粘度ガラス材料および Zまたは低融点ガラ ス材料を含むものである。
[0015] 基材層に含まれる結晶化ガラス材料の一部は、拘束層の全域に拡散あるいは流動 しており、第 2の粉体のすべてが、結晶化ガラス材料の一部によって互いに固着され ていることが好ましい。
[0016] 基材層に含まれる結晶化ガラス材料は、第 1の粉体の少なくとも一部を焼結させる ための焼成工程より前の段階でガラス化されていたものを含んでいても、第 1の粉体 の少なくとも一部を焼結させるための焼成工程により溶融してガラス化されたものを含 んでいてもよい。
[0017] この発明に係る多層セラミック基板は、複数の基材層を備え、積層方向に隣り合う 基材層間において、介在層、拘束層および介在層がこの順序で積層されている積層 構造部分を備えていても、複数の拘束層を備え、積層方向に隣り合う拘束層間にお いて、介在層、基材層および介在層がこの順序で積層されている積層構造部分を備 えていてもよい。複数の基材層を備える場合、介在層、拘束層および介在層を介在 させて積層方向に隣り合う基材層の各々における単位体積あたりの結晶化ガラス材 料の含有量は、互いに実質的に等 、ことが好ま 、。
[0018] この発明に係る多層セラミック基板において、拘束層は基材層より薄いことが好まし い。
[0019] また、この発明は、その少なくとも一方の主面に沿って開口を位置させているキヤビ ティをさらに備える、多層セラミック基板に有利に適用される。
[0020] この発明に係る多層セラミック基板において、基材層の熱膨張係数と介在層の熱膨 張係数との差は絶対値で 2. OppmZ°C以下であり、かつ、拘束層の熱膨張係数と介 在層の熱膨張係数との差は絶対値で 2. OppmZ°C以下であることが好ま 、。
[0021] この発明は、また、多層セラミック基板の製造方法にも向けられる。この発明に係る 多層セラミック基板の製造方法は、積層体作製工程と焼成工程とを備えて ヽる。
[0022] 上記積層体作製工程では、結晶化ガラス材料または焼成によって溶融してガラス ィ匕されることにより結晶化ガラス材料となり得るガラス成分および第 1のセラミック材料 を含む第 1の粉体を含む、生の状態にある基材層と、上記結晶化ガラス材料を溶融 させ得る温度では焼結しな 、第 2のセラミック材料を含む第 2の粉体を含む、生の状 態にある拘束層と、上記結晶化ガラス材料の溶融物の粘度を下げるように作用する 粘度低下物質を含む第 3の粉体を含む、生の状態にある介在層と、基材層、拘束層 および介在層の少なくとも 1つの主面に沿って形成される導体膜とを備え、介在層は 、その一方主面が基材層に接し、かつその他方主面が拘束層に接するように位置し ている、そのような生の積層体が作製される。
[0023] 次いで、上記焼成工程では、第 1の粉体の少なくとも一部を焼結させるとともに、上 記結晶化ガラス材料を含む第 1の粉体の一部および第 3の粉体の一部を拘束層に 拡散あるいは流動させることによって、第 2の粉体を、焼結させずに、互いに固着させ るように、生の積層体を所定の温度で焼成することが行なわれる。 [0024] 粘度低下物質が、低粘度ガラス材料および Zまたは低融点ガラス材料を含む場合 、焼成工程では、低粘度ガラス材料および Zまたは低融点ガラス材料が前述の基材 層に含まれる結晶化ガラス材料に混ざることによって、この結晶化ガラス材料の溶融 物の粘度を下げることが行なわれる。
[0025] 焼成工程にぉ 、て、基材層に含まれる結晶化ガラス材料の一部は、拘束層の全域 に拡散ある 、は流動し、第 2の粉体のすべてを互いに固着させることが好ま 、。
[0026] 前述した生の状態にある基材層にお 、て、焼成によって溶融してガラス化されるこ とにより結晶化ガラス材料となり得るガラス成分が含まれている場合、焼成工程では、 このガラス成分が溶融されガラス化される。
[0027] 生の積層体が複数の基材層を備え、積層方向に隣り合う基材層間において、介在 層、拘束層および介在層がこの順序で積層されている場合、焼成工程の後、介在層 、拘束層および介在層を介在させて積層方向に隣り合う基材層の各々における単位 体積あたりの結晶化ガラス材料の含有量が、互いに実質的に等しくなるように、基材 層の各厚みが設定されることが好まし 、。
[0028] 生の積層体が、導体膜に電気的に接続されかつ特定の基材層を厚み方向に貫通 するように設けられるビアホール導体を備える場合、生の積層体は、その両主面上に 形成されかつ拘束層と実質的に同じ組成を有する収縮抑制層をさらに備えているこ とが好ましい。この場合、焼成工程の後、未焼結の収縮抑制層を除去する工程がさら に実施される。
[0029] 上述のビアホール導体力 生の積層体の積層方向における最も端に位置する基材 層に設けられるものを含む場合、特に上記の収縮抑制層を用いる実施態様が有利 に適用される。
[0030] また、生の積層体において、基材層が収縮抑制層に接していることが好ましい。
[0031] この発明に係る多層セラミック基板の製造方法において、焼成工程の後、基材層の 熱膨張係数と介在層の熱膨張係数との差は絶対値で 2. OppmZ°C以下となり、 つ、拘束層の熱膨張係数と介在層の熱膨張係数との差は絶対値で 2. 0 1117で以 下となるようにされることが好ま 、。
[0032] この発明は、さらに、上述のような多層セラミック基板の製造方法において用いられ る、多層セラミック基板作製用複合グリーンシートにも向けられる。
[0033] この発明に係る多層セラミック基板作製用複合グリーンシートは、第 1の局面では、 結晶化ガラス材料または焼成によって溶融してガラス化されることにより結晶化ガラス 材料となり得るガラス成分およびセラミック材料を含む粉体を含む、生の状態にある 基材層と、この基材層上に形成され、かつ結晶化ガラス材料の溶融物の粘度を下げ るように作用する粘度低下物質を含む粉体を含む、生の状態にある介在層とを備え ている。
[0034] 第 2の局面では、結晶化ガラス材料または焼成によって溶融してガラス化されること により結晶化ガラス材料となり得るガラス成分および第 1のセラミック材料を含む第 1 の粉体を含む、生の状態にある基材層と、結晶化ガラス材料を溶融させ得る温度で は焼結しない第 2のセラミック材料を含む第 2の粉体を含む、生の状態にある拘束層 と、結晶化ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む 第 3の粉体を含む、生の状態にある介在層とを備え、介在層は、その一方主面が基 材層に接し、かつその他方主面が拘束層に接するように位置して 、る。
[0035] 第 3の局面では、結晶化ガラス材料または焼成によって溶融してガラス化されること により結晶化ガラス材料となり得るガラス成分および第 1のセラミック材料を含む第 1 の粉体を含む、生の状態にある基材層と、結晶化ガラス材料を溶融させ得る温度で は焼結しない第 2のセラミック材料を含む第 2の粉体を含む、生の状態にある拘束層 と、結晶化ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む 第 3の粉体を含む、生の状態にある介在層とを備え、第 1の基材層、第 1の介在層、 拘束層、第 2の介在層および第 2の基材層がこの順序で積層されている。
発明の効果
[0036] この発明によれば、基材層と拘束層との間に介在層が位置されているので、基材層 に含まれる結晶化ガラス材料を介在層に含まれる粘度低下物質に接した状態とする ことができる。したがって、焼成工程において、介在層に含まれる粘度低下物質の一 部が基材層へと溶出したり、基材層に含まれる結晶化ガラス材料に混ざったりするこ とによって、基材層に含まれる結晶化ガラス材料の粘度を低下させる。その結果、介 在層を通って、基材層に含まれる結晶化ガラス材料を、拘束層へとより円滑に浸透さ せることができる。
[0037] そのため、拘束層を薄くするといつた手段に頼ることなぐ結晶化ガラス材料を拘束 層に十分に浸透させることができるので、拘束層が及ぼす焼成時の拘束力を十分な ものとすることができる。また、結晶化ガラス材料の粘度を低下させるために焼成温度 を高くするといつた手段に頼る必要がないので、焼成温度を比較的低くすることがで きる。これらのことから、得られた多層セラミック基板において、反りなどの変形を生じ させ〖こくくすることができる。また、基材層に含まれる結晶化ガラス材料として、電気的 特性を犠牲にしてまで低粘度のものを用いる必要がないため、多層セラミック基板に おいて、良好な電気的特性を確保することができるとともに、基材層に含まれる結晶 化ガラス材料の選択の幅を広げることができる。
[0038] また、この発明によれば、特許文献 1に記載されたものの場合と同様、第 2のセラミ ック材料を含む第 2の粉体を焼結させないので、この第 2の粉体を含む拘束層が基 材層の収縮を抑制するように作用し、焼成による多層セラミック基板全体としての収 縮を抑制することができ、結果として、得られた多層セラミック基板において、不所望 な変形を抑制するとともに、寸法のばらつきを低減することができる。また、拘束層に 含まれる第 2の粉体は、未焼結状態にあるが、結晶化ガラス材料を含む第 1の粉体の 一部および第 3の粉体の一部が拘束層に拡散あるいは流動することによって、互!ヽ に固着されているので、拘束層を後で除去する必要がなぐそのままの状態で使用 に供することができる。
[0039] 上述のような寸法のばらつきは、特にキヤビティを有する多層セラミック基板におい て生じやすいので、この発明は、キヤビティを有する多層セラミック基板およびその製 造方法に対してより有利に適用されることができる。このことから、また、この発明がキ ャビティを有する多層セラミック基板に対して適用されると、キヤビティの部分における 歪みち低減することがでさる。
[0040] この発明にお 、て、基材層に含まれる結晶化ガラス材料の一部力 拘束層の全域 に拡散あるいは流動しており、第 2の粉体のすべてが、この結晶化ガラス材料の一部 によって互いに固着されていると、多層セラミック基板の機械的強度を高めることがで きる。 [0041] 複数の基材層を備え、積層方向に隣り合う基材層間において、介在層、拘束層お よび介在層がこの順序で積層されている積層構造部分を備えている場合、積層方向 に隣り合う基材層の各々における単位体積あたりの結晶化ガラス材料の含有量が、 互いに実質的に等しくなるようにされると、積層方向に隣り合う基材層の各々から、そ れらの間に位置する拘束層への結晶化ガラス材料の浸透量のバランスが良好となり 、焼成工程において、基材層の各々の収縮量を互いに実質的に等しくすることがで きる。そのため、得られた多層セラミック基板において反りが生じることをより確実に抑 ff¾することができる。
[0042] 拘束層が基材層より薄いと、基材層に含まれる結晶化ガラス材料を、拘束層の全域 により容易に拡散あるいは流動させることができる。
[0043] この発明に係る多層セラミック基板の製造方法にぉ 、て、生の積層体が、ビアホー ル導体を備えるとともに、その両主面上に形成される収縮抑制層を備える場合、まず 、焼成工程において生じ得る多層セラミック基板の反りをより生じにくくすることができ る。収縮抑制層は、その厚みが厚いほど、このような反りを抑制する力が強くなる。
[0044] また、この発明では、焼成工程において、多層セラミック基板の主面方向での収縮 が抑制されるため、積層方向での収縮がより大きく生じる。他方、ビアホール導体は、 導電成分を主成分とするため、焼成工程での収縮率が比較的低ぐその結果、ビア ホール導体の存在が起因して、焼成後において、多層セラミック基板の表面に突起 が生じてしまうという問題に遭遇することがある。前述した収縮抑制層は、ビアホール 導体に起因する突起を抑制するようにも作用する。
[0045] ビアホール導体が、生の積層体の積層方向における最も端に位置する基材層に設 けられていると、前述した突起がより生じやすいため、収縮抑制層による効果がより顕 著に発揮される。
[0046] また、生の積層体において、基材層が、介在層を介することなぐ収縮抑制層に接 していると、収縮抑制層への結晶化ガラス材料の拡散あるいは流動を生じさせにくく することができ、焼成工程の後、収縮抑制層を容易に除去することができるとともに、 基材層の外方に向く主面上に導体膜を問題なく形成することができる。
[0047] この発明において、基材層の熱膨張係数と介在層の熱膨張係数との差が絶対値 で 2. OppmZ°C以下であり、かつ、拘束層の熱膨張係数と介在層の熱膨張係数との 差が絶対値で 2. OppmZ°C以下であると、たとえば焼成工程後の冷却過程におい て残留する応力を低減できるので、この応力に起因するクラック等の構造欠陥を生じ に《することができ、多層セラミック基板の信頼性を高めることができる。
[0048] この発明に係る多層セラミック基板作製用複合グリーンシートによれば、多層セラミ ック基板の製造のために作製される生の積層体を能率的に作製することが可能にな る。
図面の簡単な説明
[0049] [図 1]図 1は、この発明の第 1の実施形態による多層セラミック基板 1を図解的に示す 断面図である。
[図 2]図 2は、図 1に示した多層セラミック基板 1を製造するために作製される生の積 層体 11を図解的に示す断面図である。
[図 3]図 3は、生の積層体を作製するために用いられる複合グリーンシートの第 1の例 を示す断面図である。
[図 4]図 4は、生の積層体を作製するために用いられる複合グリーンシートの第 2の例 を示す断面図である。
[図 5]図 5は、生の積層体を作製するために用いられる複合グリーンシートの第 3の例 を示す断面図である。
[図 6]図 6は、生の積層体を作製するために用いられる複合グリーンシートの第 4の例 を示す断面図である。
[図 7]図 7は、生の積層体を作製するために用いられる複合グリーンシートの第 5の例 を示す断面図である。
[図 8]図 8は、この発明の第 2の実施形態による多層セラミック基板 laの一部を図解的 に示す断面図である。
[図 9]図 9は、この発明の第 3の実施形態による多層セラミック基板 lbを図解的に示す 断面図である。
[図 10]図 10は、この発明の第 4の実施形態による多層セラミック基板 lcを図解的に 示す断面図である。 [図 11]図 11は、この発明の第 5の実施形態による多層セラミック基板 Idを図解的に 示す断面図である。
[図 12]図 12は、この発明の第 6の実施形態による多層セラミック基板 leを図解的に 示す断面図である。
[図 13]図 13は、この発明の第 7の実施形態による多層セラミック基板 Ifを図解的に示 す断面図である。
[図 14]図 14は、実験例 1において作製した試料 1および 5の各々に係る生の積層体 3 1を断面で示す正面図である。
[図 15]図 15は、実験例 1にお 、て作製した試料 2に係る生の積層体 41を断面で示 す正面図である。
[図 16]図 16は、実験例 1にお 、て作製した試料 3に係る生の積層体 45を断面で示 す正面図である。
[図 17]図 17は、実験例 1にお ヽて作製した試料 4に係る生の積層体 48を断面で示 す正面図である。
[図 18]図 18は、実験例 2において、試料としての多層セラミック基板 51を得るために 作製される、分割前のマザ一基板 50の外観を示す平面図である。
[図 19]図 19は、図 18に示したマザ一基板 50を分割して得られた試料としての多層 セラミック基板 51を示すもので、 （a)は、（b)または (c)の線 A— Aに沿う断面図であり 、（b)は、（a)の B— Bに沿う断面図であり、（c)は、（a)の線 C Cに沿う断面図である 符号の説明
1, la, lb, lc, Id, le, If 多層セラミック基板
2 基材層
3 拘束層
4 介在層
5〜7, 23 導体膜
8 ビアホール導体
11 生の積層体 12 収縮抑制層
16〜20 複合グリーンシート
26 キヤビティ
発明を実施するための最良の形態
[0051] 図 1は、この発明の第 1の実施形態による多層セラミック基板 1を図解的に示す断面 図である。図 1において、多層セラミック基板 1は、その厚み方向寸法が誇張されて図 示されている。
[0052] 多層セラミック基板 1は、各々複数の基材層 2と拘束層 3と介在層 4とを備える積層 構造を有している。この実施形態では、積層方向に隣り合う基材層 2間において、介 在層 4、拘束層 3および介在層 4がこの順序で積層されている積層構造部分を備えて いる。また、この実施形態では、積層方向に隣り合う拘束層 3間において、介在層 4、 2つの基材層 2および介在層 4がこの順序で積層されている積層構造部分を備えて いる。なお、この実施形態では、 2つの基材層 2が互いに接した状態で図示されてい るが、これは、後述する製造方法の説明を容易にするためのもので、実際には、隣り 合う 2つの基材層 2は互!、に一体化されて!/、る。
[0053] 基材層 2は、結晶化ガラス材料および第 1のセラミック材料を含む第 1の粉体の集合 体をもって構成される。上述の結晶化ガラス材料としては、たとえば、 SiO -CaO-
2
Al O -B O 系のものが用いられる。第 1のセラミック材料としては、たとえばアルミ
2 3 2 3
ナが用いられる。
[0054] 拘束層 3は、上記結晶化ガラス材料を溶融させ得る温度では焼結しない第 2のセラ ミック材料を含む第 2の粉体の集合体をもって構成される。この第 2のセラミック材料と しては、たとえばアルミナが有利に用いられる。
[0055] 介在層 4は、上記結晶化ガラス材料の溶融物の粘度を下げるように作用する粘度 低下物質を含む第 3の粉体の集合体をもって構成される。粘度低下物質としては、た とえば、低粘度ガラス材料および Zまたは低融点ガラス材料が用いられる。低粘度ガ ラス材料としては、好ましくは、 B Oを多く含むガラス材料が用いられる。また、低融
2 3
点ガラス材料としては、たとえば、 SiO —PbO系ガラス材料を用いることができる。な
2
お、このような粘度低下物質の作用については、多層セラミック基板 1の製造方法の 説明において後述する。
[0056] 多層セラミック基板 1において、介在層 4は、その一方主面が基材層 2に接し、かつ その他方主面が拘束層 3に接するように位置して 、る。
[0057] また、基材層 2に含まれる第 1の粉体の少なくとも一部は、焼結状態である。他方、 拘束層 3に含まれる第 2の粉体は、未焼結状態にあるが、上記結晶化ガラス材料を 含む第 1の粉体の一部および介在層 4に含まれる第 3の粉体の一部が拘束層 3に拡 散あるいは流動することによって、互いに固着されて 、る。
[0058] 好ましくは、基材層 2に含まれる結晶化ガラス材料の一部は、拘束層 3の全域に拡 散あるいは流動しており、第 2の粉体のすべてが、この結晶化ガラス材料の一部によ つて互いに固着されている。なお、完成品としての多層セラミック基板 1の基材層 2に 含まれる結晶化ガラス材料は、第 1の粉体の少なくとも一部を焼結させるための焼成 工程より前の段階でガラス化されていたものを含んでいても、焼成工程により溶融し てガラス化されたものを含んで 、てもよ 、。
[0059] この実施形態では、拘束層 3は基材層 2より薄くされる。
[0060] 多層セラミック基板 1は、さらに、配線導体を備えている。配線導体は、たとえばコン デンサまたはインダクタのような受動素子を構成したり、あるいは素子間の電気的接 続のような接続配線を行なったりするためのもので、典型的には、いくつかの導体膜 5〜7およびいくつかのビアホール導体 8をもって構成される。
[0061] 導体膜 5は、多層セラミック基板 1の内部に形成される。この実施形態では、基材層 2の主面に沿って形成されているが、必ずしも、この場所に形成される必要はなぐ拘 束層 3または介在層 4に沿って形成されてもよい。導体膜 6および 7は、それぞれ、多 層セラミック基板 1の一方主面上および他方主面上に形成される。なお、この実施形 態では、導体膜 6および 7は、ともに、基材層 2上に位置している。ビアホール導体 8 は、導体膜 5〜7のいずれカゝと電気的に接続されかつ特定の基材層 2を厚み方向に 貫通するように設けられる。
[0062] 多層セラミック基板 1の一方主面上には、導体膜 6に電気的に接続された状態で、 チップ部品 9および 10が搭載される。
[0063] 次に、多層セラミック基板 1の製造方法について説明する。図 2は、多層セラミック基 板 1を製造するために作製される生の積層体 11を図解的に示す断面図である。図 2 において、図 1に示した要素に相当する要素には同様の参照符号を付し、重複する 説明は省略する。なお、図 2では、焼成による収縮が生じる前の生の状態が図示され ているので、特に基材層 2については、その厚み方向寸法が図 1に図示したものに比 ベて大きくされている。
[0064] 生の積層体 11は、図 1に示した多層セラミック基板 1に備える要素に対応する要素 を備えている。より詳細には、生の積層体 11は、生の状態にある基材層 2と、生の状 態にある拘束層 3と、生の状態にある介在層 4とを備えている。また、導体膜 5〜7お よびビアホール導体 8が、導電性金属粉末を含む導電性ペーストを焼成することによ つて形成される場合には、生の積層体 11は、それぞれ生の状態にある導体膜 5〜7 およびビアホール導体 8を備えて 、る。
[0065] 生の状態にある基材層 2は、結晶化ガラス材料または焼成によって溶融してガラス ィ匕されることにより結晶化ガラス材料となり得るガラス成分および第 1のセラミック材料 を含む第 1の粉体を含んでいる。一例として、生の状態にある基材層 2は、結晶化ガ ラス材料としての SiO -CaO-Al O — B O系ガラス粉末と、第 1のセラミック材料
2 2 3 2 3
としてのアルミナ粉末と、分散媒としての水と、バインダとしてのポリビュルアルコール と、分散剤としてのポリカルボン酸系分散剤とを含んで 、る。
[0066] 生の状態にある拘束層 3は、上記結晶化ガラス材料を溶融させ得る温度では焼結 しない第 2のセラミック材料を含む第 2の粉体を含んでいる。一例として、生の状態に ある拘束層 3は、第 2のセラミック材料としてのアルミナ粉末と、分散媒としての水と、 バインダとしてのポリビニルアルコールと、分散剤としてのポリカルボン酸系分散剤と を含んでいる。
[0067] 生の状態にある介在層 4は、上記結晶化ガラス材料の溶融物の粘度を下げるように 作用する粘度低下物質を含む第 3の粉体を含んでいる。粘度低下物質としては、前 述したように、低粘度ガラス材料および Zまたは低融点ガラス材料が用いられる場合 には、一例として、生の状態にある介在層 4は、 B Oを多く含む SiO -CaO-Al
2 3 2 2
O -MgO-B O系ガラス粉末と、アルミナ粉末と、分散媒としての水と、バインダと
3 2 3
してのポリビュルアルコールと、分散剤としてのポリカルボン酸系分散剤とを含んで!/ヽ る。なお、上記のような B Oを多く含む SiO -CaO-Al O — MgO— B O系ガ
2 3 2 2 3 2 3 ラスは、低粘度ガラス材料であるが、これに代えて、低融点ガラス材料として、 SiO -
2
PbO系ガラスを用いてもょ 、。
[0068] 導体膜 5〜7およびビアホール導体 8を形成するための導電性ペーストは、一例とし て、 Ag粉末と、バインダとしてのェチルセルロースと、溶剤としてのテルペン類とを含 んでいる。
[0069] 生の積層体 11は、さらに、その両主面上に形成される収縮抑制層 12を備えている 。収縮抑制層 12は、前述した生の状態にある拘束層 3と実質的に同じ組成を有して いる。なお、収縮抑制層 12を備えずに、多層セラミック基板 1を作製してもよい。また 、収縮抑制層 12を介して生の積層体 11を複数積み重ねることにより、複数の多層セ ラミック基板 1を一挙に作製するようにしてもょ 、。
[0070] 次に、生の積層体 11が集合体である場合は、所望の大きさに分割する。なお、集 合体である生の積層体 11に分割線となるべき溝を形成して焼成し、焼成後の集合基 板を先の分割線に沿って分割してもよ 、。
[0071] 次に、生の積層体 11を焼成する工程が実施される。この焼成工程において付与さ れる温度等の条件は、焼成工程の後、次のような状態が得られるように選ばれる。す なわち、焼成工程の結果、基材層 2に含まれる第 1の粉体の少なくとも一部は焼結す る。また、基材層 2に含まれる結晶化ガラス材料を含む第 1の粉体の一部および介在 層 4に含まれる第 3の粉体の一部は、拘束層 3に拡散あるいは流動する。これによつ て、拘束層 3に含まれる第 2の粉体は、焼結せずに、互いに固着される。
[0072] 上述した焼成工程において、基材層 2に含まれる結晶化ガラス材料の一部は、拘 束層 3の全域に拡散あるいは流動し、これによつて、第 2の粉体のすべてが互いに固 着されることが好ましい。
[0073] 焼成工程において、拘束層 3に含まれる第 2の粉体は焼結しないため、拘束層 3に は実質的な収縮が生じない。したがって、拘束層 3は、基材層 2に対して、収縮抑制 作用を及ぼし、基材層 2の主面方向での収縮を抑制する。また、収縮抑制層 12につ いても、拘束層 3と同様の収縮抑制作用を、基材層 2に対して及ぼす。これらのことか ら、焼成による収縮は、基材層 2の厚み方向においてのみ実質的に生じるようになり 、得られた多層セラミック基板 1の不所望な変形が生じにくくなり、寸法精度を高める ことができる。
[0074] また、焼成工程において、介在層 4に含まれる粘度低下物質は、基材層 2に含まれ る結晶化ガラス材料の溶融物の粘度を下げるように作用し、拘束層 3への結晶化ガラ ス材料の浸透を促進する。
[0075] より具体的には、粘度低下物質として、たとえば B Oを多く含むガラス材料のよう
2 3
な低粘度ガラス材料および Zまたは SiO - PbO系ガラス材料のような低融点ガラス
2
材料が用いられる場合、焼成工程において、これら低粘度ガラス材料および/また は低融点ガラス材料は、基材層 2に含まれる結晶化ガラス材料に混ざることによって 、この結晶化ガラス材料の溶融物の粘度を物理的に下げるように作用する。この場合 、介在層 4は、 2〜10 μ m程度の厚みとされることが好ましい。
[0076] なお、基材層 2に含まれる結晶化ガラス材料は、焼成工程より前の段階でガラス化 されているものの他、焼成工程において、結晶化ガラス材料となり得るガラス成分を 溶融してガラス化したものであってもよ!/、。
[0077] 焼成工程での上述した結晶化ガラス材料の挙動の結果、焼成工程の後にお 、て、 介在層 4、拘束層 3および介在層 4を介在させて積層方向に隣り合う基材層 2の各々 における単位体積あたりの結晶化ガラス材料の含有量 (拘束層 3への拡散または流 動の結果、残存した量）は、互いに実質的に等しくなるように、基材層 2の各厚みが設 定されることが好ましい。この実施形態では、より具体的には、拘束層 3の各側に配置 される基材層 2の各厚みが互 、に実質的に同じとされて ヽる。
[0078] 前述したように、基材層 2は、拘束層 3および収縮抑制層 12によって主面方向での 収縮が抑制された状態にあるため、焼成工程において、厚み方向に関して比較的大 きく収縮する。他方、導体膜 5〜7およびビアホール導体 8においても、焼成工程に おいて、導電性金属粉末が焼結するため収縮が生じる。し力しながら、導体膜 5〜7 およびビアホール導体 8の収縮率は、基材層 2の厚み方向での収縮率に比べて低い 。その結果、焼成後において、多層セラミック基板 1には、ビアホール導体 8の存在に 起因する突起が不所望にも形成されることがある。特に、ビアホール導体 8が、積層 方向における最も端に位置する基材層 2に設けられている場合、上述した突起が生 じゃすい。収縮抑制層 12は、このような突起を発生を抑制するのに効果的である。
[0079] 収縮抑制層 12は、焼成工程において焼結しない。この未焼結の収縮抑制層 12は 、焼成工程の後、除去される。このような収縮抑制層 12の除去を容易にするために は、収縮抑制層 12中にガラス材料が浸透していない方が好ましい。そのため、生の 積層体 11において、基材層 2と収縮抑制層 12との間には、介在層 4が形成されず、 基材層 2が収縮抑制層 12に接していることが好ましい。また、上述のように、基材層 2 と収縮抑制層 12との間に介在層 4が形成されていない方が、基材層 2上に導体膜 6 および 7を形成することにとつて好都合である。
[0080] なお、多層セラミック基板 1の外表面上に形成される導体膜 6および 7については、 生の積層体 11を焼成し、収縮抑制層 12を除去した後、導電性ペーストを付与し、こ れを焼き付けることによって形成してもよい。
[0081] 次に、必要に応じて、多層セラミック基板 1上に、図 1に示すように、チップ部品 9お よび 10が搭載される。
[0082] 上述した多層セラミック基板 1において、基材層 2、拘束層 3および介在層 4は、互 いに異なる材料力も構成されるため、各々の熱膨張係数が互いに異なるのが通常で ある。この場合、焼成工程後の冷却過程において、多層セラミック基板 1中のガラス 成分の流動性が失われたとき、基材層 2、拘束層 3および介在層 4の各々には、熱膨 張係数が小さい方に圧縮応力、熱膨張係数が大きい方に引っ張り応力がそれぞれ 残留することになる。一般に、セラミック材料は、圧縮応力に比べ、引っ張り応力に対 しての強度が低ぐ引っ張り応力についての限界強度に達すると、クラック等の構造 欠陥が発生することがある。この問題を解決するため、基材層 2の熱膨張係数と介在 層 4の熱膨張係数との差は絶対値で 2. OppmZ°C以下であり、かつ、拘束層 3の熱 膨張係数と介在層 4の熱膨張係数との差は絶対値で 2. OppmZ°C以下とされること が好ましい。
[0083] 生の積層体 11を作製するため、基材層 2、拘束層 3および介在層 4の各々を 1層ず つ積層することも考えられるが、好ましくは、以下に説明するように、複合グリーンシー トの状態で用意され、この複合グリーンシートを用いて生の積層体 11を作製するよう にされる。 [0084] 図 3ないし図 7には、複合グリーンシートのいくつかの例が断面図で示されている。 図 3ないし図 7において、図 2に示した要素に相当する要素には同様の参照符号を 付している。また、図 3ないし図 7においては、導体膜やビアホール導体の図示が省 略されている。
[0085] 図 3ないし図 7には、たとえばポリエチレンテレフタレートからなるキャリアフィルム 15 が図示されている。キャリアフィルム 15は、たとえば基材層 2となるべきセラミックスラリ 一をシート状に成形する際に用いられ、また、成形された後のグリーンシートの取り扱 いを容易にする。キャリアフィルム 15は、生の積層体 11を得るための積層工程を終 えた段階では剥離され除去される。
[0086] 図 3に示した複合グリーンシート 16は、キャリアフィルム 15上に、生の状態にある基 材層 2となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで 、基材層 2上に、生の状態にある介在層 4となるべきグリーンシートが成形されること によって得られたものである。この複合グリーンシート 16の場合、図示しないが、介在 層 4上に導体膜を形成することが容易である。
[0087] 上述した基材層 2となるべきグリーンシートの成形と介在層 4となるべきグリーンシー トの成形とは、一連の工程をもって実施してもよいが、基材層 2となるべきグリーンシ ートを成形した後、基材層 2となるべきグリーンシートを保持するキャリアフィルム 5を、 ー且、ロール状に巻き、その後、ロール力も基材層 2となるべきグリーンシートをキヤリ ァフィルム 15とともに引き出し、介在層 4となるべきグリーンシートを成形するようにし てもよい。このことは、図 4ないし図 7を参照して説明する他の複合グリーンシート 17 〜20の場合につ!、ても言える。
[0088] 図 4に示した複合グリーンシート 17は、キャリアフィルム 15上に、生の状態にある介 在層 4となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで 、生の状態にある基材層 2となるべきグリーンシートが成形されることによって得られ たものである。この複合グリーンシート 17の場合、図示しないが、基材層 2上に導体 膜を形成することが容易である。
[0089] なお、図 3に示した複合グリーンシート 16と図 4に示した複合グリーンシート 17とは、 キャリアフィルム 15を除去した状態では、互いに同じ積層構造を有している。 [0090] 図 5に示した複合グリーンシート 18は、キャリアフィルム 15上に、生の状態にある基 材層 2となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで 、基材層 2上に、生の状態にある介在層 4となるべきグリーンシートが成形され、その 後、必要に応じて乾燥され、次いで、介在層 4上に、生の状態にある拘束層 3となる べきグリーンシートが成形されることによって得られたものである。この複合グリーンシ ート 18の場合、図示しないが、拘束層 3上に導体膜を形成することが容易である。
[0091] 図 6に示した複合グリーンシート 19は、キャリアフィルム 15上に、生の状態にある拘 束層 3となるべきグリーンシートが成形され、その後、必要に応じて乾燥され、次いで 、拘束層 3上に、生の状態にある介在層 4となるべきグリーンシートが成形され、その 後、必要に応じて乾燥され、次いで、介在層 4上に、生の状態にある基材層 2となる べきグリーンシートが成形されることによって得られたものである。この複合グリーンシ ート 19の場合、図示しないが、基材層 2上に導体膜を形成することが容易である。
[0092] なお、図 5に示した複合グリーンシート 18と図 6に示した複合グリーンシート 19とは、 キャリアフィルム 15を除去した状態では、互いに同じ積層構造を有している。
[0093] 図 7に示した複合グリーンシート 20は、キャリアフィルム 15上に、生の状態にある基 材層 2となるべきグリーンシート、生の状態にある介在層 4となるべきグリーンシート、 生の状態にある拘束層 3となるべきグリーンシート、生の状態にある介在層 4となるベ きグリーンシート、および生の状態にある基材層 2となるべきグリーンシートが、この順 序で成形されることによって得られたものである。この複合グリーンシート 20の場合、 図示しないが、基材層 2上に導体膜を形成することが容易である。
[0094] 上述した複合グリーンシート 16〜20は、これらのうちのいずれかを単独で用いたり 、これらのうちのいずれかを組み合わせて用いたりすることによって、生の積層体 11 を作製することができる。たとえば、複合グリーンシート 16または 17と複合グリーンシ ート 18または 19とを組み合わせることによって、生の積層体 11を作製することができ る。また、複数の複合グリーンシート 20を積層することによって、生の積層体 11を作 製することができる。
[0095] 図 8は、この発明の第 2の実施形態による多層セラミック基板 laの一部を図解的に 示す断面図である。図 8において、多層セラミック基板 laは、その積層方向での一部 が図示されている。また、図 8において、図 1に示す要素に相当する要素には同様の 参照符号を付し、重複する説明は省略する。
[0096] 図 8に示した多層セラミック基板 laは、拘束層 3または介在層 4の主面に沿って形 成される導体膜 23を備えて 、ることを特徴として 、る。この実施形態力もわ力るように 、導体膜は、基材層 2、拘束層 3および介在層 4のいずれの主面に沿って形成されて いてもよい。
[0097] たとえば、基材層 2が有する特定の電磁気的特性を利用しょうとする場合には、基 材層 2の主面に沿って導体膜 5が形成され、拘束層 3が有する特定の電磁気的機能 を利用しょうとする場合には、導体膜 23が拘束層 3の主面に沿って形成される。した がって、基材層 2に含まれる第 1の粉体あるいは拘束層 3に含まれる第 2の粉体として は、必要に応じて、電気絶縁性、誘電性、圧電性、磁性等の任意の性質を有するも のを用いることができ、それによつて、多層セラミック基板 laにおいて、特定の電磁気 的機能を付与することができる。
[0098] 図 9は、この発明の第 3の実施形態による多層セラミック基板 lbを図解的に示す断 面図である。図 9において、図 1に示した要素に相当する要素には同様の参照符号 を付し、重複する説明は省略する。なお、図 9では、導体膜およびビアホール導体の ような配線導体の図示が省略されている。
[0099] 図 9に示した多層セラミック基板 lbは、一方の主面に沿って開口を位置させている キヤビティ 26を備えることを特徴としている。キヤビティ 26内には、図示しないが、チッ プ部品が搭載される。このようなキヤビティ 26を備える多層セラミック基板 lbを製造す る場合、キヤビティ 26は、生の積層体の段階で設けられている。したがって、生の積 層体を作製するため、複数のグリーンシートが積層されるとき、複数のグリーンシート のうちの特定のものにキヤビティ 26となるべき貫通孔が予め設けられる。
[0100] 生の積層体を焼成するとき、そこにキヤビティが設けられている場合、不所望な変 形が生じやすい。したがって、この発明による変形抑制作用は、図 9に示すようなキヤ ビティ 26を備える多層セラミック基板 lbを製造しょうとするとき、特に効果的に発揮さ れる。
[0101] 図 10ないし図 13は、それぞれ、この発明の第 4ないし第 7の実施形態による多層セ ラミック基板 lc、 ld、 leおよび Ifを図解的に示す断面図である。図 10ないし図 13に それぞれ示した多層セラミック基板 lc、 ld、 leおよび Ifは、図 9に示したキヤビティ 2 6を備える多層セラミック基板 lbの変形例に相当するものである。図 10ないし図 13に おいて、図 9に示した要素に相当する要素には同様の参照符号を付し、重複する説 明は省略する。なお、図 10ないし図 13においても、導体膜およびビアホール導体の ような配線導体の図示が省略されている。
[0102] キヤビティを備える多層セラミック基板においては、キヤビティの底面より上方の部分 であってキヤビティを取り囲む側壁部分とキヤビティの底面より下方の部分である底壁 部分とのそれぞれが焼成時に収縮しょうとするため、応力が発生し、側壁部分と底壁 部分との界面にクラック等の欠陥が生じる可能性がある。
[0103] そこで、図 10ないし図 13にそれぞれ示した多層セラミック基板 lc、 ld、 leおよび If では、側壁部分 27と底壁部分 28との界面に沿って拘束層 3が配置されている。これ によって、焼成時において、側壁部分 27と底壁部分 28とのそれぞれが拘束層 3によ つて拘束されて各々の収縮が抑制されるようにし、そのため、クラック等が発生しにく くされている。
[0104] より具体的には、図 10に示した多層セラミック基板 lcでは、キヤビティ 26の底面が 拘束層 3によって規定されかつ側壁部分 27と底壁部分 28との界面の両側に拘束層
3が存在するように、拘束層 3が配置されている。
[0105] 図 11に示した多層セラミック基板 Idでは、キヤビティ 26の底面が基材層 2によって 規定されるが、側壁部分 27における底壁部分 28に近接した位置に拘束層 3が配置 されている。
[0106] 図 12に示した多層セラミック基板 leでは、キヤビティ 26の底面が介在層 4によって 規定されるが、側壁部分 27と底壁部分 28との界面に近接した位置に拘束層 3が配 置されている。
[0107] 図 13に示した多層セラミック基板 Ifでは、キヤビティ 26の底面が拘束層 3によって 規定されるように、拘束層 3が配置されている。
[0108] これらの多層セラミック基板 lc〜： Lfのうち、特に、図 10に示した多層セラミック基板 lcにおいては、側壁部分 27と底壁部分 28との界面を介して、側壁部分 27側および 底壁部分 28側の双方に拘束層 3が形成されているので、最も効果的に収縮を抑制 することができる。
[0109] 次に、この発明による効果を確認するために実施した実験例について説明する。
[0110] [実験例 1]
1.試料の作製
この実験例では、次のような試料 1〜5の各々〖こ係る多層セラミック基板を作製した [0111] (1)試料 1
試料 1は、この発明の範囲内にある実施例に該当するもので、図 14に示すような構 造を有する生の積層体 31を焼成して得られたものである。図 14は、生の積層体 31を 断面で示す正面図である。
[0112] 生の積層体 31は、それぞれ生の状態にある基材層 32、拘束層 33および介在層 3 4を備え、 1層の拘束層 33に対して、各側に、各々 1層の介在層 34を介して、各々 3 層の基材層 23を積層した構造を有している。また、生の積層体 31は、その上方主面 および下方主面上に複数の外部導体膜 35をそれぞれ形成するとともに、その内部 に複数の内部導体膜 36を形成している。内部導体膜 36は、拘束層 33の両主面上 にそれぞれ形成した。また、生の積層体 31は、その内部に、基材層 23を貫通しかつ 外部導体膜 35と内部導体膜 36とを接続するように複数のビアホール導体 37を形成 している。
[0113] 上述のような構造の生の積層体 31における基材層 32となるべきグリーンシートを次 のように作製した。すなわち、平均粒径約 2 mのワラステナイトを析出する結晶化ガ ラス SiO -CaO-Al O — B O (44 :47 : 5 :4)系ガラス粉末 50重量部と、平均粒
2 2 3 2 3
径 1. 5 mのアルミナ粉末 50重量部と、分散媒としての水 50重量部と、バインダとし てのポリビュルアルコール 20重量部と、ポリカルボン酸系分散剤 1重量部とを混合し てスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によってスラリ 一をシート状に成形し、乾燥することによって、厚み 30 mの基材層 32となるべきグ リーンシートを得た。
[0114] また、生の積層体 31における拘束層 33となるべきグリーンシートを次のように作製 した。すなわち、平均粒径 1 μ mのアルミナ粉末 100重量部と、分散媒としての水 50 重量部と、バインダとしてのポリビュルアルコール 20重量部と、分散剤としてのポリ力 ルボン酸系分散剤 1重量部とを混合してスラリーとし、このスラリー力 気泡を除去し た後、ドクターブレード法によってスラリーをシート状に成形し、乾燥することによって 、厚み 10 mの拘束層 33となるべきグリーンシートを得た。
[0115] また、生の積層体 31における介在層 34となるべきグリーンシートを次のように作製 した。すなわち、平均粒径約 4 mの単独では結晶化しない SiO -CaO-Al O
2 2 3
-MgO-B O (36 : 13 : 24 : 2 : 24)系ガラス粉末 50重量部と、平均粒径 0. 35
2 3
mのアルミナ粉末 50重量部と、分散媒としての水 50重量部と、バインダとしてのポリ ビュルアルコール 20重量部と、分散剤としてのポリカルボン酸系分散剤 1重量部とを 混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法によつ てスラリーをシート状に成形し、乾燥することによって、厚み 4 mの介在層 34となる べきグリーンシートを得た。
[0116] 他方、外部導体膜 35、内部導体膜 36およびビアホール導体 37を形成するための 導電性ペーストとして、平均粒径 2 μ mの Ag粉末を 48重量部、バインダとしてのェチ ルセルロースを 3重量部、ならびに溶剤としてのテルペン類を 49重量部含むものを 用意した。そして、前述の基材層 32となるべきグリーンシートの所定のものおよび拘 束層 33となるべきグリーンシートに対して、外部導体膜 35、内部導体膜 36およびビ ァホール導体 37を形成するための工程を実施し、これらの工程において、上記導電 性ペーストを付与した。
[0117] 次に、上述した各々のグリーンシートを、図 14に示した生の積層体 31が得られるよ うに積層し、圧着した。この生の積層体 31の厚みは、焼成後において 0. 1mmであ つた。次いで、生の積層体 31を、平面寸法が 30mm X 30mmとなるようにカットした。
[0118] 次いで、この生の積層体 31を、 860。C、 880。C、 900。Cおよび 920。Cの各温度で 2 0分間焼成し、試料 1に係る多層セラミック基板を得た。
[0119] (2)試料 2
試料 2は、この発明の範囲内にある実施例に該当するもので、図 15に示すような構 造を有する生の積層体 41を焼成して得られたものである。図 15は、生の積層体 41を 断面で示す正面図である。図 15において、図 14に示す要素に相当する要素には同 様の参照符号を付し、重複する説明は省略する。
[0120] 試料 2に係る生の積層体 41は、試料 1に係る生の積層体 31と比較して、その両主 面上に形成される収縮抑制層 42を備える点で異なっている。収縮抑制層 42となるベ きグリーンシートは、拘束層 33となるべきグリーンシートと同じ組成を有していて、その 厚みが 50 mのものを用意した。そして、焼成工程の後、収縮抑制層 42は除去した 。その他の点については、試料 1の場合と同様の方法によって、試料 2に係る多層セ ラミック基板を作製した。
[0121] (3)試料 3
試料 3は、この発明の範囲内にある実施例に該当するもので、図 16に示すような構 造を有する生の積層体 45を焼成して得られたものである。図 16は、生の積層体 45を 断面で示す正面図である。図 16において、図 15に示す要素に相当する要素には同 様の参照符号を付し、重複する説明は省略する。
[0122] 試料 3に係る生の積層体 45は、試料 1に係る生の積層体 31に相当する 3つの積層 体を、収縮抑制層 42を介して、積み重ねるとともに、この積み重ねの両端部にも、収 縮抑制層 42を形成した構造を有している。試料 2の場合と同様、収縮抑制層 42とな るべきグリーンシートは、拘束層 33となるべきグリーンシートと同じ組成を有していて、 その厚みが 50 mのものを用意した。そして、焼成工程の後、収縮抑制層 42は除去 するとともに、 3つの多層セラミック基板を取り出した。その他の点については、試料 1 の場合と同様である。
[0123] (4)試料 4
試料 4は、この発明の範囲外にある比較例に該当するもので、図 17に示すような構 造を有する生の積層体 48を焼成して得られたものである。図 17において、図 14に示 した要素に相当する要素には同様の参照符号を付して 、る。図 17に示した生の積 層体 48は、図 14に示した生の積層体 31と比較して、介在層 34を備えていない点で 相違している。
[0124] 図 17に示すような構造の生の積層体 48を得るため、介在層 34となるべきグリーン シートを用いないことを除いて、前述した試料 1の場合と同様の方法により、試料 4に 係る多層セラミック基板を作製した。
[0125] (5)試料 5
試料 5は、この発明の範囲外にある比較例に該当するもので、図 14に示すような構 造を有する生の積層体 31を焼成して得られたものである力 介在層 34となるべきダリ ーンシートの組成が異なって 、る。
[0126] 介在層 34となるべきグリーンシートを次のように作製した。すなわち、平均粒径 1 μ mの酸化銅粉末 100重量部と、平均粒径 1. 5 mのアルミナ粉末 50重量部と、分散 媒としての水 50重量部と、バインダとしてのポリビュルアルコール 20重量部と、分散 剤としてのポリカルボン酸系分散剤 1重量部とを混合してスラリーとし、このスラリーか ら気泡を除去した後、ドクターブレード法によってスラリーをシート状に成形し、乾燥 することによって厚み 4 mの介在層 34となるべきグリーンシートを得た。
[0127] その他の点については、試料 1の場合と同様の方法によって、試料 5に係る多層セ ラミック基板を作製した。
[0128] 2.評価
以上のような試料 1〜5の各々について、焼成による X— Y方向収縮率、ならびに多 層セラミック基板の吸水率、反りおよびビアホール導体に起因する多層セラミック基板 表面での突出量をそれぞれ評価した。なお、これらの評価は、焼成温度を、 860°C、 880°C、 900°Cおよび 920°Cのそれぞれに設定して焼成して得られた各試料につ！ヽ て行なった。表 1に X— Y方向収縮率の評価結果力 表 2に吸水率の評価結果が、 表 3に反りの評価結果力 表 4に突出量がそれぞれ示されている。
[0129] [表 1]
《X— Y方向収縮率[%]》
Figure imgf000026_0001
[0130] [表 2] 《吸水率
Figure imgf000027_0001
[0131] [表 3]
《反り [ i m]》
Figure imgf000027_0002
[0132] [表 4]
《突出量 [ j» m]》
Figure imgf000027_0003
[0133] 表 1に示すように、作製した試料は、いずれも、焼成時の X— Y方向収縮率が 0. 3
0. 5%の範囲内にあった。
[0134] 表 2に示した吸水率を比較すると、実施例としての試料 1 3では、 880°Cの焼成温 度で吸水率が 0%となった。このように、吸水率が 0%となったことは、拘束層 33に結 晶化ガラス材料が円滑に浸透し、拘束層 33が十分に緻密化していることを意味して いる。
[0135] これらに対して、比較例としての試料 4および 5については、試料 5の方が試料 4に 比べて、より低い焼成温度で吸水率が低下するものの、試料 4および 5のいずれにつ いても、 920°C以下の焼成温度では、吸水率が 0%となることはなかった。試料 4にお いて、焼成温度 860°Cについての吸水率のデータがないのは、拘束層にほとんどガ ラス材料が浸透しておらず、拘束層から基板が分断され、一体化されなカゝつたためで ある。
[0136] なお、試料 5の方が試料 4に比べて、より低い焼成温度で吸水率が低下したのは、 試料 5は、図 14を参照して前述したように、介在層 34を備える生の積層体 31を焼成 して得られたものであるためである。しかしながら、介在層 34には、遷移元素の酸ィ匕 物としての酸化銅が含まれていた。酸化銅のような遷移元素の酸化物は、不安定な 状態にある結晶化ガラス材料の酸素架橋を切断することにより、初期状態では、一旦 、結晶化ガラス材料の粘度を低下させるが、その後、さらに不安定になったガラス材 料の結晶化を促進し、ガラス材料の一層の粘度上昇をもたらすことになるため、試料 5では、ガラス材料が拘束層 33に円滑に浸透しなくなり、前述したように、吸水率を 0 %とすることができず、拘束層 33を十分に緻密化することができな力つたのである。
[0137] 次に、表 3に示した反りについては、試料 1〜5のいずれも力 焼成温度が高くなる ほど、反りが大きくなる傾向が現れた。特に、この発明の範囲内にある試料 1〜3の間 で比較すると、試料 2および 3では、それぞれ、図 15および図 16に示すように、焼成 されるべき生の積層体 41および 45が収縮抑制層 42を備えていたため、図 14に示す ように、生の積層体 31が収縮抑制層を備えていな力つた試料 1に比べて、反りを大 幅に低減することができた。また、この発明の範囲外の試料 4および 5では、試料 1の 場合と同様、それぞれ、図 17および図 14に示すように、生の積層体 48および 31が 収縮抑制層を備えていな力つたので、反りを十分に抑制することができな力つた。
[0138] 次に、表 4に示した突出量については、この発明の範囲内にある試料 1〜3の間で 比較すると、試料 2および 3では、それぞれ、図 15および図 16に示すように、焼成さ れるべき生の積層体 41および 45が収縮抑制層 42を備えていたため、図 14に示す ように、生の積層体 31が収縮抑制層を備えていな力つた試料 1に比べて、突出量を 大幅に低減することができた。また、この発明の範囲外の試料 4および 5においては、 試料 1の場合と同様、それぞれ、図 17および図 14に示すように、生の積層体 48およ び 31が収縮抑制層を備えていな力つたので、突出量を十分に抑制することができな かった。
[0139] [実験例 2]
この実験例は、多層セラミック基板に備える基材層、拘束層および介在層の各々の 熱膨張係数につ 、ての好ましい関係を求めるために実施した。
[0140] 1.グリーンシートの作製
(1)基材層用グリーンシート
平均粒径 2 /z mであって、ワラステナイトを析出する結晶化ガラス SiO -CaO-Al
2 2
O— B O (44 :47 : 5 :4)系ガラス粉末 50重量部と、平均粒径 1· 5 mのアルミナ
3 2 3
粉末 50重量部と、分散媒しての水 50重量部と、バインダとしてのポリビニルアルコー ル 20重量部と、分散剤としてのポリカルボン酸系分散剤 1重量部とを混合してスラリ 一とし、このスラリー力 気泡を除去した後、ドクターブレード法によってスラリーをシ ート状に成形し、乾燥することによって、基材層となるべき厚み 100 mのグリーンシ ートを得た。
[0141] この基材層用グリーンシートの焼結後の熱膨張係数（ひ 1)を求めたところ、 8. 3pp mZ。しであつた。
[0142] (2)拘束層用グリーンシート
[0143] [表 5]
Figure imgf000029_0001
[0144] 表 5に示すように、 R1〜R5の 5種類の拘束層用グリーンシートを作製した。
[0145] より詳細には、平均粒径 0. 5 mであって、表 5の「セラミック粉末」の欄に示すよう な種類のセラミック粉末 100重量部と、分散媒としての水 50重量部と、バインダとして のポリビュルアルコール 20重量部と、分散剤としてのポリカルボン酸系分散剤 1重量 部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクターブレード法 によってスラリーをシート状に成形し、乾燥することによって、拘束層となるべき厚み 1 5 mのグリーンシートを得た。なお、表 5の拘束層 R3および R4についての「セラミツ ク粉末」の欄にそれぞれ記載された「75 : 25」および「50 : 50」は、 TiOと La Ti Oと
2 2 2 7 の重量比を示している。
[0146] これら拘束層用グリーンシート R1〜R5の焼結後の熱膨張係数（ひ 2)を求めたとこ ろ、表 5の「熱膨張係数」の欄に示すとおりの値を得た。なお、拘束層用グリーンシー トは、これ単独では緻密な焼結体が得られないため、表 5に示した「熱膨張係数」は、 焼結後の拘束層のセラミック粉末間に存在し得る空隙の占有率力 ガラスの浸透量 を計算し、ガラス浸透量と熱膨張係数との関係を直線近似して計算により求めたもの である。
[0147] (3)介在層用グリーンシート
[0148] [表 6]
Figure imgf000030_0001
[0149] 表 6に示すように、 B1〜B4の 4種類の介在層用グリーンシートを作製した。
[0150] より詳細には、平均粒径約 4 mの SiO— CaO— Al O— MgO— B O (36 : 13 :
2 2 3 2 3
24 : 2 : 24)系ガラス粉末と、平均粒径 0. 5 μ mであって、表 6の「セラミック粉末」中の 「種類」の欄に示すセラミック粉末とを、セラミック粉末が同「含有量」の欄に示した含 有率となるように混合した混合粉末 100重量部と、分散媒しての水 50重量部と、バイ ンダとしてのポリビュルアルコール 20重量部と、分散剤としてのポリカルボン酸系分 散剤 1重量部とを混合してスラリーとし、このスラリーから気泡を除去した後、ドクター ブレード法によってスラリーをシート状に成形し、乾燥することによって、介在層となる べき厚み 10 μ mのグリーンシートを得た。
[0151] これら介在層用グリーンシート B1〜B4の各々の焼結後の熱膨張係数を求めたとこ ろ、表 6の「熱膨張係数」の欄に示すとおりの値を得た。 [0152] 2.多層セラミック基板の作製
図 18は、試料としての多層セラミック基板 51を得るために作製される、分割前のマ ザ一基板 50の外観を示す平面図である。図 19は、図 18に示したマザ一基板 50を 分割して得られた試料としての多層セラミック基板 51を示すもので、（a)は、（b)また は（c)の線 A— Aに沿う断面図であり、（b)は、（a)の B— Bに沿う断面図であり、 (c) は、（a)の線 C Cに沿う断面図である。
[0153] 図 19に示した多層セラミック基板 51は、図 18に示したマザ一基板 50を分割線 52 に沿って分割することによって得られたものである。図 18に示すように、マザ一基板 5 0は、 20mm X 30mmの平面寸法を有していて、個々の多層セラミック基板 51は、 4 . 5mm X 4. 5mmの平面寸法を有している。
[0154] 多層セラミック基板 51は、図 19 (a)に示すように、上から、基材層 53、介在層 55、 拘束層 54、介在層 55および基材層 53を順次積層した構造を有している。また、上 の基材層 53と介在層 55との界面に沿って、図 19 (b)に示すようなパターンを有する 導体膜 56および 57が形成される。また、中央の拘束層 54と下の介在層 55との界面 に沿って、図 19 (c)に示すようなパターンを有する導体膜 58が形成される。
[0155] このような多層セラミック基板 51を得るため、前述した基材層用グリーンシートを用 いるとともに、表 7の「記号」の欄に示すように、拘束層用グリーンシート R1〜R5のい ずれかおよび介在層用グリーンシート B1〜B4のいずれかを用い、さら〖こ、導体膜 56 〜58の形成のために Ag/Pd (重量比 75： 25)を含む導電性ペーストを用い、生の 状態のマザ一基板 50を得た。
[0156] [表 7]
i式^ 拘束層 介在層
资 記"^ ひ 2 [ppm 。 C] 3 [ppm 。C]
1 1 R1 5.2 B1 4.2
12 R1 5.2 B2 6.3
13 R2 7.1 B1 4.2
14 R2 7.1 B2 6.3
1 5 R3 7.6 B1 4.2
16 R3 7.6 B4 4.9
17 R3 7.6 B2 6.3
18 R3 7.6 B3 8.5
19 R4 8.3 B1 4.2
20 R4 8.3 B4 4.9
21 R4 8.3 B2 6.3
22 R4 8.3 B3 8.5
23 R5 10.3 B1 4.2
24 R5 10.3 B4 4.9
25 R5 10.3 B2 6.3
26 R5 10.3 B3 8.5
[0157] 表 7において、「拘束層」および「介在層」の各欄に示した「記号」は、表 5に示した「 拘束層記号」および表 6に示した「介在層記号」に対応している。また、表 7の「拘束 層」における「 oc 2」の欄には、表 5に示した焼結後の拘束層の「熱膨張係数（ひ 2)」 が転記され、「介在層」における「α 3」の欄には、表 6に示した焼結後の介在層の「熱 膨張係数 3)」が転記されて ヽる。
[0158] 前述のようにして得られた各試料に係る生のマザ一基板 50を 890°Cの温度で焼成 した。この焼成による X—Y方向収縮率を求めたところ、試料 11〜26のいずれにつ いても、 0. 4〜0. 5%の範囲内であった。
[0159] 次に、マザ一基板 50を分割線 52に沿って分割し、各試料に係る多層セラミック基 板 51を得た。この多層セラミック基板 51について吸水率を評価したところ、試料 11 〜26のいずれについても、 0%であった。
[0160] 3.耐電圧およびクラックの評価
上記試料 11〜26の各々に係る多層セラミック基板 51について、耐電圧および内 部クラックの有無を評価した。その結果が表 8に示されている。なお、各試料に係る多 層セラミック基板 51において、導体膜 57と導体膜 58との対向面積は lmm2であり、 導体膜 57と導体膜 58との間隔は 15 mであった。
[0161] [表 8]
Figure imgf000033_0001
[0162] 表 8には、評価を容易にするため、基材層 53の熱膨張係数（ひ 1)と介在層 55の熱 膨張係数（ひ 3)との差「ひ 1— α 3」および拘束層 54の熱膨張係数（ o 2)と介在層 5 5の熱膨張係数（ a 3)との差「 α 2— α 3」が併記されて 、る。
[0163] 表 8からわかるように、「α 1— α3」および「ο;2— α3」のいずれもが絶対値で 2. 0 ppm/C以下となった試料 12 14 17 18 21 22および 26につ!/ヽては、耐電圧 力 SlkV以上となり、し力も、多層セラミック基板 51の内部観察においてクラックが発生 していな力つた。このことから、高い耐電圧およびクラック防止を確実に実現するため には、「α 1— α3」および「0 2— α3」の双方について、絶対値で 2. OppmZ°C以 下となるようにすることが好まし 、ことがわかる。

Claims

請求の範囲
[1] 結晶化ガラス材料および第 1のセラミック材料を含む第 1の粉体の集合体をもって 構成される基材層と、
前記結晶化ガラス材料を溶融させ得る温度では焼結しない第 2のセラミック材料を 含む第 2の粉体の集合体をもって構成される拘束層と、
前記結晶化ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含 む第 3の粉体の集合体をもって構成される介在層と、
前記基材層、前記拘束層および前記介在層の少なくとも 1つの主面に沿って形成 される導体膜と
を備え、
前記介在層は、その一方主面が前記基材層に接し、かつその他方主面が前記拘 束層に接するように位置して 、て、
前記第 1の粉体の少なくとも一部は、焼結状態であり、
前記第 2の粉体は、未焼結状態にあるが、前記結晶化ガラス材料を含む前記第 1 の粉体の一部および前記第 3の粉体の一部が前記拘束層に拡散あるいは流動する ことによって、互いに固着されている、
多層セラミック基板。
[2] 前記粘度低下物質は、低粘度ガラス材料および Zまたは低融点ガラス材料を含む
、請求項 1に記載の多層セラミック基板。
[3] 前記基材層に含まれる前記結晶化ガラス材料の一部は、前記拘束層の全域に拡 散あるいは流動しており、前記第 2の粉体のすべてが、前記結晶化ガラス材料の一 部によって互いに固着されて 、る、請求項 1に記載の多層セラミック基板。
[4] 前記結晶化ガラス材料は、前記第 1の粉体の少なくとも一部を焼結させるための焼 成工程より前の段階でガラス化されていたものを含む、請求項 1に記載の多層セラミ ック 板。
[5] 前記結晶化ガラス材料は、前記第 1の粉体の少なくとも一部を焼結させるための焼 成工程により溶融してガラス化されたものを含む、請求項 1に記載の多層セラミック基 板。
[6] 複数の前記基材層を備え、積層方向に隣り合う前記基材層間において、前記介在 層、前記拘束層および前記介在層がこの順序で積層されている積層構造部分を備 える、請求項 1に記載の多層セラミック基板。
[7] 前記介在層、前記拘束層および前記介在層を介在させて積層方向に隣り合う前記 基材層の各々における単位体積あたりの前記結晶化ガラス材料の含有量は、互い に実質的に等しい、請求項 6に記載の多層セラミック基板。
[8] 複数の前記拘束層を備え、積層方向に隣り合う前記拘束層間において、前記介在 層、前記基材層および前記介在層がこの順序で積層されている積層構造部分を備 える、請求項 1に記載の多層セラミック基板。
[9] 前記拘束層は前記基材層より薄い、請求項 1に記載の多層セラミック基板。
[10] その少なくとも一方の主面に沿って開口を位置させているキヤビティをさらに備える 、請求項 1に記載の多層セラミック基板。
[11] 前記基材層の熱膨張係数と前記介在層の熱膨張係数との差は絶対値で 2. Oppm Z°C以下であり、かつ、前記拘束層の熱膨張係数と前記介在層の熱膨張係数との 差は絶対値で 2. OppmZ°C以下である、請求項 1に記載の多層セラミック基板。
[12] 結晶化ガラス材料または焼成によって溶融してガラス化されることにより結晶化ガラ ス材料となり得るガラス成分および第 1のセラミック材料を含む第 1の粉体を含む、生 の状態にある基材層と、前記結晶化ガラス材料を溶融させ得る温度では焼結しな ヽ 第 2のセラミック材料を含む第 2の粉体を含む、生の状態にある拘束層と、前記結晶 化ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第 3の粉 体を含む、生の状態にある介在層と、前記基材層、前記拘束層および前記介在層の 少なくとも 1つの主面に沿って形成される導体膜とを備え、前記介在層は、その一方 主面が前記基材層に接し、かつその他方主面が前記拘束層に接するように位置して いる、そのような生の積層体を作製する、積層体作製工程と、
前記第 1の粉体の少なくとも一部を焼結させるとともに、前記結晶化ガラス材料を含 む前記第 1の粉体の一部および前記第 3の粉体の一部を前記拘束層に拡散あるい は流動させることによって、前記第 2の粉体を、焼結させずに、互いに固着させるよう に、前記生の積層体を所定の温度で焼成する、焼成工程と を備える、多層セラミック基板の製造方法。
[13] 前記粘度低下物質は、低粘度ガラス材料および Zまたは低融点ガラス材料を含み
、前記焼成工程は、前記低粘度ガラス材料および Zまたは低融点ガラス材料が前記 結晶化ガラス材料に混ざることによって、前記結晶化ガラス材料の溶融物の粘度を 下げる工程を備える、請求項 12に記載の多層セラミック基板の製造方法。
[14] 前記焼成工程にお!、て、前記基材層に含まれる前記結晶化ガラス材料の一部は、 前記拘束層の全域に拡散あるいは流動し、前記第 2の粉体のすべてを互いに固着さ せる、請求項 12に記載の多層セラミック基板の製造方法。
[15] 前記焼成工程は、前記結晶化ガラス材料となり得るガラス成分を溶融してガラス化 する工程を含む、請求項 12に記載の多層セラミック基板の製造方法。
[16] 前記生の積層体は複数の前記基材層を備え、積層方向に隣り合う前記基材層間 において、前記介在層、前記拘束層および前記介在層がこの順序で積層されており 、前記焼成工程の後、前記介在層、前記拘束層および前記介在層を介在させて積 層方向に隣り合う前記基材層の各々における単位体積あたりの前記結晶化ガラス材 料の含有量は、互いに実質的に等しくなるように、前記基材層の各厚みが設定され る、請求項 12に記載の多層セラミック基板の製造方法。
[17] 前記生の積層体は、前記導体膜に電気的に接続されかつ特定の前記基材層を厚 み方向に貫通するように設けられるビアホール導体を備えるとともに、その両主面上 に形成されかつ前記拘束層と実質的に同じ組成を有する収縮抑制層を備え、前記 焼成工程の後、未焼結の前記収縮抑制層を除去する工程をさらに備える、請求項 1 2に記載の多層セラミック基板の製造方法。
[18] 前記ビアホール導体は、前記生の積層体の積層方向における最も端に位置する前 記基材層に設けられるものを含む、請求項 17に記載の多層セラミック基板の製造方 法。
[19] 前記生の積層体において、前記基材層が前記収縮抑制層に接している、請求項 1
7に記載の多層セラミック基板の製造方法。
[20] 前記焼成工程の後、前記基材層の熱膨張係数と前記介在層の熱膨張係数との差 は絶対値で 2. OppmZ°C以下となり、かつ、前記拘束層の熱膨張係数と前記介在 層の熱膨張係数との差は絶対値で 2. OppmZ°C以下となるようにされる、請求項 12 に記載の多層セラミック基板の製造方法。
[21] 結晶化ガラス材料または焼成によって溶融してガラス化されることにより結晶化ガラ ス材料となり得るガラス成分およびセラミック材料を含む粉体を含む、生の状態にある 基材層と、前記基材層上に形成され、かつ前記結晶化ガラス材料の溶融物の粘度を 下げるように作用する粘度低下物質を含む粉体を含む、生の状態にある介在層とを 備える、多層セラミック基板作製用複合グリーンシート。
[22] 結晶化ガラス材料または焼成によって溶融してガラス化されることにより結晶化ガラ ス材料となり得るガラス成分および第 1のセラミック材料を含む第 1の粉体を含む、生 の状態にある基材層と、前記結晶化ガラス材料を溶融させ得る温度では焼結しな ヽ 第 2のセラミック材料を含む第 2の粉体を含む、生の状態にある拘束層と、前記結晶 化ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第 3の粉 体を含む、生の状態にある介在層とを備え、前記介在層は、その一方主面が前記基 材層に接し、かつその他方主面が前記拘束層に接するように位置している、多層セ ラミック基板作製用複合グリーンシート。
[23] 結晶化ガラス材料または焼成によって溶融してガラス化されることにより結晶化ガラ ス材料となり得るガラス成分および第 1のセラミック材料を含む第 1の粉体を含む、生 の状態にある基材層と、前記結晶化ガラス材料を溶融させ得る温度では焼結しな ヽ 第 2のセラミック材料を含む第 2の粉体を含む、生の状態にある拘束層と、前記結晶 化ガラス材料の溶融物の粘度を下げるように作用する粘度低下物質を含む第 3の粉 体を含む、生の状態にある介在層とを備え、第 1の前記基材層、第 1の前記介在層、 前記拘束層、第 2の前記介在層および第 2の前記基材層がこの順序で積層されてい る、多層セラミック基板作製用複合グリーンシート。
PCT/JP2006/312301 2005-07-01 2006-06-20 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート WO2007004414A1 (ja)

Priority Applications (2)

Application Number Priority Date Filing Date Title
JP2007507603A JP4557002B2 (ja) 2005-07-01 2006-06-20 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
US11/691,867 US7781065B2 (en) 2005-07-01 2007-03-27 Multilayer ceramic substrate, method for making the same, and composite green sheet for making multilayer ceramic substrate

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
JP2005194148 2005-07-01
JP2005-194148 2005-07-01
JP2006-124764 2006-04-28
JP2006124764 2006-04-28

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US11/691,867 Continuation US7781065B2 (en) 2005-07-01 2007-03-27 Multilayer ceramic substrate, method for making the same, and composite green sheet for making multilayer ceramic substrate

Publications (1)

Publication Number Publication Date
WO2007004414A1 true WO2007004414A1 (ja) 2007-01-11

Family

ID=37604287

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2006/312301 WO2007004414A1 (ja) 2005-07-01 2006-06-20 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート

Country Status (3)

Country Link
US (1) US7781065B2 (ja)
JP (1) JP4557002B2 (ja)
WO (1) WO2007004414A1 (ja)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016109548A (ja) * 2014-12-05 2016-06-20 株式会社デンソー セラミック成形体の焼成方法、及び、圧力センサの製造方法

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN104589738A (zh) * 2008-05-15 2015-05-06 株式会社村田制作所 多层陶瓷基板及其制造方法
TW201037803A (en) * 2009-04-13 2010-10-16 High Conduction Scient Co Ltd Multi-layer packaging substrate, method for making the packaging substrate, and package structure of light-emitting semiconductor
JP5610111B1 (ja) * 2012-12-07 2014-10-22 株式会社村田製作所 高周波モジュール
CN108029203B (zh) * 2015-09-18 2020-06-12 株式会社村田制作所 陶瓷多层基板

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315864A (ja) * 1999-03-03 2000-11-14 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP2002198647A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 低温焼成セラミック配線基板の製造方法
JP2004200679A (ja) * 2002-12-05 2004-07-15 Kyocera Corp 多層回路基板の製造方法

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2617643B2 (ja) 1990-01-18 1997-06-04 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー グリーンセラミック体の焼成中の収縮を減少させる方法
US5085720A (en) 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
US5254191A (en) 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
JPH05335183A (ja) * 1992-05-28 1993-12-17 Murata Mfg Co Ltd 多層基板を備えた電子部品及びその製造方法
JPH08181442A (ja) * 1994-12-21 1996-07-12 Murata Mfg Co Ltd セラミック多層基板
JP3601671B2 (ja) 1998-04-28 2004-12-15 株式会社村田製作所 複合積層体の製造方法
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP3669255B2 (ja) * 2000-09-19 2005-07-06 株式会社村田製作所 セラミック多層基板の製造方法および未焼成セラミック積層体
JP3872285B2 (ja) * 2000-11-24 2007-01-24 京セラ株式会社 ガラスセラミック基板の製造方法
JP2002198225A (ja) * 2000-12-26 2002-07-12 Murata Mfg Co Ltd 積層セラミック電子部品およびその製造方法
ATE364584T1 (de) 2001-10-01 2007-07-15 Heraeus Inc Ungesintertes niedertemperaturglaskeramikband für elektronische mikrobauteile, verfahren zur herstellung und verwendung
TW587067B (en) * 2002-03-07 2004-05-11 Yageo Corp Method for reducing shrinkage during sintering low-temperature ceramic and constrain layer

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000315864A (ja) * 1999-03-03 2000-11-14 Murata Mfg Co Ltd セラミック多層基板の製造方法
JP2002198647A (ja) * 2000-12-26 2002-07-12 Kyocera Corp 低温焼成セラミック配線基板の製造方法
JP2004200679A (ja) * 2002-12-05 2004-07-15 Kyocera Corp 多層回路基板の製造方法

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016109548A (ja) * 2014-12-05 2016-06-20 株式会社デンソー セラミック成形体の焼成方法、及び、圧力センサの製造方法

Also Published As

Publication number Publication date
JPWO2007004414A1 (ja) 2009-01-22
JP4557002B2 (ja) 2010-10-06
US20070205692A1 (en) 2007-09-06
US7781065B2 (en) 2010-08-24

Similar Documents

Publication Publication Date Title
JP4557003B2 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
EP1369402B1 (en) Tape composition and process for constrained sintering of low temperature co-fired ceramic
WO2009139272A1 (ja) 多層セラミック基板およびその製造方法
JP4508488B2 (ja) セラミック回路基板の製法
WO2007004414A1 (ja) 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート
WO2020129945A1 (ja) 積層体及び電子部品
JP2008078454A (ja) 多層セラミック基板およびその製造方法
US20030062111A1 (en) Method of manufacturing glass ceramic multilayer substrate
JP6624282B2 (ja) 多層セラミック基板
JP6493560B2 (ja) 多層セラミック基板及び電子部品
JP2004319706A (ja) 導体ペースト並びに多層基板及びその製造方法
JP5015550B2 (ja) ガラスセラミック回路基板およびその製造方法
JP6683262B2 (ja) セラミック電子部品及びセラミック電子部品の製造方法
EP1967504B1 (en) Slurry composition for ceramic green sheet and method for producing the same, and multilayer ceramic electronic component and method for manufacturing the same
JP2004200679A (ja) 多層回路基板の製造方法
JP2008031005A (ja) 多層セラミック基板および多層セラミック基板作製用複合グリーンシート
JP4508625B2 (ja) 多層基板及びその製造方法
JP2003273515A (ja) セラミックの低温焼結の間の収縮を低減するための方法および抑制層
JP2007173857A (ja) 多層基板およびその製造方法
JPH06338686A (ja) 多層基板の製造方法
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2004296721A (ja) 複数個取り用大型基板
JP2006173422A (ja) 積層型電子部品およびその製造方法
JP4507705B2 (ja) セラミック基板の製造方法および未焼結複合積層体
JP2002290037A (ja) 回路基板の製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 2007507603

Country of ref document: JP

WWE Wipo information: entry into national phase

Ref document number: 11691867

Country of ref document: US

WWE Wipo information: entry into national phase

Ref document number: 200680001047.3

Country of ref document: CN

121 Ep: the epo has been informed by wipo that ep was designated in this application
NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 06766962

Country of ref document: EP

Kind code of ref document: A1