JP3669255B2 - セラミック多層基板の製造方法および未焼成セラミック積層体 - Google Patents
セラミック多層基板の製造方法および未焼成セラミック積層体 Download PDFInfo
- Publication number
- JP3669255B2 JP3669255B2 JP2000283313A JP2000283313A JP3669255B2 JP 3669255 B2 JP3669255 B2 JP 3669255B2 JP 2000283313 A JP2000283313 A JP 2000283313A JP 2000283313 A JP2000283313 A JP 2000283313A JP 3669255 B2 JP3669255 B2 JP 3669255B2
- Authority
- JP
- Japan
- Prior art keywords
- powder
- ceramic
- multilayer substrate
- layer
- ceramic multilayer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
- 239000000919 ceramic Substances 0.000 title claims description 148
- 239000000758 substrate Substances 0.000 title claims description 83
- 238000004519 manufacturing process Methods 0.000 title claims description 32
- 239000000843 powder Substances 0.000 claims description 144
- 239000000463 material Substances 0.000 claims description 75
- 239000002994 raw material Substances 0.000 claims description 46
- 238000010304 firing Methods 0.000 claims description 39
- 239000011521 glass Substances 0.000 claims description 39
- 238000005245 sintering Methods 0.000 claims description 34
- 239000004020 conductor Substances 0.000 claims description 26
- 230000009969 flowable effect Effects 0.000 claims description 22
- 229910004298 SiO 2 Inorganic materials 0.000 claims description 14
- 238000000034 method Methods 0.000 claims description 11
- 239000002245 particle Substances 0.000 claims description 11
- 229910052709 silver Inorganic materials 0.000 claims description 7
- 229910052802 copper Inorganic materials 0.000 claims description 5
- 238000010030 laminating Methods 0.000 claims description 5
- 239000007791 liquid phase Substances 0.000 claims description 5
- 229910052751 metal Inorganic materials 0.000 claims description 5
- 239000002184 metal Substances 0.000 claims description 5
- 229910052737 gold Inorganic materials 0.000 claims description 3
- 229910052759 nickel Inorganic materials 0.000 claims description 3
- -1 B 2 O 3 Inorganic materials 0.000 claims description 2
- 229910005793 GeO 2 Inorganic materials 0.000 claims description 2
- 229910045601 alloy Inorganic materials 0.000 claims description 2
- 239000000956 alloy Substances 0.000 claims description 2
- 229910052809 inorganic oxide Inorganic materials 0.000 claims description 2
- 229910052763 palladium Inorganic materials 0.000 claims description 2
- 229910052721 tungsten Inorganic materials 0.000 claims description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 claims 1
- QVQLCTNNEUAWMS-UHFFFAOYSA-N barium oxide Chemical compound [Ba]=O QVQLCTNNEUAWMS-UHFFFAOYSA-N 0.000 description 14
- KFZMGEQAYNKOFK-UHFFFAOYSA-N Isopropanol Chemical compound CC(C)O KFZMGEQAYNKOFK-UHFFFAOYSA-N 0.000 description 12
- YXFVVABEGXRONW-UHFFFAOYSA-N Toluene Chemical compound CC1=CC=CC=C1 YXFVVABEGXRONW-UHFFFAOYSA-N 0.000 description 12
- 239000010408 film Substances 0.000 description 11
- 230000000452 restraining effect Effects 0.000 description 11
- 239000011230 binding agent Substances 0.000 description 10
- 239000003990 capacitor Substances 0.000 description 9
- 238000000280 densification Methods 0.000 description 8
- DOIRQSBPFJWKBE-UHFFFAOYSA-N dibutyl phthalate Chemical compound CCCCOC(=O)C1=CC=CC=C1C(=O)OCCCC DOIRQSBPFJWKBE-UHFFFAOYSA-N 0.000 description 8
- 239000000203 mixture Substances 0.000 description 6
- 239000004065 semiconductor Substances 0.000 description 6
- 239000002002 slurry Substances 0.000 description 6
- PNEYBMLMFCGWSK-UHFFFAOYSA-N aluminium oxide Inorganic materials [O-2].[O-2].[O-2].[Al+3].[Al+3] PNEYBMLMFCGWSK-UHFFFAOYSA-N 0.000 description 5
- 229920002037 poly(vinyl butyral) polymer Polymers 0.000 description 5
- ODINCKMPIJJUCX-UHFFFAOYSA-N calcium oxide Inorganic materials [Ca]=O ODINCKMPIJJUCX-UHFFFAOYSA-N 0.000 description 4
- 239000000292 calcium oxide Substances 0.000 description 4
- 239000010949 copper Substances 0.000 description 4
- 239000004014 plasticizer Substances 0.000 description 4
- 239000002904 solvent Substances 0.000 description 4
- 229910052810 boron oxide Inorganic materials 0.000 description 3
- JKWMSGQKBLHBQQ-UHFFFAOYSA-N diboron trioxide Chemical compound O=BOB=O JKWMSGQKBLHBQQ-UHFFFAOYSA-N 0.000 description 3
- 238000011049 filling Methods 0.000 description 3
- 239000011812 mixed powder Substances 0.000 description 3
- 229910018068 Li 2 O Inorganic materials 0.000 description 2
- MCMNRKCIXSYSNV-UHFFFAOYSA-N Zirconium dioxide Chemical compound O=[Zr]=O MCMNRKCIXSYSNV-UHFFFAOYSA-N 0.000 description 2
- 239000000654 additive Substances 0.000 description 2
- 239000013078 crystal Substances 0.000 description 2
- 230000007423 decrease Effects 0.000 description 2
- 239000003989 dielectric material Substances 0.000 description 2
- 239000002270 dispersing agent Substances 0.000 description 2
- 238000007606 doctor blade method Methods 0.000 description 2
- AMWRITDGCCNYAT-UHFFFAOYSA-L hydroxy(oxo)manganese;manganese Chemical compound [Mn].O[Mn]=O.O[Mn]=O AMWRITDGCCNYAT-UHFFFAOYSA-L 0.000 description 2
- 239000012212 insulator Substances 0.000 description 2
- 239000000696 magnetic material Substances 0.000 description 2
- 238000002156 mixing Methods 0.000 description 2
- 238000010295 mobile communication Methods 0.000 description 2
- 230000035515 penetration Effects 0.000 description 2
- OAYXUHPQHDHDDZ-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethanol Chemical compound CCCCOCCOCCO OAYXUHPQHDHDDZ-UHFFFAOYSA-N 0.000 description 1
- VXQBJTKSVGFQOL-UHFFFAOYSA-N 2-(2-butoxyethoxy)ethyl acetate Chemical compound CCCCOCCOCCOC(C)=O VXQBJTKSVGFQOL-UHFFFAOYSA-N 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 239000001856 Ethyl cellulose Substances 0.000 description 1
- ZZSNKZQZMQGXPY-UHFFFAOYSA-N Ethyl cellulose Chemical compound CCOCC1OC(OC)C(OCC)C(OCC)C1OC1C(O)C(O)C(OC)C(CO)O1 ZZSNKZQZMQGXPY-UHFFFAOYSA-N 0.000 description 1
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 1
- 239000012190 activator Substances 0.000 description 1
- WUOACPNHFRMFPN-UHFFFAOYSA-N alpha-terpineol Chemical compound CC1=CCC(C(C)(C)O)CC1 WUOACPNHFRMFPN-UHFFFAOYSA-N 0.000 description 1
- 239000012298 atmosphere Substances 0.000 description 1
- 229910002113 barium titanate Inorganic materials 0.000 description 1
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000005388 borosilicate glass Substances 0.000 description 1
- 238000001354 calcination Methods 0.000 description 1
- BRPQOXSCLDDYGP-UHFFFAOYSA-N calcium oxide Chemical compound [O-2].[Ca+2] BRPQOXSCLDDYGP-UHFFFAOYSA-N 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 239000000470 constituent Substances 0.000 description 1
- 239000011889 copper foil Substances 0.000 description 1
- 229910052878 cordierite Inorganic materials 0.000 description 1
- SQIFACVGCPWBQZ-UHFFFAOYSA-N delta-terpineol Natural products CC(C)(O)C1CCC(=C)CC1 SQIFACVGCPWBQZ-UHFFFAOYSA-N 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- JSKIRARMQDRGJZ-UHFFFAOYSA-N dimagnesium dioxido-bis[(1-oxido-3-oxo-2,4,6,8,9-pentaoxa-1,3-disila-5,7-dialuminabicyclo[3.3.1]nonan-7-yl)oxy]silane Chemical compound [Mg++].[Mg++].[O-][Si]([O-])(O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2)O[Al]1O[Al]2O[Si](=O)O[Si]([O-])(O1)O2 JSKIRARMQDRGJZ-UHFFFAOYSA-N 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005530 etching Methods 0.000 description 1
- 229920001249 ethyl cellulose Polymers 0.000 description 1
- 235000019325 ethyl cellulose Nutrition 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 239000011888 foil Substances 0.000 description 1
- 239000002241 glass-ceramic Substances 0.000 description 1
- 238000007731 hot pressing Methods 0.000 description 1
- 239000013067 intermediate product Substances 0.000 description 1
- 238000004898 kneading Methods 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 239000000113 methacrylic resin Substances 0.000 description 1
- 238000000059 patterning Methods 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 239000002244 precipitate Substances 0.000 description 1
- 238000001556 precipitation Methods 0.000 description 1
- 238000007639 printing Methods 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 229920005989 resin Polymers 0.000 description 1
- 239000011347 resin Substances 0.000 description 1
- LIVNPJMFVYWSIS-UHFFFAOYSA-N silicon monoxide Chemical group [Si-]#[O+] LIVNPJMFVYWSIS-UHFFFAOYSA-N 0.000 description 1
- 229910052814 silicon oxide Inorganic materials 0.000 description 1
- 238000003892 spreading Methods 0.000 description 1
- 238000003756 stirring Methods 0.000 description 1
- 229940116411 terpineol Drugs 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- 238000009736 wetting Methods 0.000 description 1
- 229910000859 α-Fe Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
- H01L21/4814—Conductive parts
- H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
- H01L21/4867—Applying pastes or inks, e.g. screen printing
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L23/00—Details of semiconductor or other solid state devices
- H01L23/12—Mountings, e.g. non-detachable insulating substrates
- H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
- H01L23/15—Ceramic or glass substrates
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
- H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
- H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
- H01L2224/10—Bump connectors; Manufacturing methods related thereto
- H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
- H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/0001—Technical content checked by a classifier
- H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/0102—Calcium [Ca]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01025—Manganese [Mn]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01046—Palladium [Pd]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01078—Platinum [Pt]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/01—Chemical elements
- H01L2924/01079—Gold [Au]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
- H01L2924/097—Glass-ceramics, e.g. devitrified glass
- H01L2924/09701—Low temperature co-fired ceramic [LTCC]
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/15—Details of package parts other than the semiconductor or other solid state devices to be connected
- H01L2924/151—Die mounting substrate
- H01L2924/1517—Multilayer substrate
- H01L2924/15192—Resurf arrangement of the internal vias
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
- H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
- H01L2924/191—Disposition
- H01L2924/19101—Disposition of discrete passive components
- H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K1/00—Printed circuits
- H05K1/02—Details
- H05K1/03—Use of materials for the substrate
- H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
-
- H—ELECTRICITY
- H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
- H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
- H05K3/00—Apparatus or processes for manufacturing printed circuits
- H05K3/46—Manufacturing multilayer circuits
- H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
- H05K3/4614—Manufacturing multilayer circuits by laminating two or more circuit boards the electrical connections between the circuit boards being made during lamination
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
- Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
- Y10T29/00—Metal working
- Y10T29/49—Method of mechanical manufacture
- Y10T29/49002—Electrical device making
- Y10T29/49117—Conductor or circuit manufacturing
- Y10T29/49124—On flat or curved insulated base, e.g., printed circuit, etc.
- Y10T29/4913—Assembling to base an electrical component, e.g., capacitor, etc.
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Chemical & Material Sciences (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Power Engineering (AREA)
- Inorganic Chemistry (AREA)
- Production Of Multi-Layered Print Wiring Board (AREA)
Description
【０００１】
【発明の属する技術分野】
本発明は、半導体デバイス等を実装するのに好適なセラミック多層基板の製造方法、ならびに、その製造中間体である未焼成セラミック積層体に関するものである。
【０００２】
【従来の技術】
近年、移動体通信端末機器等の電子装置においては、その小型化、高機能化が求められており、半導体デバイスを始めとする各種の実装部品等を搭載する回路基板についても小型化および高信頼化が望まれている。このような要望に応えるためには、複数のセラミック基材層を積層してなるセラミック多層基板が有効である。なぜなら、セラミック多層基板によれば、高密度配線化、薄層化、高周波化等が可能だからである。ところで、通常、セラミック多層基板は焼成工程を経て製造されるが、一般に、セラミック原料粉末を主成分とする未焼成セラミック体は１０〜２０％程度の焼結収縮を伴い、それによって、±０．５％程度の寸法精度ばらつきが生じる。
【０００３】
このような実情に鑑みて、本出願人は、特開２０００−２５１５７号公報において、セラミック原料粉末およびガラス粉末を主成分とする複数のセラミックグリーンシート（基材層）の間に、前記セラミック原料粉末の焼結温度では実質的に焼結しない、つまり基材層の焼結温度では実質的に焼結しないアルミナ等の難焼結性粉末を主成分とする難焼結層（拘束層）を挟み込み、得られた積層体を前記基材層の焼結温度で焼成するといった手法を提案した。
【０００４】
この手法によれば、基材層の間に挟み込んだ拘束層に、基材層中のガラス成分が浸透して拘束層自身が緻密化するため、焼成後に拘束層によってもたらされる多孔質層を除去する必要がなく、基板平面方向の焼成収縮を抑制し、高精度のセラミック多層基板を作製することができる。
【０００５】
【発明が解決しようとする課題】
ところで、近年、セラミック多層基板の高機能化や特性向上のため、誘電体層や磁性体層のような異種基材層の積層化、ならびに、厚みの異なる絶縁体層の積層化が試みられている。そして、基材層の種類や厚みにしたがって、拘束層に要求される拘束力、つまり、基板平面方向の焼成収縮を十分に抑制するために必要な拘束層の種類や厚みが異なってくる。たとえば、厚みのある基材層に対して十分な拘束力を適用するためには、十分な拘束力を備えた拘束層（たとえば、厚みのある拘束層）が必要となる。
【０００６】
また、セラミック多層基板の高密度化を達成するためには、キャパシタやインダクタのような内蔵素子の回路パターンはもちろん、内蔵素子同士あるいは内蔵素子と実装部品とを接続するための回路パターンを高密度に形成することが必要である。ところが、各種の回路パターンをセラミック多層基板内に形成するためには、各基材層における回路パターンの密度（電極密度）が異なるのが一般的である。そして、たとえば電極密度が小さい部分ではその焼成収縮が進み易くなるため、電極密度の小さな基材層に対して十分な拘束力を適用するためには、より大きな拘束力が必要になる。
【０００７】
しかしながら、特開２０００−２５１５７号公報に示した手法では、拘束層の緻密化を基材層からのガラス成分の浸透に頼っているため、拘束層が厚い場合や基材層に含まれるガラス成分が少ない場合は、拘束層を十分に緻密化することが難しい。すなわち、強度や安定性などの信頼性が優れたセラミック多層基板を実現することが難しい。
【０００８】
すなわち、上記の手法では、基材層にガラス成分を豊富に含み、拘束層の厚みが比較的薄い場合には、拘束層の緻密化を十分に達成できるものの、特に基材層にガラス成分が少なく、拘束層が厚い場合には、基材層から拘束層へのガラス成分の浸透距離には限界があるため、拘束層を十分に緻密化することが困難である。
【０００９】
本発明は、上述した課題を解決するものであり、その目的は、基材層と拘束層とを積層した積層体を前記基材層の焼結温度で焼成してセラミック多層基板を作製するに際して基板平面方向の焼成収縮を抑制するとともに、拘束層の緻密化を達成し、高精度かつ高信頼性のセラミック多層基板を製造することにある。
【００１０】
【課題を解決するための手段】
すなわち、本発明は、セラミック原料粉末を主成分とする基材層と、前記セラミック原料粉末の焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層とを、前記基材層の間に前記拘束層を配置して積層し、得られた積層体を前記セラミック原料粉末の焼結温度で焼成する、セラミック多層基板の製造方法であって、前記拘束層に、前記焼成に伴う軟化・流動によって前記拘束層を緻密化し得る軟化流動性粉末を含有させることを特徴とする、セラミック多層基板の製造方法に係るものである。
【００１１】
本発明のセラミック多層基板の製造方法によれば、セラミック原料粉末の焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層は、あらかじめ、焼成によって軟化・流動し、その軟化・流動によって拘束層を緻密化し得る軟化流動性粉末を含んでいるので、特に拘束層の厚みが厚い場合や基材層中のガラス成分が少ない場合であっても、基板平面方向の焼成収縮を十分に抑制できると同時に、拘束層の十分な緻密化を達成して、高精度かつ高信頼性のセラミック多層基板を得ることができる。
【００１２】
また、本発明は、本発明のセラミック多層基板の製造方法による中間製造物として、セラミック原料粉末を主成分とする基材層と、前記セラミック原料粉末の焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層とを、前記基材層の間に前記拘束層を配置して積層してなる未焼成セラミック積層体であって、前記拘束層には、焼成に伴う軟化・流動によって前記拘束層を緻密化し得る軟化流動性粉末を含有していることを特徴とする、未焼成セラミック積層体を提供するものである。
【００１３】
【発明の実施の形態】
本発明のセラミック多層基板の製造方法において、拘束層に含有する軟化流動性粉末は、基材層中のセラミック原料粉末の焼成収縮開始温度では実質的に軟化・流動しないが、セラミック原料粉末の焼結完了時には、その軟化・流動によって難焼結性粉末の隙間を埋め、拘束層を緻密化する粉末であることが望ましい。換言すれば、前記軟化流動性粉末は、基材層の焼成収縮開始温度ではその粘度が低下せず、拘束層の焼結助剤としては機能しないが、基材層の焼結が完了するまでには、難焼結性粉末の多孔質状態となっている拘束層中に濡れ広がり、難焼結性粉末の粒子間の隙間を埋め、拘束層を緻密化し得るものであることが望ましい。なお、軟化流動性粉末は、焼成に伴う軟化・流動によって前記拘束層を緻密化し得るものであればよいが、セラミック原料粉末の焼成収縮開始温度でその軟化・流動が開始するものである場合、これが難焼結性粉末の焼結助剤として作用することがある。
【００１４】
さらに、軟化流動性粉末は、焼成完了までに粘度１０6.7Ｐａ・ｓ以下の状態を経るものが望ましい。つまり、焼成サイクル中、特に、基材層の焼結完了の直前に、軟化流動性粉末の粘度が１０6.7Ｐａ・ｓ以下まで低下すれば、軟化流動性粉末が拘束層中の難焼結性粉末の隙間に濡れ広がり、拘束層を十分に緻密化することができる。なお、軟化流動性粉末の粘度が焼成サイクル中に低下しすぎると、それが流れ出してしまうことがあるため、その下限値は、１０2Ｐａ・ｓであることが望ましい。
【００１５】
また、本発明のセラミック多層基板の製造方法において、軟化流動性粉末の含有量は、難焼結性粉末と軟化流動性粉末との合計量に対して、６０体積％以下とすることが望ましい。さらに望ましくは４５体積％以下である。軟化流動性粉末の含有量が６０体積％以下であれば、その焼成サイクル中、これが難焼結性粉末の焼結助剤として作用することが少なく、拘束層が十分な拘束力を発揮するため、高精度のセラミック多層基板を得ることができる。
【００１６】
また、上述した軟化流動性粉末は、焼成温度以下で液相を生成する酸化物粉末であってよい。つまり、軟化流動性粉末は、セラミックの焼成収縮開始温度では液相を生成しないが、焼結完了までには液相を生成し、それによって難焼結性粉末の隙間を埋め、拘束層を緻密化するものであることが望ましい。このような酸化物粉末としては、たとえば、酸化バリウムと酸化ホウ素との混合粉末、酸化マンガンと酸化ホウ素との混合粉末等が挙げられる。
【００１７】
特に好適な軟化流動性粉末としては、ＳｉＯ2、Ｂ2Ｏ3、ＧｅＯ2、ＺｒＯ2、Ａｌ2Ｏ3、Ｐ2Ｏ3およびＶ2Ｏ3のうち少なくとも１種の無機酸化物を含有したガラス粉末が挙げられる。これらの酸化物は、ガラス成分の網目形成酸化物として作用する。つまり、拘束層中のガラス粉末の軟化・流動のため、拘束層が十分に緻密化される。特に、軟化流動性粉末がガラス粉末の場合、その軟化点（ガラス軟化点）は５００℃以上であることが望ましい。すなわち、５００℃以上の軟化点を有したガラス粉末であれば、基板平面方向の焼成収縮を十分に抑制したうえで、拘束層の緻密化を十分に達成できる。
【００１８】
また、軟化流動性粉末の平均粒径は５μｍ以下であることが望ましい。軟化流動性粉末の平均粒径が５μｍ以下であれば、難焼結性粉末の焼結助剤として作用することが少ないので、拘束層は拘束力を十分に発揮することができ、平面方向の寸法精度に優れたセラミック多層基板を得ることができる。
【００１９】
また、本発明のセラミック多層基板の製造方法において、拘束層の厚みは０．５〜５０μｍであることが望ましい。拘束層の厚みがこのような範囲内であれば、基材層に対する拘束力を十分に発揮することができるとともに、拘束層の緻密化も十分に達成できる。
【００２０】
また、本発明のセラミック多層基板の製造方法において、基材層中のセラミック原料粉末は低温焼結セラミック原料粉末であることが望ましい。低温焼結セラミック原料粉末は、低抵抗のＡｇやＣｕ等と同時焼成することができ、高周波特性に優れたセラミック多層基板を実現できる。なお、一般に、低温焼結セラミック原料粉末の焼結温度は８００〜１０００℃程度であるので、この場合の軟化流動性粉末としては、軟化点７００〜８００の非晶質ガラス粉末や、拘束層を緻密化した後、８００℃以上での結晶析出によって粘度上昇する結晶化ガラス粉末、８００〜１０００℃の間の焼結完了前に液相を生成し得る酸化物粉末等を使用できる。
【００２１】
さらに、低温焼結セラミック原料粉末は非ガラス系低温焼結セラミック原料粉末であることが望ましい。すなわち、本発明のセラミック多層基板の製造方法によれば、非ガラス系低温焼結セラミックのように、原料粉末中にガラス粉末を含有しない場合でも、拘束層を十分に緻密化することができる。
【００２２】
また、本発明のセラミック多層基板の製造方法において、基材層または拘束層に、バイアホールおよび導体パターンのうち少なくとも一方が形成されていてもよい。そして、基材層が低温焼結セラミック原料粉末を主成分とするものであれば、バイアホールおよび導体パターンの主構成材料を、高周波特性に優れたＡｇ、Ａｕ、Ｃｕ、Ｐｄ、WおよびＮｉからなる群より選ばれる少なくとも１種を含む金属または合金から選択することができる。
【００２３】
そして、本発明のセラミック多層基板の製造方法においては、未焼成セラミック積層体を焼成した後、必要に応じて、半導体デバイスやチップコンデンサ等の実装部品が搭載される。つまり、本発明のセラミック多層基板の製造方法は、セラミック多層基板上に各種の実装部品を搭載したセラミック多層モジュール等にも向けられる。
【００２４】
次に、本発明によるセラミック多層基板およびセラミック多層モジュールを望ましい実施形態について説明する。
【００２５】
図１に示すセラミック多層モジュール１１は、低温焼結セラミック等のセラミックからなる基材層１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆおよび１ｇと、難焼結性粉末が軟化流動性粉末の軟化・流動によって緻密化された拘束層２ａ、２ｂ、２ｃ、２ｄおよび２ｅとを順次積層してなるセラミック多層基板１を備えている。そして、その一方主面上には、半導体デバイス７および８やチップコンデンサ９等の実装部品を搭載したものである。
【００２６】
また、セラミック多層基板１の内部には、上下層に設けられた導体パターンを接続するためのバイアホール３、キャパシタやインダクタを構成したり、それら内部素子同士あるいは内部素子と実装部品等を接続するための内部導体パターン４が形成されている。さらに、その一方主面には、実装部品を接続するためのランドやパッドとなる表面導体パターン５ａが形成されており、他方主面および側面には、マザーボード等と接続するための外部端子やＩ／Ｏ端子となる表面導体パターン５ｂ、６がそれぞれ形成されている。
【００２７】
つまり、拘束層２ａ、２ｂ、２ｃ、２ｄおよび２ｅは、あらかじめそこに含まれていた軟化流動性粉末の濡れ広がりによって十分に緻密化されている。ただし、各拘束層の緻密化は軟化流動性粉末のみによるものではなく、たとえば基材層中にガラス成分が含まれている場合、あるいは、基材層中に焼成によってガラスを生成する成分が含まれている場合、その流動・拡散による緻密化も含まれている。
【００２８】
次に、セラミック多層モジュール１１の製造方法例を説明する。
【００２９】
まず、基材層を構成するセラミック原料粉末として、たとえば酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素等を混合した非ガラス系の低温焼結セラミック原料粉末を準備する。そして、この低温焼結セラミック原料粉末に、ポリビニルブチラール等の有機バインダ、ジーｎ−ブチルフタレート等の可塑剤、トルエンやイソプロピルアルコール等の溶剤をそれぞれ添加、混合して、基材層用スラリーを調製する。次いで、この基材層用スラリーをドクターブレード法等によってキャリアフィルム上にシート状に成形し、基材層（セラミックグリーンシート）を形成する。
【００３０】
ここで、低温焼結セラミック原料粉末とは、特に１０００℃以下で焼成可能、つまりＣｕやＡｇ等と同時焼成可能なセラミック原料粉末を意味し、具体的には、アルミナ等のセラミックフィラーに非晶質ガラスや結晶化ガラス等の助剤を含有したガラス複合系セラミック原料粉末、コージェライト等の結晶を析出する結晶化ガラス系セラミック原料粉末、あるいは、焼成サイクル中に助剤となるガラスを生成する非ガラス系セラミック原料粉末等を使用することができる。また、有機バインダ、可塑剤、溶剤等については、従来公知のものを使用することができ、さらに分散剤等の添加物を加えてもよい。
【００３１】
次に、低温焼結セラミック原料粉末の焼結温度（特に１０００℃以下）では焼結しない難焼結性粉末（たとえば、アルミナ粉末、ジルコニア粉末等）と、焼成時の熱によって軟化し、難焼結性粉末の粒子間に浸透・拡散し得る軟化流動性粉末（たとえば、ホウ珪酸系ガラス等）等とを混合してなる拘束層用スラリーを調製する。そして、この拘束層用スラリーを、キャリアフィルムに成形したセラミックグリーンシート（基材層）上に塗布して、拘束層となる塗布膜を形成する。なお、この拘束層用スラリーは、ポリビニルブチラール等の有機バインダ、ジーｎ−ブチルフタレート等の可塑剤、トルエンやイソプロピルアルコール等の溶剤をそれぞれ添加、混合して調製することができる。
【００３２】
そして、キャリアフィルム上に形成した基材層および拘束層に対し、必要に応じて、パンチングやレーザー加工によってバイアホール用微細孔を形成し、この微細孔に導体ペーストや導体粉を充填して、バイアホールを形成する。また、必要に応じて、導体ペーストを印刷することによって、キャパシタやインダクタ等の素子を構成する電極パターン、あるいは、素子同士を接続する配線パターン等となる内部導体パターン、さらには、外部端子やランド等となる表面導体パターンを形成する。
【００３３】
なお、内部導体パターンは、キャリアフィルムと基材層との間、基材層と拘束層との間、あるいは、拘束層上等の種々の位置に適宜形成することができる。また、キャリアフィルムに、まず、拘束層となるものを形成した後、基材層となるものを形成してもよい。また、各導体パターンは、金属箔や金属線によって形成してもよい。たとえば、打ち貫いた銅箔を基材層や拘束層上に熱プレスすることによって形成することもできるが、フィルム上にスパッタリング、メッキ等した薄膜をエッチング等によってパターニングし、これを熱転写することによって形成してもよい。
【００３４】
また、バイアホール用微細孔に充填するための導体ペースト、各種パターンを形成する導体ペーストは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ／Ｐｔ、Ａｇ／Ｐｄ等の金属を主成分とする導体粉末に、所定量の有機ビヒクルを加えたものを、ライカイ機、３本ロール等で攪拌、混練することによって得ることができる。導体粉末の平均粒径や粒子形状は特に限定されるものではないが、たとえば、平均粒径０．３μｍ〜１０μｍであって粗大粉や凝集粉を含んでいないことが望ましい。
【００３５】
また、有機ビヒクルは、エチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等のバインダ樹脂と、テルピネオール、ブチルカルビトール、ブチルカルビトールアセテート、アルコール等の溶剤とを主成分とするものであるが、さらに必要に応じて、各種分散剤、可塑剤、活性剤等の添加剤を含んでいてもよい。これらのペースト粘度は、スクリーン印刷性等の点から、５０〜３００Ｐａ・ｓとするのが望ましい。
【００３６】
また、特にバイアホール用微細孔に充填するための導体ペーストについては、基材層との焼結収縮の整合性を図るため、ガラスフリットやセラミック原料粉末を７０重量％以下の割合で含有してもよい。すなわち、導体ペーストは、基材層等との収縮率の整合性を図ること、抵抗率を調整すること、基材層等との密着強度を調整すること等を目的として、種々の組成比を適宜選択できる。
【００３７】
次いで、上記のようにして作製した基材層および拘束層をキャリアフィルムから剥がし、また、必要に応じて、他のセラミックグリーンシートとともに、基材層および拘束層を順次積層した後、これを所定の温度、圧力で圧着することによって、図２に示す未焼成セラミック積層体２１を形成する。
【００３８】
ここで、未焼成セラミック積層体２１は、低温焼結セラミック原料粉末および有機バインダを主とする未焼結の基材層１ａ’、１ｂ’、１ｃ’、１ｄ’、１ｅ’、１ｆ’および１ｇ’と、難焼結性粉末、軟化流動性および有機バインダを主とする未焼結の拘束層２ａ’、２ｂ’、２ｃ’、２ｄ’および２ｅ’とを順次積み重ねた積層構造をとっている。また、その内部には、同じく未焼結のバイアホール３’、内部導体パターン４’が形成されていて、さらに、一方主面にはランドとなる表面導体パターン５ａ’、他方主面には外部端子となる表面導体パターン５ｂ’、側面には同じく外部端子となる表面導体パターン６’がそれぞれ形成されている。なお、図２の未焼成セラミック積層体２１は、未焼成の集合基板の一部であってもよい。
【００３９】
そして、未焼成セラミック積層体２１を、空気中あるいは還元雰囲気中、有機バインダの揮発のために脱バインダ処理を行い、引き続いて、低温焼結セラミック原料粉末の焼結温度（特に１０００℃以下）で焼成する。すると、焼成サイクルの初期段階では、基材層、つまり基材層中の低温焼結セラミック原料粉末が収縮し始める。このとき、拘束層中の難焼結性粉末は焼成収縮を開始せず、また、拘束層中の軟化流動性粉末の粘度は難焼結性粉末の焼結助剤として働くようになるほど低下していない。そのため、各基材層は、各拘束層による拘束力を受け、それにより、平面方向の収縮が妨げられ、厚み方向にのみ収縮が進行する。
【００４０】
そして、基材層の焼結が十分に進行した後、焼成サイクルの後期段階になると、拘束層中の軟化流動性粉末が軟化・流動し始めて、有機バインダの揮発によって多孔質状態となっている難焼結性粉末の粒子間に軟化流動性粉末が濡れ広がる。すなわち、拘束層は、多孔質の状態から緻密な状態になる。
【００４１】
すなわち、焼成サイクル中、未焼成セラミック積層体２１はその基材層１ａ’、１ｂ’、１ｃ’、１ｄ’、１ｅ’、１ｆ’および１ｇ’が焼結し、拘束層２ａ’、２ｂ’、２ｃ’、２ｄ’および２ｅ’は主に軟化流動性粉末の軟化・流動によって緻密化する。また、各基材層は各拘束層による拘束力を受けているので、未焼成セラミック積層体２１の平面方向には焼成収縮が実質的に進行せず、厚み方向にのみ収縮し、平面方向の寸法精度が極めて高く、高精度の焼成体、つまりはセラミック多層基板が得られる。なお、この焼成体は、分割後にセラミック多層基板となるものを複数含む集合基板であってもよい。
【００４２】
そして、必要に応じて焼成体（集合基板）を分割等し、図１に示したセラミック多層基板１を得る。さらに、セラミック多層基板１の一方主面側に、半導体デバイス７および８や、チップコンデンサ９等の各種実装部品を搭載することによって、図１に示したセラミック多層モジュール１１を完成する。なお、これら実装部品は、集合基板の状態で搭載してもよい。また、セラミック多層基板１は寸法精度が高く、高い信頼性を有するので、高機能かつ小型軽量のセラミック多層モジュールを実現できる。このセラミック多層モジュールは、たとえば、移動体通信機器のフロントエンドモジュール等の高周波モジュールとして使用することができる。
【００４３】
以上、本発明を望ましい実施形態について説明したが、本発明は上述した実施の形態に限定されるものではない。
【００４４】
たとえば、基材層を構成するセラミック原料粉末は絶縁体材料に限定されるものではなく、誘電体材料や磁性体材料を含んでいてもよい。また、基材層の厚みは任意に設定することができる。さらに、拘束層中の難焼結性粉末はアルミナ等の絶縁体材料に限定されるものではない。基材層の焼結温度では実質的に焼結せず、基材層に対して十分な拘束力を発揮するものであれば、たとえばチタン酸バリウム等の誘電体材料やフェライト等の磁性体材料であってもよい。また、未焼成セラミック積層体の最上層および最下層は基材層でなくてもよい。すなわち、未焼成セラミック積層体の最上層および最下層を拘束層とすれば、得られるセラミック多層基板の抗折強度をより向上させることができる。
【００４５】
また、本発明のセラミック多層基板は、チップコンデンサやチップＬＣフィルタ等の受動部品を実装したセラミック多層モジュールであってもよいし、マルチチップモジュール用配線基板やハイブリッドＩＣ用配線基板等の多層配線基板にも適用できる。また、積層コンデンサや多層ＬＣフィルタのような積層型セラミック電子部品にも適用できる。
【００４６】
【実施例】
以下、本発明を具体的な実施例について説明する。
【００４７】
まず、ＢａＯ、ＳｉＯ2、Ａｌ2Ｏ3、ＣａＯおよびＢ2Ｏ3を所定の割合で含有する非ガラス系低温焼結セラミック原料粉末に、ポリビニルブチラール、ジーｎ−ブチルフタレート、トルエンおよびイソプロピルアルコールを所定量、添加・混合して、基材層用のスラリー状組成物を調製した。そして、このスラリー状組成物を用い、ドクターブレード法によって、焼結後の厚みが下記表１に示す値となるように、キャリアフィルム上にシート状に成形し、これを乾燥させて、基材層（セラミックグリーンシート）を形成した。
【００４８】
次に、下記表１に示す種類、焼結温度の難焼結性粉末に、下記表１に示す種類、温度（粘度が１０6.7Ｐａ・ｓ以下になる温度）および平均粒径の軟化流動性粉末を同じく下記表１に示す含有量となるように混合した。さらに、得られた混合粉末に、ポリビニルブチラール、ジーｎ−ブチルフタレート、トルエンおよびイソプロピルアルコールを添加して、拘束層用のスラリー状組成物を調製した。その後、このスラリー状組成物を、キャリアフィルム上のシート状基材層の表面に、焼成後の厚みが下記表１に示す値となるように塗布し、所定温度で乾燥して、シート状基材層上に拘束層を形成した。
【００４９】
そして、基材層および拘束層をキャリアフィルムから剥がし、これを焼成後のトータル厚みが１ｍｍとなるように交互に積層した後、これを温度８０℃、圧力２００ｋｇ／ｃｍ2の条件で熱圧着して、未焼成セラミック積層体を得た。なお、本実施例では、基材層はすべて同一厚みになるように形成し、また、基材層および拘束層は、その面積が４ｉｎｃｈ2となるようにカットしたものを用いた。
【００５０】
その後、得られた未焼成セラミック積層体を、空気中５００℃にて２時間かけて加熱することにより、基材層および拘束層中の有機バインダを揮発させ、引き続いて、９００℃にて１時間かけて焼成することにより、下記表１の例１〜例２３に示したセラミック多層基板を得た。
【００５１】
このようにして作製した例１〜例２３のセラミック多層基板について、収縮率、焼結状態を観察した。その結果を、下記表１に合わせて示す。
【００５２】
【表１】
【００５３】
なお、表１の軟化流動性粉末の「種類*1」において、「Ａ」はＳｉＯ2−Ｂ2Ｏ3−ＢａＯ系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＢａＯ＝３４：１８：３８［重量比］）、「Ｂ」はＳｉＯ2−Ｂ2Ｏ3−ＢａＯ系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＢａＯ＝１３：４５：４４［重量比］）、「Ｃ」はＳｉＯ2−Ｂ2Ｏ3−Ｋ2Ｏ系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：Ｋ2Ｏ＝７７：２０：３［重量比］）、「Ｄ」はＳｉＯ2−Ｂ2Ｏ3−ＢａＯ系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＢａＯ＝３８：１２：５０［重量比］）、「Ｅ」はＳｉＯ2−Ｂ2Ｏ3−ＣａＯ−Ａｌ2Ｏ3系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＣａＯ：Ａｌ2Ｏ3＝３０：３２：３２：６［重量比］）、「Ｆ」はＳｉＯ2−Ｂ2Ｏ3−ＣａＯ−Ｌｉ2Ｏ系結晶化ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＣａＯ：Ｌｉ2Ｏ＝３０：３０：３６：４［重量比］）、「Ｇ」はＢａＯとＢ2Ｏ3との混合酸化物粉末（ＢａＯ：Ｂ2Ｏ3＝４０：６０［重量比］）である。
【００５４】
また、表１の軟化流動性粉末の「温度*2」は、その粘度が１０6.7Ｐａ・ｓ以下になるときの温度を意味しているが、例２１の「８５０*3」は、上記のＢａＯとＢ2Ｏ3との混合酸化物粉末が溶融し始めるときの温度を意味する。
【００５５】
さらに、「収縮率」とは、未焼成セラミック積層体の主面面積に対する焼成後のセラミック多層基板主面の面積割合を表しており、また、「焼結状態」において、「○」は拘束層が極めて十分に緻密化したこと、「△」は拘束層が十分に緻密化したこと、「×」は拘束層が十分に緻密化できなかったこと、をそれぞれ意味する。
【００５６】
表１から分かるように、例８〜例２３のセラミック多層基板では、基材層に隣接する拘束層に、拘束力を低下させず自ら軟化流動して多孔質状態の難焼結性粉末の粒子間に塗れ広がる軟化流動性粉末を含有しているので、収縮率９５％以上を達成しており、かつ、その拘束層を十分に緻密化できた。
【００５７】
すなわち、基材層に隣接した拘束層に軟化流動性粉末を含有しているので、基材層中のガラス成分あるいは焼成によって生成するガラス成分が極めて少ない場合、あるいは、拘束層が比較的厚い場合でも、基板平面方向の焼成収縮を抑制し、かつ、拘束層を十分に緻密化して、高精度、高信頼性のセラミック多層基板を作製することができた。
【００５８】
【発明の効果】
本発明のセラミック多層基板の製造方法によれば、セラミック原料粉末を主成分とする基材層と、セラミック原料粉末の焼結温度では焼結しない難焼結性粉末を主成分とする拘束層とを積層し、得られた積層体を前記セラミック原料粉末の焼結温度で焼成する、セラミック多層基板の製造方法において、拘束層に、焼成に伴う軟化・流動によって拘束層を緻密化し得る軟化流動性粉末を含有しているので、特に拘束層の厚みが厚い場合や基材層中のガラス成分が少ない場合であっても、基板平面方向の焼成収縮を抑制すると同時に、拘束層を十分に緻密化して、高精度かつ高信頼性のセラミック多層基板を得ることができる。
【図面の簡単な説明】
【図１】本発明によるセラミック多層基板（セラミック多層モジュール）の概略断面図である。
【図２】本発明による未焼成セラミック積層体の概略断面図である。
【符号の説明】
１・・・セラミック多層基板
１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ・・・基材層
２ａ、２ｂ、２ｃ、２ｄ、２ｅ・・・拘束層
３・・・バイアホール
４・・・内部導体パターン
５ａ、５ｂ、６・・・表面導体パターン
７、８・・・半導体デバイス
９・・・チップコンデンサ
１１・・・セラミック多層モジュール
【発明の属する技術分野】
本発明は、半導体デバイス等を実装するのに好適なセラミック多層基板の製造方法、ならびに、その製造中間体である未焼成セラミック積層体に関するものである。
【０００２】
【従来の技術】
近年、移動体通信端末機器等の電子装置においては、その小型化、高機能化が求められており、半導体デバイスを始めとする各種の実装部品等を搭載する回路基板についても小型化および高信頼化が望まれている。このような要望に応えるためには、複数のセラミック基材層を積層してなるセラミック多層基板が有効である。なぜなら、セラミック多層基板によれば、高密度配線化、薄層化、高周波化等が可能だからである。ところで、通常、セラミック多層基板は焼成工程を経て製造されるが、一般に、セラミック原料粉末を主成分とする未焼成セラミック体は１０〜２０％程度の焼結収縮を伴い、それによって、±０．５％程度の寸法精度ばらつきが生じる。
【０００３】
このような実情に鑑みて、本出願人は、特開２０００−２５１５７号公報において、セラミック原料粉末およびガラス粉末を主成分とする複数のセラミックグリーンシート（基材層）の間に、前記セラミック原料粉末の焼結温度では実質的に焼結しない、つまり基材層の焼結温度では実質的に焼結しないアルミナ等の難焼結性粉末を主成分とする難焼結層（拘束層）を挟み込み、得られた積層体を前記基材層の焼結温度で焼成するといった手法を提案した。
【０００４】
この手法によれば、基材層の間に挟み込んだ拘束層に、基材層中のガラス成分が浸透して拘束層自身が緻密化するため、焼成後に拘束層によってもたらされる多孔質層を除去する必要がなく、基板平面方向の焼成収縮を抑制し、高精度のセラミック多層基板を作製することができる。
【０００５】
【発明が解決しようとする課題】
ところで、近年、セラミック多層基板の高機能化や特性向上のため、誘電体層や磁性体層のような異種基材層の積層化、ならびに、厚みの異なる絶縁体層の積層化が試みられている。そして、基材層の種類や厚みにしたがって、拘束層に要求される拘束力、つまり、基板平面方向の焼成収縮を十分に抑制するために必要な拘束層の種類や厚みが異なってくる。たとえば、厚みのある基材層に対して十分な拘束力を適用するためには、十分な拘束力を備えた拘束層（たとえば、厚みのある拘束層）が必要となる。
【０００６】
また、セラミック多層基板の高密度化を達成するためには、キャパシタやインダクタのような内蔵素子の回路パターンはもちろん、内蔵素子同士あるいは内蔵素子と実装部品とを接続するための回路パターンを高密度に形成することが必要である。ところが、各種の回路パターンをセラミック多層基板内に形成するためには、各基材層における回路パターンの密度（電極密度）が異なるのが一般的である。そして、たとえば電極密度が小さい部分ではその焼成収縮が進み易くなるため、電極密度の小さな基材層に対して十分な拘束力を適用するためには、より大きな拘束力が必要になる。
【０００７】
しかしながら、特開２０００−２５１５７号公報に示した手法では、拘束層の緻密化を基材層からのガラス成分の浸透に頼っているため、拘束層が厚い場合や基材層に含まれるガラス成分が少ない場合は、拘束層を十分に緻密化することが難しい。すなわち、強度や安定性などの信頼性が優れたセラミック多層基板を実現することが難しい。
【０００８】
すなわち、上記の手法では、基材層にガラス成分を豊富に含み、拘束層の厚みが比較的薄い場合には、拘束層の緻密化を十分に達成できるものの、特に基材層にガラス成分が少なく、拘束層が厚い場合には、基材層から拘束層へのガラス成分の浸透距離には限界があるため、拘束層を十分に緻密化することが困難である。
【０００９】
本発明は、上述した課題を解決するものであり、その目的は、基材層と拘束層とを積層した積層体を前記基材層の焼結温度で焼成してセラミック多層基板を作製するに際して基板平面方向の焼成収縮を抑制するとともに、拘束層の緻密化を達成し、高精度かつ高信頼性のセラミック多層基板を製造することにある。
【００１０】
【課題を解決するための手段】
すなわち、本発明は、セラミック原料粉末を主成分とする基材層と、前記セラミック原料粉末の焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層とを、前記基材層の間に前記拘束層を配置して積層し、得られた積層体を前記セラミック原料粉末の焼結温度で焼成する、セラミック多層基板の製造方法であって、前記拘束層に、前記焼成に伴う軟化・流動によって前記拘束層を緻密化し得る軟化流動性粉末を含有させることを特徴とする、セラミック多層基板の製造方法に係るものである。
【００１１】
本発明のセラミック多層基板の製造方法によれば、セラミック原料粉末の焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層は、あらかじめ、焼成によって軟化・流動し、その軟化・流動によって拘束層を緻密化し得る軟化流動性粉末を含んでいるので、特に拘束層の厚みが厚い場合や基材層中のガラス成分が少ない場合であっても、基板平面方向の焼成収縮を十分に抑制できると同時に、拘束層の十分な緻密化を達成して、高精度かつ高信頼性のセラミック多層基板を得ることができる。
【００１２】
また、本発明は、本発明のセラミック多層基板の製造方法による中間製造物として、セラミック原料粉末を主成分とする基材層と、前記セラミック原料粉末の焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層とを、前記基材層の間に前記拘束層を配置して積層してなる未焼成セラミック積層体であって、前記拘束層には、焼成に伴う軟化・流動によって前記拘束層を緻密化し得る軟化流動性粉末を含有していることを特徴とする、未焼成セラミック積層体を提供するものである。
【００１３】
【発明の実施の形態】
本発明のセラミック多層基板の製造方法において、拘束層に含有する軟化流動性粉末は、基材層中のセラミック原料粉末の焼成収縮開始温度では実質的に軟化・流動しないが、セラミック原料粉末の焼結完了時には、その軟化・流動によって難焼結性粉末の隙間を埋め、拘束層を緻密化する粉末であることが望ましい。換言すれば、前記軟化流動性粉末は、基材層の焼成収縮開始温度ではその粘度が低下せず、拘束層の焼結助剤としては機能しないが、基材層の焼結が完了するまでには、難焼結性粉末の多孔質状態となっている拘束層中に濡れ広がり、難焼結性粉末の粒子間の隙間を埋め、拘束層を緻密化し得るものであることが望ましい。なお、軟化流動性粉末は、焼成に伴う軟化・流動によって前記拘束層を緻密化し得るものであればよいが、セラミック原料粉末の焼成収縮開始温度でその軟化・流動が開始するものである場合、これが難焼結性粉末の焼結助剤として作用することがある。
【００１４】
さらに、軟化流動性粉末は、焼成完了までに粘度１０6.7Ｐａ・ｓ以下の状態を経るものが望ましい。つまり、焼成サイクル中、特に、基材層の焼結完了の直前に、軟化流動性粉末の粘度が１０6.7Ｐａ・ｓ以下まで低下すれば、軟化流動性粉末が拘束層中の難焼結性粉末の隙間に濡れ広がり、拘束層を十分に緻密化することができる。なお、軟化流動性粉末の粘度が焼成サイクル中に低下しすぎると、それが流れ出してしまうことがあるため、その下限値は、１０2Ｐａ・ｓであることが望ましい。
【００１５】
また、本発明のセラミック多層基板の製造方法において、軟化流動性粉末の含有量は、難焼結性粉末と軟化流動性粉末との合計量に対して、６０体積％以下とすることが望ましい。さらに望ましくは４５体積％以下である。軟化流動性粉末の含有量が６０体積％以下であれば、その焼成サイクル中、これが難焼結性粉末の焼結助剤として作用することが少なく、拘束層が十分な拘束力を発揮するため、高精度のセラミック多層基板を得ることができる。
【００１６】
また、上述した軟化流動性粉末は、焼成温度以下で液相を生成する酸化物粉末であってよい。つまり、軟化流動性粉末は、セラミックの焼成収縮開始温度では液相を生成しないが、焼結完了までには液相を生成し、それによって難焼結性粉末の隙間を埋め、拘束層を緻密化するものであることが望ましい。このような酸化物粉末としては、たとえば、酸化バリウムと酸化ホウ素との混合粉末、酸化マンガンと酸化ホウ素との混合粉末等が挙げられる。
【００１７】
特に好適な軟化流動性粉末としては、ＳｉＯ2、Ｂ2Ｏ3、ＧｅＯ2、ＺｒＯ2、Ａｌ2Ｏ3、Ｐ2Ｏ3およびＶ2Ｏ3のうち少なくとも１種の無機酸化物を含有したガラス粉末が挙げられる。これらの酸化物は、ガラス成分の網目形成酸化物として作用する。つまり、拘束層中のガラス粉末の軟化・流動のため、拘束層が十分に緻密化される。特に、軟化流動性粉末がガラス粉末の場合、その軟化点（ガラス軟化点）は５００℃以上であることが望ましい。すなわち、５００℃以上の軟化点を有したガラス粉末であれば、基板平面方向の焼成収縮を十分に抑制したうえで、拘束層の緻密化を十分に達成できる。
【００１８】
また、軟化流動性粉末の平均粒径は５μｍ以下であることが望ましい。軟化流動性粉末の平均粒径が５μｍ以下であれば、難焼結性粉末の焼結助剤として作用することが少ないので、拘束層は拘束力を十分に発揮することができ、平面方向の寸法精度に優れたセラミック多層基板を得ることができる。
【００１９】
また、本発明のセラミック多層基板の製造方法において、拘束層の厚みは０．５〜５０μｍであることが望ましい。拘束層の厚みがこのような範囲内であれば、基材層に対する拘束力を十分に発揮することができるとともに、拘束層の緻密化も十分に達成できる。
【００２０】
また、本発明のセラミック多層基板の製造方法において、基材層中のセラミック原料粉末は低温焼結セラミック原料粉末であることが望ましい。低温焼結セラミック原料粉末は、低抵抗のＡｇやＣｕ等と同時焼成することができ、高周波特性に優れたセラミック多層基板を実現できる。なお、一般に、低温焼結セラミック原料粉末の焼結温度は８００〜１０００℃程度であるので、この場合の軟化流動性粉末としては、軟化点７００〜８００の非晶質ガラス粉末や、拘束層を緻密化した後、８００℃以上での結晶析出によって粘度上昇する結晶化ガラス粉末、８００〜１０００℃の間の焼結完了前に液相を生成し得る酸化物粉末等を使用できる。
【００２１】
さらに、低温焼結セラミック原料粉末は非ガラス系低温焼結セラミック原料粉末であることが望ましい。すなわち、本発明のセラミック多層基板の製造方法によれば、非ガラス系低温焼結セラミックのように、原料粉末中にガラス粉末を含有しない場合でも、拘束層を十分に緻密化することができる。
【００２２】
また、本発明のセラミック多層基板の製造方法において、基材層または拘束層に、バイアホールおよび導体パターンのうち少なくとも一方が形成されていてもよい。そして、基材層が低温焼結セラミック原料粉末を主成分とするものであれば、バイアホールおよび導体パターンの主構成材料を、高周波特性に優れたＡｇ、Ａｕ、Ｃｕ、Ｐｄ、WおよびＮｉからなる群より選ばれる少なくとも１種を含む金属または合金から選択することができる。
【００２３】
そして、本発明のセラミック多層基板の製造方法においては、未焼成セラミック積層体を焼成した後、必要に応じて、半導体デバイスやチップコンデンサ等の実装部品が搭載される。つまり、本発明のセラミック多層基板の製造方法は、セラミック多層基板上に各種の実装部品を搭載したセラミック多層モジュール等にも向けられる。
【００２４】
次に、本発明によるセラミック多層基板およびセラミック多層モジュールを望ましい実施形態について説明する。
【００２５】
図１に示すセラミック多層モジュール１１は、低温焼結セラミック等のセラミックからなる基材層１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆおよび１ｇと、難焼結性粉末が軟化流動性粉末の軟化・流動によって緻密化された拘束層２ａ、２ｂ、２ｃ、２ｄおよび２ｅとを順次積層してなるセラミック多層基板１を備えている。そして、その一方主面上には、半導体デバイス７および８やチップコンデンサ９等の実装部品を搭載したものである。
【００２６】
また、セラミック多層基板１の内部には、上下層に設けられた導体パターンを接続するためのバイアホール３、キャパシタやインダクタを構成したり、それら内部素子同士あるいは内部素子と実装部品等を接続するための内部導体パターン４が形成されている。さらに、その一方主面には、実装部品を接続するためのランドやパッドとなる表面導体パターン５ａが形成されており、他方主面および側面には、マザーボード等と接続するための外部端子やＩ／Ｏ端子となる表面導体パターン５ｂ、６がそれぞれ形成されている。
【００２７】
つまり、拘束層２ａ、２ｂ、２ｃ、２ｄおよび２ｅは、あらかじめそこに含まれていた軟化流動性粉末の濡れ広がりによって十分に緻密化されている。ただし、各拘束層の緻密化は軟化流動性粉末のみによるものではなく、たとえば基材層中にガラス成分が含まれている場合、あるいは、基材層中に焼成によってガラスを生成する成分が含まれている場合、その流動・拡散による緻密化も含まれている。
【００２８】
次に、セラミック多層モジュール１１の製造方法例を説明する。
【００２９】
まず、基材層を構成するセラミック原料粉末として、たとえば酸化バリウム、酸化ケイ素、アルミナ、酸化カルシウムおよび酸化ホウ素等を混合した非ガラス系の低温焼結セラミック原料粉末を準備する。そして、この低温焼結セラミック原料粉末に、ポリビニルブチラール等の有機バインダ、ジーｎ−ブチルフタレート等の可塑剤、トルエンやイソプロピルアルコール等の溶剤をそれぞれ添加、混合して、基材層用スラリーを調製する。次いで、この基材層用スラリーをドクターブレード法等によってキャリアフィルム上にシート状に成形し、基材層（セラミックグリーンシート）を形成する。
【００３０】
ここで、低温焼結セラミック原料粉末とは、特に１０００℃以下で焼成可能、つまりＣｕやＡｇ等と同時焼成可能なセラミック原料粉末を意味し、具体的には、アルミナ等のセラミックフィラーに非晶質ガラスや結晶化ガラス等の助剤を含有したガラス複合系セラミック原料粉末、コージェライト等の結晶を析出する結晶化ガラス系セラミック原料粉末、あるいは、焼成サイクル中に助剤となるガラスを生成する非ガラス系セラミック原料粉末等を使用することができる。また、有機バインダ、可塑剤、溶剤等については、従来公知のものを使用することができ、さらに分散剤等の添加物を加えてもよい。
【００３１】
次に、低温焼結セラミック原料粉末の焼結温度（特に１０００℃以下）では焼結しない難焼結性粉末（たとえば、アルミナ粉末、ジルコニア粉末等）と、焼成時の熱によって軟化し、難焼結性粉末の粒子間に浸透・拡散し得る軟化流動性粉末（たとえば、ホウ珪酸系ガラス等）等とを混合してなる拘束層用スラリーを調製する。そして、この拘束層用スラリーを、キャリアフィルムに成形したセラミックグリーンシート（基材層）上に塗布して、拘束層となる塗布膜を形成する。なお、この拘束層用スラリーは、ポリビニルブチラール等の有機バインダ、ジーｎ−ブチルフタレート等の可塑剤、トルエンやイソプロピルアルコール等の溶剤をそれぞれ添加、混合して調製することができる。
【００３２】
そして、キャリアフィルム上に形成した基材層および拘束層に対し、必要に応じて、パンチングやレーザー加工によってバイアホール用微細孔を形成し、この微細孔に導体ペーストや導体粉を充填して、バイアホールを形成する。また、必要に応じて、導体ペーストを印刷することによって、キャパシタやインダクタ等の素子を構成する電極パターン、あるいは、素子同士を接続する配線パターン等となる内部導体パターン、さらには、外部端子やランド等となる表面導体パターンを形成する。
【００３３】
なお、内部導体パターンは、キャリアフィルムと基材層との間、基材層と拘束層との間、あるいは、拘束層上等の種々の位置に適宜形成することができる。また、キャリアフィルムに、まず、拘束層となるものを形成した後、基材層となるものを形成してもよい。また、各導体パターンは、金属箔や金属線によって形成してもよい。たとえば、打ち貫いた銅箔を基材層や拘束層上に熱プレスすることによって形成することもできるが、フィルム上にスパッタリング、メッキ等した薄膜をエッチング等によってパターニングし、これを熱転写することによって形成してもよい。
【００３４】
また、バイアホール用微細孔に充填するための導体ペースト、各種パターンを形成する導体ペーストは、Ａｇ、Ａｕ、Ｃｕ、Ｎｉ、Ａｇ／Ｐｔ、Ａｇ／Ｐｄ等の金属を主成分とする導体粉末に、所定量の有機ビヒクルを加えたものを、ライカイ機、３本ロール等で攪拌、混練することによって得ることができる。導体粉末の平均粒径や粒子形状は特に限定されるものではないが、たとえば、平均粒径０．３μｍ〜１０μｍであって粗大粉や凝集粉を含んでいないことが望ましい。
【００３５】
また、有機ビヒクルは、エチルセルロース、アクリル樹脂、ポリビニルブチラール、メタクリル樹脂等のバインダ樹脂と、テルピネオール、ブチルカルビトール、ブチルカルビトールアセテート、アルコール等の溶剤とを主成分とするものであるが、さらに必要に応じて、各種分散剤、可塑剤、活性剤等の添加剤を含んでいてもよい。これらのペースト粘度は、スクリーン印刷性等の点から、５０〜３００Ｐａ・ｓとするのが望ましい。
【００３６】
また、特にバイアホール用微細孔に充填するための導体ペーストについては、基材層との焼結収縮の整合性を図るため、ガラスフリットやセラミック原料粉末を７０重量％以下の割合で含有してもよい。すなわち、導体ペーストは、基材層等との収縮率の整合性を図ること、抵抗率を調整すること、基材層等との密着強度を調整すること等を目的として、種々の組成比を適宜選択できる。
【００３７】
次いで、上記のようにして作製した基材層および拘束層をキャリアフィルムから剥がし、また、必要に応じて、他のセラミックグリーンシートとともに、基材層および拘束層を順次積層した後、これを所定の温度、圧力で圧着することによって、図２に示す未焼成セラミック積層体２１を形成する。
【００３８】
ここで、未焼成セラミック積層体２１は、低温焼結セラミック原料粉末および有機バインダを主とする未焼結の基材層１ａ’、１ｂ’、１ｃ’、１ｄ’、１ｅ’、１ｆ’および１ｇ’と、難焼結性粉末、軟化流動性および有機バインダを主とする未焼結の拘束層２ａ’、２ｂ’、２ｃ’、２ｄ’および２ｅ’とを順次積み重ねた積層構造をとっている。また、その内部には、同じく未焼結のバイアホール３’、内部導体パターン４’が形成されていて、さらに、一方主面にはランドとなる表面導体パターン５ａ’、他方主面には外部端子となる表面導体パターン５ｂ’、側面には同じく外部端子となる表面導体パターン６’がそれぞれ形成されている。なお、図２の未焼成セラミック積層体２１は、未焼成の集合基板の一部であってもよい。
【００３９】
そして、未焼成セラミック積層体２１を、空気中あるいは還元雰囲気中、有機バインダの揮発のために脱バインダ処理を行い、引き続いて、低温焼結セラミック原料粉末の焼結温度（特に１０００℃以下）で焼成する。すると、焼成サイクルの初期段階では、基材層、つまり基材層中の低温焼結セラミック原料粉末が収縮し始める。このとき、拘束層中の難焼結性粉末は焼成収縮を開始せず、また、拘束層中の軟化流動性粉末の粘度は難焼結性粉末の焼結助剤として働くようになるほど低下していない。そのため、各基材層は、各拘束層による拘束力を受け、それにより、平面方向の収縮が妨げられ、厚み方向にのみ収縮が進行する。
【００４０】
そして、基材層の焼結が十分に進行した後、焼成サイクルの後期段階になると、拘束層中の軟化流動性粉末が軟化・流動し始めて、有機バインダの揮発によって多孔質状態となっている難焼結性粉末の粒子間に軟化流動性粉末が濡れ広がる。すなわち、拘束層は、多孔質の状態から緻密な状態になる。
【００４１】
すなわち、焼成サイクル中、未焼成セラミック積層体２１はその基材層１ａ’、１ｂ’、１ｃ’、１ｄ’、１ｅ’、１ｆ’および１ｇ’が焼結し、拘束層２ａ’、２ｂ’、２ｃ’、２ｄ’および２ｅ’は主に軟化流動性粉末の軟化・流動によって緻密化する。また、各基材層は各拘束層による拘束力を受けているので、未焼成セラミック積層体２１の平面方向には焼成収縮が実質的に進行せず、厚み方向にのみ収縮し、平面方向の寸法精度が極めて高く、高精度の焼成体、つまりはセラミック多層基板が得られる。なお、この焼成体は、分割後にセラミック多層基板となるものを複数含む集合基板であってもよい。
【００４２】
そして、必要に応じて焼成体（集合基板）を分割等し、図１に示したセラミック多層基板１を得る。さらに、セラミック多層基板１の一方主面側に、半導体デバイス７および８や、チップコンデンサ９等の各種実装部品を搭載することによって、図１に示したセラミック多層モジュール１１を完成する。なお、これら実装部品は、集合基板の状態で搭載してもよい。また、セラミック多層基板１は寸法精度が高く、高い信頼性を有するので、高機能かつ小型軽量のセラミック多層モジュールを実現できる。このセラミック多層モジュールは、たとえば、移動体通信機器のフロントエンドモジュール等の高周波モジュールとして使用することができる。
【００４３】
以上、本発明を望ましい実施形態について説明したが、本発明は上述した実施の形態に限定されるものではない。
【００４４】
たとえば、基材層を構成するセラミック原料粉末は絶縁体材料に限定されるものではなく、誘電体材料や磁性体材料を含んでいてもよい。また、基材層の厚みは任意に設定することができる。さらに、拘束層中の難焼結性粉末はアルミナ等の絶縁体材料に限定されるものではない。基材層の焼結温度では実質的に焼結せず、基材層に対して十分な拘束力を発揮するものであれば、たとえばチタン酸バリウム等の誘電体材料やフェライト等の磁性体材料であってもよい。また、未焼成セラミック積層体の最上層および最下層は基材層でなくてもよい。すなわち、未焼成セラミック積層体の最上層および最下層を拘束層とすれば、得られるセラミック多層基板の抗折強度をより向上させることができる。
【００４５】
また、本発明のセラミック多層基板は、チップコンデンサやチップＬＣフィルタ等の受動部品を実装したセラミック多層モジュールであってもよいし、マルチチップモジュール用配線基板やハイブリッドＩＣ用配線基板等の多層配線基板にも適用できる。また、積層コンデンサや多層ＬＣフィルタのような積層型セラミック電子部品にも適用できる。
【００４６】
【実施例】
以下、本発明を具体的な実施例について説明する。
【００４７】
まず、ＢａＯ、ＳｉＯ2、Ａｌ2Ｏ3、ＣａＯおよびＢ2Ｏ3を所定の割合で含有する非ガラス系低温焼結セラミック原料粉末に、ポリビニルブチラール、ジーｎ−ブチルフタレート、トルエンおよびイソプロピルアルコールを所定量、添加・混合して、基材層用のスラリー状組成物を調製した。そして、このスラリー状組成物を用い、ドクターブレード法によって、焼結後の厚みが下記表１に示す値となるように、キャリアフィルム上にシート状に成形し、これを乾燥させて、基材層（セラミックグリーンシート）を形成した。
【００４８】
次に、下記表１に示す種類、焼結温度の難焼結性粉末に、下記表１に示す種類、温度（粘度が１０6.7Ｐａ・ｓ以下になる温度）および平均粒径の軟化流動性粉末を同じく下記表１に示す含有量となるように混合した。さらに、得られた混合粉末に、ポリビニルブチラール、ジーｎ−ブチルフタレート、トルエンおよびイソプロピルアルコールを添加して、拘束層用のスラリー状組成物を調製した。その後、このスラリー状組成物を、キャリアフィルム上のシート状基材層の表面に、焼成後の厚みが下記表１に示す値となるように塗布し、所定温度で乾燥して、シート状基材層上に拘束層を形成した。
【００４９】
そして、基材層および拘束層をキャリアフィルムから剥がし、これを焼成後のトータル厚みが１ｍｍとなるように交互に積層した後、これを温度８０℃、圧力２００ｋｇ／ｃｍ2の条件で熱圧着して、未焼成セラミック積層体を得た。なお、本実施例では、基材層はすべて同一厚みになるように形成し、また、基材層および拘束層は、その面積が４ｉｎｃｈ2となるようにカットしたものを用いた。
【００５０】
その後、得られた未焼成セラミック積層体を、空気中５００℃にて２時間かけて加熱することにより、基材層および拘束層中の有機バインダを揮発させ、引き続いて、９００℃にて１時間かけて焼成することにより、下記表１の例１〜例２３に示したセラミック多層基板を得た。
【００５１】
このようにして作製した例１〜例２３のセラミック多層基板について、収縮率、焼結状態を観察した。その結果を、下記表１に合わせて示す。
【００５２】
【表１】
なお、表１の軟化流動性粉末の「種類*1」において、「Ａ」はＳｉＯ2−Ｂ2Ｏ3−ＢａＯ系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＢａＯ＝３４：１８：３８［重量比］）、「Ｂ」はＳｉＯ2−Ｂ2Ｏ3−ＢａＯ系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＢａＯ＝１３：４５：４４［重量比］）、「Ｃ」はＳｉＯ2−Ｂ2Ｏ3−Ｋ2Ｏ系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：Ｋ2Ｏ＝７７：２０：３［重量比］）、「Ｄ」はＳｉＯ2−Ｂ2Ｏ3−ＢａＯ系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＢａＯ＝３８：１２：５０［重量比］）、「Ｅ」はＳｉＯ2−Ｂ2Ｏ3−ＣａＯ−Ａｌ2Ｏ3系非晶質ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＣａＯ：Ａｌ2Ｏ3＝３０：３２：３２：６［重量比］）、「Ｆ」はＳｉＯ2−Ｂ2Ｏ3−ＣａＯ−Ｌｉ2Ｏ系結晶化ガラス粉末（ＳｉＯ2：Ｂ2Ｏ3：ＣａＯ：Ｌｉ2Ｏ＝３０：３０：３６：４［重量比］）、「Ｇ」はＢａＯとＢ2Ｏ3との混合酸化物粉末（ＢａＯ：Ｂ2Ｏ3＝４０：６０［重量比］）である。
【００５４】
また、表１の軟化流動性粉末の「温度*2」は、その粘度が１０6.7Ｐａ・ｓ以下になるときの温度を意味しているが、例２１の「８５０*3」は、上記のＢａＯとＢ2Ｏ3との混合酸化物粉末が溶融し始めるときの温度を意味する。
【００５５】
さらに、「収縮率」とは、未焼成セラミック積層体の主面面積に対する焼成後のセラミック多層基板主面の面積割合を表しており、また、「焼結状態」において、「○」は拘束層が極めて十分に緻密化したこと、「△」は拘束層が十分に緻密化したこと、「×」は拘束層が十分に緻密化できなかったこと、をそれぞれ意味する。
【００５６】
表１から分かるように、例８〜例２３のセラミック多層基板では、基材層に隣接する拘束層に、拘束力を低下させず自ら軟化流動して多孔質状態の難焼結性粉末の粒子間に塗れ広がる軟化流動性粉末を含有しているので、収縮率９５％以上を達成しており、かつ、その拘束層を十分に緻密化できた。
【００５７】
すなわち、基材層に隣接した拘束層に軟化流動性粉末を含有しているので、基材層中のガラス成分あるいは焼成によって生成するガラス成分が極めて少ない場合、あるいは、拘束層が比較的厚い場合でも、基板平面方向の焼成収縮を抑制し、かつ、拘束層を十分に緻密化して、高精度、高信頼性のセラミック多層基板を作製することができた。
【００５８】
【発明の効果】
本発明のセラミック多層基板の製造方法によれば、セラミック原料粉末を主成分とする基材層と、セラミック原料粉末の焼結温度では焼結しない難焼結性粉末を主成分とする拘束層とを積層し、得られた積層体を前記セラミック原料粉末の焼結温度で焼成する、セラミック多層基板の製造方法において、拘束層に、焼成に伴う軟化・流動によって拘束層を緻密化し得る軟化流動性粉末を含有しているので、特に拘束層の厚みが厚い場合や基材層中のガラス成分が少ない場合であっても、基板平面方向の焼成収縮を抑制すると同時に、拘束層を十分に緻密化して、高精度かつ高信頼性のセラミック多層基板を得ることができる。
【図面の簡単な説明】
【図１】本発明によるセラミック多層基板（セラミック多層モジュール）の概略断面図である。
【図２】本発明による未焼成セラミック積層体の概略断面図である。
【符号の説明】
１・・・セラミック多層基板
１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ・・・基材層
２ａ、２ｂ、２ｃ、２ｄ、２ｅ・・・拘束層
３・・・バイアホール
４・・・内部導体パターン
５ａ、５ｂ、６・・・表面導体パターン
７、８・・・半導体デバイス
９・・・チップコンデンサ
１１・・・セラミック多層モジュール
Claims (14)
- セラミック原料粉末を主成分とする基材層と、前記セラミック原料粉末の焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層とを、前記基材層の間に前記拘束層を配置して積層し、得られた積層体を前記セラミック原料粉末の焼結温度で焼成する、セラミック多層基板の製造方法であって、
前記拘束層に、前記焼成に伴う軟化・流動によって前記拘束層を緻密化し得る軟化流動性粉末を含有させる、ことを特徴とするセラミック多層基板の製造方法。 - 前記軟化流動性粉末は、前記焼結の完了時には、その軟化・流動により前記難焼結性粉末の隙間を埋め、前記拘束層を緻密化するものである、請求項１に記載のセラミック多層基板の製造方法。
- 前記軟化流動性粉末は、前記焼成の完了までに、粘度１０6.7Ｐａ・ｓ以下の状態を経るものである、請求項１または２に記載のセラミック多層基板の製造方法。
- 前記軟化流動性粉末の含有量を、前記難焼結性粉末と前記軟化流動性粉末との合計量に対して、６０体積％以下とする、請求項１ないし３のいずれかに記載のセラミック多層基板の製造方法。
- 前記軟化流動性粉末を、前記焼結温度以下で液相を生成する酸化物粉末とする、請求項１ないし４のいずれかに記載のセラミック多層基板の製造方法。
- 前記軟化流動性粉末を、ＳｉＯ2、Ｂ2Ｏ3、ＧｅＯ2、ＺｒＯ2、Ａｌ2Ｏ3、Ｐ2Ｏ3、Ｖ2Ｏ3のうち少なくとも１種の無機酸化物を含有したガラス粉末とする、請求項１ないし５のいずれかに記載のセラミック多層基板の製造方法。
- 前記軟化流動性粉末の平均粒径を５μｍ以下とする、請求項１ないし６のいずれかに記載のセラミック多層基板の製造方法。
- 前記拘束層の厚みを０．５〜５０μｍとする、請求項１ないし７のいずれかに記載のセラミック多層基板の製造方法。
- 前記セラミック原料粉末を低温焼結セラミック原料粉末とする、請求項１ないし８のいずれかに記載のセラミック多層基板の製造方法。
- 前記低温焼結セラミック原料粉末を非ガラス系低温焼結セラミック原料粉末とする、請求項９に記載のセラミック多層基板の製造方法。
- 前記基材層または前記拘束層に、バイアホールおよび導体パターンのうち少なくとも一方を形成する、請求項１ないし１０のいずれかに記載のセラミック多層基板の製造方法。
- 前記バイアホールおよび導体パターンを、Ａｇ、Ａｕ、Ｃｕ、Ｐｄ、ＷおよびＮｉからなる群より選ばれる少なくとも１種を主成分とする金属または合金で形成する、請求項１１に記載のセラミック多層基板の製造方法。
- 前記積層体を焼成した後、実装部品を搭載する、請求項１ないし１２のいずれかに記載のセラミック多層基板の製造方法。
- セラミック原料粉末を主成分とする基材層と、前記セラミック原料粉末の焼結温度では実質的に焼結しない難焼結性粉末を主成分とする拘束層とを、前記基材層の間に前記拘束層を配置して積層してなる未焼成セラミック積層体であって、前記拘束層には、焼成に伴う軟化・流動によって前記拘束層を緻密化し得る軟化流動性粉末を含有している、ことを特徴とする未焼成セラミック積層体。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000283313A JP3669255B2 (ja) | 2000-09-19 | 2000-09-19 | セラミック多層基板の製造方法および未焼成セラミック積層体 |
| US09/941,889 US6588097B2 (en) | 2000-09-19 | 2001-08-28 | Method of manufacturing multilayered ceramic substrate and green ceramic laminate |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP2000283313A JP3669255B2 (ja) | 2000-09-19 | 2000-09-19 | セラミック多層基板の製造方法および未焼成セラミック積層体 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JP2002094244A JP2002094244A (ja) | 2002-03-29 |
| JP3669255B2 true JP3669255B2 (ja) | 2005-07-06 |
Family
ID=18767695
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2000283313A Expired - Lifetime JP3669255B2 (ja) | 2000-09-19 | 2000-09-19 | セラミック多層基板の製造方法および未焼成セラミック積層体 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US6588097B2 (ja) |
| JP (1) | JP3669255B2 (ja) |
Families Citing this family (31)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3633435B2 (ja) * | 2000-04-10 | 2005-03-30 | 株式会社村田製作所 | 多層セラミック基板、その製造方法および設計方法、ならびに電子装置 |
| US6759740B2 (en) * | 2001-03-30 | 2004-07-06 | Kyocera Corporation | Composite ceramic board, method of producing the same, optical/electronic-mounted circuit substrate using said board, and mounted board equipped with said circuit substrate |
| DE10145363A1 (de) * | 2001-09-14 | 2003-04-10 | Epcos Ag | Verfahren zur Herstellung eines keramischen Substrats und keramisches Substrat |
| DE60220687T2 (de) | 2001-10-01 | 2007-12-27 | Heraeus, Inc. | Ungesintertes niedertemperaturglaskeramikband für elektronische mikrobauteile, verfahren zur herstellung und verwendung |
| JP2003124429A (ja) * | 2001-10-15 | 2003-04-25 | Matsushita Electric Ind Co Ltd | モジュール部品 |
| KR100480784B1 (ko) * | 2002-01-19 | 2005-04-06 | 삼성전자주식회사 | 동축 케이블을 구비한 ＳＭＤ(Ｓｕｒｆａｃｅ Ｍｏｕｎｔｅｄ Ｄｅｖｉｃｅ) 형태의 패키지 제조 방법 |
| JP2003212668A (ja) * | 2002-01-28 | 2003-07-30 | Sanyo Electric Co Ltd | セラミック積層体およびその製造方法 |
| JP2003243797A (ja) * | 2002-02-19 | 2003-08-29 | Matsushita Electric Ind Co Ltd | モジュール部品 |
| US6776861B2 (en) * | 2002-06-04 | 2004-08-17 | E. I. Du Pont De Nemours And Company | Tape composition and process for internally constrained sintering of low temperature co-fired ceramic |
| JP4199019B2 (ja) * | 2003-02-17 | 2008-12-17 | アルプス電気株式会社 | 表面実装型回路モジュール |
| JP4696443B2 (ja) * | 2003-09-19 | 2011-06-08 | 株式会社村田製作所 | 多層セラミック基板の製造方法 |
| JP2005268692A (ja) * | 2004-03-22 | 2005-09-29 | Mitsubishi Electric Corp | 多層基板の製造方法 |
| DE602005023039D1 (de) * | 2004-10-29 | 2010-09-30 | Murata Manufacturing Co | Mehrschichtiges substrat mit elektronischer komponente des chiptyps und herstellungsverfahren dafür |
| JP4735018B2 (ja) * | 2005-04-19 | 2011-07-27 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| JP4557002B2 (ja) * | 2005-07-01 | 2010-10-06 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
| WO2007004415A1 (ja) * | 2005-07-01 | 2007-01-11 | Murata Manufacturing Co., Ltd. | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
| US7972650B1 (en) * | 2005-07-13 | 2011-07-05 | Nscrypt, Inc. | Method for manufacturing 3D circuits from bare die or packaged IC chips by microdispensed interconnections |
| TW200714163A (en) | 2005-09-16 | 2007-04-01 | Murata Manufacturing Co | Ceramic multilayer substrate and process for producing the same |
| JP4826319B2 (ja) * | 2006-04-05 | 2011-11-30 | 株式会社村田製作所 | 多層回路基板およびその製造方法 |
| JP2008030995A (ja) * | 2006-07-28 | 2008-02-14 | Murata Mfg Co Ltd | 多層セラミック基板およびその製造方法ならびに多層セラミック基板作製用複合グリーンシート |
| KR101124277B1 (ko) * | 2007-07-26 | 2012-03-27 | 가부시키가이샤 무라타 세이사쿠쇼 | 다층 세라믹 기판 및 그 제조 방법 |
| US7998561B2 (en) | 2008-10-23 | 2011-08-16 | Samsung Electro-Mechanics Co., Ltd. | Ceramic laminate and method of manufacturing ceramic sintered body |
| KR101101489B1 (ko) * | 2008-10-23 | 2012-01-03 | 삼성전기주식회사 | 세라믹 적층체 및 세라믹 소결체의 제조방법 |
| KR101072784B1 (ko) * | 2009-05-01 | 2011-10-14 | (주)창성 | 자성시트를 이용한 적층형 인덕터 및 그 제조방법 |
| KR101079381B1 (ko) * | 2009-09-11 | 2011-11-02 | 삼성전기주식회사 | 세라믹 기판의 제조 방법 및 이를 이용하여 제작한 세라믹 기판 |
| JP5527048B2 (ja) * | 2010-06-29 | 2014-06-18 | 株式会社村田製作所 | セラミック多層基板 |
| JP5263226B2 (ja) | 2010-07-05 | 2013-08-14 | 株式会社村田製作所 | 多層セラミック基板およびその製造方法 |
| WO2014087792A1 (ja) * | 2012-12-07 | 2014-06-12 | 株式会社村田製作所 | 高周波モジュール |
| JP6136061B2 (ja) * | 2012-12-13 | 2017-05-31 | 株式会社村田製作所 | 半導体装置 |
| US9801275B2 (en) * | 2014-02-17 | 2017-10-24 | Lg Innotek Co., Ltd. | Printed circuit board and method of manufacturing the same |
| JP6614240B2 (ja) * | 2015-09-18 | 2019-12-04 | 株式会社村田製作所 | セラミック多層基板 |
Family Cites Families (8)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3770529A (en) * | 1970-08-25 | 1973-11-06 | Ibm | Method of fabricating multilayer circuits |
| US4109377A (en) * | 1976-02-03 | 1978-08-29 | International Business Machines Corporation | Method for preparing a multilayer ceramic |
| JPS62287658A (ja) * | 1986-06-06 | 1987-12-14 | Hitachi Ltd | セラミックス多層回路板 |
| US5102720A (en) | 1989-09-22 | 1992-04-07 | Cornell Research Foundation, Inc. | Co-fired multilayer ceramic tapes that exhibit constrained sintering |
| JPH08181443A (ja) * | 1994-12-21 | 1996-07-12 | Murata Mfg Co Ltd | セラミック多層基板およびその製造方法 |
| JP3780386B2 (ja) * | 1996-03-28 | 2006-05-31 | 株式会社村田製作所 | セラミック回路基板及びその製造方法 |
| US6143116A (en) * | 1996-09-26 | 2000-11-07 | Kyocera Corporation | Process for producing a multi-layer wiring board |
| JP3601671B2 (ja) | 1998-04-28 | 2004-12-15 | 株式会社村田製作所 | 複合積層体の製造方法 |
-
2000
- 2000-09-19 JP JP2000283313A patent/JP3669255B2/ja not_active Expired - Lifetime
-
2001
- 2001-08-28 US US09/941,889 patent/US6588097B2/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| US6588097B2 (en) | 2003-07-08 |
| US20020061629A1 (en) | 2002-05-23 |
| JP2002094244A (ja) | 2002-03-29 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3669255B2 (ja) | セラミック多層基板の製造方法および未焼成セラミック積層体 | |
| US7722732B2 (en) | Thick film paste via fill composition for use in LTCC applications | |
| JP2001060767A (ja) | セラミック基板の製造方法および未焼成セラミック基板 | |
| JP5032772B2 (ja) | 低温共焼成セラミック構造物およびその製造方法 | |
| JP3882500B2 (ja) | 厚膜絶縁組成物およびそれを用いたセラミック電子部品、ならびに電子装置 | |
| JPH0811696B2 (ja) | 多層ガラスセラミック基板とその製造方法 | |
| JP3591437B2 (ja) | 多層セラミック基板およびその製造方法ならびに電子装置 | |
| US8231961B2 (en) | Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate | |
| JP4029408B2 (ja) | 難焼結性拘束用グリーンシート及び多層セラミック基板の製造方法 | |
| JP4535098B2 (ja) | 積層型セラミック電子部品の製造方法 | |
| JP4029163B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| JP3994795B2 (ja) | 積層型セラミック電子部品およびその製造方法 | |
| KR100289959B1 (ko) | 저온동시소성세라믹의 내장 커패시터 제조방법 | |
| JPH1153940A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| JP2005085995A (ja) | セラミック基板の製造方法 | |
| JP2010278117A (ja) | 配線基板の製造方法 | |
| JPH11251700A (ja) | 銅メタライズ組成物及びそれを用いたガラスセラミック配線基板 | |
| JP2002368421A (ja) | 多層セラミック基板の製造方法および多層セラミック基板 | |
| JP3872282B2 (ja) | ガラスセラミック基板の製造方法 | |
| JP2004241432A (ja) | 多層セラミック基板およびその製造方法 | |
| JP4530864B2 (ja) | コンデンサ内蔵配線基板 | |
| JP2006089352A (ja) | 誘電体ペーストおよびコンデンサ内蔵ガラスセラミック多層配線基板 | |
| JP2005086017A (ja) | セラミック基板の製造方法 | |
| JP3909192B2 (ja) | ガラスセラミック基板の製造方法 | |
| JP2005136303A (ja) | 多層セラミック基板の製造方法 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040430 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040622 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20040810 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20041221 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041227 |
|
| A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050208 |
|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050322 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050404 |
|
| R150 | Certificate of patent or registration of utility model |
Ref document number: 3669255 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090422 Year of fee payment: 4 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100422 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110422 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120422 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130422 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140422 Year of fee payment: 9 |
|
| EXPY | Cancellation because of completion of term |