JP2001060767A - セラミック基板の製造方法および未焼成セラミック基板 - Google Patents

セラミック基板の製造方法および未焼成セラミック基板

Info

Publication number
JP2001060767A
JP2001060767A JP2000128369A JP2000128369A JP2001060767A JP 2001060767 A JP2001060767 A JP 2001060767A JP 2000128369 A JP2000128369 A JP 2000128369A JP 2000128369 A JP2000128369 A JP 2000128369A JP 2001060767 A JP2001060767 A JP 2001060767A
Authority
JP
Japan
Prior art keywords
constraining layer
ceramic
thickness
layer
manufacturing
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP2000128369A
Other languages
English (en)
Other versions
JP3687484B2 (ja
Inventor
Sadaaki Sakamoto
禎章 坂本
Hirobumi Sunahara
博文 砂原
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Murata Manufacturing Co Ltd
Original Assignee
Murata Manufacturing Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co Ltd filed Critical Murata Manufacturing Co Ltd
Priority to JP2000128369A priority Critical patent/JP3687484B2/ja
Priority to US09/584,317 priority patent/US6395118B1/en
Priority to KR1020000032112A priority patent/KR100862537B1/ko
Priority to DE60011515T priority patent/DE60011515T2/de
Priority to EP00112712A priority patent/EP1061569B1/en
Publication of JP2001060767A publication Critical patent/JP2001060767A/ja
Priority to US10/096,415 priority patent/US6551427B2/en
Application granted granted Critical
Publication of JP3687484B2 publication Critical patent/JP3687484B2/ja
Anticipated expiration legal-status Critical
Expired - Lifetime legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/12—Mountings, e.g. non-detachable insulating substrates
    • H01L23/14—Mountings, e.g. non-detachable insulating substrates characterised by the material or its electrical properties
    • H01L23/15—Ceramic or glass substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/18—Printed circuits structurally associated with non-printed electric components
    • H05K1/182—Printed circuits structurally associated with non-printed electric components associated with components mounted in the printed circuit board, e.g. insert mounted components [IMC]
    • H05K1/185—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit
    • H05K1/186—Components encapsulated in the insulating substrate of the printed circuit or incorporated in internal layers of a multilayer circuit manufactured by mounting on or connecting to patterned circuits before or during embedding
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/03—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on magnesium oxide, calcium oxide or oxide mixtures derived from dolomite
    • C04B35/04—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on magnesium oxide, calcium oxide or oxide mixtures derived from dolomite based on magnesium oxide
    • C04B35/053—Fine ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/10—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on aluminium oxide
    • C04B35/111—Fine ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/16—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay
    • C04B35/18—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on silicates other than clay rich in aluminium oxide
    • C04B35/185—Mullite 3Al2O3-2SiO2
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/01—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics
    • C04B35/48—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on oxide ceramics based on zirconium or hafnium oxides, zirconates, zircon or hafnates
    • C04B35/486—Fine ceramics
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/515—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics
    • C04B35/58—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides
    • C04B35/583—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products based on non-oxide ceramics based on borides, nitrides, i.e. nitrides, oxynitrides, carbonitrides or oxycarbonitrides or silicides based on boron nitride
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B35/00—Shaped ceramic products characterised by their composition; Ceramics compositions; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/622—Forming processes; Processing powders of inorganic compounds preparatory to the manufacturing of ceramic products
    • C04B35/626—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B
    • C04B35/63—Preparing or treating the powders individually or as batches ; preparing or treating macroscopic reinforcing agents for ceramic products, e.g. fibres; mechanical aspects section B using additives specially adapted for forming the products, e.g.. binder binders
    • C04B35/632—Organic additives
    • C04B35/634—Polymers
    • C04B35/63404—Polymers obtained by reactions only involving carbon-to-carbon unsaturated bonds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4803—Insulating or insulated parts, e.g. mountings, containers, diamond heatsinks
    • H01L21/481—Insulating layers on insulating parts, with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H01L21/4814—Conductive parts
    • H01L21/4846—Leads on or in insulating or insulated substrates, e.g. metallisation
    • H01L21/4857—Multilayer substrates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/48—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor
    • H01L23/488—Arrangements for conducting electric current to or from the solid state body in operation, e.g. leads, terminal arrangements ; Selection of materials therefor consisting of soldered or bonded constructions
    • H01L23/498—Leads, i.e. metallisations or lead-frames on insulating substrates, e.g. chip carriers
    • H01L23/49822—Multilayer substrates
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/0002—Not covered by any one of groups H01L24/00, H01L24/00 and H01L2224/00
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/095—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00 with a principal constituent of the material being a combination of two or more materials provided in the groups H01L2924/013 - H01L2924/0715
    • H01L2924/097—Glass-ceramics, e.g. devitrified glass
    • H01L2924/09701—Low temperature co-fired ceramic [LTCC]
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/16—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor
    • H05K1/162—Printed circuits incorporating printed electric components, e.g. printed resistor, capacitor, inductor incorporating printed capacitors
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10613—Details of electrical connections of non-printed components, e.g. special leads
    • H05K2201/10621—Components characterised by their electrical contacts
    • H05K2201/10636—Leadless chip, e.g. chip capacitor or resistor
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4688—Composite multilayer circuits, i.e. comprising insulating layers having different properties
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10S—TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10S428/00—Stock material or miscellaneous articles
    • Y10S428/901—Printed circuit
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24802—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.]
    • Y10T428/24926—Discontinuous or differential coating, impregnation or bond [e.g., artwork, printing, retouched photograph, etc.] including ceramic, glass, porcelain or quartz layer

Abstract

(57)【要約】 【課題】 優れた寸法精度を有し、反りの少ないセラミ
ック基板を容易に効率良く製造すること。 【解決手段】 （ａ）セラミック層と導体層とを積層し
てなる未焼結の多層セラミック体１を準備する工程と、
（ｂ）多層セラミック体１の両主面に、多層セラミック
体１の焼結条件では焼結しないセラミック粉末を有機バ
インダ中に分散してなる第1拘束層７ａ、第2拘束層７ｂ
をそれぞれ密着させ、拘束層付きの多層セラミック体を
形成する工程と、（ｃ）拘束層付きの多層セラミック体
を多層セラミック体１の焼結条件で焼成する工程と、
（ｄ）多層セラミック体１の焼結後、第1拘束層７ａ、
第2拘束層７ｂを除去する工程とを有する多層セラミッ
ク基板の製造方法において、第1拘束層７ａの厚みＴ１
を第2拘束層７ｂの厚みＴ２よりも厚くし、この第1拘束
層７ａを、焼成によってより大きく収縮し得る一方主面
６ａ側に設けることを特徴とする、セラミック基板の製
造方法。

Description

【発明の詳細な説明】
【０００１】
【発明の属する技術分野】本発明は、セラミック基板の
製造方法に関するものであり、特に、半導体集積回路部
品等の能動部品や、コンデンサやインダクタ等の受動部
品を表面実装可能なセラミック多層基板の製造方法に関
するものである。
【０００２】
【従来の技術】近年、半導体集積回路部品（半導体デバ
イス）をはじめ、チップコンデンサ、チップインダクタ
等のチップ状電子部品を搭載するセラミック多層基板に
おいては、高精度の受動部品を内蔵しながら高密度に配
線を施し、半導体デバイスやチップ状電子部品を高密度
に搭載することが求められている。さらに、実装密度を
より一層高めると共に高周波化に対応するため、Ａｇ、
Ａｇ−Ｐｄ、Ｃｕ、Ａｕ等の低抵抗導体材料からなる導
体パターンを形成した比誘電率１５以下の絶縁性セラミ
ックグリーンシートを複数枚積層し、これを１０００℃
以下の低温で一括に焼成してなる、低温焼成タイプのセ
ラミック多層基板が開発されている。
【０００３】ここで、セラミック多層基板の高密度配線
化を達成する方法として、特開平５−１６３０７２号公
報には、未焼結セラミック体の上下方向から比較的大き
な圧力を加えながら焼成処理を実施する方法が開示され
ている。また、特開平４−２４３９７８号公報には、低
温焼成可能な複数のセラミックグリーンシートを積層し
た未焼結セラミック体の上下両主面に、この未焼結セラ
ミック体の焼成条件では焼結しない拘束用セラミックグ
リーンシートを積層、圧着した後、これらを未焼結セラ
ミック体の焼結条件で焼成し、その後、拘束用セラミッ
クグリーンシートに由来する未焼結層を剥離・除去する
といった方法が開示されている。
【０００４】これらの方法によれば、未焼成セラミック
体の平面方向への焼成収縮、すなわちＸ−Ｙ基板平面方
向への焼成収縮を十分に抑制できるので、得られるセラ
ミック多層基板の寸法精度が極めて高くなる。つまり、
得られたセラミック多層基板においては、高密度に配線
を施してもそれが短絡しにくく、かつ、各種の実装部品
を高精度に搭載できる。
【０００５】
【発明が解決しようとする課題】しかしながら、前者の
方法では、比較的大きな圧力を加えながら焼成する必要
があるため、加圧焼成用の特別な設備を必要とし、設備
コストや製造効率等の面で問題がある。他方、後者の方
法においては、必ずしも焼成時の加圧を必要としないも
のの、たとえば、未焼結セラミック体の一方主面側と他
方主面側とから等しい距離にある中心面に関して上側と
下側とで、配線の形成密度や焼成時の収縮挙動が異なる
場合、それに起因する反りが生じ易いといった問題があ
る。
【０００６】特に、近年、セラミック多層基板において
は、その高密度配線化に伴ってマザーボード等に搭載・
接続するための入出力（Ｉ／Ｏ）端子数が飛躍的に増加
している。また、その多機能化、高性能化に伴って、高
精度で数多くの回路要素が必要となっており、コンデン
サやインダクタ等の回路素子を高密度に内蔵することが
要求されている。このような状況では、未焼結セラミッ
ク体の一方主面側と他方主面側ではその収縮度合いに差
が発生し易いため、焼成時に加圧を行わない場合、より
大きく収縮し得る主面側に凹状の反りが生じることにな
る。
【０００７】また、特表平５−５０３４９８号公報、特
開平９−９２９８３号公報には、セラミック多層基板の
反りを一定範囲内に収めるために、未焼結セラミック体
の両主面に拘束用セラミックグリーンシートを密着さ
せ、かつ、焼成時に、その垂直方向（Ｚ方向）から一軸
的な荷重を付加的に加える方法が開示されている。この
場合、未焼結セラミック体や拘束用セラミックグリーン
シートに含まれる有機バインダの揮発を阻害しないよう
に、多孔性の板等によって、あるいはこれを介して荷重
を加える必要がある。
【０００８】しかしながら、この方法では、上述した手
法と同様に、荷重を加えながら焼成を行うための特別な
装備が必要であり、設備コストや製造効率の面で問題が
残る。さらに、未焼結セラミック体を多孔性の板で強制
的に押さえつけるため、荷重を受ける部分と荷重を受け
ない部分とが多孔性板の空隙に応じた細かいピッチで存
在することになり、得られたセラミック基板表面には、
このピッチの微細な凹凸が生じることがある。
【０００９】本発明は、上述した実情に鑑みてなされた
ものであり、その目的は、反り等の基板変形を抑制し
て、寸法精度の優れたセラミック基板を容易に効率良く
製造することにある。
【００１０】
【課題を解決するための手段】すなわち、本発明は、導
体パターンを備えた未焼結セラミック体の両主面に、前
記未焼結セラミック体の焼結条件では焼結しない無機粉
末を主成分とする第１拘束層、第２拘束層をそれぞれ密
着させ、これを前記未焼結セラミック体の焼結条件で焼
成した後、各拘束層を除去する、セラミック基板の製造
方法において（以下、無収縮プロセスと称する）、前記
第１拘束層、前記第２拘束層を互いに剛性の異なる層と
することを特徴とするセラミック基板の製造方法に係る
ものである。
【００１１】本発明のセラミック基板の製造方法によれ
ば、上述の無収縮プロセスにおいて、前記第１拘束層、
前記第２拘束層を互いに剛性の異なる層とするので、焼
成によるセラミック基板の変形を抑制するように、第１
拘束層、第２拘束層の剛性を選択することができ、した
がって、基板平面方向への焼成収縮を抑制することがで
きると同時に、反り等の基板変形を抑制して、寸法精度
に優れたセラミック基板を容易にかつ効率良く得ること
ができる。
【００１２】特に、本発明においては、前記第１拘束層
を前記第２拘束層よりも剛性の高い層とし、前記第１拘
束層を、前記焼成によってより大きく収縮し得る一方主
面側に密着させることが望ましい。すなわち、剛性の高
い第１拘束層を、焼成によってより大きく収縮し得る一
方主面側に密着させるので、一方主面側と他方主面側と
の収縮度合いの違いに起因する基板の反りや歪みを十分
に抑えることができる。つまり、基板変形を十分に抑制
し、寸法精度の優れたセラミック多層基板を、特別の焼
成設備を用いなくても、容易に効率良く製造することが
できる。
【００１３】ここで「剛性の高い拘束層」とは、未焼結
セラミック体に対する焼成時の変形抵抗が大きな拘束層
であることを意味する。また、「焼成によってより大き
く収縮し得る一方主面側」とは、未焼結セラミック体の
一方主面側と他方主面側とから等距離にある中心面に関
し、導体パターンの形成密度が高い側、セラミック層の
収縮開始温度が早い側、セラミック層の収縮率が大きい
側等であって、拘束層が無い場合あるいは拘束層の剛性
が不十分な場合、焼成後に凹状の反りが発生し得る主面
側を意味する。
【００１４】
【発明の実施の形態】次に、第１拘束層の剛性を第２拘
束層の剛性よりも高くするための手法を説明する。ま
ず、第１拘束層の剛性を第２拘束層の剛性よりも高くす
るための手法として、第１に、第１拘束層の厚みを第２
拘束層の厚みよりも厚く形成する手法（以下、第１の手
法と称する。）が挙げられる。つまり、拘束層の厚みを
厚く形成するほどその剛性が高くなるので、第２拘束層
の厚みよりも第１拘束層の厚みを厚くすることによっ
て、第１拘束層の剛性を第２拘束層の剛性よりも高くで
きる。
【００１５】なお、各拘束層の厚みは、この拘束層がセ
ラミックグリーンシートの場合は、未焼結セラミック体
の焼結条件では焼結しない無機粉末を有機バインダ中に
分散してなる拘束層用組成物をキャスティング法やドク
ターブレード法等によってシート成形するときに、適当
に調整すればよい。あるいは、複数のセラミックグリー
ンシートを積層してその厚みを調整することもできる。
また、ペースト状の拘束層用組成物を未焼結セラミック
体の両主面に塗布する場合は、その塗布厚や塗布回数を
適当に調整すればよい。
【００１６】また、第１の手法においては、第１拘束層
の厚みを第２拘束層の厚みの３倍以下とすることが望ま
しい。第１拘束層の厚みが第２拘束層の厚みの３倍を超
えても、拘束層の厚みが異なっていることによる効果が
殆ど得られないからである。あるいは、拘束層による拘
束力のバランスが崩れ、未焼結セラミック体の平面方向
の収縮を十分に抑制できないことがある。また、第１拘
束層の厚みは、基板の寸法精度および反り量、並びに、
有機バインダの揮発し易さ等を考慮して、第２拘束層の
厚みの１．１〜１．６倍とすることがさらに望ましい。
【００１７】つまり、無収縮プロセスに必要な拘束層の
厚みを最小限に抑えることによって、拘束層に要するコ
ストを抑え、かつ、その焼成後の剥離・除去を極めて容
易に行うことが可能となり、セラミック基板の製造効率
を改善することができる。さらに、未焼結セラミック体
中の有機バインダ、拘束層中の有機バインダを円滑に揮
発させることができるので、焼成時間を短縮し、焼成ム
ラが少なく、有機バインダの残渣によるポア等の発生を
抑え、高品質のセラミック基板を製造することができ
る。
【００１８】但し、第１拘束層の厚み、第２拘束層の厚
みは、セラミック層の材質や層数や、導体パターンの材
質、形成密度、層数等の種々の要因により変動するもの
である。すなわち、反りや歪み等の基板変形の程度に応
じて、最適な厚みの第１拘束層、第２拘束層を適宜選択
すればよい。
【００１９】第２に、第１拘束層中の無機粉末の平均粒
径を、第２拘束層中の無機粉末の平均粒径よりも小さく
する手法（以下、第２の手法と称する。）が挙げられ
る。つまり、拘束層の主構成成分である無機粉末の平均
粒径を小さくするほど拘束層の剛性は高くなるので、第
１拘束層中の無機粉末を第２拘束層中の無機粉末の平均
粒径よりも小さくなるように選択することによって、第
１拘束層の剛性を第２拘束層の剛性よりも高く設定する
ことができる。
【００２０】具体的には、第１拘束層中の無機粉末の平
均粒径を０．２〜０．８μｍとし、第２拘束層中の無機
粉末の平均粒径を１．０〜５．０μｍとすることが望ま
しい。また、そのときの無機粉末の比表面積について
は、第１拘束層中の無機粉末の比表面積を４．０〜１
０．０ｍ3／ｇとし、第２拘束層中の無機粉末の比表面
積を１．５〜５．０ｍ3／ｇとすることが望ましい。ま
た、第１拘束層、第２拘束層にそれぞれ種類の異なる無
機粉末を使用することによって、第１拘束層の剛性と第
２拘束層の剛性とを互いに異ならせることもできる。
【００２１】第３に、第１拘束層中の有機バインダ量
を、第２拘束層中の有機バインダ量よりも少なくする手
法（以下、第３の手法と称する。）が挙げられる。つま
り、第１拘束層および第２拘束層が、無機粉末を有機バ
インダ中に分散してなる層である場合、有機バインダ量
を少なくするほど拘束層の剛性は高くなるので、第１拘
束層中の有機バインダ量を第２拘束層中の有機バインダ
量より少なくすることによって、第１拘束層の剛性を第
２拘束層の剛性よりも高くできる。なお、第３の手法に
おいては、たとえば、同量の無機粉末を使用する場合、
無機粉末１００重量部に対して第１拘束層中の有機バイ
ンダ量を５〜１０重量部とし、第２拘束層中の有機バイ
ンダ量を８〜１３重量部とすることが望ましい。
【００２２】第４に、第１拘束層中にファイバー状の酸
化物無機粒子を含有させる手法（以下、第４の手法と称
する。）が挙げられる。つまり、拘束層中にファイバー
状の酸化物無機粒子が含有されていると拘束層の剛性は
高くなるので、第１拘束層中にファイバー状の酸化物無
機粒子を含有させることによって、あるいは、第１拘束
層中のファイバー状の酸化物無機粒子の含有量を第２拘
束層中の含有量よりも多くすることによって、第１拘束
層の剛性を第２拘束層の剛性よりも高く設定することが
できる。なお、ファイバー状の酸化物無機粒子として
は、ジルコニアやアルミナ等のセラミック粒子を使用す
ることができ、その長軸長は３〜５００μｍ程度のもの
が好適である。
【００２３】さらに、第５に、第１拘束層中に、未焼結
セラミック体の焼結温度では粘性流動を起こさないガラ
ス粉末を含有させる手法（以下、第5の手法と称す
る。）が挙げられる。つまり、拘束層はガラス粉末を含
有することによって剛性が高くなるので、第１拘束層中
にガラス粉末を含有させることによって、あるいは、第
１拘束層中のガラス粉末含有量をより多くすることによ
って、第１拘束層の剛性を第２拘束層の剛性よりも高く
設定することができる。
【００２４】但し、ガラス粉末の種類や量によっては、
ガラスの粘性流動により、拘束層が大きく収縮すること
があるので、拘束層中に含有させるガラス粉末は、未焼
結セラミック体の焼結温度では粘性流動を起こさない材
料を選択し、さらに、粘性流動を起こさない程度の量
（拘束層が有意に収縮しない程度の量）にすることが望
ましい。具体的には、未焼結セラミック体の焼結温度が
９００〜１０００℃程度の場合、軟化点８００℃以上の
ガラス粉末（たとえばケイ酸塩系ガラス粉末）を０．５
重量％以下含有させることにより、拘束層自身の収縮を
抑制したうえで、拘束層の剛性を所望程度に高めること
ができる。
【００２５】以上、第１拘束層を第２拘束層よりも剛性
の高い拘束層とするための手法を説明したが、本発明に
おいては、第１の手法〜第５の手法を適宜組み合わせて
適用することも可能である。たとえば、第１拘束層の厚
みを第２拘束層の厚みよりも厚くし、さらに、第１拘束
層中の無機粉末の平均粒径を第２拘束層中の無機粉末の
平均粒径よりも小さくするというように、種々の組み合
わせが可能である。
【００２６】また、本発明においては、第１拘束層およ
び第２拘束層を、無機粉末を有機バインダ中に分散して
なるセラミックグリーンシートとすることが望ましい。
具体的には、第１拘束層、第２拘束層として、アルミ
ナ、ジルコニア、マグネシア、ムライト、石英、窒化ホ
ウ素等の酸化物無機粉末、あるいは、窒化ホウ素等の非
酸化物系無機粉末等を用いることができ、たとえば、酸
化物無機粉末を、未焼結セラミック体の焼成時には揮発
し得る有機バインダ中に分散せしめ、これを拘束層用組
成物としてシート状に成形してなるセラミックグリーン
シートを好適に使用できる。
【００２７】但し、上述したように、本発明において、
第１拘束層、第２拘束層はグリーンシートの形態に限定
されるものではなく、ペースト状組成物を塗布してなる
層であってもよいし、噴霧、浸漬等の方法で形成してな
る層であってもよい。また、拘束層用組成物中には、可
塑剤、離型剤、分散剤、剥離剤等の種々の添加剤を加え
ることもできる。
【００２８】また、本発明において、未焼結セラミック
体は、コンデンサ、インダクタおよび抵抗体からなる群
より選ばれる少なくとも１種の受動部品を内蔵するもの
であってよい。すなわち、未焼結セラミック体中に各種
の受動部品が内蔵されていると、未焼結セラミック体の
一方主面側と他方主面側とで、受動部品を構成するパタ
ーンの形成密度が異なって、焼成収縮度合いに差が生
じ、基板が変形し易くなる傾向にある。これに対して、
第１拘束層を第２拘束層よりも剛性の高い拘束層とし、
この第１拘束層を、未焼結セラミック体を焼成する際
に、焼成によってより大きく収縮し得る一方主面側に密
着させることによって、反りや歪みのような基板変形を
十分に抑制できる。
【００２９】なお、未焼結セラミック体には、コンデン
サやインダクタをブロック部品として内蔵していてもよ
い。すなわち、コンデンサやインダクタを未焼結のブロ
ック状に成形して、これを未焼結セラミック体の所定箇
所に内蔵する場合、各ブロック部品を形成する誘電体材
料や磁性体材料の収縮挙動と、未焼結セラミック体の収
縮挙動との違い（特に収縮開始温度や収縮率の違い）か
ら、一方主面側と他方主面側とで収縮度合いに差が生
じ、反りや歪みが発生することがある。これに対して、
第１拘束層を第２拘束層よりも剛性の高い拘束層とし、
この第１拘束層を、未焼結セラミック体を焼成する際
に、焼成によってより大きく収縮し得る一方主面側に密
着させることによって、基板の反りや歪みを十分に抑制
できる。なお、本発明において、内蔵される受動部品
は、コンデンサやインダクタ等の単体部品に限定される
ものではなく、これらの複合体、たとえばコンデンサ、
インダクタを組み合わせたＬＣ複合部品等であってもよ
い。また、ブロック部品は、未焼結のものであることが
望ましいが、焼成済みのブロック部品（チップ部品）で
あっても構わない。
【００３０】また、本発明においては、未焼結セラミッ
ク体を１０００℃以下で焼成することが望ましい。すな
わち、未焼結セラミック体は、結晶化ガラス系、ガラス
複合系、非ガラス系等の公知の低温焼結セラミック材料
で構成することが望ましい。このような場合、電極や配
線となる導体パターンとして、Ａｇ、Ａｇ−Ｐｄ、Ａｇ
−Ｐｔ、Ｃｕ、Ａｕ等の低融点金属材料を用いることが
でき、信号の高速化、高周波化にも十分に対応可能とな
る。なお、導体パターン用の材料は、前述したものに限
定されるものではなく、Ｎｉ、Ｐｔ、Ｐｄ、Ｗ、Ｍｏ等
の他の金属材料を用いてもよい。
【００３１】また、未焼結セラミック体は、絶縁性、誘
電性、磁性等の種々の特性を備えるセラミックであって
よい。特に、いずれの場合も、軟化点８００℃以下のガ
ラス成分を含有することが望ましく、このガラス成分の
含有量は、セラミック成分（フィラー成分）に対して５
〜１００重量部の範囲内に選ぶことが、拘束層の拘束力
が十分に発揮されることから、有利である。また、未焼
結セラミック体は、たとえば、鉛酸化物、ビスマス酸化
物、炭酸バリウム等の９００℃以下で液相を生じる液相
形成物を含有することが望ましく、この液相形成物の含
有量は、セラミック成分に対して５〜１００重量部の範
囲内に選ぶことが有利である。
【００３２】また、本発明においては、焼成を荷重をか
けることなく実施することが可能である。すなわち、加
圧しながら焼成を施すための特別な設備を必要とするこ
となく、優れた寸法精度を有し、基板変形が少ないセラ
ミック多層基板を、容易にかつ効率良く製造できる。ま
た、得られるセラミック基板の表面に、多孔性の板等に
よる微細な凹凸が生じること無く、表面平滑性に優れた
セラミック多層基板が得られる。
【００３３】但し、本発明は、焼成時に荷重をかけない
方法に限定されるものではなく、ある一定の荷重をかけ
ながら焼成を行ってもよい。たとえば、拘束層を設けた
未焼結セラミック体に対して、１０ｋｇ／ｃｍ2以下の
一軸的な荷重を加えながら焼成処理を施すことも可能で
ある。
【００３４】次に、本発明のセラミック基板の製造方法
を実施の形態例に基づいて説明する。
【００３５】第１の実施の形態 図１〜図５を参照に、第１の実施の形態によるセラミッ
ク多層基板の製造方法を説明する。
【００３６】まず、図１に示すように、コンデンサＣと
なる未焼結の成形体ブロック、インダクタＬとなる未焼
結の成形体ブロックを準備する。ここで、コンデンサＣ
用の成形体ブロックは、誘電体セラミック粉末を主成分
とする誘電体セラミックグリーンシートを介して内部電
極を積層してなる多層構造を有している。そして、この
成形体ブロックの対向する端面部には、その両端に端子
電極がそれぞれ形成されており、内部電極は、周知の多
層セラミックコンデンサにおける内部電極と同様、一方
の端子電極に接続される電極と他方の端子電極に接続さ
れる電極とが交互に積層されている。
【００３７】他方、インダクタＬ用の成形体ブロック
は、磁性体セラミック粉末を主成分とする磁性体セラミ
ックグリーンシートを介して内部電極が積層された多層
構造を有している。そして、この成形体ブロックの対向
する端面には、その両端に端子電極がそれぞれ形成され
ており、各々内部電極は、磁性体セラミックグリーンシ
ートを貫通するビアホールによって接続され、全体とし
てコイル状に延びる導体パターンを構成している。
【００３８】なお、コンデンサＣ用の成形体ブロック、
インダクタＬ用の成形体ブロックは、１０００℃以下の
温度で焼成可能なように構成する。そのためには、誘電
体セラミックグリーンシートおよび磁性体セラミックグ
リーンシートの主成分であるセラミック機能材料、すな
わち誘電体セラミック粉末および磁性体セラミック粉末
にガラスを添加したもの、あるいは、結晶化ガラス粉末
そのものを用いる。
【００３９】具体的には、誘電体セラミックグリーンシ
ートとして、チタン酸バリウムにホウ珪酸系ガラスを少
量混合した混合粉末を有機ビヒクル中に分散してなるセ
ラミックスラリーをドクターブレード法等によってシー
ト状に成形したものを用いることができる。また、磁性
体セラミックグリーンシートとして、ニッケル亜鉛フェ
ライトにホウ珪酸系ガラスを少量混合した混合粉末を有
機ビヒクル中に分散してなるセラミックスラリーをドク
ターブレード法等によってシート状に成形したものを用
いることができる。さらに、コンデンサＣを構成する内
部電極および端子電極、並びに、インダクタＬを構成す
る内部電極、端子電極およびビアホールは、たとえば、
Ａｇ、Ａｇ−Ｐｔ、Ａｇ−Ｐｄ、Ｃｕ、Ａｕ等の金属ま
たは合金を含む導体ペーストによって形成できる。
【００４０】また、コンデンサＣ用の成形体ブロック、
インダクタＬ用の成形体ブロックは、内部電極が形成さ
れた所定枚数の誘電体セラミックグリーンシート、並び
に、内部電極およびビアホールが形成された所定枚数の
磁性体セラミックグリーンシートをそれぞれ積層した
後、圧着工程に付すことが望ましく、たとえば水圧プレ
スで２００ｋｇ／ｃｍ2程度の圧力が好適に付与され
る。
【００４１】他方、図１に示す積層体４を形成するため
に、絶縁性セラミック粉末を主成分とする絶縁性セラミ
ックグリーンシート１ｃ、１ｄ、１ｅおよび１ｆを準備
する。絶縁性セラミックグリーンシート１ｃ、１ｄ、１
ｅおよび１ｆは、絶縁性セラミックにガラスを混合した
混合粉末を有機ビヒクル中に分散してなるセラミックス
ラリーをドクターブレード法等によってシート状に成形
したものである。また、積層体４は、ビアホール２ｆお
よび空隙部３ａ、３ｂを有するように加工されたセラミ
ックグリーンシート１ｃ、１ｄ、１ｅおよび１ｆを順次
積層してなる積層体である。
【００４２】そして、図１に示すように、積層体４の空
隙部３ａ、３ｂに、コンデンサＣ用の成形体ブロック、
インダクタＬ用の成形体ブロックをそれぞれ嵌め込む。
このとき、各成形体ブロックの各端子電極は空隙部３
ａ、３ｂの上下の開口面から露出することになる。次い
で、たとえば５００ｋｇ／ｃｍ2程度の水圧プレスによ
って、これらを圧着し、コンデンサＣ用の成形体ブロッ
ク、インダクタＬ用の成形体ブロックを内蔵した積層体
４を形成する。このように、コンデンサＣ用の成形体ブ
ロック、インダクタＬ用の成形体ブロックを含む積層体
４を圧着工程に付すことによって、セラミックグリーン
シート１ｃ、１ｄ、１ｅおよび１ｆの密着性が高められ
ると共に、各成形体ブロックと空隙部の内周面とが密着
する。
【００４３】次いで、図２に示すように、コンデンサＣ
用の成形体ブロック、インダクタＬ用の成形体ブロック
を内蔵する積層体４の上面側に、絶縁性セラミックグリ
ーンシート１ａおよび１ｂを積層し、下面側に絶縁性セ
ラミックグリーンシート１ｇを積層、圧着する。これに
よって、図３に示す未焼結の多層セラミック体１を形成
する。
【００４４】ここで、絶縁性セラミックグリーンシート
１ａには、ビアホール２ａ、２ｂが形成されており、他
方、絶縁性セラミックグリーンシート１ｂには、ビアホ
ール２ｃ、２ｄおよび２ｅ、内層導体パターン５ａおよ
び５ｂ、厚膜抵抗体Ｒがそれぞれ形成されている。そし
て、ビアホール２ａはビアホール２ｃおよび２ｆと導通
するように形成されており、ビアホール２ｂは内部導体
パターン５ｂと導通するように形成されている。また、
厚膜抵抗体Ｒの一方端部は、内部導体パターン５ａおよ
びビアホール２ｄを介してコンデンサＣの一方端子電極
に導通しており、厚膜抵抗体Ｒの他方端部は、内部導体
パターン５ｂおよびビアホール２ｅを介してインダクタ
Ｌの一方端子電極に導通している。また、絶縁性セラミ
ックグリーンシート１ｇには、内部導体パターン５ｃが
形成されており、内部導体パターン５ｃは、ビアホール
２ｆ、コンデンサＣの他方端子電極、インダクタＬの他
方端子電極と導通している。
【００４５】なお、絶縁性セラミックグリーンシート１
ａ、１ｂおよび１ｇは、上述したように、絶縁性セラミ
ックにガラスを混合した混合粉末を有機ビヒクル中に分
散してなるセラミックスラリーをドクターブレード法等
によってシート状に成形したものである。また、内部導
体パターン５ａ、５ｂおよび５ｃ、並びに、ビアホール
２ａ、２ｂ、２ｃ、２ｄおよび２ｅは、たとえばＡｇ、
Ａｇ−Ｐｔ、Ａｇ−Ｐｄ、Ｃｕ、Ｎｉ、Ｐｔ、Ｐｄ、
Ｗ、Ｍｏ、Ａｕ等を含む導体ペーストによって形成で
き、それぞれ、スクリーン印刷等によって所望のパター
ンに形成される。また、厚膜抵抗体Ｒは、抵抗体ペース
トの印刷によって形成でき、たとえば、酸化ルテニウム
にホウ珪酸系ガラスを少量混合した混合粉末を有機ビヒ
クル中に分散してなるペーストを使用できる。
【００４６】さらに、絶縁性セラミックグリーンシート
１ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆおよび１ｇの主構
成成分である絶縁性セラミック粉末は、１０００℃以下
で焼成可能なものを用いる。たとえば、軟化点８００℃
以下のガラス粉末、あるいは、９００℃以下で液相を生
じる液相形成物を含み、このガラス粉末あるいは液相形
成物の含有量が、セラミック粉末１００重量部に対して
５〜１００重量部の範囲内に選ばれていると、１０００
℃以下の比較的低温で焼結可能な絶縁性セラミック粉末
が得られる。なお、ガラス粉末あるいは液相形成物の含
有量が５重量部未満の場合、焼結温度が１０００℃より
高くなる傾向がある。焼結温度が高くなると、前述した
導体材料の選択幅が狭くなるので望ましくない。具体的
には、ホウ珪酸系ガラスとアルミナとの混合粉末を有機
ビヒクル中に分散してなるセラミックスラリーをドクタ
ーブレード法等によってシート状に成形したセラミック
グリーンシートを用いることができ、このような絶縁性
セラミックグリーンシートは、８００〜１０００℃程度
の比較的低温で焼結可能である。
【００４７】次いで、図３に示すように、絶縁性セラミ
ックグリーンシート１ａ、絶縁性セラミックグリーンシ
ート１ｂ、積層体４、絶縁性セラミックグリーンシート
１ｇを順次積層、圧着した多層セラミック体１の一方主
面６ａ、他方主面６ｂに、第１拘束層７ａ、第２拘束層
７ｂをそれぞれ密着させて、拘束層付きの多層セラミッ
ク体を形成する。そして、この拘束層付きの多層セラミ
ック体をセッター９上に載置し、焼成設備に投入する。
【００４８】ここで、第１拘束層７ａ、第２拘束層７ｂ
は、多層セラミック体１の焼成条件では焼結しない未焼
結のセラミック粉末を有機バインダ中に分散してなるシ
ート状の拘束層である。そして、コンデンサＣ用の成形
体ブロック、インダクタＬ用の成形体ブロック、並び
に、絶縁性セラミックグリーンシート１ａ、１ｂ、１
ｃ、１ｄ、１ｅ、１ｆおよび１ｇは全て１０００℃以下
で焼成可能であるから、これらを複合化した多層セラミ
ック体１は１０００℃以下の温度で焼成可能である。す
なわち、第１拘束層７ａ、第２拘束層７ｂを構成するセ
ラミック粉末は１０００℃以下では焼結しないものであ
ればよい。
【００４９】また、第１拘束層７ａ、第２拘束層７ｂ
は、多層セラミック体１の積層方向における両端に位置
する各主面、すなわち一方主面６ａ、他方主面６ｂにそ
れぞれ密着するように設けられ、その後、多層セラミッ
ク体１と共に圧着する。この圧着には、たとえば１００
０ｋｇ／ｃｍ2程度の圧力の水圧プレスが好適である。
【００５０】また、第１拘束層７ａは厚みＴ１を有し、
第２拘束層７ｂは厚みＴ２を有するものとする。ここで
は、多層セラミック体１の一方主面６ａ側の方が他方主
面６ｂ側よりも焼成による収縮が大きいので、すなわ
ち、第１拘束層と第２拘束層とが同じ厚みでその剛性が
不十分な場合、多層セラミック体１は一方主面６ａ側に
凹状に反るので、第２拘束層７ｂの厚みＴ２よりも第１
拘束層７ａの厚みＴ１を厚く形成する。つまり、Ｔ１＞
Ｔ２とすることによって、第２拘束層７ｂよりも第１拘
束層７ａの剛性が高くなる。
【００５１】なお、上述したように、第１拘束層７ａの
厚みＴ１は第２拘束層７ｂの厚みＴ２の３倍以下とする
ことが望ましい。但し、厚みＴ１、Ｔ２は、セラミック
層の材質や層数、導体パターンの材質、形成密度、層
数、さらには内部に形成する受動部品の配線密度等、多
層セラミック体の構成要件によって変動するので、最適
な厚みを適宜選択すればよい。
【００５２】次いで、図３に示した状態で、たとえば、
空気中、無荷重で、９００℃程度で焼成すると、コンデ
ンサＣ用の成形体ブロック、インダクタＬ用の成形体ブ
ロックが焼結して、焼結状態のコンデンサＣ、インダク
タＬになると共に、絶縁性セラミックグリーンシート１
ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆおよび１ｇも焼結し
て、多層セラミック体１の焼結体であるセラミック多層
基板１０が得られる。
【００５３】そして、これを冷却した後、第１拘束層７
ａ、第２拘束層７ｂを除去する。ここで、多層セラミッ
ク体１の焼成後、各拘束層は未焼結のセラミック粉末か
らなる多孔質層として存在しており、湿式ホーニング法
やサンドブラスト法等の種々の手段によって、剥離・除
去する。なお、焼成処理後の各拘束層とセラミック多層
基板との界面（あるいは拘束層と表面導体層との界面）
で反応相が生じることがあるが、この反応相は、上述し
た湿式ホーニング法やサンドブラスト法で除去してもよ
いし、セラミック多層基板１０の特性に影響を与えない
ものであれば、そのまま残してもよい。
【００５４】このようにして得られたセラミック多層基
板１０は、図４に示すように、受動部品としてのコンデ
ンサＣ、インダクタＬおよび厚膜抵抗体Ｒがそれぞれ内
蔵されている。また、セラミック多層基板１０内には、
コンデンサＣ、インダクタＬおよび厚膜抵抗体Ｒを回路
要素化する内層導体パターン、ビアホールが形成されて
いる。そして、その一方主面側には、外部端子１２ａ、
１２ｂを備えており、したがって、図５に示すような回
路構成を具備するセラミック多層基板１０が形成され
る。
【００５５】すなわち、本実施の形態によるセラミック
多層基板の製造方法によれば、多層セラミック体１の一
方主面６ａ、他方主面６ｂに、多層セラミック体１の焼
結条件では焼結しない第１拘束層７ａ、第２拘束層７ｂ
をそれぞれ密着させ、第１拘束層７ａを第２拘束層７ｂ
よりも剛性の高い拘束層とし、この第１拘束層７ａを、
焼成によってより大きく収縮する一方主面側６ａに密着
させているので、多層セラミック体１の一方主面６ａ側
と他方主面６ｂ側での収縮度合いの違いにより発生し得
る基板の反りを最小限に抑えることができる。また、基
板平面方向への焼成収縮を抑制できるので、優れた寸法
精度を有するセラミック多層基板１０が得られる。さら
に、焼成処理を荷重をかけること無く実施しているの
で、特別な焼成設備を用いること無く、上記のセラミッ
ク多層基板１０が容易にかつ効率良く製造される。
【００５６】次に、図１〜図５に示した本実施の形態に
おける第１拘束層７ａ、第２拘束層７ｂの最適な厚みを
検討する。
【００５７】まず、第１拘束層７ａおよび第２拘束層７
ｂを同じ厚みにした場合、つまり、第１拘束層７ａの厚
みＴ１と第２拘束層の厚みＴ２との比を１．０にして、
その剛性を等しくした場合について検討する。ここで
は、各拘束層の厚みを０．０５ｍｍ〜２．０ｍｍの範囲
で変化させた。そして、得られたセラミック多層基板１
０の収縮率、寸法ばらつき、反り量をそれぞれ測定し
た。その測定結果を下記表１に示す。なお、ここでは、
多層セラミック体１の厚みは１ｍｍである。また、表
中、測定値の無いものは、基板の反り量が大きいため測
定不能であったことを意味する（以下、同様）。
【００５８】
【表１】
【００５９】表１から、第１拘束層７ａの厚みＴ１と第
２拘束層７ｂの厚みＴ２とを同じ厚みにした場合、各拘
束層の厚みを１．４ｍｍ以上にすると、収縮率や寸法ば
らつきを抑制し、基板の反り量が少なく、かつ、寸法精
度に優れたセラミック多層基板が得られることが分か
る。しかしながら、各拘束層の厚みを薄くするにしたが
って基板の反り量が増加し、また、収縮率や寸法ばらつ
きも増大する傾向にあった。すなわち、セラミック多層
基板の寸法ばらつきを十分低くするためには、未焼結の
多層セラミック体１の厚み１ｍｍに対して各拘束層の厚
みを０．５ｍｍ以上とすれば十分であるものの、なおか
つ、基板の反り量を十分低くするためには、各拘束層の
厚みを１．６ｍｍ以上にする必要があることが分かる。
【００６０】次に、第１拘束層７ａの厚みＴ１、第２拘
束層７ｂの厚みＴ２を異ならせた場合、つまり、第１拘
束層７ａの厚みＴ１を第２拘束層の厚みＴ２よりも厚く
して、第１拘束層７ａをより高い剛性を有する拘束層と
し、この第１拘束層７ａを焼成によってより大きく収縮
し得る一方主面側６ａに密着させた場合について検討す
る。得られたセラミック多層基板１０の収縮率、寸法ば
らつき、反り量をそれぞれ測定した。その測定結果を下
記表２に示す。なお、多層セラミック体１の厚みは上記
と同様に１ｍｍである。
【００６１】
【表２】
【００６２】表２から、第１拘束層７ａの厚みＴ１を第
２拘束層７ｂの厚みＴ２よりも厚くし、この第１拘束層
７ａを焼成による収縮度合いがより大きな一方主面側６
ａに密着させた場合、第１拘束層７ａの厚みＴ１と第２
拘束層７ｂの厚みＴ２を最適な比率となるように調整す
れば、収縮率や寸法ばらつきを抑制し、かつ、基板の反
り量も抑制できることが分かる。特に、第１拘束層７ａ
の厚みＴ１が０．５ｍｍ〜０．８ｍｍ程度と非常に薄い
場合であっても、第２拘束層７ｂの厚みＴ２に対する第
１拘束層７ａの厚みＴ１の比を１．１〜１．６程度に調
節することによって、収縮率や寸法ばらつきを最小限に
抑制し、かつ、基板の反り量も最小限に抑制できること
が分かる。
【００６３】また、第１拘束層７ａの厚みＴ１、第２拘
束層７ｂの厚みＴ２が、それぞれ０．６０ｍｍ、０．４
３ｍｍであれば、基板の寸法ばらつきも基板の反り量も
十分低くできる。すなわち、必要な拘束層の量を、各拘
束層の厚みを１．６ｍｍ以上にした場合に比べて、１／
３程度に減らすことができる。また、第２拘束層７ｂの
厚みＴ２に対する第１拘束層７ａの厚みＴ１が３倍を超
えても、拘束層の厚みを減らす効果は殆ど無いことか
ら、第１拘束層７ａの厚みＴ１は、第２拘束層７ｂの厚
みＴ２の３倍以下とすることが望ましいことが分かっ
た。また、仮に、第１拘束層、第２拘束層の厚みの比率
が３倍を超える領域で基板の反り量が最小になるような
場合が存在したとしても、基板の反りに伴って拘束層が
変形してしまい、基板から剥がれてしまうことがある。
【００６４】このように、無収縮プロセスを実施するの
に必要な拘束層の厚みを最小限に留めることによって、
拘束層に要するコストを抑え、かつ、その焼成後の剥離
・除去を極めて容易に行うことが可能となり、セラミッ
ク多層基板の製造効率が大幅に向上する。また、各拘束
層の厚みを最小限必要な厚みに収めることによって、焼
成時の多層セラミック体中の有機バインダの揮発、およ
び、拘束層中の有機バインダの揮発を円滑に行わせるこ
とができ、焼成時間を短縮し、かつ、焼成ムラの少ない
高品質のセラミック多層基板を得ることができる。
【００６５】また、Ｘ−Ｙ平面方向には実質的に収縮し
ないので、各種の成形体ブロックとセラミックグリーン
シートとを同時焼成するに際し、これら成形体ブロッ
ク、セラミックグリーンシートのそれぞれの収縮挙動を
互いに一致させることが容易になる。したがって、成形
体ブロック並びにセラミックグリーンシートの材料選択
の幅をさらに広げることができる。
【００６６】また、コンデンサＣおよびインダクタＬの
ブロック部品は積層体の内部に完全に埋め込まれた状態
になっているので、これら受動部品の耐湿性等の耐環境
性が向上する。また、これらのブロック部品は、セラミ
ック多層基板内において２次元的だけでなく、３次元的
にも配置され得るので、製品の仕様やコストに応じた商
品設計の選択幅を広くできると共に、信号のクロストー
ク等の回避が容易になる。
【００６７】また、内蔵される未焼結の成形体ブロック
が、未焼結の多層セラミック体と共に一括して焼成され
るので、予め焼成されたブロック部品を埋め込んだ状態
で焼成する場合と比べて、焼成時の収縮挙動を厳しく管
理する必要がなくなり、セラミックグリーンシートおよ
び成形体ブロックの材料の選択幅を広げることができ
る。
【００６８】また、未焼結の多層セラミック体におい
て、受動部品となるべき成形体ブロックを嵌め込むため
の空隙部が予め設けられているので、積層法によって受
動部品を構成する場合に比べて、セラミック多層基板の
平面性を良好に維持できる。したがって、配線導体の変
形や断線が生じにくくなるので、特性のばらつきを排除
しながら、高い寸法精度をもって高密度な配線を行なう
ことが可能となる。また、セラミック多層基板に備える
セラミック層の層数の増減が容易になって、結果とし
て、セラミック多層基板の高性能化を図ることが容易に
なる。
【００６９】また、受動部品となる成形体ブロックが多
層構造を有しているので、たとえば、受動部品がコンデ
ンサであるときには、大容量コンデンサを得ることがで
き、インダクタであるときには、高インダクタンスのイ
ンダクタを得ることができる。
【００７０】なお、本実施の形態においては、拘束層付
き多層セラミック体の焼成を荷重をかけることなく実施
したが、基板の反り量をより一層低減する目的で、付加
的に荷重を加えることも有効である。たとえば５０ｇｃ
ｍ-2以下の極めて低い荷重で十分な効果が得られる。ま
た、本実施の形態によれば、コンデンサ、インダクタお
よび厚膜抵抗体は、それぞれ、設計通りの特性を示すこ
とが確認された。
【００７１】第２の実施の形態 次に、図６〜図８を参照に、第２の実施の形態によるセ
ラミック多層基板の製造方法を説明する。
【００７２】まず、図６に示すように、絶縁性セラミッ
クグリーンシート２１ａ、２１ｂ、２１ｃ、２１ｄおよ
び２１ｅと、誘電体セラミックグリーンシート２２ａお
よび２２ｂとを図示のように積層してなる多層セラミッ
ク体２３を準備する。そして、多層セラミック体２３の
一方主面２４ａに第１拘束層２５ａを密着させ、かつ、
他方主面２４ｂに第２拘束層２５ｂを密着させてなる拘
束層付きの多層セラミック体を準備し、これをセッター
９上に載置して焼成設備に投入する。
【００７３】ここで、多層セラミック体２３内には、コ
ンデンサＣ１、コンデンサＣ２、および、厚膜抵抗体Ｒ
が形成されており、ビアホールおよび内層導体パターン
によって所定の回路が構成されている。また、各コンデ
ンサは、所望の導体パターンが形成されたセラミックグ
リーンシートの積層法によって形成されており、各々の
コンデンサを形成する一方電極と他方電極との間には、
高誘電率の誘電体セラミックグリーンシート２２ａおよ
び２２ｂが設けられているので、大容量のコンデンサＣ
１およびＣ２が形成されている。
【００７４】なお、第１拘束層２５ａは厚みＴ３を有
し、第２拘束層２５ｂは厚みＴ４を有する拘束層とす
る。本実施の形態では、多層セラミック体２３の一方主
面２４ａ側が他方主面２４ｂ側よりも収縮率が大きいの
で、第２拘束層２５ｂの厚みＴ４よりも第１拘束層２５
ａの厚みＴ３を厚く形成する。つまり、Ｔ３＞Ｔ４とす
ることによって、第２拘束層２５ｂよりも第１拘束層２
５ａの剛性が高くなる。
【００７５】次いで、図６に示した状態で、たとえば、
空気中、無荷重で、９００℃程度で焼成した後、第１拘
束層２５ａ、第２拘束層２５ｂを除去する。すると、図
７に示すように、一方主面側に外部端子２７ａ、２７ｂ
を備え、コンデンサＣ１およびＣ２、厚膜抵抗体Ｒをそ
れぞれ内蔵したセラミック多層基板２６が得られる。こ
のセラミック多層基板２６は、図８に示すような回路構
成を具備するものとなる。
【００７６】すなわち、本実施の形態によるセラミック
多層基板の製造方法によれば、多層セラミック体２３の
一方主面２４ａ、他方主面２４ｂに、多層セラミック体
２３の焼結条件では焼結しない酸化物無機粉末を有機バ
インダ中に分散してなる第１拘束層２５ａ、第２拘束層
２５ｂをそれぞれ密着させ、第１拘束層２５ａを第２拘
束層２５ｂよりも剛性の高い拘束層とし、この第１拘束
層２５ａを、焼成によってより大きく収縮し得る一方主
面２４ａ側に密着させているので、多層セラミック体２
３の一方主面２４ａ側と他方主面２４ｂ側との収縮率の
違いにより発生し得る基板の反りを最小限に抑えること
ができる。また、基板平面方向への焼成収縮を抑制する
ので、優れた寸法精度を有するセラミック多層基板２６
が得られる。さらに、荷重をかけること無く焼成するの
で、特別な焼成設備を用いずに、上述のセラミック多層
基板を容易にかつ効率良く製造できる。
【００７７】次に、図６〜図８に示した本実施の形態に
おける第１拘束層２５ａ、第２拘束層２５ｂの最適な厚
みを検討する。
【００７８】まず、第１拘束層２５ａおよび第２拘束層
２５ｂを同じ厚みにした場合、つまり、第１拘束層２５
ａの厚みＴ３と第２拘束層２５ｂの厚みＴ４との比を
１．０にして、その剛性を等しくした場合について検討
する。ここでは、各拘束層の厚みを０．０５ｍｍ〜２．
０ｍｍの範囲で変化させた。そして、上述した製造方法
によって得られたセラミック多層基板２６の収縮率、寸
法ばらつき、反り量をそれぞれ測定した。その測定結果
を下記表３に示す。なお、ここでは、多層セラミック体
２３の厚みは１ｍｍである。
【００７９】
【表３】
【００８０】表３から、第１拘束層２５ａの厚みＴ３と
第２拘束層２５ｂの厚みＴ４とを同じ厚みにした場合、
各拘束層の厚みを１．２ｍｍ以上にすると、収縮率や寸
法ばらつきを抑制し、基板の反り量が少なく、かつ、寸
法精度に優れたセラミック多層基板が得られることが分
かる。しかしながら、各拘束層の厚みを小さくするにし
たがって基板の反り量が増加し、また、収縮率や寸法ば
らつきも増大する傾向にあった。また、セラミック多層
基板の寸法ばらつきを十分低くするためには、未焼結の
多層セラミック体２３の厚み１ｍｍに対して各拘束層の
厚みを０．５ｍｍ以上とすればよいが、なおかつ、基板
の反り量を十分低くするためには、各拘束層の厚みを
１．４ｍｍ以上とすることが必要である。
【００８１】次いで、第１拘束層２５ａの厚みＴ３、第
２拘束層２５ｂの厚みＴ４をそれぞれ異ならせた場合、
つまり、第１拘束層２５ａの厚みＴ３を第２拘束層２５
ｂの厚みＴ４よりも厚くして、第１拘束層２５ａをより
高い剛性を有する拘束層とし、この第１拘束層２５ａを
焼成によってより大きく収縮し得る一方主面側２４ａに
密着させた場合について検討する。得られたセラミック
多層基板２６の収縮率、寸法ばらつき、反り量をそれぞ
れ測定した。その測定結果を下記表４に示す。
【００８２】
【表４】
【００８３】表４から、第１拘束層２５ａの厚みＴ３を
第２拘束層２５ｂの厚みＴ４よりも厚くし、この第１拘
束層２５ａを焼成による収縮率がより大きな一方主面側
２４ａに密着させた場合、第１拘束層２５ａの厚みＴ３
と第２拘束層２５ｂの厚みＴ４を最適な比率となるよう
に調整すれば、収縮率や寸法ばらつきを抑制し、かつ、
基板の反り量も抑制できることが分かる。特に、第１拘
束層２５ａの厚みＴ３が０．５ｍｍ〜０．８ｍｍ程度と
非常に薄い場合であっても、第２拘束層２５ｂの厚みＴ
４に対する第１拘束層２５ａの厚みＴ３の比を１．１〜
１．６程度に調節することによって、収縮率や寸法ばら
つきを最小限に抑制し、かつ、基板の反り量も最小限に
抑制できることが分かる。
【００８４】また、第１拘束層２５ａの厚みＴ３、第２
拘束層２５ｂの厚みＴ４が、それぞれ０．６０ｍｍ、
０．４３ｍｍであれば、基板の寸法ばらつきも基板の反
り量も十分低くでき、必要とする拘束層の量を、各拘束
層の厚みを１．４ｍｍ以上にする場合に比べて、約１／
３程度に減らすことができる。
【００８５】このように、拘束層の厚みを最小限に留め
ることによって、拘束層に要するコストを抑え、かつ、
その焼成後の剥離・除去を極めて容易に行うことが可能
となり、セラミック多層基板の製造効率が大幅に向上す
る。また、各拘束層の厚みを最小限必要な厚みに収める
ことによって、焼成時の多層セラミック体中の有機バイ
ンダの揮発、および、拘束層中の有機バインダの揮発を
円滑に行わせることができ、焼成時間を短縮して、焼成
ムラの少ない高品質のセラミック多層基板を得ることが
できる。
【００８６】第３の実施の形態 次に、第１拘束層、第２拘束層中の酸化物無機粉末の最
適な平均粒径を検討する。
【００８７】まず、図６〜図７における第１拘束層２５
ａ、第２拘束層２５ｂ中の酸化物無機粉末の平均粒径を
同じにした場合、つまり、第１拘束層２５ａ、第２拘束
層２５ｂの剛性を等しくした場合について検討する。こ
こでは、酸化物無機粉末としてアルミナ粉末を用い、各
拘束層中のアルミナ粉末の平均粒径（Ｄ５０）を０．５
〜２．０μｍの範囲で、また、各拘束層の厚みを０．５
〜１．８ｍｍの範囲で変化させた。そして、上述した第
２の実施の形態に示した方法と同様の方法によって作製
したセラミック多層基板２６の収縮率、寸法ばらつき、
反り量をそれぞれ測定した。その測定結果を下記表５に
示す。なお、ここでは、多層セラミック体２３の厚みは
１ｍｍである。
【００８８】
【表５】
【００８９】表５の例５５〜例６６から、各拘束層の厚
みが１．４ｍｍ以上では、アルミナ粉末の平均粒径によ
らず、収縮率、寸法ばらつき、反り量を十分に小さくで
きることが分かる。これに対して、各拘束層の厚みが
１．４ｍｍよりも薄い場合は、基板の反り量が増大する
傾向にあった。また、アルミナ粉末の平均粒径が小さく
なると収縮率が増加し、収縮率のばらつきも増加する傾
向にあるが、基板の反り量は減少する傾向が見られた。
これは、拘束層に用いるアルミナ粉末の平均粒径が小さ
くなると、拘束層自体がわずかに収縮を起こすようにな
る一方で、拘束層の剛性が増加し、反りなどが生じにく
くなるためである。
【００９０】次いで、各拘束層の厚みが０．５ｍｍのと
き、各拘束層中のアルミナ粉末の平均粒径を検討する。
表５の例６７〜例６９に示すように、第１拘束層２５
ａ、第２拘束層２５ｂのアルミナ粉末の平均粒径をそれ
ぞれ異ならせ、かつ、第１拘束層中のアルミナ粉末の平
均粒径をより小さくした場合、基板２６の収縮率、寸法
ばらつき、反り量を十分に低減可能であることが分か
る。さらに、これによって、収縮率、寸法ばらつき、反
り量を十分に低減するために必要な拘束層の厚みを、例
５５〜例６０の場合に比べて、約１／３程度に減らすこ
とができることが分かった。
【００９１】第４の実施の形態 次に、第１拘束層、第２拘束層中の有機バインダ量の最
適な範囲を検討する。
【００９２】まず、図６〜図７における第１拘束層２５
ａ、第２拘束層２５ｂ中の有機バインダ量を同じにした
場合、つまり、第１拘束層２５ａ、第２拘束層２５ｂの
剛性を等しくした場合について検討する。ここでは、有
機バインダとしてブチラール系有機バインダを用い、各
拘束層中の有機バインダ量をアルミナ粒子１００重量部
に対して３〜１５重量部の範囲で、また、各拘束層の厚
みを０．５〜１．８ｍｍの範囲で変化させた。そして、
上述した第２の実施の形態に示した方法と同様の方法に
よって作製されたセラミック多層基板２６の収縮率、寸
法ばらつき、反り量をそれぞれ測定した。その測定結果
を下記表６に示す。なお、ここでは、多層セラミック体
２３の厚みは１ｍｍである。
【００９３】
【表６】
【００９４】表６の例７０〜例８９から、各拘束層の厚
みが１．４ｍｍ以上であれば、有機バインダ量によら
ず、収縮率、寸法ばらつき、反り量を十分に低減可能で
あることが分かる。しかしながら、各拘束層の厚みが
１．４ｍｍよりも小さい場合では、基板の反り量が増大
する傾向にあった。また、有機バインダ量が多くなる
と、収縮率、寸法ばらつき、基板の反り量が増加する傾
向であった。これは、有機バインダ量が増加すると、拘
束層自体がわずかに収縮を起こすようになり、また、拘
束層の剛性が減少して、反りなどが生じやすくなるため
である。
【００９５】次いで、各拘束層の厚みが０．５ｍｍのと
き、各拘束層の有機バインダ量を検討する。表６の例９
０〜例９２から、第１拘束層２５ａの有機バインダ量を
より少なくした場合は、収縮率、寸法ばらつき、反りを
十分に低減可能であることがわかる。そして、これによ
り、収縮率、寸法ばらつき、反り量を十分に低減するた
めに必要な拘束層の厚みを、例７０〜例７９の場合に比
べて、約１／３程度に減らせることが分かった。
【００９６】第５の実施の形態 次に、第１拘束層、第２拘束層に添加するファイバー状
酸化物無機粒子の添加量を検討する。
【００９７】まず、図６〜図７における第１拘束層２５
ａ、第２拘束層２５ｂへのファイバー状酸化物無機粒子
の添加量を同じにした場合、つまり、各拘束層の剛性を
等しくした場合について検討する。ここでは、ファイバ
ー状酸化物無機粉末として長軸長５０μｍのファイバー
状アルミナ粒子を用い、各拘束層中のファイバー状酸化
物無機粒子の添加量を全拘束層成分に対して０〜２０重
量％の範囲、また、各拘束層の厚みを０．５〜１．８ｍ
ｍの範囲でそれぞれ変化させた。そして、上述した第２
の実施の形態に示した方法と同様の方法によって、セラ
ミック多層基板２６の収縮率、寸法ばらつき、反り量を
それぞれ測定した。その測定結果を下記表７に示す。な
お、ここでは、多層セラミック体２３の厚みは１ｍｍで
ある。
【００９８】
【表７】
【００９９】表７の例９３〜例１１２から、各拘束層の
厚みが１．４ｍｍ以上では、ファイバー状酸化物無機粒
子の添加量によらず、収縮率、寸法ばらつき、反り量を
十分に低減可能であることが分かる。また、ファイバー
状酸化物無機粒子を５重量％以上添加すれば、各拘束層
の厚みを１．０ｍｍとした場合であっても、収縮率、寸
法ばらつき、反り量をある程度低減できることが分か
る。各拘束層の厚みが０．５ｍｍでは、ファイバー状酸
化物無機粒子の添加量が多くなるほど基板の反り量が減
少する傾向であった。これは、ファイバー状酸化物無機
粒子の添加量が増加すると、反りが生じにくくなるため
である。
【０１００】次いで、各拘束層の厚みが０．５ｍｍのと
ころでのファイバー状酸化物無機粒子の最適な添加量を
検討する。表７の例１１３〜例１１６から、第１拘束層
へのファイバー状酸化物無機粒子の添加量を多くした場
合、あるいは、第１拘束層のみにファイバー状酸化物無
機粒子を添加した場合、収縮率、寸法ばらつき、反り量
を十分に低減できることが分かる。そして、これによっ
て、収縮率、寸法ばらつき、反り量を十分に低減するた
めに必要な拘束層の厚みを、例９３〜例１０７に比べ
て、約１／２程度に減らせることが分かった。
【０１０１】第６の実施の形態 次に、第１拘束層、第２拘束層に添加するガラス粉末の
添加量を検討する。
【０１０２】まず、各拘束層へのガラス粉末の添加量を
同じにした場合、つまり、第１拘束層２５ａ、第２拘束
層２５ｂの剛性を等しくした場合について検討する。こ
こでは、ガラス粉末としてホウ珪酸ガラス粉末を用い、
各拘束層中のガラス添加量を拘束層全成分に対して０〜
０．７重量％の範囲、また、各拘束層の厚みを０．５〜
１．８ｍｍの範囲でそれぞれ変化させた。そして、上述
した第２の実施の形態に示した方法と同様の方法によっ
て得られたセラミック多層基板２６の収縮率、寸法ばら
つき、反り量をそれぞれ測定した。その測定結果を下記
表８に示す。なお、ここでは、多層セラミック体２３の
厚みは１ｍｍである。
【０１０３】
【表８】
【０１０４】表８の例１１７〜例１３６から、各拘束層
の厚みが１．４ｍｍ以上であって、ガラス粉末の添加量
が０．５％以下の場合、収縮率、寸法ばらつき、反り量
を十分に低減できることが分かった。また、各拘束層の
厚みが１．０ｍｍ以下では、ガラス粉末を添加すると基
板の反り量は減少したが、ガラス粉末の添加量を０．５
重量％以上とすると、基板の反り量、収縮率が増加する
傾向があった。これは、拘束層にガラス粉末を添加する
と拘束層の剛性が増加するが、ある一定量以上を添加す
ると、拘束層自体がわずかながら収縮してしまうためで
ある。
【０１０５】次いで、各拘束層の厚みが０．５ｍｍのと
ころで、各拘束層へのガラス粉末の添加量を検討する。
表８の例１３７〜例１３９から、第１拘束層２５ａのみ
へガラス粉末を添加した場合、収縮率、寸法ばらつき、
反り量を十分に抑制可能であることが分かる。また、こ
れによって、収縮率、寸法ばらつき、反り量を十分に抑
制するために必要な拘束層の厚みを、例１１７〜例１２
６に比べて、約１／３程度に減らすことができることが
分かった。
【０１０６】このように、上述した実施の形態によれ
ば、より剛性の大きな第１拘束層を、焼成時の収縮率が
より大きい一方主面側に形成することによって、未焼結
セラミック体の焼成時のＸ−Ｙ方向、すなわち基板平面
方向の収縮を十分に抑制することができる。また、拘束
層の厚みを最低限必要な厚みに抑えたうえで、焼成後の
基板の反り量も十分に低減できる。そのため、セラミッ
ク基板の寸法精度をより高くすることができ、基板の反
り量も小さいため、微細で高密度な配線を施しても断線
等の問題を十分に抑制することができる。
【０１０７】以上、本発明を第１の実施の形態〜第６の
実施の形態に基づいて説明したが、本発明は、上述した
実施の形態に限定されるものではなく、その他、種々の
変形が可能である。
【０１０８】たとえば、図５および図８に示した等価回
路は、本発明のより容易な理解を可能とする典型例にす
ぎず、本発明のセラミック基板の製造方法は、その他、
種々の回路設計を有するセラミック多層基板においても
等しく適用できる。また、得られたセラミック基板に
は、積層セラミックコンデンサや半導体デバイスなど、
種々の表面実装部品を搭載することもできる。また、未
焼結セラミック体中に内蔵する成形体ブロックは、コン
デンサやインダクタの単体に限定されず、たとえばＬＣ
複合部品の成形体ブロックであってもよい。
【０１０９】また、本発明のセラミック基板の製造方法
は、ＩＣパッケージ基板、ハイブリッドＩＣ基板等の種
々のモジュール基板の他、多層ＬＣフィルタや多層チッ
プアンテナ、多層セラミックコンデンサ等の積層型チッ
プ部品の製造方法にも適用可能である。
【０１１０】また、本発明のセラミック基板の製造方法
は、セラミック基板の前駆体である未焼結セラミック体
が、導体パターンを備えたセラミックグリーンシートを
積層してなるグリーンシート積層体（多層セラミック
体）であって、 （１）グリーンシート積層体の両主面から等距離にある
中心面に関して上側と下側とで、導体パターンの形成密
度が互いに異なっているもの。 （２）互いに異なる組成を有した２種以上のセラミック
グリーンシートを積層したもの。 （３）互いに厚みの異なる２種以上のセラミックグリー
ンシートを積層したもの。 に適用することが上述したように特に好適である。未焼
結セラミック体がこのような構成であると、未焼結セラ
ミック体の上側と下側とで、焼成収縮度合いの違いに起
因する反りや歪みが生じ易いからである。
【０１１１】より具体的には、グリーンシート積層体
が、グリーンシート積層体の両主面から等距離にある中
心面に関して上側と下側とで、導体パターンの形成密度
が互いに異なっている場合、一般には導体パターンの形
成密度の高い側へ凹状に反り易いので、この側に剛性の
高い拘束層を適用すればよい。また、グリーンシート積
層体が、互いに異なる組成を有した２種以上のセラミッ
クグリーンシートを積層したもの（成分組成、セラミッ
ク粒径等が互いに異なるセラミックグリーンシート）で
ある場合、グリーンシート積層体の両主面から等距離に
ある中心面に関して、その焼成時により大きく収縮し得
る側に剛性の高い拘束層を適用すればよい。さらに、グ
リーンシート積層体が、互いに厚みの異なる２種以上の
セラミックグリーンシートを積層したものである場合
は、厚いセラミックグリーンシートが大きく収縮し得る
ので、この側に剛性の高い拘束層を適用すればよい。
【０１１２】また、本発明において、各拘束層の剛性
は、試行錯誤を繰り返しながら適当に選択してもよい
が、たとえば、導体パターン形成密度と基板反り量との
関係、セラミックグリーンシート組成と基板反り量との
関係、セラミックグリーンシート厚みと基板反り量との
関係を予め算出しておき、また、基板反り量と拘束層の
剛性との関係を予め算出しておき、これらの関係から、
反りを最小限に抑えるような剛性の最適なものを選択
し、設計することが望ましい。
【０１１３】さらに、本発明は、導体パターンを備えた
未焼結セラミック体の両主面に、未焼結セラミック体の
焼結条件では焼結しない無機粉末を主成分とし、互いに
異なる剛性を有した第１拘束層、第２拘束層をそれぞれ
密着してなることを特徴とする未焼成セラミック基板に
も係るものであり、ここで、第１拘束層、第２拘束層
は、上述した第１の手法〜第５の手法に基づいて、適
宜、その剛性を選択することができる。
【０１１４】
【発明の効果】本発明のセラミック基板の製造方法によ
れば、導体パターンを備えた未焼結セラミック体の両主
面に、前記未焼結セラミック体の焼結条件では焼結しな
い無機粉末を主成分とする第１拘束層、第２拘束層をそ
れぞれ密着させ、これを前記未焼結セラミック体の焼結
条件で焼成した後、各拘束層を除去する、セラミック基
板の製造方法において、第１拘束層、第２拘束層を互い
に剛性の異なる層とするので、焼成によるセラミック基
板の変形を抑制するように、第１拘束層、第２拘束層の
剛性を適宜選択することができ、したがって、基板平面
方向への焼成収縮を抑制すると同時に、反り等の基板変
形を抑制して、寸法精度に優れたセラミック基板を容易
に効率良く製造することができる。
【０１１５】特に、第１拘束層を第２拘束層よりも剛性
の高い層とし、この第１拘束層を、焼成によってより大
きく収縮し得る一方主面側に密着させることによって、
未焼結セラミック体の一方主面側と他方主面側との収縮
度合いの違いに起因する基板の反りや歪みを十分に抑え
ることができ、基板変形を十分に抑制して、寸法精度の
優れたセラミック基板を、特別の焼成設備を用いなくて
も、容易に効率良く製造することができる。
【０１１６】さらに、拘束層の膜厚を必要以上に厚くす
る必要がなく、拘束層に要するコストを抑え、かつ、そ
の焼成後の剥離・除去を極めて容易に行うことが可能と
なり、セラミック基板の製造効率を改善することがで
き、さらに、拘束層および未焼結セラミック体における
有機バインダを円滑に揮発させることができるので、焼
成時間を短縮し、焼成ムラが少なく、有機バインダの残
渣によるポア等の発生を抑えて、高品質のセラミック基
板を製造することができる。
【図面の簡単な説明】
【図１】第１の実施の形態によるセラミック多層基板の
製造工程において、積層体中にブロック部品を嵌め込む
きの概略断面図である。
【図２】同上のセラミック多層基板の製造工程におい
て、積層体の上下にセラミックグリーンシートを積層し
て、多層セラミック体を構成する際の概略断面図であ
る。
【図３】同上のセラミック多層基板の製造工程におい
て、多層セラミック体の上下両主面に拘束層を密着させ
た拘束層付き多層セラミック体の概略断面図である。
【図４】同上のセラミック多層基板の製造工程におい
て、拘束層を剥離・除去した後のセラミック多層基板の
概略断面図である。
【図５】同上のセラミック多層基板の等価回路図であ
る。
【図６】第２の実施の形態によるセラミック多層基板の
製造工程において、多層セラミック体の上下両主面に拘
束層を密着させた拘束層付き多層セラミック体の概略断
面図である。
【図７】同上のセラミック多層基板の製造工程におい
て、拘束層を剥離・除去した後のセラミック多層基板の
概略断面図である。
【図８】同上のセラミック多層基板の等価回路図であ
る。
【符号の説明】
１…多層セラミック体（未焼結） １ａ、１ｂ、１ｃ、１ｄ、１ｅ、１ｆ、１ｇ…セラミッ
ク層（セラミックグリーンシート） ２ａ、２ｂ、２ｃ、２ｄ、２ｅ、２ｆ…ビアホール ３ａ、３ｂ…空隙部 ４…積層体 ５ａ、５ｂ、５ｃ…内層導体パターン ６ａ…一方主面 ６ｂ…他方主面 ７ａ…第１拘束層 ７ｂ…第２拘束層 １０…セラミック多層基板 １２ａ、１２ｂ…外部端子 Ｃ…コンデンサ Ｌ…インダクタ Ｒ…抵抗体

Claims (17)

    【特許請求の範囲】
  1. 【請求項１】 導体パターンを備えた未焼結セラミック
    体の両主面に、前記未焼結セラミック体の焼結条件では
    焼結しない無機粉末を主成分とする第１拘束層、第２拘
    束層をそれぞれ密着させ、これを前記未焼結セラミック
    体の焼結条件で焼成した後、各拘束層を除去する、セラ
    ミック基板の製造方法において、 前記第１拘束層、前記第２拘束層を互いに剛性の異なる
    層とすることを特徴とする、セラミック基板の製造方
    法。
  2. 【請求項２】 前記第１拘束層を前記第２拘束層よりも
    剛性の高い層とし、この第１拘束層を、前記焼成によっ
    てより大きく収縮し得る一方主面側に密着させることを
    特徴とする、請求項１に記載のセラミック基板の製造方
    法。
  3. 【請求項３】 前記第１拘束層の厚みを前記第２拘束層
    の厚みよりも厚く形成することを特徴とする、請求項１
    または２に記載のセラミック基板の製造方法。
  4. 【請求項４】 前記第１拘束層の厚みを前記第２拘束層
    の厚みの３倍以下とすることを特徴とする、請求項３に
    記載のセラミック基板の製造方法。
  5. 【請求項５】 前記第１拘束層中の無機粉末の平均粒径
    を、前記第２拘束層中の無機粉末の平均粒径よりも小さ
    くすることを特徴とする、請求項１乃至４のいずれかに
    記載のセラミック基板の製造方法。
  6. 【請求項６】 前記第１拘束層および前記第２拘束層
    は、前記無機粉末を有機バインダ中に分散してなる層で
    あり、前記第１拘束層中の有機バインダ量を、前記第２
    拘束層中の有機バインダ量よりも少なくすることを特徴
    とする、請求項１乃至５のいずれかに記載のセラミック
    基板の製造方法。
  7. 【請求項７】 前記第１拘束層中にファイバー状の酸化
    物無機粒子を含有させることを特徴とする、請求項１乃
    至６のいずれかに記載のセラミック基板の製造方法。
  8. 【請求項８】 前記第１拘束層中に、前記未焼結セラミ
    ック体の焼結条件では粘性流動を起こさないガラス粉末
    を含有させることを特徴とする、請求項１乃至７のいず
    れかに記載のセラミック基板の製造方法。
  9. 【請求項９】 前記第１拘束層および前記第２拘束層
    を、前記無機粉末を有機バインダ中に分散してなるセラ
    ミックグリーンシートとすることを特徴とする、請求項
    １乃至８のいずれかに記載のセラミック基板の製造方
    法。
  10. 【請求項１０】 前記未焼結セラミック体は、導体パタ
    ーンを備えたセラミックグリーンシートを積層してなる
    グリーンシート積層体であって、前記グリーンシート積
    層体の両主面から等距離にある中心面に関して上側と下
    側とで、前記導体パターンの形成密度が互いに異なって
    いることを特徴とする、請求項１乃至９のいずれかに記
    載のセラミック基板の製造方法。
  11. 【請求項１１】 前記未焼結セラミック体は、導体パタ
    ーンを備えたセラミックグリーンシートを積層してなる
    グリーンシート積層体であって、互いに異なる組成を有
    した２種以上のセラミックグリーンシートを積層したも
    のであることを特徴とする、請求項１乃至１０のいずれ
    かに記載のセラミック基板の製造方法。
  12. 【請求項１２】 前記未焼結セラミック体は、導体パタ
    ーンを備えたセラミックグリーンシートを積層してなる
    グリーンシート積層体であって、互いに厚みの異なる２
    種以上のセラミックグリーンシートを積層したものであ
    ることを特徴とする、請求項１乃至１１のいずれかに記
    載のセラミック基板の製造方法。
  13. 【請求項１３】 前記未焼結セラミック体は、コンデン
    サ、インダクタおよび抵抗体からなる群より選ばれる少
    なくとも１種の受動部品を内蔵することを特徴とする、
    請求項１乃至１２のいずれかに記載のセラミック基板の
    製造方法。
  14. 【請求項１４】 前記未焼結セラミック体は、前記コン
    デンサまたは前記インダクタをブロック部品として内蔵
    することを特徴とする、請求項１３に記載のセラミック
    基板の製造方法。
  15. 【請求項１５】 前記未焼結セラミック体を１０００℃
    以下の焼成温度で焼結させることを特徴とする、請求項
    １乃至１４のいずれかに記載のセラミック基板の製造方
    法。
  16. 【請求項１６】 前記焼成を荷重をかけずに実施するこ
    とを特徴とする、請求項１乃至１５のいずれかに記載の
    セラミック基板の製造方法。
  17. 【請求項１７】 導体パターンを備えた未焼結セラミッ
    ク体の両主面に、前記未焼結セラミック体の焼結条件で
    は焼結しない無機粉末を主成分とし、互いに異なる剛性
    を有した第１拘束層、第２拘束層をそれぞれ密着してな
    ることを特徴とする、未焼成セラミック基板。
JP2000128369A 1999-06-16 2000-04-27 セラミック基板の製造方法および未焼成セラミック基板 Expired - Lifetime JP3687484B2 (ja)

Priority Applications (6)

Application Number Priority Date Filing Date Title
JP2000128369A JP3687484B2 (ja) 1999-06-16 2000-04-27 セラミック基板の製造方法および未焼成セラミック基板
US09/584,317 US6395118B1 (en) 1999-06-16 2000-05-31 Method for manufacturing ceramic substrate and non-fired ceramic substrate
KR1020000032112A KR100862537B1 (ko) 1999-06-16 2000-06-12 세라믹 기판의 제조방법 및 비소성 세라믹 기판
DE60011515T DE60011515T2 (de) 1999-06-16 2000-06-15 Herstellung von Keramiksubstraten und ungesintertes Keramiksubstrat
EP00112712A EP1061569B1 (en) 1999-06-16 2000-06-15 Method for manufacturing ceramic substrate and non-fired ceramic substrate
US10/096,415 US6551427B2 (en) 1999-06-16 2002-03-11 Method for manufacturing ceramic substrate and non-fired ceramic substrate

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JP17000299 1999-06-16
JP11-170002 1999-06-16
JP2000128369A JP3687484B2 (ja) 1999-06-16 2000-04-27 セラミック基板の製造方法および未焼成セラミック基板

Publications (2)

Publication Number Publication Date
JP2001060767A true JP2001060767A (ja) 2001-03-06
JP3687484B2 JP3687484B2 (ja) 2005-08-24

Family

ID=26493155

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2000128369A Expired - Lifetime JP3687484B2 (ja) 1999-06-16 2000-04-27 セラミック基板の製造方法および未焼成セラミック基板

Country Status (5)

Country Link
US (2) US6395118B1 (ja)
EP (1) EP1061569B1 (ja)
JP (1) JP3687484B2 (ja)
KR (1) KR100862537B1 (ja)
DE (1) DE60011515T2 (ja)

Cited By (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003026856A1 (fr) * 2001-09-20 2003-04-03 Matsushita Electric Industrial Co., Ltd. Procede de production d'un composant electronique ceramique lamine et appareil electronique
JP2005340716A (ja) * 2004-05-31 2005-12-08 Murata Mfg Co Ltd セラミック基板の製造方法および未焼結複合積層体
JP2006100653A (ja) * 2004-09-30 2006-04-13 Dainippon Printing Co Ltd 配線基板およびその製造方法
JP2006210924A (ja) * 2005-01-26 2006-08-10 E I Du Pont De Nemours & Co 高誘電率セラミック材料のコアを有する多構成要素ｌｔｃｃ基板およびその開発のための方法
JP2006216709A (ja) * 2005-02-02 2006-08-17 Murata Mfg Co Ltd 積層型電子部品を内蔵した多層配線基板及び積層型電子部品
JP2006253227A (ja) * 2005-03-08 2006-09-21 Tdk Corp セラミック多層基板及びセラミック多層基板の製造方法
JP2008004733A (ja) * 2006-06-22 2008-01-10 Murata Mfg Co Ltd セラミック基板の製造方法
US7417196B2 (en) 2004-09-13 2008-08-26 Murata Manufacturing Co., Ltd. Multilayer board with built-in chip-type electronic component and manufacturing method thereof
JP2009111184A (ja) * 2007-10-30 2009-05-21 Sanyo Electric Co Ltd 積層セラミック基板および積層セラミック基板の製造方法
WO2009087845A1 (ja) * 2008-01-11 2009-07-16 Murata Manufacturing Co., Ltd. 多層セラミック基板、その製造方法およびその反り抑制方法
JP2010016141A (ja) * 2008-07-03 2010-01-21 Rohm Co Ltd 部品内蔵セラミックス基板およびその製造方法
DE112009001448T5 (de) 2008-06-13 2011-06-16 Murata Manufacturing Co., Ltd., Nagaokakyo-shi Verfahren zum Herstellen eines Keramikformkörpers
JP5510554B2 (ja) * 2011-04-06 2014-06-04 株式会社村田製作所 積層型インダクタ素子およびその製造方法
WO2022163588A1 (ja) * 2021-01-29 2022-08-04 日本碍子株式会社 コア基板およびインターポーザ

Families Citing this family (23)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6911887B1 (en) * 1994-09-12 2005-06-28 Matsushita Electric Industrial Co., Ltd. Inductor and method for producing the same
JP3656484B2 (ja) * 1999-03-03 2005-06-08 株式会社村田製作所 セラミック多層基板の製造方法
JP3687484B2 (ja) * 1999-06-16 2005-08-24 株式会社村田製作所 セラミック基板の製造方法および未焼成セラミック基板
JP3633435B2 (ja) * 2000-04-10 2005-03-30 株式会社村田製作所 多層セラミック基板、その製造方法および設計方法、ならびに電子装置
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
TW562737B (en) * 2000-11-27 2003-11-21 Murata Manufacturing Co Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
JP2002246503A (ja) * 2001-02-16 2002-08-30 Philips Japan Ltd 電子部品及びその製造方法
DE10145362C2 (de) * 2001-09-14 2003-10-16 Epcos Ag Verfahren zur Herstellung eines keramischen Substrats
EP1435651B1 (en) * 2003-01-02 2012-11-07 E.I. Du Pont De Nemours And Company Process for the constrained sintering of asymetrically configured dielectric layers
US20040145441A1 (en) * 2003-01-28 2004-07-29 Arnett David W. Inductor with resistive termination
JP4109213B2 (ja) * 2004-03-31 2008-07-02 株式会社アドテック プラズマ テクノロジー 同軸形マイクロ波プラズマトーチ
CN101049058B (zh) * 2004-10-29 2012-10-10 株式会社村田制作所 陶瓷多层基板及其制造方法
CN101473387B (zh) * 2006-06-23 2011-07-27 株式会社村田制作所 层叠型陶瓷电子元件
KR100826405B1 (ko) * 2006-12-26 2008-05-02 삼성전기주식회사 구속용 그린시트 및 이를 이용한 다층 세라믹 기판제조방법
TWI321970B (en) * 2007-01-31 2010-03-11 Advanced Semiconductor Eng Package stucture with embedded capacitor and applications thereof
CN101543151B (zh) * 2007-04-20 2011-04-13 株式会社村田制作所 多层陶瓷基板及其制造方法以及电子器件
CN101772994B (zh) * 2007-07-26 2011-07-20 株式会社村田制作所 多层陶瓷基板及其制造方法
DE112009000006T5 (de) * 2008-03-03 2010-01-21 Murata Manufacturing Co. Ltd., Nagaokakyo-shi Verfahren zum Herstellen eines Keramiksubstrats und Keramiksubstrat
TWI382724B (zh) * 2008-11-11 2013-01-11 Chunghwa Telecom Co Ltd 用戶端設備自動供裝系統與方法
JP5881089B2 (ja) * 2013-04-19 2016-03-09 サムソン エレクトロ−メカニックス カンパニーリミテッド． 複合電子部品、その実装基板及びこれを含む電源安定化ユニット
CN103531896A (zh) * 2013-10-08 2014-01-22 深圳市金源康实业有限公司 一种内置式手机天线的制造方法
US20160055976A1 (en) * 2014-08-25 2016-02-25 Qualcomm Incorporated Package substrates including embedded capacitors
DE102020205043A1 (de) * 2020-04-21 2021-10-21 Fraunhofer-Gesellschaft zur Förderung der angewandten Forschung eingetragener Verein Verfahren zur Herstellung einer Leistungshalbleiterbauelementanordnung oder Leistungshalbleiterbauelementeinhausung

Family Cites Families (27)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5130067A (en) * 1986-05-02 1992-07-14 International Business Machines Corporation Method and means for co-sintering ceramic/metal mlc substrates
US5139975A (en) * 1988-07-18 1992-08-18 International Business Machines Corporation Sintering arrangement for enhancing removal of carbon from ceramic substrate laminates
US5085720A (en) * 1990-01-18 1992-02-04 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of green ceramic bodies
JP2617643B2 (ja) 1990-01-18 1997-06-04 イー・アイ・デュポン・ドゥ・ヌムール・アンド・カンパニー グリーンセラミック体の焼成中の収縮を減少させる方法
JPH05163072A (ja) 1991-05-14 1993-06-29 Hitachi Ltd 多層セラミック焼結体の製造方法
KR100200902B1 (ko) * 1990-09-19 1999-06-15 가나이 쓰도무 다층세라믹 소결체 및 그 제조방법
US5254191A (en) 1990-10-04 1993-10-19 E. I. Du Pont De Nemours And Company Method for reducing shrinkage during firing of ceramic bodies
EP0535711A3 (en) * 1991-10-04 1993-12-01 Matsushita Electric Ind Co Ltd Method for producing multilayered ceramic substrate
DE69328390T2 (de) * 1992-05-20 2000-12-07 Matsushita Electric Ind Co Ltd Verfahren zur Herstellung eines mehrlagigen Substrats
DE4309005A1 (de) * 1992-07-23 1994-01-27 Bosch Gmbh Robert Verfahren zur Herstellung von Mehrlagen-Hybriden
US5470412A (en) * 1992-07-30 1995-11-28 Sumitomo Metal Ceramics Inc. Process for producing a circuit substrate
US5456778A (en) * 1992-08-21 1995-10-10 Sumitomo Metal Ceramics Inc. Method of fabricating ceramic circuit substrate
JP3003413B2 (ja) * 1992-09-21 2000-01-31 松下電器産業株式会社 多層セラミック基板の製造方法
JP2784527B2 (ja) * 1992-10-12 1998-08-06 株式会社住友金属エレクトロデバイス ガラスセラミックス基板の製造方法
JP3100796B2 (ja) * 1993-05-14 2000-10-23 松下電器産業株式会社 多層セラミック基板の製造方法
JP2955442B2 (ja) * 1993-05-25 1999-10-04 株式会社住友金属エレクトロデバイス セラミックス回路基板の製造方法
JP2973820B2 (ja) * 1994-06-10 1999-11-08 住友金属工業株式会社 セラミックス基板の製造方法
JPH0992983A (ja) 1995-07-17 1997-04-04 Sumitomo Kinzoku Electro Device:Kk セラミック多層基板の製造方法
JP3111865B2 (ja) * 1995-08-17 2000-11-27 住友金属鉱山株式会社 セラミック基板の製造方法
US5708570A (en) * 1995-10-11 1998-01-13 Hughes Aircraft Company Shrinkage-matched circuit package utilizing low temperature co-fired ceramic structures
US6042667A (en) * 1996-03-13 2000-03-28 Sumotomo Metal Electronics Devices, Inc. Method of fabricating ceramic multilayer substrate
JP3780386B2 (ja) * 1996-03-28 2006-05-31 株式会社村田製作所 セラミック回路基板及びその製造方法
US6241838B1 (en) * 1997-09-08 2001-06-05 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6228196B1 (en) * 1998-06-05 2001-05-08 Murata Manufacturing Co., Ltd. Method of producing a multi-layer ceramic substrate
US6139666A (en) * 1999-05-26 2000-10-31 International Business Machines Corporation Method for producing ceramic surfaces with easily removable contact sheets
JP3687484B2 (ja) * 1999-06-16 2005-08-24 株式会社村田製作所 セラミック基板の製造方法および未焼成セラミック基板
JP3666321B2 (ja) * 1999-10-21 2005-06-29 株式会社村田製作所 多層セラミック基板およびその製造方法

Cited By (19)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2003026856A1 (fr) * 2001-09-20 2003-04-03 Matsushita Electric Industrial Co., Ltd. Procede de production d'un composant electronique ceramique lamine et appareil electronique
JP2005340716A (ja) * 2004-05-31 2005-12-08 Murata Mfg Co Ltd セラミック基板の製造方法および未焼結複合積層体
JP4507705B2 (ja) * 2004-05-31 2010-07-21 株式会社村田製作所 セラミック基板の製造方法および未焼結複合積層体
US7417196B2 (en) 2004-09-13 2008-08-26 Murata Manufacturing Co., Ltd. Multilayer board with built-in chip-type electronic component and manufacturing method thereof
JP2006100653A (ja) * 2004-09-30 2006-04-13 Dainippon Printing Co Ltd 配線基板およびその製造方法
JP4504774B2 (ja) * 2004-09-30 2010-07-14 大日本印刷株式会社 配線基板の製造方法
JP2006210924A (ja) * 2005-01-26 2006-08-10 E I Du Pont De Nemours & Co 高誘電率セラミック材料のコアを有する多構成要素ｌｔｃｃ基板およびその開発のための方法
JP2006216709A (ja) * 2005-02-02 2006-08-17 Murata Mfg Co Ltd 積層型電子部品を内蔵した多層配線基板及び積層型電子部品
JP2006253227A (ja) * 2005-03-08 2006-09-21 Tdk Corp セラミック多層基板及びセラミック多層基板の製造方法
JP2008004733A (ja) * 2006-06-22 2008-01-10 Murata Mfg Co Ltd セラミック基板の製造方法
JP2009111184A (ja) * 2007-10-30 2009-05-21 Sanyo Electric Co Ltd 積層セラミック基板および積層セラミック基板の製造方法
WO2009087845A1 (ja) * 2008-01-11 2009-07-16 Murata Manufacturing Co., Ltd. 多層セラミック基板、その製造方法およびその反り抑制方法
JP4840507B2 (ja) * 2008-01-11 2011-12-21 株式会社村田製作所 多層セラミック基板、その製造方法およびその反り抑制方法
DE112009001448T5 (de) 2008-06-13 2011-06-16 Murata Manufacturing Co., Ltd., Nagaokakyo-shi Verfahren zum Herstellen eines Keramikformkörpers
US8241449B2 (en) 2008-06-13 2012-08-14 Murata Manufacturing Co., Ltd. Method for producing ceramic body
JP2010016141A (ja) * 2008-07-03 2010-01-21 Rohm Co Ltd 部品内蔵セラミックス基板およびその製造方法
JP5510554B2 (ja) * 2011-04-06 2014-06-04 株式会社村田製作所 積層型インダクタ素子およびその製造方法
JPWO2012137386A1 (ja) * 2011-04-06 2014-07-28 株式会社村田製作所 積層型インダクタ素子およびその製造方法
WO2022163588A1 (ja) * 2021-01-29 2022-08-04 日本碍子株式会社 コア基板およびインターポーザ

Also Published As

Publication number Publication date
EP1061569B1 (en) 2004-06-16
US6395118B1 (en) 2002-05-28
EP1061569A2 (en) 2000-12-20
EP1061569A3 (en) 2003-07-23
JP3687484B2 (ja) 2005-08-24
US20020150743A1 (en) 2002-10-17
DE60011515D1 (de) 2004-07-22
DE60011515T2 (de) 2005-06-30
US6551427B2 (en) 2003-04-22
KR100862537B1 (ko) 2008-10-09
KR20010049529A (ko) 2001-06-15

Similar Documents

Publication Publication Date Title
JP3687484B2 (ja) セラミック基板の製造方法および未焼成セラミック基板
US6938332B2 (en) Method for manufacturing multilayer ceramic substrates
KR100383378B1 (ko) 모놀리식 세라믹 기판, 이의 제조 방법 및 설계 방법, 및전자 장치
JP3322199B2 (ja) 多層セラミック基板およびその製造方法
JP4409209B2 (ja) 回路部品内蔵モジュールの製造方法
JP3669255B2 (ja) セラミック多層基板の製造方法および未焼成セラミック積層体
US6306511B1 (en) Hybrid laminate and manufacturing method therefor
JP2002520878A (ja) 組み込まれた受動電子素子を備えたセラミック成形体の製造方法、この種の成形体及び成形体の使用
CN104589738A (zh) 多层陶瓷基板及其制造方法
JP2003229669A (ja) 多層セラミック基板、その製造方法および製造装置
JP2003188538A (ja) 多層基板、および多層モジュール
WO2009104619A1 (ja) 積層型セラミック電子部品の製造方法
US6776862B2 (en) Multilayered ceramic board, method for fabricating the same, and electronic device using multilayered ceramic board
JPH10308584A (ja) セラミック多層基板およびその製造方法
US20110091686A1 (en) Low temperature co-fired ceramic material, low temperature co-fired ceramic body, and multilayer ceramic substrate
JP2955442B2 (ja) セラミックス回路基板の製造方法
JP2001085839A (ja) 多層セラミック基板の製造方法
JP4595199B2 (ja) 多層セラミック基板の製造方法
JP4089356B2 (ja) 多層セラミック基板の製造方法
JPH0795630B2 (ja) 複合積層セラミック部品
JP4134693B2 (ja) セラミック積層基板の製造方法
JP2002368421A (ja) 多層セラミック基板の製造方法および多層セラミック基板
JP2004119547A (ja) セラミック配線基板およびその製造方法
JP4412891B2 (ja) 複合体および複合積層体の製造方法、並びにセラミック基板の製造方法
JP2004214540A (ja) 多層セラミック基板の製造方法

Legal Events

Date Code Title Description
A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20040430

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20040706

A521 Written amendment

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20040906

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20050517

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20050530

R150 Certificate of patent or registration of utility model

Free format text: JAPANESE INTERMEDIATE CODE: R150

Ref document number: 3687484

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20080617

Year of fee payment: 3

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20090617

Year of fee payment: 4

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20100617

Year of fee payment: 5

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20110617

Year of fee payment: 6

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20120617

Year of fee payment: 7

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130617

Year of fee payment: 8

EXPY Cancellation because of completion of term