WO2009087845A1 - 多層セラミック基板、その製造方法およびその反り抑制方法 - Google Patents

多層セラミック基板、その製造方法およびその反り抑制方法 Download PDF

Info

Publication number
WO2009087845A1
WO2009087845A1 PCT/JP2008/072253 JP2008072253W WO2009087845A1 WO 2009087845 A1 WO2009087845 A1 WO 2009087845A1 JP 2008072253 W JP2008072253 W JP 2008072253W WO 2009087845 A1 WO2009087845 A1 WO 2009087845A1
Authority
WO
WIPO (PCT)
Prior art keywords
ceramic
layers
ceramic substrate
layer
multilayer ceramic
Prior art date
Application number
PCT/JP2008/072253
Other languages
English (en)
French (fr)
Inventor
Yoshifumi Saito
Original Assignee
Murata Manufacturing Co., Ltd.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co., Ltd. filed Critical Murata Manufacturing Co., Ltd.
Priority to CN200880013670XA priority Critical patent/CN101668620B/zh
Priority to JP2009516805A priority patent/JP4840507B2/ja
Publication of WO2009087845A1 publication Critical patent/WO2009087845A1/ja
Priority to US12/605,442 priority patent/US8016967B2/en

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B32—LAYERED PRODUCTS
    • B32B—LAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00—Layered products essentially comprising ceramics, e.g. refractory products
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4611—Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629—Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60—Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/602—Making the green bodies or pre-forms by moulding
    • C04B2235/6025—Tape casting, e.g. with a doctor blade
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00—Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656—Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567—Treatment time
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/341—Silica or silicates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30—Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32—Ceramic
    • C04B2237/34—Oxidic
    • C04B2237/343—Alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56—Using constraining layers before or during sintering
    • C04B2237/562—Using constraining layers before or during sintering made of alumina or aluminates
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62—Forming laminates or joined articles comprising holes, channels or other types of openings
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/66—Forming laminates or joined articles showing high dimensional accuracy, e.g. indicated by the warpage
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68—Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/702—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the constraining layers
    • C—CHEMISTRY; METALLURGY
    • C04—CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04B—LIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00—Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50—Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70—Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704—Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00—Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01—Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10—Bump connectors; Manufacturing methods related thereto
    • H01L2224/15—Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16—Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161—Disposition
    • H01L2224/16151—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225—Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00011—Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001—Technical content checked by a classifier
    • H01L2924/00014—Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00—Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19—Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191—Disposition
    • H01L2924/19101—Disposition of discrete passive components
    • H01L2924/19105—Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/03—Use of materials for the substrate
    • H05K1/0306—Inorganic insulating substrates, e.g. ceramic, glass
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09009—Substrate related
    • H05K2201/09136—Means for correcting warpage
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30—Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308—Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10—TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10T—TECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00—Stock material or miscellaneous articles
    • Y10T428/24—Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942—Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495—Thickness [relative or absolute]

Definitions

  • the present invention relates to a multilayer ceramic substrate, a method for manufacturing the same, and a method for suppressing the warpage, and in particular, a method for manufacturing a multilayer ceramic substrate using a so-called non-shrinkage process, a multilayer ceramic substrate obtained by the manufacturing method, and a warpage thereof. It relates to a suppression method.
  • a raw ceramic laminate formed by laminating a plurality of ceramic green layers containing a low-temperature fired ceramic material, and first and second opposing ceramic laminates. And a first and second shrinkage suppression layers containing inorganic material powders that are disposed on the main surface of 2 and are not sintered under firing conditions capable of sintering the low-temperature fired ceramic material. Is done.
  • the composite laminate is fired under firing conditions that allow the low-temperature fired ceramic material to be sintered.
  • the first and second shrinkage suppression layers are not substantially shrunk. Therefore, the first and second shrinkage suppression layers act on the ceramic laminate so as to suppress shrinkage in the main surface direction, and as a result, the ceramic laminate, that is, the multilayer ceramic substrate to be manufactured. Dimensional accuracy can be improved.
  • the firing process it is known that a low-temperature fired ceramic material and an inorganic material chemically react with each other along the interface between the shrinkage suppression layer and the ceramic green layer to generate a reaction layer.
  • blasting is performed, whereby the first and second shrinkage suppression layers are removed from the composite laminate, and the target multilayer ceramic substrate is taken out.
  • a multilayer ceramic substrate can be produced with high dimensional accuracy particularly in the principal surface direction.
  • the influence of the distribution of conductor parts such as conductor films and via conductors in the raw ceramic laminate to be a multilayer ceramic substrate, and the influence of the thickness, composition, etc. of the ceramic green layer, Warpage may occur in the ceramic substrate.
  • the surface conductor film located on the main surface of the raw ceramic laminate has a great influence on the warp.
  • Patent Document 1 proposes changing the thickness between the first and second shrinkage suppression layers.
  • Patent Document 2 proposes changing the particle size of the inorganic material powder contained in the shrinkage suppression layer between the first and second shrinkage suppression layers.
  • FIG. 6 shows a cross-sectional view of the composite laminate 1 after finishing the firing step and then removing the first shrinkage suppression layer 6 (shown by a broken line).
  • the composite laminate 1 includes a ceramic laminate 2 made of a sintered body of a low-temperature fired ceramic material and constituted by a plurality of laminated ceramic layers 3.
  • a ceramic laminate 2 made of a sintered body of a low-temperature fired ceramic material and constituted by a plurality of laminated ceramic layers 3.
  • FIG. 6 illustration of a conductor film, a via conductor and the like provided in association with the ceramic laminate 2 is omitted.
  • the first and second shrinkage suppression layers 6 and 7 are arranged so as to cover the first and second main surfaces 4 and 5 facing each other of the ceramic laminate 2. Further, first and second reaction layers 8 and 9 are formed between the first and second shrinkage suppression layers 6 and 7 and the ceramic laminate 2.
  • an object of the present invention is to provide a method for manufacturing a multilayer ceramic substrate that can suppress the warpage caused by the removal of the shrinkage suppression layer as described above.
  • Another object of the present invention is to provide a multilayer ceramic substrate manufactured by the above-described manufacturing method.
  • Still another object of the present invention is to provide a method for suppressing warpage of a multilayer ceramic substrate.
  • a method for manufacturing a multilayer ceramic substrate according to the present invention includes a raw ceramic laminate formed by laminating a plurality of ceramic green layers containing a low-temperature fired ceramic material, and first and second main laminates facing each other.
  • a sintered ceramic material and an inorganic material can be sintered along the interface between the ceramic green layer and the first shrinkage suppression layer and the interface between the ceramic green layer and the second shrinkage suppression layer, respectively. Firing the composite laminate under firing conditions such that and can chemically react with each other to form the first and second reaction layers And extent, after the firing step, removing the first and second shrink-suppressing layer from the composite laminate, and a removal step.
  • the removing step reduces the thickness of at least one of the first and second reaction layers, whereby the first And a step of making the thicknesses of the second reaction layers different from each other.
  • the method further includes forming first and second surface conductor films on the first and second main surfaces of the ceramic laminate, respectively, wherein the area of the second surface conductor film is that of the first surface conductor film.
  • the thickness of the 2nd reaction layer is made thinner than the thickness of the 1st reaction layer in a removal process.
  • the first and second main surfaces of the ceramic laminate have first and second conductor non-formation regions where the first and second surface conductor films are not formed, respectively.
  • the removing step is performed such that the volumes of the first and second reaction layers located on the first and second conductor non-formation regions are substantially the same as each other.
  • a blast treatment is applied to the shrinkage suppression layer in the removing step.
  • the present invention is also directed to a multilayer ceramic substrate manufactured by the manufacturing method as described above.
  • a multilayer ceramic substrate according to the present invention includes a ceramic laminate made of a sintered body of a low-temperature fired ceramic material and configured by a plurality of laminated ceramic layers, and the first and second ceramic laminates facing each other.
  • On the main surface there are first and second reaction layers formed by chemically reacting a low-temperature fired ceramic material and an inorganic material that is not sintered under firing conditions capable of sintering the low-temperature fired ceramic material, respectively.
  • the thickness of each of the first and second reaction layers formed is different from each other.
  • the first and second surface conductor films are formed on the first and second main surfaces of the ceramic laminate, respectively, and the area of the second surface conductor film is the first.
  • the thickness of the second reaction layer is preferably smaller than the thickness of the first reaction layer.
  • the first and second main surfaces of the ceramic laminate have first and second conductor non-formation regions where the first and second surface conductor films are not formed, respectively.
  • the volumes of the first and second reaction layers respectively located on the two conductor non-formation regions are preferably substantially the same.
  • the present invention provides a raw ceramic laminate formed by laminating a plurality of ceramic green layers containing a low-temperature fired ceramic material, and the first and second main surfaces of the ceramic laminate facing each other, and A step of preparing a composite laminate including first and second shrinkage suppression layers containing an inorganic material that does not sinter under firing conditions capable of sintering the low-temperature fired ceramic material; and the low-temperature fired ceramic material can be sintered.
  • the low-temperature fired ceramic material and the inorganic material chemically react with each other along the interface between the ceramic green layer and the first shrinkage suppression layer and the interface between the ceramic green layer and the second shrinkage suppression layer, respectively.
  • Removing the first and second shrink-suppressing layer is also directed to a method of suppressing the warpage of the multilayer ceramic substrate manufactured by the manufacturing method and a removing step.
  • the method for suppressing warpage of a multilayer ceramic substrate according to the present invention includes a step of manufacturing a multilayer ceramic substrate having a predetermined design by the manufacturing method in the preparation stage, and a warpage state of the multilayer ceramic substrate manufactured in advance. And a step of determining the thickness of each of the first and second reaction layers capable of suppressing warpage according to the warpage state, and in the subsequent full-scale production stage, the production method described above While performing, in order to obtain the thickness of each of the first and second reaction layers determined so as to suppress warping, the thickness of at least one of the first and second reaction layers is reduced in the removing step. It is characterized by doing so.
  • the reaction layer generated in the firing step exerts compressive stress on the ceramic laminate, but according to the present invention, the thickness of at least one of the first and second reaction layers is reduced, thereby Since the compressive stress exerted on the ceramic laminate from each of the first and second reaction layers can be balanced, warping of the multilayer ceramic substrate can be suppressed. Therefore, the yield in the production of the multilayer ceramic substrate can be improved, and the area of the multilayer ceramic substrate can be increased. From these, the production efficiency of the multilayer ceramic substrate can be increased.
  • the surface conductor film when the first and second surface conductor films are formed on the first and second main surfaces of the ceramic laminate, respectively, the surface conductor film is not formed on the surface conductor films.
  • the reaction layer is formed only thinly or little or no reaction layer is formed. Accordingly, in the region where the surface conductor film is formed, the compressive stress exerted from the reaction layer is smaller than in the region where the conductor is not formed. Therefore, when the area of the second surface conductor film is smaller than the area of the first surface conductor film, the multilayer ceramic substrate is more appropriately formed when the thickness of the second reaction layer is made thinner than the thickness of the first reaction layer. Can be suppressed.
  • the first conductor in which the first surface conductor film on the first main surface of the ceramic laminate is not formed.
  • the volume of the first reaction layer located on the non-formation region is equal to the volume of the second reaction layer located on the second conductor non-formation region where the second surface conductor film on the second main surface is not formed. If substantially the same, warpage of the multilayer ceramic substrate can be suppressed more appropriately.
  • the thickness of the reaction layer is adjusted by adjusting the discharge pressure and discharge time of the blast material or the particle size of the blast material. Can be easily controlled.
  • the thickness of each of the first and second reaction layers capable of suppressing warpage is determined in the preparation stage, and warpage is performed in the subsequent full-scale manufacturing stage.
  • the thickness of at least one of the first and second reaction layers is reduced in the removal step. It can be set as the curvature suppression method excellent in property.
  • the complexity of process management can be avoided.
  • FIG. 1 is a cross-sectional view showing a multilayer ceramic substrate 11 according to an embodiment of the present invention together with mounting components 12 and 13 mounted thereon.
  • 2 to 4 are for explaining a method of manufacturing the multilayer ceramic substrate 11 shown in FIG.
  • FIGS. 5A and 5B are enlarged views of portions A and B shown in FIG. 4, respectively.
  • a multilayer ceramic substrate 11 includes a ceramic laminate 15 made of a sintered body of a low-temperature fired ceramic material and composed of a plurality of laminated ceramic layers 14.
  • Several first and second surface conductor films 18 and 19 are formed on the first and second main surfaces 16 and 17 of the ceramic laminate 15 facing each other.
  • the area (total area) of the second surface conductor film 19 is smaller than the area (total area) of the first surface conductor film 18.
  • Several internal conductor films 20 and several via conductors 21 are formed in the ceramic laminate 15.
  • first and second reaction layers 22 and 23 are formed on the first and second main surfaces 16 and 17 of the ceramic laminate 15, respectively.
  • these reaction layers 22 and 23 are formed by chemically combining a low-temperature fired ceramic material and an inorganic material that is not sintered under firing conditions capable of sintering the low-temperature fired ceramic material. It was produced by reaction.
  • the thickness of the second reaction layer 23 is made thinner than the thickness of the first reaction layer 22, and the first conductor non-layer in which the first surface conductor film 18 on the first main surface 16 is not formed.
  • the volume of the first reaction layer 22 located on the formation region is such that the first reaction layer 23 located on the second conductor non-formation region where the second surface conductor film 19 is not formed on the second main surface 17. The volume is substantially the same.
  • the mounting components 12 and 13 are made of a multilayer ceramic so as to be electrically connected to a specific one of the first surface conductor films 18 formed on the first main surface 16 of the ceramic laminate 15. It is mounted on the substrate 11.
  • the composite laminate 31 includes a raw ceramic laminate 33 formed by laminating a plurality of ceramic green layers 32 including a low-temperature fired ceramic material.
  • the raw ceramic laminated body 33 should become the ceramic laminated body 15 when the firing step described later is performed.
  • the first and second surface conductor films 18 and 19, the internal conductor film 20, and the via conductor 21 are formed.
  • the conductor films 18 to 20 and the via conductor 21 are made of a conductive paste.
  • shrinkage suppression layers 34 and 35 are arrange
  • shrinkage suppression layers 34 and 35 include powders of inorganic materials that are not sintered under firing conditions that allow the low-temperature fired ceramic material described above to be sintered.
  • the composite laminate 31 is fired.
  • the state after the firing is shown in FIG.
  • the firing process is performed under firing conditions that allow the low-temperature fired ceramic material contained in the ceramic green layer 32 to be sintered. Therefore, as a result of this firing step, the raw ceramic laminate 33 becomes a sintered ceramic laminate 15.
  • the conductive paste for forming the conductor films 18 to 20 and the via conductor 21 is also sintered.
  • the first and second shrinkage suppression layers 34 and 35 are not substantially sintered. Therefore, the first and second shrinkage suppression layers 34 and 35 act on the raw ceramic laminate 33 so as to suppress shrinkage in the principal surface direction, and as a result, the sintered ceramic laminates.
  • the dimensional accuracy of the body 15 can be increased.
  • first and second shrinkage suppression layers 34 and 35 and the first shrinkage suppression layer 35 are connected along the first and second shrinkage suppression layers 35, respectively.
  • second reaction layers 22 and 23 are formed. These reaction layers 22 and 23 are formed by chemically reacting the low-temperature fired ceramic material contained in the ceramic green layer 32 and the inorganic material contained in the shrinkage suppression layers 34 and 35 in the firing step. . At this stage, the first and second reaction layers 22 and 23 have substantially the same thickness as each other.
  • chemically reacting means that the component elements contained in the low-temperature fired ceramic material and the component elements contained in the inorganic material are mixed with each other at the atomic level.
  • This mixing at the atomic level may or may not form a new crystal phase from the component elements contained in the low-temperature fired ceramic material and the component elements contained in the inorganic material.
  • the crystal phase is not formed, the component element contained in either the glass phase, amorphous phase or crystal phase contained in either the low-temperature fired ceramic material or the inorganic material is diffused, dissolved or dissolved. There is.
  • the reaction layers 22 and 23 described above may also be formed on the surface conductor films 18 and 19, but the thickness thereof is compared with the thickness on the non-conductor-formed region where the surface conductor films 18 and 19 are not formed. thin.
  • the reaction layers 22 and 23 formed on the surface conductor films 18 and 19 are formed by a chemical reaction between the glass component contained in the conductive paste and the inorganic material contained in the shrinkage suppression layers 34 and 35. It has been done.
  • a removal step of removing the first and second shrinkage suppression layers 34 and 35 from the composite laminate 31 is performed, whereby the multilayer ceramic substrate 11 is taken out as shown in FIG.
  • the thickness of at least one of the first and second reaction layers 22 and 23 is reduced, whereby the thicknesses of the first and second reaction layers 22 and 23 are made different from each other.
  • the area of the second surface conductor film 19 on the second main surface 17 of the ceramic laminate 15 is equal to the area of the first surface conductor film 18 on the first main surface 16. Therefore, the thickness T2 of the second reaction layer 23 is made thinner than the thickness T1 of the first reaction layer 22 in the removal step, as well shown in FIG. This is due to the following reason.
  • reaction layers 22 and 23 may also be formed on surface conductor films 18 and 19, but reaction layers 22 and 23 formed on surface conductor films 18 and 19 are thin.
  • the compressive stress is not so great. Therefore, the compressive stress acting on the reaction layers 22 and 23 located on the conductor non-formation region where the surface conductor films 18 and 19 are not formed greatly affects the warpage of the multilayer ceramic substrate 11.
  • the second surface conductor film 19 having a smaller area was formed, that is, The first surface conductor film 18 having a larger area is formed by compressive stress due to the second reaction layer 23 acting on the second main surface 17 side having a conductor non-formation region having a larger area. It will become larger than the compressive stress by the 1st reaction layer 22 which has a conductor non-formation area
  • the thickness of the second reaction layer 23 is mainly reduced, whereby the second reaction is reduced.
  • the thickness T2 of the layer 23 is made thinner than the thickness T1 of the first reaction layer 22.
  • the volume of the first reaction layer 22 located on the first conductor non-formation region where the first surface conductor film 18 is not formed on the first main surface 16 is the second volume on the second main surface 17.
  • the volume of the second reaction layer 23 located on the second conductor non-formation region where the surface conductor film 19 is not formed is preferably substantially the same.
  • the thicknesses T1 and T2 of the first and second reaction layers 22 and 23 are easily controlled by adjusting the particle size of the blast material or the discharge pressure and discharge time of the blast material. Because it can. More specifically, for example, the thicknesses T1 and T2 of the reaction layers 22 and 23 can be adjusted by changing the particle size of a blast material such as alumina powder sprayed with compressed air. Further, the thicknesses T1 and T2 of the reaction layers 22 and 23 can be adjusted by varying the pressure of compressed air that gives energy for spraying a blasting material such as alumina powder.
  • the compressed air is preferably blown with a blasting material such as alumina powder at a pressure in the range of 98-343 kPa.
  • a blasting material such as alumina powder
  • the spraying pressure is too low, the removal ability of the shrinkage suppression layers 34 and 35 is inferior, and the productivity is reduced.
  • the process is performed with compressed air exceeding 343 kPa, the deterioration of the nozzle is accelerated by the pressure, the amount of compressed air consumed increases, the running cost increases, and the multilayer ceramic substrate 11 may be damaged.
  • the pressure of compressed air is the pressure in piping before spraying.
  • a multilayer ceramic substrate In mass production of such a multilayer ceramic substrate, first, as a preparation stage, a composite laminate is prepared according to a normal manufacturing method, and the composite laminate is fired. By removing the shrinkage suppression layer, the multilayer ceramic substrate having a predetermined design is manufactured in advance, and then the warpage state of the multilayer ceramic substrate manufactured in advance is recognized, and according to the warpage state, Determining the thickness of each of the first and second reaction layers capable of suppressing warpage is performed.
  • the shrinkage suppression layer is removed in order to obtain the thicknesses of the first and second reaction layers determined so as to suppress warping while performing the above-described manufacturing method.
  • the thickness of at least one of the first and second reaction layers is reduced. In this way, the multilayer ceramic substrate can be mass-produced with the warpage suppressed.
  • Crystallized glass powder mixed with SiO 2 , Al 2 O 3 , B 2 O 3 and CaO and alumina powder were mixed at an equal weight ratio. Then, 15 parts by weight of polyvinyl butyral, 40 parts by weight of isopropyl alcohol and 20 parts by weight of troll were added to 100 parts by weight of the mixed powder, and mixed with a ball mill for 24 hours to obtain a slurry. Next, this slurry was formed into a sheet by a doctor blade method to obtain a ceramic green sheet having a thickness of 120 ⁇ m. And this ceramic green sheet was cut so that a plane dimension might become 135 mm square, and it was set as the green sheet for ceramic layers.
  • the green sheets for ceramic layers are laminated with the number of laminations shown in “Number of laminations of ceramic layers” in Table 1 to obtain a raw ceramic laminate, and the first and second raw ceramic laminates are obtained.
  • a surface conductor film was formed on each of the main surfaces so as to have an area ratio shown in “Area ratio of conductor film” in Table 1.
  • three green sheets for the shrinkage suppression layer are laminated on each of the first and second main surfaces of the raw ceramic laminate, and the green sheets are pressed under the conditions of a pressure of 50 MPa and a temperature of 60 ° C. Was pressed and adhered to obtain a composite laminate.
  • the composite laminate is placed on a tray made of an alumina plate having a porosity of 70% having a flatness of 0.05% or less in the surface direction and heated at a temperature of 600 ° C. for 3 hours. Then, only the ceramic laminate was sintered by firing at a temperature of 900 ° C. for 1 hour.
  • Substrate warpage when the reaction layer thickness ratio is 1: 1 indicates the warpage amount of the multilayer ceramic substrate according to the comparative example when the reaction layer thickness ratio is 1: 1. .
  • the substrate warpage amount can be made less than 0.1%, and the warpage is significantly larger than the substrate warpage amount when the thickness ratio of the reaction layer is 1: 1. It can be seen that the amount can be reduced.

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Abstract

　いわゆる無収縮プロセスに基づき、収縮抑制層によって挟まれた状態で焼成することにより、セラミック積層体を備える多層セラミック基板を製造しようとする場合、セラミック積層体の第１および第２の主面上にそれぞれ形成される第１および第２の表面導体膜の影響により、収縮抑制層を除去した後の多層セラミック基板に反りが生じることがある。 　焼成工程の後、複合積層体から収縮抑制層を除去するにあたり、焼成工程においてセラミックグリーン層と収縮抑制層との界面に沿って生成された第１および第２の反応層（２２および２３）の少なくとも一方の厚みを減じ、それによって、第１および第２の反応層（２２および２３）の各々の厚みを互いに異ならせることにより、反応層（２２および２３）から及ぼされる圧縮応力を調整し、多層セラミック基板（１１）の反りを抑制する。

Description

多層セラミック基板、その製造方法およびその反り抑制方法
　この発明は、多層セラミック基板、その製造方法およびその反り抑制方法に関するもので、特に、いわゆる無収縮プロセスを用いた多層セラミック基板の製造方法、この製造方法によって得られた多層セラミック基板、およびその反り抑制方法に関するものである。
　いわゆる無収縮プロセスによって多層セラミック基板を製造する場合、まず、低温焼成セラミック材料を含む複数のセラミックグリーン層を積層してなる生のセラミック積層体と、このセラミック積層体の互いに対向する第１および第２の主面上にそれぞれ配置されかつ上記低温焼成セラミック材料を焼結させ得る焼成条件では焼結しない無機材料の粉末を含む第１および第２の収縮抑制層とを含む、複合積層体が用意される。
　次いで、上記低温焼成セラミック材料を焼結させ得る焼成条件にて、複合積層体が焼成される。この焼成工程において、前述した無機材料は実質的に焼結しないため、第１および第２の収縮抑制層は実質的に収縮しない。そのため、第１および第２の収縮抑制層は、セラミック積層体に対して、その主面方向への収縮を抑制するように作用し、その結果、セラミック積層体、すなわち製造しようとする多層セラミック基板の寸法精度を高めることができる。また、焼成工程において、収縮抑制層とセラミックグリーン層との界面に沿って、低温焼成セラミック材料と無機材料とが互いに化学的に反応して反応層が生成されることが知られている。
　次に、たとえばブラスト処理が施され、それによって、複合積層体から第１および第２の収縮抑制層が除去され、目的とする多層セラミック基板が取り出される。
　上述のような無収縮プロセスによる多層セラミック基板の製造方法によれば、特に主面方向について高い寸法精度をもって多層セラミック基板を製造することができる。しかしながら、多層セラミック基板となるべき生のセラミック積層体における導体膜やビア導体のような導体部分の分布状況の影響、また、セラミックグリーン層の厚み、組成等の影響を向けて焼成工程において、多層セラミック基板に反りが生じることがある。特に生のセラミック積層体の主面上に位置する表面導体膜が反りに対して大きな影響を及ぼすことがわかっている。
　このような反りを抑制するため、たとえば特開２００１－６０７６７号公報（特許文献１）では、第１および第２の収縮抑制層の間で厚みを変えることが提案されている。また、ＷＯ２００２／０４３４５５再公表公報（特許文献２）には、収縮抑制層に含まれる無機材料粉末の粒径を第１および第２の収縮抑制層の間で変えることが提案されている。
　しかしながら、上記の技術を用いて焼成時に生じ得る反りを抑制し得たとしても、収縮抑制層を除去したときに、新たな反りが生じたり、反りの度合いが増したりすることがある。このことを、図６を参照して説明する。
　図６には、焼成工程を終え、次いで第１の収縮抑制層６（破線で示す。）を除去した後の複合積層体１が断面図で示されている。
　複合積層体１は、低温焼成セラミック材料の焼結体からなりかつ積層された複数のセラミック層３をもって構成されるセラミック積層体２を備えている。なお、図６では、セラミック積層体２に関連して設けられる導体膜やビア導体などの図示が省略されている。セラミック積層体２の互いの対向する第１および第２の主面４および５をそれぞれ覆うように、第１および第２の収縮抑制層６および７が配置されている。また、これら第１および第２の収縮抑制層６および７とセラミック積層体２との間には第１および第２の反応層８および９が形成されている。
　まず、第１の収縮抑制層６に向かって、矢印１０で示すようなブラスト処理を施し、第１の収縮抑制層６を除去したとき、セラミック積層体２に働いていた圧縮応力が解放されることにより、図６に示すように、第１の主面４側を凸とする反りが生じる。次いで、第２の収縮抑制層７を除去すると、同様の圧縮応力の解放が第２の主面５側においても生じ、その結果、セラミック積層体２はほぼ平坦の状態となる。
　しかしながら、このような収縮抑制層６および７の除去工程の場合にも、セラミック積層体２における導体膜やビア導体のような導体部分の分布状況や、セラミック層３の厚み、組成等の影響を受けて、不均一な圧縮応力が働くことがあるため、セラミック積層体２をもって構成された多層セラミック基板に反りが残ることがある。また、このような反りについても、セラミック積層体２の主面４および５上に位置する表面導体膜に大きく影響されることがわかっている。
特開２００１－６０７６７号公報 ＷＯ２００２／０４３４５５再公表公報
　そこで、この発明の目的は、上述したような収縮抑制層の除去により発生する反りを抑制することができる、多層セラミック基板の製造方法を提供しようとすることである。
　この発明の他の目的は、上述した製造方法によって製造される多層セラミック基板を提供しようとすることである。
　この発明のさらに他の目的は、多層セラミック基板の反り抑制方法を提供しようとすることである。
　この発明に係る多層セラミック基板の製造方法は、低温焼成セラミック材料を含む複数のセラミックグリーン層を積層してなる生のセラミック積層体と、このセラミック積層体の互いに対向する第１および第２の主面上にそれぞれ配置されかつ低温焼成セラミック材料を焼結させ得る焼成条件では焼結しない無機材料を含む第１および第２の収縮抑制層とを含む、複合積層体を用意する工程と、上記低温焼成セラミック材料を焼結させ得るとともに、セラミックグリーン層と第１の収縮抑制層との界面ならびにセラミックグリーン層と第２の収縮抑制層との界面に沿って、それぞれ、低温焼成セラミック材料と無機材料とが互いに化学的に反応して第１および第２の反応層を生成させ得るような焼成条件にて、複合積層体を焼成する、焼成工程と、焼成工程の後、複合積層体から第１および第２の収縮抑制層を除去する、除去工程とを備えている。
　このような多層セラミック基板の製造方法において、上述した技術的課題を解決するため、この発明では、除去工程は、第１および第２の反応層の少なくとも一方の厚みを減じ、それによって、第１および第２の反応層の各々の厚みを互いに異ならせる工程を含むことを特徴としている。
　セラミック積層体の第１および第２の主面上に、それぞれ、第１および第２の表面導体膜を形成する工程をさらに備え、第２の表面導体膜の面積が第１の表面導体膜の面積より小さくされる場合、除去工程において、第２の反応層の厚みが第１の反応層の厚みより薄くされることが好ましい。
　上述の場合、セラミック積層体の第１および第２の主面は、それぞれ、第１および第２の表面導体膜が形成されない第１および第２の導体非形成領域を有するが、好ましくは、第１および第２の導体非形成領域上にそれぞれ位置する第１および第２の反応層の各々の体積が互いに実質的に同じとされるように、除去工程が実施される。
　この発明に係る多層セラミック基板の製造方法において、除去工程では、ブラスト処理を収縮抑制層に対して施すようにされることが好ましい。
　この発明は、また、上述のような製造方法によって製造される多層セラミック基板にも向けられる。
　この発明に係る多層セラミック基板は、低温焼成セラミック材料の焼結体からなりかつ積層された複数のセラミック層をもって構成されるセラミック積層体を備え、セラミック積層体の互いに対向する第１および第２の主面上に、それぞれ、低温焼成セラミック材料と低温焼成セラミック材料を焼結させ得る焼成条件では焼結しない無機材料とが互いに化学的に反応して生成された第１および第２の反応層が形成され、第１および第２の反応層の各々の厚みが互いに異なることを特徴としている。
　この発明に係る多層セラミック基板において、セラミック積層体の第１および第２の主面上に、それぞれ、第１および第２の表面導体膜が形成され、第２の表面導体膜の面積が第１の表面導体膜の面積より小さくされる場合、第２の反応層の厚みは第１の反応層の厚みより薄いことが好ましい。
　上述の場合、セラミック積層体の第１および第２の主面は、それぞれ、第１および第２の表面導体膜が形成されない第１および第２の導体非形成領域を有するが、第１および第２の導体非形成領域上にそれぞれ位置する第１および第２の反応層の各々の体積は、互いに実質的に同じであることが好ましい。
　さらに、この発明は、低温焼成セラミック材料を含む複数のセラミックグリーン層を積層してなる生のセラミック積層体と、セラミック積層体の互いに対向する第１および第２の主面上にそれぞれ配置されかつ低温焼成セラミック材料を焼結させ得る焼成条件では焼結しない無機材料を含む第１および第２の収縮抑制層とを含む、複合積層体を用意する工程と、低温焼成セラミック材料を焼結させ得るとともに、セラミックグリーン層と第１の収縮抑制層との界面ならびにセラミックグリーン層と第２の収縮抑制層との界面に沿って、それぞれ、低温焼成セラミック材料と無機材料とが互いに化学的に反応して第１および第２の反応層を生成させ得るような焼成条件にて、複合積層体を焼成する、焼成工程と、焼成工程の後、複合積層体から第１および第２の収縮抑制層を除去する、除去工程とを備える製造方法によって製造される多層セラミック基板の反りを抑制する方法にも向けられる。
　この発明に係る多層セラミック基板の反り抑制方法は、準備段階において、上記製造方法によって所定の設計を有する多層セラミック基板を先行的に製造する工程と、先行的に製造された多層セラミック基板の反り状態を認識する工程と、この反り状態に応じて、反りを抑制し得る第１および第２の反応層の各々の厚みを決定する工程とを備え、その後の本格的製造段階において、上記製造方法を実施しながら、反りを抑制し得るように決定された第１および第２の反応層の各々の厚みを得るため、上記除去工程で、第１および第２の反応層の少なくとも一方の厚みを減じるようにすることを特徴としている。
　焼成工程において生成される反応層は、セラミック積層体に対して圧縮応力を及ぼすものであるが、この発明によれば、第１および第２の反応層の少なくとも一方の厚みを減じ、それによって、第１および第２の反応層の各々からセラミック積層体に及ぼされる圧縮応力のバランスを取ることができるため、多層セラミック基板の反りを抑制することができる。したがって、多層セラミック基板の製造における歩留まりを向上させることができるとともに、多層セラミック基板の大面積化を図ることができ、これらのことから、多層セラミック基板の生産効率を高めることができる。
　この発明において、セラミック積層体の第１および第２の主面上に、それぞれ、第１および第２の表面導体膜が形成される場合、これら表面導体膜上においては、表面導体膜が形成されない導体非形成領域上に比べて、反応層が薄くしか形成されないか、あるいは反応層がほとんどまたは全く形成されない。したがって、表面導体膜が形成された領域では、導体非形成領域に比べて、反応層から及ぼされる圧縮応力が小さい。そのため、第２の表面導体膜の面積が第１の表面導体膜の面積より小さい場合、第２の反応層の厚みが第１の反応層の厚みより薄くされると、より適正に多層セラミック基板の反りを抑制することができる。
　また、上述のように第２の表面導体膜の面積が第１の表面導体膜の面積より小さい場合、セラミック積層体の第１の主面における第１の表面導体膜が形成されない第１の導体非形成領域上に位置する第１の反応層の体積が、第２の主面における第２の表面導体膜が形成されない第２の導体非形成領域上に位置する第２の反応層の体積と実質的に同じとされると、より適正に多層セラミック基板の反りを抑制することができる。
　この発明に係る多層セラミック基板の製造方法において、除去工程を実施するにあたり、ブラスト処理を適用すると、ブラスト材の吐出圧力や吐出時間またはブラスト材の粒径などを調整することにより、反応層の厚みを容易に制御することができる。
　この発明に係る多層セラミック基板の反り抑制方法によれば、準備段階において、反りを抑制し得る第１および第２の反応層の各々の厚みを決定し、その後の本格的製造段階において、反りを抑制し得るように決定された第１および第２の反応層の各々の厚みを得るため、除去工程で、第１および第２の反応層の少なくとも一方の厚みを減じるようにしているので、量産性に優れた反り抑制方法とすることができる。また、収縮抑制層の厚みを調整したり、収縮抑制層に含まれる無機材料粉末の粒径を調整したりする必要がないため、工程管理の煩雑さを避けることができる。
この発明の一実施形態による多層セラミック基板１１を、その上に実装された実装部品１２および１３とともに示す断面図である。 図１に示した多層セラミック基板１１を製造するために用意される複合積層体３１を示す断面図である。 図２に示した複合積層体３１の焼成後の状態を示す断面図である。 図３に示した複合積層体３１から収縮抑制層３４および３５を除去した後の状態を示す断面図である。 図４の部分ＡおよびＢを拡大して示す図である。 この発明にとって興味ある従来の製造方法によって多層セラミック基板を製造する場合に用意される複合積層体１の、一方の収縮抑制層６を除去した後の状態を示す断面図である。
符号の説明
　１１　多層セラミック基板
　１４　セラミック層
　１５　セラミック積層体
　１６　第１の主面
　１７　第２の主面
　１８　第１の表面導体膜
　１９　第２の表面導体膜
　２２　第１の反応層
　２３　第２の反応層
　３１　複合積層体
　３２　セラミックグリーン層
　３３　生のセラミック積層体
　３４　第１の収縮抑制層
　３５　第２の収縮抑制層
　図１ないし図５は、この発明の一実施形態を説明するためのものである。より詳細には、図１は、この発明の一実施形態による多層セラミック基板１１を、その上に実装された実装部品１２および１３とともに示す断面図である。図２ないし図４は、図１に示した多層セラミック基板１１の製造方法を説明するためのものである。図５（Ａ）および（Ｂ）は、それぞれ、図４に示した部分ＡおよびＢを拡大して示す図である。
　図１を参照して、多層セラミック基板１１は、低温焼成セラミック材料の焼結体からなりかつ積層された複数のセラミック層１４をもって構成されるセラミック積層体１５を備えている。セラミック積層体１５の互いに対向する第１および第２の主面１６および１７上には、それぞれ、いくつかの第１および第２の表面導体膜１８および１９が形成されている。この実施形態では、第２の表面導体膜１９の面積（合計面積）は第１の表面導体膜１８の面積（合計面積）より小さくされている。セラミック積層体１５の内部には、いくつかの内部導体膜２０およびいくつかのビア導体２１が形成されている。
　また、セラミック積層体１５の第１および第２の主面１６および１７上には、それぞれ、第１および第２の反応層２２および２３が形成されている。これら反応層２２および２３は、後述する製造方法の説明から明らかになるように、低温焼成セラミック材料とこの低温焼成セラミック材料を焼結させ得る焼成条件では焼結しない無機材料とが互いに化学的に反応して生成されたものである。この実施形態では、第２の反応層２３の厚みは第１の反応層２２の厚みより薄くされ、また、第１の主面１６における第１の表面導体膜１８が形成されない第１の導体非形成領域上に位置する第１の反応層２２の体積は、第２の主面１７における第２の表面導体膜１９が形成されない第２の導体非形成領域上に位置する第１の反応層２３の体積と実質的に同じとされている。これらの理由については後述する。
　また、セラミック積層体１５の第１の主面１６上に形成された第１の表面導体膜１８のうちの特定のものと電気的に接続されるようにして、実装部品１２および１３が多層セラミック基板１１上に実装されている。
　次に、図２ないし図５を参照して、多層セラミック基板１１の製造方法について説明する。
　まず、図２に示すような複合積層体３１が用意される。複合積層体３１は、低温焼成セラミック材料を含む複数のセラミックグリーン層３２を積層してなる生のセラミック積層体３３を備えている。生のセラミック積層体３３は、後述する焼成工程を実施したとき、セラミック積層体１５となるべきものである。生のセラミック積層体３３には、第１および第２の表面導体膜１８および１９、内部導体膜２０ならびにビア導体２１が形成されている。なお、図２に示した段階では、これら導体膜１８～２０およびビア導体２１は導電性ペーストから構成されている。
　上述の生のセラミック積層体３３の互いに対向する第１および第２の主面１６および１７上には、それぞれ、第１および第２の収縮抑制層３４および３５が配置されている。これら収縮抑制層３４および３５は、前述した低温焼成セラミック材料を焼結させ得る焼成条件では焼結しない無機材料の粉末を含んでいる。
　次に、複合積層体３１が焼成される。この焼成後の状態が図３に示されている。焼成工程は、セラミックグリーン層３２に含まれる低温焼成セラミック材料を焼結させ得る焼成条件にて実施される。したがって、この焼成工程の結果、生のセラミック積層体３３は、焼結したセラミック積層体１５となる。このとき、導体膜１８～２０およびビア導体２１を形成する導電性ペーストも焼結する。
　この焼成工程において、第１および第２の収縮抑制層３４および３５に含まれる無機材料は実質的に焼結しないため、第１および第２の収縮抑制層３４および３５は実質的に収縮しない。そのため、第１および第２の収縮抑制層３４および３５は、生のセラミック積層体３３に対して、その主面方向への収縮を抑制するように作用し、その結果、焼結後のセラミック積層体１５の寸法精度を高めることができる。
　また、上述の焼成工程において、セラミックグリーン層３２と第１の収縮抑制層３４との界面ならびにセラミックグリーン層３２と第２の収縮抑制層３５との界面に沿って、ぞれぞれ、第１および第２の反応層２２および２３が生成する。これら反応層２２および２３は、焼成工程において、セラミックグリーン層３２に含まれる低温焼成セラミック材料と収縮抑制層３４および３５に含まれる無機材料とが互いに化学的に反応して形成されたものである。この段階において、第１および第２の反応層２２および２３は、実質的に互いに同じ厚みを有している。
　ここで、化学的に反応するとは、低温焼成セラミック材料に含まれる成分元素と無機材料に含まれる成分元素とが互いに原子レベルで混じり合うことをいう。この原子レベルでの混じり合いには、低温焼成セラミック材料に含まれる成分元素と無機材料に含まれる成分元素とから新たな結晶相を形成する場合と、そうでない場合とがある。結晶相を形成しない場合としては、低温焼成セラミック材料および無機材料のいずれか一方に含まれるガラス相、アモルファス相または結晶相に、いずれか他方に含まれる成分元素が拡散、溶解または固溶する場合がある。
　上述の反応層２２および２３は、表面導体膜１８および１９上にも形成されることがあるが、その厚みは、表面導体膜１８および１９が形成されない導体非形成領域上での厚みに比べて薄い。なお、表面導体膜１８および１９上に形成される反応層２２および２３は、導電性ペーストに含まれるガラス成分と収縮抑制層３４および３５に含まれる無機材料とが互いに化学的に反応して形成されたものである。
　次に、複合積層体３１から第１および第２の収縮抑制層３４および３５を除去する、除去工程が実施され、それによって、図４に示すように、多層セラミック基板１１が取り出される。この除去工程において、第１および第２の反応層２２および２３の少なくとも一方の厚みを減じ、それによって、第１および第２の反応層２２および２３の各々の厚みを互いに異ならせる、といったこの発明の特徴的な工程が実施される。
　この実施形態では、前述したように、セラミック積層体１５の第２の主面１７上の第２の表面導体膜１９の面積が第１の主面１６上の第１の表面導体膜１８の面積より小さいため、図５によく示されているように、除去工程において、第２の反応層２３の厚みＴ２が第１の反応層２２の厚みＴ１より薄くされる。これは、次の理由による。
　反応層２２および２３は、前述したように、表面導体膜１８および１９上にも形成されることがあるが、表面導体膜１８および１９上に形成される反応層２２および２３は厚みが薄いため、圧縮応力をそれほど大きく及ぼすものではない。したがって、表面導体膜１８および１９が形成されない導体非形成領域上に位置する反応層２２および２３に働く圧縮応力が多層セラミック基板１１の反りに大きく影響を及ぼす。
　その結果、第１の反応層２２によって及ぼされる圧縮応力と第２の反応層２３によって及ぼされる圧縮応力とを比較したとき、より面積の小さい第２の表面導体膜１９が形成された、すなわち、より面積の大きい導体非形成領域を有する、第２の主面１７側に働く第２の反応層２３による圧縮応力が、より面積の大きい第１の表面導体膜１８が形成された、すなわち、より面積の小さい導体非形成領域を有する、第１の主面１６側に働く第１の反応層２２による圧縮応力より大きくなってしまう。
　そこで、これら圧縮応力のバランスを取るため、この実施形態では、図５（Ｂ）において破線および実線で示すように、主として第２の反応層２３の厚みが減じられ、それによって、第２の反応層２３の厚みＴ２が第１の反応層２２の厚みＴ１より薄くされる。その結果、第１の主面１６における第１の表面導体膜１８が形成されない第１の導体非形成領域上に位置する第１の反応層２２の体積は、第２の主面１７における第２の表面導体膜１９が形成されない第２の導体非形成領域上に位置する第２の反応層２３の体積と実質的に同じとされることが好ましい。
　除去工程では、ブラスト処理を適用することが好ましい。ブラスト処理によれば、ブラスト材の粒径またはブラスト材の吐出圧力や吐出時間などを調整することにより、第１および第２の反応層２２および２３の各々の厚みＴ１およびＴ２を容易に制御することができるからである。より具体的には、たとえば、圧縮空気とともに吹き付けるアルミナ粉末などのブラスト材の粒径を異ならせることにより、反応層２２および２３の厚みＴ１およびＴ２の調整を行なうことができる。また、アルミナ粉末などのブラスト材を吹き付けるエネルギーを与える圧縮空気の圧力を異ならせることにより、反応層２２および２３の厚みＴ１およびＴ２を調整することもできる。圧縮空気は、好ましくは、９８～３４３ｋＰａの範囲の圧力でアルミナ粉末などのブラスト材とともに吹き付けられる。９８ｋＰａ未満の圧縮空気で処理すると、吹き付け圧力が低すぎて、収縮抑制層３４および３５の除去能力が劣り、生産性の低下につながる。他方、３４３ｋＰａを超える圧縮空気で処理すると、圧力によりノズルの劣化が早まり、また、圧縮空気の消費量が多くなり、ランニングコストが高くなるとともに、多層セラミック基板１１を損傷することがある。なお、圧縮空気の圧力とは、吹き付け前の配管内での圧力のことである。
　以上のようにして、図４に示すような多層セラミック基板１１が得られる。
　このような多層セラミック基板を量産するにあたっては、まず、準備段階として、通常の製造方法に従って、複合積層体を用意し、この複合積層体を焼成し、次いで、複合積層体から第１および第２の収縮抑制層を除去することによって、所定の設計を有する多層セラミック基板を先行的に製造した後、この先行的に製造された多層セラミック基板の反り状態を認識し、この反り状態に応じて、反りを抑制し得る第１および第２の反応層の各々の厚みを決定することが行われる。
　そして、その後の本格的製造段階において、上述した製造方法を実施しながら、反りを抑制し得るように決定された第１および第２の反応層の各々の厚みを得るため、収縮抑制層を除去する工程で、第１および第２の反応層の少なくとも一方の厚みを減じるようにされる。このようにして、反りが抑制された状態で、多層セラミック基板を量産することができる。
　次に、この発明による効果を確認するための実施した実験例について説明する。
　ＳｉＯ２、Ａｌ２Ｏ３、Ｂ２Ｏ３およびＣａＯを混合した結晶化ガラス粉末とアルミナ粉末とを等重量比率で混合した。そして、この混合粉末１００重量部に対して、ポリビニルブチラール１５重量部、イソプロピルアルコール４０重量部およびトロール２０重量部を加え、ボールミルで２４時間混合してスラリーを得た。次いで、このスラリーを、ドクターブレード法によってシート状に成形し、厚さ１２０μｍのセラミックグリーンシートを得た。そして、このセラミックグリーンシートを、平面寸法が１３５ｍｍ角となるようにカットし、セラミック層用グリーンシートとした。
　他方、平均粒径が１．０μｍのアルミナ粉末１００重量部に対して、ポリビニルブチラール１５重量部、イソプロピルアルコール４０重量部およびトロール２０重量部を加え、ボールミルで２４時間混合してスラリーを得た。次いで、このスラリーを、ドクターブレード法によりシート状に成形し、厚さ１２０μｍのセラミックグリーンシートを得た。そして、このセラミックグリーンシートを、平面寸法が１３５ｍｍ角となるようにカットし、収縮抑制層用グリーンシートとした。
　次に、セラミック層用グリーンシートを、表１の「セラミック層積層数」に示した積層数をもって積層することにより、生のセラミック積層体を得るとともに、生のセラミック積層体の第１および第２の主面上に、表１の「導体膜の面積比率」に示す面積比率となるように表面導体膜をそれぞれ形成した。そして、この生のセラミック積層体の第１および第２の主面の各々上に、収縮抑制層用グリーンシートを３枚ずつ積層し、圧力５０ＭＰａおよび温度６０℃の条件で加圧し、グリーンシート同士を加圧密着させることによって、複合積層体を得た。
　次に、面方向における単位長さあたりの反り量が０．０５％以下の平坦度を有する気孔率７０％のアルミナ板よりなるトレー上に上記複合積層体を置き、温度６００℃で３時間加熱した後、温度９００℃で１時間焼成することにより、セラミック積層体のみを焼結させた。
　次に、反応層をも含む収縮抑制層を除去するため、水を１４７ｋＰａの圧縮空気とともに１２０秒間吹き付けを行なった。引き続き、平均粒径３０μｍのアルミナ粉末を３０％の濃度で含むように調整したスラリーを、表１の「反応層の厚み比」に示すような反応層の厚みが得られるように、９８～３４３ｋＰａの範囲で圧力調整された圧縮空気とともに１２０秒間吹き付けた。そして、このように反応層の厚みが調整された後の多層セラミック基板の反り量を評価した。その結果が表１の「基板反り量」に示されている。
　なお、表１の「反応層の厚み比が１：１の場合の基板反り量」は、反応層の厚み比が１：１の場合の比較例に係る多層セラミック基板の反り量を示している。
Figure JPOXMLDOC01-appb-T000001
　表１から、反応層の厚み比を調整することにより、基板反り量０．１％未満とすることができ、反応層の厚み比が１：１の場合の基板反り量に比べて大幅に反り量を低減できることがわかる。

Claims (8)

  1. 　低温焼成セラミック材料を含む複数のセラミックグリーン層を積層してなる生のセラミック積層体と、前記セラミック積層体の互いに対向する第１および第２の主面上にそれぞれ配置されかつ前記低温焼成セラミック材料を焼結させ得る焼成条件では焼結しない無機材料の粉末を含む第１および第２の収縮抑制層とを含む、複合積層体を用意する工程と、
    　前記低温焼成セラミック材料を焼結させ得るとともに、前記セラミックグリーン層と前記第１の収縮抑制層との界面ならびに前記セラミックグリーン層と前記第２の収縮抑制層との界面に沿って、それぞれ、前記低温焼成セラミック材料と前記無機材料とが互いに化学的に反応して第１および第２の反応層を生成させ得るような焼成条件にて、前記複合積層体を焼成する、焼成工程と、
    　前記焼成工程の後、前記複合積層体から前記第１および第２の収縮抑制層を除去する、除去工程と
    を備え、
    　前記除去工程は、前記第１および第２の反応層の少なくとも一方の厚みを減じ、それによって、前記第１および第２の反応層の各々の厚みを互いに異ならせる工程を含む、
    多層セラミック基板の製造方法。
  2. 　前記セラミック積層体の前記第１および第２の主面上に、それぞれ、第１および第２の表面導体膜を形成する工程をさらに備え、前記第２の表面導体膜の面積は前記第１の表面導体膜の面積より小さくされ、前記除去工程において、前記第２の反応層の厚みが前記第１の反応層の厚みより薄くされる、請求項１に記載の多層セラミック基板の製造方法。
  3. 　前記セラミック積層体の前記第１および第２の主面は、それぞれ、前記第１および第２の表面導体膜が形成されない第１および第２の導体非形成領域を有し、前記除去工程において、前記第１および第２の導体非形成領域上にそれぞれ位置する前記第１および第２の反応層の各々の体積が互いに実質的に同じとされる、請求項２に記載の多層セラミック基板の製造方法。
  4. 　前記除去工程は、ブラスト処理を前記収縮抑制層に対して施す工程を備える、請求項１ないし３のいずれかに記載の多層セラミック基板の製造方法。
  5. 　低温焼成セラミック材料の焼結体からなりかつ積層された複数のセラミック層をもって構成されるセラミック積層体を備え、
    　前記セラミック積層体の互いに対向する第１および第２の主面上に、それぞれ、前記低温焼成セラミック材料と前記低温焼成セラミック材料を焼結させ得る焼成条件では焼結しない無機材料とが互いに化学的に反応して生成された第１および第２の反応層が形成され、
    　前記第１および第２の反応層の各々の厚みが互いに異なる、
    多層セラミック基板。
  6. 　前記セラミック積層体の前記第１および第２の主面上に、それぞれ、第１および第２の表面導体膜が形成され、前記第２の表面導体膜の面積は前記第１の表面導体膜の面積より小さくされ、前記第２の反応層の厚みは前記第１の反応層の厚みより薄い、請求項５に記載の多層セラミック基板。
  7. 　前記セラミック積層体の前記第１および第２の主面は、それぞれ、前記第１および第２の表面導体膜が形成されない第１および第２の導体非形成領域を有し、前記第１および第２の導体非形成領域上にそれぞれ位置する前記第１および第２の反応層の各々の体積は互いに実質的に同じである、請求項６に記載の多層セラミック基板。
  8. 　低温焼成セラミック材料を含む複数のセラミックグリーン層を積層してなる生のセラミック積層体と、前記セラミック積層体の互いに対向する第１および第２の主面上にそれぞれ配置されかつ前記低温焼成セラミック材料を焼結させ得る焼成条件では焼結しない無機材料の粉末を含む第１および第２の収縮抑制層とを含む、複合積層体を用意する工程と、
    　前記低温焼成セラミック材料を焼結させ得るとともに、前記セラミックグリーン層と前記第１の収縮抑制層との界面ならびに前記セラミックグリーン層と前記第２の収縮抑制層との界面に沿って、それぞれ、前記低温焼成セラミック材料と前記無機材料とが互いに化学的に反応して第１および第２の反応層を生成させ得るような焼成条件にて、前記複合積層体を焼成する、焼成工程と、
    　前記焼成工程の後、前記複合積層体から前記第１および第２の収縮抑制層を除去する、除去工程と
    を備える製造方法によって製造される多層セラミック基板の反りを抑制する方法であって、
    　準備段階において、前記製造方法によって所定の設計を有する多層セラミック基板を先行的に製造する工程と、先行的に製造された前記多層セラミック基板の反り状態を認識する工程と、前記反り状態に応じて、反りを抑制し得る前記第１および第２の反応層の各々の厚みを決定する工程とを備え、
    　その後の本格的製造段階において、前記製造方法を実施しながら、反りを抑制し得るように決定された前記第１および第２の反応層の各々の厚みを得るため、前記除去工程で、前記第１および第２の反応層の少なくとも一方の厚みを減じるようにする、多層セラミック基板の反り抑制方法。
PCT/JP2008/072253 2008-01-11 2008-12-08 多層セラミック基板、その製造方法およびその反り抑制方法 WO2009087845A1 (ja)

Priority Applications (3)

Application Number Priority Date Filing Date Title
CN200880013670XA CN101668620B (zh) 2008-01-11 2008-12-08 多层陶瓷基板、其制造方法及其翘曲抑制方法
JP2009516805A JP4840507B2 (ja) 2008-01-11 2008-12-08 多層セラミック基板、その製造方法およびその反り抑制方法
US12/605,442 US8016967B2 (en) 2008-01-11 2009-10-26 Multilayer ceramic substrate, method for manufacturing the same, and method for reducing substrate warping

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
JP2008003866 2008-01-11
JP2008-003866 2008-01-11

Related Child Applications (1)

Application Number Title Priority Date Filing Date
US12/605,442 Continuation US8016967B2 (en) 2008-01-11 2009-10-26 Multilayer ceramic substrate, method for manufacturing the same, and method for reducing substrate warping

Publications (1)

Publication Number Publication Date
WO2009087845A1 true WO2009087845A1 (ja) 2009-07-16

Family

ID=40852970

Family Applications (1)

Application Number Title Priority Date Filing Date
PCT/JP2008/072253 WO2009087845A1 (ja) 2008-01-11 2008-12-08 多層セラミック基板、その製造方法およびその反り抑制方法

Country Status (5)

Country Link
US (1) US8016967B2 (ja)
JP (1) JP4840507B2 (ja)
CN (1) CN101668620B (ja)
TW (1) TW200932081A (ja)
WO (1) WO2009087845A1 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009151006A1 (ja) * 2008-06-13 2011-11-17 株式会社村田製作所 セラミック成形体の製造方法
US9107306B2 (en) 2010-10-14 2015-08-11 Panasonic Intellectual Property Management Co., Ltd. Hybrid substrate, method for manufacturing the same, and semiconductor integrated circuit package

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2010122822A1 (ja) * 2009-04-21 2010-10-28 株式会社村田製作所 多層セラミック基板の製造方法
CN102176434A (zh) * 2010-12-24 2011-09-07 苏州达方电子有限公司 气密陶瓷层结构与制造方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05237820A (ja) * 1992-03-02 1993-09-17 Rohm Co Ltd セラミック基板の製造方法
JP2000277914A (ja) * 1999-03-23 2000-10-06 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2001060767A (ja) * 1999-06-16 2001-03-06 Murata Mfg Co Ltd セラミック基板の製造方法および未焼成セラミック基板
JP2004165295A (ja) * 2002-11-11 2004-06-10 Murata Mfg Co Ltd セラミック多層基板およびその製造方法

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
TW562737B (en) * 2000-11-27 2003-11-21 Murata Manufacturing Co Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
WO2004034758A1 (ja) * 2002-10-10 2004-04-22 Murata Manufacturing Co., Ltd. セラミック多層基板の製造方法
US7790586B2 (en) * 2006-11-15 2010-09-07 Panasonic Corporation Plasma doping method

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05237820A (ja) * 1992-03-02 1993-09-17 Rohm Co Ltd セラミック基板の製造方法
JP2000277914A (ja) * 1999-03-23 2000-10-06 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP2001060767A (ja) * 1999-06-16 2001-03-06 Murata Mfg Co Ltd セラミック基板の製造方法および未焼成セラミック基板
JP2004165295A (ja) * 2002-11-11 2004-06-10 Murata Mfg Co Ltd セラミック多層基板およびその製造方法

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPWO2009151006A1 (ja) * 2008-06-13 2011-11-17 株式会社村田製作所 セラミック成形体の製造方法
US9107306B2 (en) 2010-10-14 2015-08-11 Panasonic Intellectual Property Management Co., Ltd. Hybrid substrate, method for manufacturing the same, and semiconductor integrated circuit package

Also Published As

Publication number Publication date
JP4840507B2 (ja) 2011-12-21
CN101668620A (zh) 2010-03-10
US20100035033A1 (en) 2010-02-11
CN101668620B (zh) 2013-11-06
JPWO2009087845A1 (ja) 2011-05-26
TW200932081A (en) 2009-07-16
US8016967B2 (en) 2011-09-13
TWI356665B (ja) 2012-01-11

Similar Documents

Publication Publication Date Title
US7569177B2 (en) Method of producing ceramic multilayer substrates, and green composite laminate
US7998560B2 (en) Multilayer ceramic substrate, method for producing same, and electronic component
EP3509100B1 (en) Heat sink and method for manufacturing same
JP2001358247A (ja) 多層配線基板の製造方法
JP4840507B2 (ja) 多層セラミック基板、その製造方法およびその反り抑制方法
WO2009139272A1 (ja) 多層セラミック基板およびその製造方法
CN106032326B (zh) 多层复合陶瓷板及其制备方法
TW200308193A (en) Ceramic multilayer substrate manufacturing method and un-sintered composite multilayer body
US7879169B2 (en) Method for producing ceramic compact
JP3310469B2 (ja) セラミック電子回路基板の焼成装置および焼成方法
US8241449B2 (en) Method for producing ceramic body
JP2001144437A (ja) 多層セラミック基板およびその製造方法
JP2005039164A (ja) ガラスセラミック配線基板の製造方法
JP2003347730A (ja) セラミック多層基板の製造方法
JPH06172017A (ja) セラミツクス基板用グリーンシート及びセラミツクス基板
CN106032076B (zh) 陶瓷基超材料及其制备方法
WO2011122407A1 (ja) 金属ベース基板
KR100586942B1 (ko) 바인더 필름을 이용한 층간 적층방법
JP3879654B2 (ja) パワーモジュール用基板の製造方法
CN116828699A (zh) 陶瓷基板及其制造方法
CN116598207A (zh) 一种高精度孤立凸台型结构htcc基板制造方法
KR20100005407A (ko) 무수축 세라믹 기판의 제조 방법
JP2002198648A (ja) セラミック多層基板の製造方法
KR20110024976A (ko) 고밀도의 압전 후막의 제조 방법
JP2004262741A (ja) ガラスセラミック基板およびその製造方法

Legal Events

Date Code Title Description
WWE Wipo information: entry into national phase

Ref document number: 200880013670.X

Country of ref document: CN

ENP Entry into the national phase

Ref document number: 2009516805

Country of ref document: JP

Kind code of ref document: A

121 Ep: the epo has been informed by wipo that ep was designated in this application

Ref document number: 08869775

Country of ref document: EP

Kind code of ref document: A1

NENP Non-entry into the national phase

Ref country code: DE

122 Ep: pct application non-entry in european phase

Ref document number: 08869775

Country of ref document: EP

Kind code of ref document: A1