TW200932081A - Multilayer ceramic substrate, method for manufacturing multilayer ceramic substrate and method for suppressing warpage of multilayer ceramic substrate - Google Patents

Multilayer ceramic substrate, method for manufacturing multilayer ceramic substrate and method for suppressing warpage of multilayer ceramic substrate Download PDF

Info

Publication number
TW200932081A
TW200932081A TW097144827A TW97144827A TW200932081A TW 200932081 A TW200932081 A TW 200932081A TW 097144827 A TW097144827 A TW 097144827A TW 97144827 A TW97144827 A TW 97144827A TW 200932081 A TW200932081 A TW 200932081A
Authority
TW
Taiwan
Prior art keywords
ceramic
layer
reaction
layers
ceramic substrate
Prior art date
Application number
TW097144827A
Other languages
English (en)
Other versions
TWI356665B (zh
Inventor
Yoshifumi Saito
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW200932081A publication Critical patent/TW200932081A/zh
Application granted granted Critical
Publication of TWI356665B publication Critical patent/TWI356665B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/602Making the green bodies or pre-forms by moulding
    • C04B2235/6025Tape casting, e.g. with a doctor blade
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567Treatment time
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/341Silica or silicates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/343Alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56Using constraining layers before or during sintering
    • C04B2237/562Using constraining layers before or during sintering made of alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62Forming laminates or joined articles comprising holes, channels or other types of openings
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/66Forming laminates or joined articles showing high dimensional accuracy, e.g. indicated by the warpage
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/702Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the constraining layers
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

200932081 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種多層陶 曲抑制方法,特別是關於使用 基板之製造方法、依此製造方 其龜曲抑制方法。 瓷基板、其製造方法及其翹 所謂無收縮步驟之多層陶瓷 法所得之多層陶瓷基板、及 【先前技術】 ❹ ㈣所謂無收縮步驟製造多層陶兗基板時,首先,準 備-種複合積層體,其包含生陶體及第1、第2收缩 抑制層,該生陶变積層體係將包含低溫燒成陶变材料之複 數陶兗生胚層積層所形成者’該第!及第2收縮抑制層係 分別配置於與此陶瓷積層體其相對向之第丨及第2主面上 且含有於能夠冑上述低溫燒成陶究材料燒結的燒成條件下 不會燒結之無機材料的粉末。 接著,在能夠讓上述低溫燒成陶瓷材料燒結的燒成條 件下燒成複合積層體。於此燒成步驟中,因上述無機材料 實質上不會燒結,故第1及第2收縮抑制層實質上不會收 縮。因此,第1及第2收縮抑制層,對於陶瓷積層體會產 生抑制其向主面方向收縮的作用,其結果,可以提高陶瓷 積層體即所欲製造之多層陶瓷基板的尺寸精度。又,於燒 成步驟中’已知沿著收縮抑制層與陶瓷生胚層之間的界 面’低溫燒成陶瓷材料與無機材料會互相產生化學反應而 生成反應層。 200932081 其次,例如會施以喷吹(blasting)處理,藉此,從複合 積層體除去第1及第2收縮抑制層,取出所要之多層陶瓷 基板。 藉由如上述之無收縮步驟來製造多層陶瓷基板之製造 方法’可特別是在主面方向能夠以高尺寸精度來製造多層 陶竟基板。然而,因為受到會成為多層陶变基板之生陶竟 積層體中如導體膜或導通導體(via conduct〇r)之導體部分的 分布狀況的影響,且受到陶究生胚層的厚度、組成等的影 響而於燒成步驟中有時多層陶竞基板會產生趣曲。特別是 目前已知:位於生陶竞積層體的主面上之表面導體膜對翹 曲會造成莫大的影響。 為了抑制如此之翹曲’例如在曰本專利特開 2001-60767號公報(專利文獻丨)中,已提出一種在第i及第 2收縮抑制層之間改變厚度的方法。又’在w〇2〇〇2/〇43455 再公表公報(專利文獻2)中,已提出一種在第丨及第2收縮 抑制層之間改變收縮抑制層所含之無機材料粉末粒徑的方 _ 法。 然而,縱然使用上述技術能夠抑制於燒成時所產生之 翹曲,於除去收縮抑制層之時,有時會產生新的翹曲,或 者是輕曲的程度會加大。參照圖6加以說明此狀況。 於圖6’以截面圖表示結束燒成步驟,接著除去第1收 縮抑制層6 (以虛線表示)之後的複合積層體1。 複合積層體1具備由複數之陶瓷層3所構成之陶瓷積 層體2,該複數之陶竟層3係由低溫燒成陶瓷材料的燒結體 200932081 所形成並且經積層而成者。又,於圖6中,省略與陶竟陶 瓷積層體2相關所設置之導體膜或導通導體等的圖示。以 分別覆蓋陶瓷積層體2其相對向之第1主面4及第2主面5 的方式,配置有第1收縮抑制層6及第2收縮抑制層7。又, 此等第1收縮抑制層6及第2收縮抑制層7與陶瓷積層體2 之間形成有第1反應層8及及第2反應層9。
首先’對著第1收縮抑制層6’施以如箭頭1〇所示之 噴吹處理,於除去第1收縮抑制層6之時,藉由解放作用 於陶瓷積層體2之壓縮應力,如圖6所示,產生以第i主 面4側為凸之翹曲。接著,如除去第2收縮抑制層7,則於 第2主面5側也會產生同樣的壓縮應力的解放,其結果, 陶瓷積層體2會變成近乎平坦的狀態。 然而,縱然於如此收縮抑制層6及7的除去步驟中 因為受到陶瓷積層體2中如導體膜或導通導體之導體部八 的分布狀況或、陶瓷層3的厚度、組成等的影響,有時不 平均的壓縮應力會起作用,故有時以陶瓷積層體2所構成 之多層陶瓷基板會殘留翹曲。又,關於此翹曲,已知對於 位於陶瓷積層體2的主面4及5上之表面導體膜也會、生j 莫大的影響。 &成 專利文獻1 :曰本專利特開20〇1·6〇767號公報 專利文獻2 : W02002/043455再公表公報 【發明内容】 亦即,本發明之目的,係提供一種多層陶瓷基板之製 7 200932081 造方法’其可以抑制如上述因為除去收縮抑制層而產生之 翹曲;纟發明之其他㈣’係提供—種依據上述之製造方 法所製造出來的多層陶瓷基板;本發明之進一步其他目 的,係提供一種多層陶瓷基板的翹曲抑制方法。 本發明之多層陶瓷基板之製造方法,其包含: 準備複合積層體之步驟,該複合積層體包含生陶究積 層體及第1及第2收縮抑制層,該生陶究積層體係將包含 低溫燒成陶瓷材料之複數陶瓷生胚層積層所形成者,該第工 及第2收縮抑制層係分別配置於此陶瓷積層體其相對向之 第1及第2主面上且含有於能夠讓該低溫燒成陶竟材料燒 結的燒成條件下不會燒結之無機材料的粉末; 燒成步驟,在能夠讓該低溫燒成陶瓷材料燒結的同 時,分別沿著該陶曼生胚層與該第丨收縮抑制層之間的界 面以及該陶瓷生胚層與該第2收縮抑制層之間的界面,在 能讓該低溫燒成陶瓷材料與該無機材料互相產生化學反應 而生成第1及第2反應層的燒成條件下,燒成該複合積層 體, 除去步驟,該燒成步驟之後,從該複合積層體除去該 第1及第2收縮抑制層。 於如此之多層陶瓷基板之製造方法,為了解決上述技 術性課題,本發明之特徵在於:除去步驟係包含減少該第i 及第2反應層中至少一者之厚度,藉此讓該第丨及第2反 應層各自之厚度相異之步驟,。 其進一步具備分別於陶瓷積層體的第丨及第2主面上 200932081 形成第1及第2表面導體膜之步驟,當第 哪备笫2表面導體膜的 面積做成比第1表面導體膜的面積還要小時,則於除去步 驟中,較佳為第2反應層的厚度做成比第!反應層的产 還要薄。 ^ 在上述情況下,雖然陶瓷積層體的第丨及第2主面, 分別具有未形成第丨及第2的表面導體膜之第丨及第2導 體未形成區域,但較佳為,讓分別位於第〖及第2導體未 形成區域上之第i及第2反應層各自的體積實質上能夠相 同的方式來實施除去步驟。 本發明之多層陶瓷基板之製造方法中,除去步驟較佳 為以對於收縮抑制層施以喷吹處理之方式來進行。 本發明又適用於依照上述製造方法所製造出來的多層 陶瓷基板。 本發明之多層陶瓷基板’其特徵在於:其具備由複數 之陶瓷層所構成之陶瓷積層體,該複數之陶瓷層係由低溫 ❹燒成陶瓷材料的燒結體所形成並且經積層而成者;且於該 陶瓷積層體其相對向之第1及第2主面上分別形成第1及 第2反應層’該第1及第2反應層係由該低溫燒成陶瓷材 料與於能夠讓該低溫燒成陶瓷材料燒結的燒成條件下不會 燒結之無機材料互相產生化學反應所生成,且該第1及第2 反應層各自的厚度相異。 本發明之多層陶瓷基板中,於陶瓷積層體的第1及第2 主面上’分別形成第1及第2表面導體膜,當第2表面導 體膜的面積比第1表面導體膜的面積還要小時,較佳為第2 200932081 反應層的厚度比第1反應層的厚度還要薄。 在上述情況下,雖然陶瓷積層體的第i及第2主面, 分別具有未形成第i及第2表面導體膜之第丨及第2導體 未形成區域,但是分別位於第i及第2導體未形成區域上 之第1及第2反應層各自的體積,較佳為彼此實質上相同。 進一步,本發明#適用於抑制具備以下製造方法^製 造出來的多層陶瓷基板的勉曲: 準備複合積層體之步驟,該複合積層體含有生陶瓷積 層體及第1及第2收縮抑制層,該生陶究積層體係將包含 低溫燒成陶瓷材料之複數陶瓷生胚層積層所形成者、該第^ 及第2收縮抑制層係分別配置於此陶瓷積層體其相對向之 第1及第2主面上且含有於能夠讓該低溫燒成陶瓷材料燒 結的燒成條件下不會燒結之無機材料的粉末; 燒成步驟,在能夠讓該低溫燒成陶瓷材料燒結的同 時,分別沿著該陶瓷生胚層與該第丨收縮抑制層之間的界 面以及該陶瓷生胚層與該第2收縮抑制層之間的界面,在 能讓該低溫燒成陶瓷材料與該無機材料互相產生化學反應 而生成第1及第2反應層的燒成條件下,燒成該複合積層 體; 除去步驟,該燒成步驟之後,從該複合積層體除去該 第1及第2收縮抑制層。 本發明之多層陶瓷基板的翹曲抑制方法,其特徵在 於:於準備階段,具備以下步驟: 以該製造方法預先製造具有既定設計之多層陶瓷基板 200932081 之步驟; 辨識預先製造之該多層陶瓷基板之輕曲狀態之步驟; 視該翹曲狀態,決定能夠抑制翹曲之該第丨及第2反 應層之各厚度之步驟; 於之後的正式製造階段,實施該製造方法,同時為了 得到能夠抑制翹曲所決定之該第丨及第2反應層之各厚 度,係在該除去步驟,減少該第丨及第2反應層中至少一 者之厚度。 ❹
於燒成步驟中所生成之反應層,雖然對於陶瓷積層體 會帶來壓縮應力’但根據本發明’藉由減少第1及第2反 應層中至少一者之厚度,因而可以取得第1及第2反應唐 各自施於陶瓷積層體之壓縮應力的平衡,故能夠抑制多層 陶竞基板的輕曲。因此,在能夠提高多層陶变基板製造之 成品率的同時,也能夠謀求多層陶瓷基板的大面積化,基 於此,能夠提高多層陶瓷基板的生產效率。 本發明中,於陶-吏積層體的第1及第2主面上,分別 形成第1及第2表面導體膜時’於此等表面導體膜上,和 未形成有表面導體膜之導體未形成區域上相比,只薄薄地 形成了反應層’或者是幾乎完全未形成反應層。因此,在 形成表面導_之區域,和導體未形成區域㈣,反應層 帶來的I縮應力較小。因此,當帛2表面導體膜的面積 第1表面導體膜的面積還要小時,如果第2反應層的厚彦 做成比第丨反應層的厚度還要薄,則能夠更適切 層陶瓷基板的翹曲。 ”別多 11 200932081 膜的面積所述第2表面導體膜的面積比第1表面導體 形成第=,如果位於陶竟積層體的第1主面中未 •声的體積:導體膜之第1導體未形成區域上之第1反應 ==於第2主面中未形成第2表面導體膜之第2 能夠更適"上之第2反應層的體積實質上相等時,則 夠更適切地抑制多層陶瓷基板的翹曲。 步驟=發it多層陶究基板之製造方法中,在實施除去 β力或喷:時門喷吹處理,則藉由調整嘴吹材的喷出麼 應層的= 易地控制反 依據本發明之多層陶竟基板的麵 :=定能夠抑編…及第2反應:各Π: 之第i及第之/的正式製造階段得到能夠抑制麵曲所決定 及第2反應^㈣各自之厚度,係於除去步驟減少第1 太—者之厚度’故可以作為量產性優異 ❹或者θ二:法。又,因為不須調整收縮抑制層的厚度, 疋調整含於收縮抑制層之無機材料粉末的粒徑,故可 以避免步驟管理的繁瑣。 故了 【實施方式】 二=5係說明本發明之一實施形態。更詳細來看, 構裝::本發明之一實施形態的多層陶究基板Η與 《構裝零件12及13的截面圖。圖 ’’、了說明圖1所示之多層陶变基板11之製造方法。圏5(A) 12 200932081 及(B)分別放大表示圖4所示部分a及B。 參照圖1’多層陶瓷基板11具備由複數陶瓷層14所構 成之陶瓷積層體15,該複數陶瓷層14係由低溫燒成陶究材 料的燒結體所形成並且經積層之而成者。於陶瓷積層體15 其相對向之第1主面及第2主面17上分別形成數個第】 表面導體膜18及第2表面導體膜19。本實施形態中,第2 表面導體膜19的面積係做成(合計面積)比第i表面導體膜 ❹ 18的面積(合計面積)還要小。於陶瓷積層體15的内部,形 成數個内部導體膜20及數個導通導體21。 又’陶瓷積層體15的第1主面16及第2主面17上, 分別形成有第1反應層22及第2反應層23。此等反應層 22及23 ’從後述之製造方法的說明可以明確得知,係由低 溫燒成陶瓷材料與於能夠讓低溫燒成陶瓷材料燒結的燒成 條件下不會燒結之無機材料互相產生化學反應所生成者。 本實施形態中,第2反應層23的厚度係做成比第j反應層 ❾22的厚度還要薄’又’位於第16中未形成第i表面 導體膜18之第1導體未形成區域上之第1反應層22的體 積,被視為與位於第2主面17中未形成第2表面導體膜19 之第2導體未形成區域上之第i反應層。的體積彼此實質 上相等。關於其理由如後所述。 又將構襄零件12及13構裝於多層陶曼基板u上, 使其與於陶£積層體15的第i主面16上所形成之第U 面導體膜18中之特定者在電力上相連。 其-人’參照圖2至圖5,針對多層陶瓷基板【i之製造 13 200932081 方法作說明。 首先’準備於圖2所示之複合積層體31。複合積層體 31具備生陶瓷積層體33’該生陶瓷積層體33係將含有低 溫燒成陶瓷材料之複數陶瓷生胚層32積層所形成者。生陶 瓷積層體33於實施後述燒成步驟時會變成陶瓷積層體15。 於生陶瓷積層體33係形成有第丨及第2表面導體膜18及 19、内部導體膜20以及導通導體21。又,於圖2所示階段 ❾ 中,此等導體膜18〜20及導通導體21係由導電性糊所構成。 於上述生陶瓷積層體33其相對向之第i主面16及第2 主面17上,分別配置有第}收縮抑制層34及第2收縮抑 7層35。此等收縮抑制層34及35,含有於能夠讓前述低 ^燒成陶瓷材料燒結的燒成條件下不會燒結之無機材料的 粉末。 其次,將複合積層體31加以燒成。於圖3表示其燒成 後之狀態。燒成步驟係於能夠讓陶瓷生胚層32所含之低溫 ❺燒成陶:是材料燒結的燒成條件下實施。因此,此燒成步驟 的’、。果,生陶瓷積層體33會變成燒結的陶瓷積層體Η。此 時,形成導體膜18〜20及導通導體21的導電性糊也會燒結。 此燒成步驟中,因第1收縮抑制層34及第2收縮抑制 層h所含之無機材料實質上不會燒結,故第i收縮抑制層 34及第2收縮抑制層35實質上不會收縮。因此,第i收縮 t制層34及第2收縮抑制層…對於生陶秃積層艎33, ^生抑制其向主面方向I缩之作用,其結果可以提高燒 結後的陶瓷積層體l5的尺寸精度。 200932081 又,於上述之燒成步驟中,分別沿著陶瓷生胚層32與 第1收縮抑制層34之間的界面以及陶瓷生胚層32與第2 收縮抑制層3 5之間的界面,生成第1反應層22及第2反 應層23 ^此等反應層22及23,係於燒成步驟中,含於陶 瓷生胚層32之低溫燒成陶瓷材料與含於收縮抑制層34及 35之無機材料互相產生化學反應所形成者。此階段中,第 1反應層22及第2反應層23,實質上彼此具有相等之厚度。 在此,所謂的化學反應係指低溫燒成陶瓷材料所含之 成分元素與無機材料所含之成分元素互相利用原子能階混 合。此於原子能階的混合,有從低溫燒成陶瓷材料所含之 成分元素與無機材料所含之成分元素形成新的結晶相的情 況,也有並非如此的情況。而未形成結晶相的情況,有含 於低溫燒成陶瓷材料及無機材料中任一者之玻璃相、非晶 相或結晶相之中,其中另一個所含之成分元素擴散、溶解 或固溶的情況。 〇 雖然有時也會於表面導體膜18及19上形成有上述之 反應層22及23,但是其厚度比未形成表面導體膜以及19 之導體未形成區域上的厚度還要薄。再者,於表面導體膜 18及19上形成之反應層22及23,為導電性糊所含之玻璃 成分與收縮抑制層34及35所含之無機材料互相產生化學 反應所形成者, 其次,實施從複合積層體31除去第i收縮抑制層34 及第2收縮抑制層35之除去步驟,藉此,如圖4所示,多 層陶甍基板11被取出。於此除去步驟中,減少第〗反應層 15 200932081 者之厚度,藉此,實施讓第1 各自之厚度相異此一本發明特 22及第2反應層23中至少一 反應層22及第2反應層23 徵步驟。 為陶瓷積層體15的第2 面積比第1主面16上之 如圖5所示,除去步驟 1反應層22的厚度T1 ❹
本實施形態申,如前所述,因 主面17上之第2表面導體膜19的 第1表面導體膜18的面積還要小, 中,第2反應層23的厚度T2比第 還要薄。此乃依據以下理由。 如前所述,於表面導體膜18& 19上雖然也會形成有 反應層22及23,但是因為於表面導體膜以及19上形成之 反應層22及23的展齡後,田1 町厚度較潯,因此造成的壓縮應力並不是 太大。因此’作用於位於未形成表面導體膜18及β之導 體未形成區域上之反應層22及23之壓縮應力對多層陶兗 基板11的翹曲造成很大的影響。 其結果,在將第1反應層22所造成之壓縮應力與第2 反應層23所造成之壓縮應力加以比較時,作用於形成有面 積較小之第2表面導體膜19(亦即,具有面積較大之導體未 形成區域)之第2主面17那一側之第2反應層23所造成之 壓縮應力,變得比作用於形成有面積較大之第丨表面導體 臈18(亦即,具有面積較小之導體未形成區域)之第丨主面 16那一侧之第!反應層22所造成之壓縮應力還要大。 在此’為了取得此等壓縮應力的平衡,於本實施形態 中,如圖5(B)中虛線及實線所示,主要是藉由減少第2反 應層23的厚度,來讓第2反應層23的厚度Τ2比第丨反應 200932081 層22的厚度T1還要薄。装任里 其^果’較佳為位於第1主 中未形成第1表面導體膜 之第1導體未形成區域上之第 1反應層22的體積,與位於笛 弟 .導體膜Η之第2導體未形成第^主面17中未形成第2表面 積實質上相等。 °°域上之第2反應層23的體 於除去步驛中,輕祛筏# m * '、吏用噴吹處理。因為喷吹處理 藉由調整喷吹材的粒徑或者县 疋嘴人材喷出壓力或喷出時間 等’能夠輕易地控制第1 ❹ r 刷第1反應層Μ及第2反應層23各自 t度T1及T2。更具體而言,例如,藉由使與壓縮空氣同 時喷吹之氧化1呂粉末等嘴吹材的粒徑相異,可以調整反應 層22及23的艮τϊ τ 1 n to 2°又’藉由使賦予喷吹氧化鋁粉 末等噴吹材能量之遷縮^ 縮二乳的壓力相異,也可以調整反應 層22及23的厚度T1及T2。壓縮空氣較佳為以9^ 範圍内之壓力與氧化銘粉末等之喷吹材同時喷塗。若以壓 未满98kPa的壓縮空氣進行處理,則喷塗的壓力過低, ❹=縮抑制層34及35的除去能力較差,會造成生產性的低 落另方面,右以壓力超過343kPa的壓縮空氣進行處理, 則因為壓力的緣故管嘴提早損耗,又,壓縮空氣的消費量 會增加’運轉費用提高的同時,有時會損壞多層陶瓷基板 11°再者’所謂壓縮空氣的壓力,係指喷塗前之配管内的 壓力。 依據以上之方式,得到如圖4所示之多層陶瓷基板11。 量產此種多層陶瓷基板之際,首先,就準備階段而言, 按照一般之製造方法’準備複合積層體,將此複合積層體 17 200932081 加以燒成,接签,M^ 抑制層,先行製造垦Γ複合積層體除去第1及第2收縮 造具有既定設計之多層陶瓷基板後,辨識 k之多層陶瓷基板的翹曲狀態,視其翹曲狀態, 再決定能夠抑㈣曲之第i及第2反應層各自之厚度。 、然後’於之後的正式製造階段,一邊實施上述之製造 為了得到能夠抑制龜曲所決定之第i及帛2反應層 之厚度,在除去收縮抑制層之步驟,減少第丨及第2
層中至V者之厚度。如此-來,便可以在翹曲被抑 制的狀態下量產多層陶瓷基板。 其次,針對為了確認本發明効果所實施的實驗例作說 將混合了 Si02、Al2〇3、㈣及Ca〇之結晶化玻璃粉 末與氧化銘粉末以等重量比率混合。然後,相對於此混合 粉末1〇0重量份,加入聚乙烯丁@ 15重量份、異丙醇4〇 重量伤及甲笨(Tolu〇1)2〇重量份,以球磨機混合Μ小時得 〇 到漿料。接著,藉由刮刀(doctor blade)法讓漿料成形為片 狀得到厚度12〇pm的陶瓷生胚片(green sheet)。然後,將 此陶瓷生胚片切割為平面尺寸為135mm見方,作為陶瓷層 用生胚片。 另一方面,相對於平均粒徑為ΙΟμη的氧化鋁粉末1〇〇 重量份,加入聚乙烯酵縮丁醛15重量份、異丙醇40重量 份及甲苯20重量份,以球磨機混合24小時得到漿料。接 著,藉由刮刀法將此漿料成形為片狀,得到厚度12叫瓜的 陶瓷生胚片。然後,將此陶瓷生胚片切割為平面尺寸為 18 200932081 1 35mm見方, 作為收縮抑制層用生胚片。 胚片。
件來進行加壓, 乂表1之「陶瓷層積層數」所示之積層數 生胚片’獲得生陶瓷積層體,同時於生陶 及第2主面上,以表1之「導體膜的面積 積比率分別形成表面導體膜。然後,分別 體的第1及第2主面_b,每3枚收縮抑制 —次’以壓力為50MPa及溫度為60°C的條 藉由使生胜片加壓密合,得到複合積層體。 其次’於具有在面方向每單位長之翹曲量為〇〇5%以下 之平坦度且氣孔率為70%的氧化鋁板所構成之托盤上放置 上述複合積層體,以600t:的溫度加熱3小時之後’藉由以 900 C的溫度燒成1小時,只讓陶瓷積層體燒結。 其次’為了除去亦含有反應層之收縮抑制層,將水與 14 7kPa的壓縮空氣同時進行120秒的喷吹。接著,將調整 成含有平均粒徑30μιη之氧化鋁粉末30%濃度後之漿料,與 經98〜343kPa範圍内之壓力進行壓力調整過之壓縮空氣一 同喷塗120秒以獲得表1之「反應層的厚度比」所示之反 應層厚度。然後,評價如此之反應層的厚度經調整過後之 多層陶瓷基板的翹曲量。其結果如表1的「基板翹曲量」 所示。 又,表1之「反應層的厚度比為1: 1時的基板翹曲量」 係表示反應層的厚度比為1 : 1時,比較例之多層陶瓷基板 的趣曲量。 19 200932081 試料號碼 1 2 3 4 5 導體膜 的面積 比率 第1主面 60% 60% 50% 40% 60% 第2主面 10% 10% 20% 30% 10% 6層積層數 10 5 10 5 10 反應層的厚度比 (第1反應層:第2反應層) 6:1 6:1 5:2 4:3 9:4 基板翹曲量 <0.1% <0.1% <0.1% <0.1% <0.1% 反應層的厚度比 為m時的基板翹曲量 0.5% 1.0% 0.45% 0.4% 0.5% 從表1,可知藉由調整反應層的厚度比,能夠讓基板翹 曲量達到未滿〇 · 1 % ’且與反應層的厚度比為1 : 1時的基板 翹曲量相比,能夠大幅地降低翹曲量。
【圖式簡單說明】 圖 1 __ /j£ ± _ 11 ’、併表示本發明特定實施形態之多層陶瓷基板 與構裴於其上之構裝零件12及13的截面圖。 表下用以製造圖1所示之多層陶瓷基板11所準 備之複合積層體31的截面圖。 圖3係表示圖2斛- ,^ 截面圖。 所不之複合積層體31之燒成後狀態的 圖4係表示從圃1 _ _ 所示之複合積層體31除去收縮抑制 20 200932081 層34及35後之狀態的截面圖。 圖5係放大表示圖4的部分A及B。 圖6係表示以本發明之改良對象之習知製造方法來製 造多層陶瓷基板時所準備之複合積層體1在除去一邊之收 縮抑制層6後之狀態的截面圖。
【主要元件符號 說 ,明 ] 11 多 層 陶 瓷 基板 14 陶 瓷 層 15 陶 瓷 積 層 體 16 第 1 主 面 17 第 2 主 面 18 第 1 表 面 導 體 膜 19 第 2 表 面 導 體 膜 20 内 部 導 體 膜 22 第 1 反 應 層 23 第 2 反 應 層 3 1 複 合 積 層 體 32 陶 瓷 生 胚 層 33 生 陶 瓷 積 層 體 3.4 第 1 收 縮 抑 制 層 35 第 2 收 縮 抑 制 層 21

Claims (1)

  1. 200932081 十、申請專利範固: 1.一種多層陶瓷基板之製造方法,其包含: 準備複合積層體之步驟,該複合積層體包含生陶瓷積 層體及第1及第2收縮抑制層,該生陶瓷積層體係將包含 低溫燒成陶莞材料之複數陶竟生胚層積層所形成者,該第1 及第2收縮抑制層係分別配置於此陶瓷積層體其相對向之 第1及第2主面上且含有於能夠讓該低溫燒成陶瓷材料燒 結的燒成條件下不會燒結之無機材料的粉末; ® 燒成步驟,在能夠讓該低溫燒成陶瓷材料燒結的同 時’分別沿著該陶瓷生胚層與該第1收縮抑制層之間的界 面以及該陶瓷生胚層與該第2收縮抑制層之間的界面,在 能讓該低溫燒成陶瓷材料與該無機材料互相產生化學反應 而生成第1及第2反應層的燒成條件下,燒成該複合積層 體; 除去步驟,該燒成步驟之後’從該複合積層體除去該 第1及第2收縮抑制層;該除去步驟,係包含減少該第1 〇 及第2反應層中至少一者之厚度,藉此讓該第1及第2反 應層各自之厚度相異之步驟。 2.如申請專利範圍第1項之多層陶瓷基板之製造方 法,其進一步具備分別於該陶瓷積層體之第1及第2主面 上形成第1及第2表面導體膜之步驟;其中,該第2表面 導體膜的面積做成比第1表面導體膜的面積還要小,該除 去步驟中’該第2反應層的厚度做成比該第1反應層的厚 度還要薄。 22 200932081 3. 如申請專利範圍第2項之多層陶瓷基板之製造方 法,其中,該陶瓷積層體的第丨及第2主面分別具有未形 成第1及第2表面導體膜之第j及第2導體未形成區域, 且於該除去步驟中,分別位於第丨及第2導體未形成區域 上之第1及第2反應層之各自的體積實質上做成相同。 4. 如申請專利範圍第1至3項中任一項之多層陶瓷基板 之製造方法,其中,該除去步驟具備對該收縮抑制層實施 之喷吹處理之步驟。 5. —種多層陶瓷基板,其具備由複數之陶瓷層所構成之 陶瓷積層體,該複數之陶瓷層係由低溫燒成陶瓷材料的燒 結體所形成並且經積層而成者;且於該陶瓷積層體其相對 向之第1及第2主面上分別形成第丨及第2反應層,該第ι 及第2反應層係由該低溫燒成陶瓷材料與於能夠讓該低溫 燒成陶瓷材料燒結的燒成條件下不會燒結之無機材料互相 產生化學反應所生成,且該第丨及第2反應層各自的厚度 相異。 6·如申請專利範圍第5項之多層陶瓷基板,其中,於該 陶瓷積層體之該第1及第2主面上,分別形成有第丨及第2 表面導體膜,該第2表面導體膜的面積比該第1表面導體 膜的面積還要小,該第2反應層的厚度比該第1反應層的 厚度還要薄。 7.如申請專利範圍第6項之多層陶瓷基板,其中,該陶 瓷積層體之該第1及第2主面’分別具有未形成該第 第2表面導體膜之第1及第2導體未形成區域,且分別位 23 200932081 於該第1及第2導體未形成區域上之該第i及第2反應層 各自的體積彼此實質上相同。 8. —種多層陶瓷基板的翹曲抑制方法係以具備以下步 驟之製造方法來製造多層陶瓷基板: 準備複合積層體之步驟,該複合積層體含有生陶瓷積 層體及第1及第2收縮抑制層,該生陶瓷積層體係將包含 低溫燒成陶瓷材料之複數陶瓷生胚層積層所形成者、該第j ❹及第2收縮抑制層係分別配置於此陶瓷積層體其相對向之 第1及第2主面上且含有於能夠讓該低溫燒成陶瓷材料燒 結的燒成條件下不會燒結之無機材料的粉末; 燒成步驟,在能夠讓該低溫燒成陶瓷材料燒結的同 時,分別沿著該陶瓷生胚層與該第丨收縮抑制層之間的界 面以及該陶瓷生胚層與該第2收縮抑制層之間的界面,在 能讓該低溫燒成陶瓷材料與該無機材料互相產生化學反應 而生成第1及第2反應層的燒成條件下,燒成該複合積層 體; 除去步驟,該燒成步驟之後’從該複合積層體除去該 第1及第2收縮抑制層,其中: 於準備階段,具備以下步驟: 以該製造方法預先製造具有既定設計之多層陶瓷基板 之步驟; 辨識預先製造之該多層陶瓷基板之翹曲狀態之步驟; 視該翹曲狀態’決定能夠抑制翹曲之該第1及第2反 應層之各厚度之步驟; 24 200932081 於之後的正式製造階段,實施該製造方法,同時為了 得到能夠抑制翹曲所決定之該第1及第2反應層之各厚 度,係在該除去步驟,減少該第1及第2反應層中至少一 者之厚度。 十一、圖式: 如次頁
    25
TW097144827A 2008-01-11 2008-11-20 Multilayer ceramic substrate, method for manufacturing multilayer ceramic substrate and method for suppressing warpage of multilayer ceramic substrate TW200932081A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008003866 2008-01-11

Publications (2)

Publication Number Publication Date
TW200932081A true TW200932081A (en) 2009-07-16
TWI356665B TWI356665B (zh) 2012-01-11

Family

ID=40852970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097144827A TW200932081A (en) 2008-01-11 2008-11-20 Multilayer ceramic substrate, method for manufacturing multilayer ceramic substrate and method for suppressing warpage of multilayer ceramic substrate

Country Status (5)

Country Link
US (1) US8016967B2 (zh)
JP (1) JP4840507B2 (zh)
CN (1) CN101668620B (zh)
TW (1) TW200932081A (zh)
WO (1) WO2009087845A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009151006A1 (ja) * 2008-06-13 2009-12-17 株式会社村田製作所 セラミック成形体の製造方法
JP5354011B2 (ja) * 2009-04-21 2013-11-27 株式会社村田製作所 多層セラミック基板の製造方法
WO2012049822A1 (ja) 2010-10-14 2012-04-19 パナソニック株式会社 ハイブリッド基板およびその製造方法ならびに半導体集積回路パッケージ
CN102176434A (zh) * 2010-12-24 2011-09-07 苏州达方电子有限公司 气密陶瓷层结构与制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05237820A (ja) * 1992-03-02 1993-09-17 Rohm Co Ltd セラミック基板の製造方法
JP2000277914A (ja) * 1999-03-23 2000-10-06 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP3687484B2 (ja) * 1999-06-16 2005-08-24 株式会社村田製作所 セラミック基板の製造方法および未焼成セラミック基板
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
TW562737B (en) * 2000-11-27 2003-11-21 Murata Manufacturing Co Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
US7148136B2 (en) * 2002-10-10 2006-12-12 Murata Manufacturing Co., Ltd. Method of producing ceramic multi-layer substrate
JP4059063B2 (ja) * 2002-11-11 2008-03-12 株式会社村田製作所 セラミック多層基板およびその製造方法
WO2008059827A1 (fr) * 2006-11-15 2008-05-22 Panasonic Corporation Procédé de dopage de plasma

Also Published As

Publication number Publication date
JPWO2009087845A1 (ja) 2011-05-26
US8016967B2 (en) 2011-09-13
WO2009087845A1 (ja) 2009-07-16
JP4840507B2 (ja) 2011-12-21
TWI356665B (zh) 2012-01-11
CN101668620A (zh) 2010-03-10
CN101668620B (zh) 2013-11-06
US20100035033A1 (en) 2010-02-11

Similar Documents

Publication Publication Date Title
TW562737B (en) Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
WO2015119302A1 (ja) 多孔質板状フィラー集合体及びその製造方法、並びに多孔質板状フィラー集合体を含む断熱膜
TW200932081A (en) Multilayer ceramic substrate, method for manufacturing multilayer ceramic substrate and method for suppressing warpage of multilayer ceramic substrate
CN106032326B (zh) 多层复合陶瓷板及其制备方法
WO2004088686A1 (ja) 積層セラミック電子部品の製造方法
TW558727B (en) Manufacturing method of ceramic electronic components and its manufacturing equipment
KR20200069398A (ko) 박형 세라믹 기판의 소성용 적층 구조체 및 이를 이용한 박형 세라믹 기판의 제조방법
EP1088802B1 (en) Method for producing ceramic green sheet
KR20140047607A (ko) AlN 기판 및 그 제조 방법
JP2009126750A (ja) 多結晶透明セラミックス基板の製造方法およびスピネル基板の製造方法
JP2856045B2 (ja) セラミック基板の製造方法
JP4941915B2 (ja) セラミックグリーンシートの製造方法
JPH07240217A (ja) 電解質基板及び平板型セルの製造方法
CN114605058A (zh) 热转印模具和防眩光玻璃的制备装置
JP2008159725A (ja) セラミック多層基板およびその製造方法
JP3849446B2 (ja) 積層セラミック電子部品の製造方法
JP2007153645A (ja) フレーク状粉末を用いて成形したナノテク用の積層体とその製造方法
CN114853482B (zh) 一种高韧性氮化硅纳米线/氮化硅层状陶瓷及其制备方法
JPH06172017A (ja) セラミツクス基板用グリーンシート及びセラミツクス基板
CN115650759B (zh) 一种应用于气体传感器封装的多孔氧化铝陶瓷薄片及其制备方法
TW594952B (en) Low-temperature co-fired ceramic substrate and its manufacturing method through the use of ceramic fiber to suppress contraction
JPH03115153A (ja) 段差補償シート
JPH10316475A (ja) セラミック基板の製造方法
JP2814120B2 (ja) セラミックグリーンシートの成形方法
CN115196978A (zh) 基于ltcc基片等静压叠层的陶瓷制备方法