TWI356665B - - Google Patents

Download PDF

Info

Publication number
TWI356665B
TWI356665B TW097144827A TW97144827A TWI356665B TW I356665 B TWI356665 B TW I356665B TW 097144827 A TW097144827 A TW 097144827A TW 97144827 A TW97144827 A TW 97144827A TW I356665 B TWI356665 B TW I356665B
Authority
TW
Taiwan
Prior art keywords
layer
ceramic
reaction
layers
thickness
Prior art date
Application number
TW097144827A
Other languages
English (en)
Other versions
TW200932081A (en
Inventor
Yoshifumi Saito
Original Assignee
Murata Manufacturing Co
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Murata Manufacturing Co filed Critical Murata Manufacturing Co
Publication of TW200932081A publication Critical patent/TW200932081A/zh
Application granted granted Critical
Publication of TWI356665B publication Critical patent/TWI356665B/zh

Links

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • BPERFORMING OPERATIONS; TRANSPORTING
    • B32LAYERED PRODUCTS
    • B32BLAYERED PRODUCTS, i.e. PRODUCTS BUILT-UP OF STRATA OF FLAT OR NON-FLAT, e.g. CELLULAR OR HONEYCOMB, FORM
    • B32B18/00Layered products essentially comprising ceramics, e.g. refractory products
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4611Manufacturing multilayer circuits by laminating two or more circuit boards
    • H05K3/4626Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials
    • H05K3/4629Manufacturing multilayer circuits by laminating two or more circuit boards characterised by the insulating layers or materials laminating inorganic sheets comprising printed circuits, e.g. green ceramic sheets
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/60Aspects relating to the preparation, properties or mechanical treatment of green bodies or pre-forms
    • C04B2235/602Making the green bodies or pre-forms by moulding
    • C04B2235/6025Tape casting, e.g. with a doctor blade
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2235/00Aspects relating to ceramic starting mixtures or sintered ceramic products
    • C04B2235/65Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes
    • C04B2235/656Aspects relating to heat treatments of ceramic bodies such as green ceramics or pre-sintered ceramics, e.g. burning, sintering or melting processes characterised by specific heating conditions during heat treatment
    • C04B2235/6567Treatment time
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/341Silica or silicates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/30Composition of layers of ceramic laminates or of ceramic or metallic articles to be joined by heating, e.g. Si substrates
    • C04B2237/32Ceramic
    • C04B2237/34Oxidic
    • C04B2237/343Alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/56Using constraining layers before or during sintering
    • C04B2237/562Using constraining layers before or during sintering made of alumina or aluminates
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/62Forming laminates or joined articles comprising holes, channels or other types of openings
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/66Forming laminates or joined articles showing high dimensional accuracy, e.g. indicated by the warpage
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/68Forming laminates or joining articles wherein at least one substrate contains at least two different parts of macro-size, e.g. one ceramic substrate layer containing an embedded conductor or electrode
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/702Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the constraining layers
    • CCHEMISTRY; METALLURGY
    • C04CEMENTS; CONCRETE; ARTIFICIAL STONE; CERAMICS; REFRACTORIES
    • C04BLIME, MAGNESIA; SLAG; CEMENTS; COMPOSITIONS THEREOF, e.g. MORTARS, CONCRETE OR LIKE BUILDING MATERIALS; ARTIFICIAL STONE; CERAMICS; REFRACTORIES; TREATMENT OF NATURAL STONE
    • C04B2237/00Aspects relating to ceramic laminates or to joining of ceramic articles with other articles by heating
    • C04B2237/50Processing aspects relating to ceramic laminates or to the joining of ceramic articles with other articles by heating
    • C04B2237/70Forming laminates or joined articles comprising layers of a specific, unusual thickness
    • C04B2237/704Forming laminates or joined articles comprising layers of a specific, unusual thickness of one or more of the ceramic layers or articles
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2224/00Indexing scheme for arrangements for connecting or disconnecting semiconductor or solid-state bodies and methods related thereto as covered by H01L24/00
    • H01L2224/01Means for bonding being attached to, or being formed on, the surface to be connected, e.g. chip-to-package, die-attach, "first-level" interconnects; Manufacturing methods related thereto
    • H01L2224/10Bump connectors; Manufacturing methods related thereto
    • H01L2224/15Structure, shape, material or disposition of the bump connectors after the connecting process
    • H01L2224/16Structure, shape, material or disposition of the bump connectors after the connecting process of an individual bump connector
    • H01L2224/161Disposition
    • H01L2224/16151Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive
    • H01L2224/16221Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked
    • H01L2224/16225Disposition the bump connector connecting between a semiconductor or solid-state body and an item not being a semiconductor or solid-state body, e.g. chip-to-substrate, chip-to-passive the body and the item being stacked the item being non-metallic, e.g. insulating substrate with or without metallisation
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00011Not relevant to the scope of the group, the symbol of which is combined with the symbol of this group
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/0001Technical content checked by a classifier
    • H01L2924/00014Technical content checked by a classifier the subject-matter covered by the group, the symbol of which is combined with the symbol of this group, being disclosed without further technical details
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2924/00Indexing scheme for arrangements or methods for connecting or disconnecting semiconductor or solid-state bodies as covered by H01L24/00
    • H01L2924/19Details of hybrid assemblies other than the semiconductor or other solid state devices to be connected
    • H01L2924/191Disposition
    • H01L2924/19101Disposition of discrete passive components
    • H01L2924/19105Disposition of discrete passive components in a side-by-side arrangement on a common die mounting substrate
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/03Use of materials for the substrate
    • H05K1/0306Inorganic insulating substrates, e.g. ceramic, glass
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09Shape and layout
    • H05K2201/09009Substrate related
    • H05K2201/09136Means for correcting warpage
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/30Details of processes not otherwise provided for in H05K2203/01 - H05K2203/17
    • H05K2203/308Sacrificial means, e.g. for temporarily filling a space for making a via or a cavity or for making rigid-flexible PCBs
    • YGENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y10TECHNICAL SUBJECTS COVERED BY FORMER USPC
    • Y10TTECHNICAL SUBJECTS COVERED BY FORMER US CLASSIFICATION
    • Y10T428/00Stock material or miscellaneous articles
    • Y10T428/24Structurally defined web or sheet [e.g., overall dimension, etc.]
    • Y10T428/24942Structurally defined web or sheet [e.g., overall dimension, etc.] including components having same physical characteristic in differing degree
    • Y10T428/2495Thickness [relative or absolute]

Landscapes

  • Engineering & Computer Science (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Inorganic Chemistry (AREA)
  • Production Of Multi-Layered Print Wiring Board (AREA)

Description

1356665 九、發明說明: 【發明所屬之技術領域】 本發明係關於一種多層陶瓷基板、其製造方法及其翹 曲抑制方法’特別是關於使用所謂無收縮步驟之多層陶瓷 基板之製造方法、依此製造方法所得之多層陶瓷基板、及 其翹曲抑制方法。 【先前技術】 依據所明無收縮步驟製造多層陶竞基板時,首先,準 備一種複合積層體,其包含生陶瓷積層體及第丨、第2收縮 抑制層,該生陶瓷積層體係將包含低溫燒成陶瓷材料之複 數陶瓷生胚層積層所形成者,該帛i及第2收縮抑制層係 分別配置於與此陶兗積層體其相對向之第1及第2主面上 且含有於能夠讓上述低溫燒成陶£材㈣結的燒成條件下 不會燒結之無機材料的粉末。 接著,在能夠讓上述低溫燒成陶瓷材料燒結的燒成條 件下燒成複合積層體。於此燒成步驟中,因上述無機材料 實質上不會燒結,故第i及第2收縮抑制層實質上不會收 縮。因此,第i及第2收縮抑制層,對於陶究積層體會產 生抑制其向主面方向收縮的作用,其結果,可以提高陶究 積層體即所欲製造之多層陶完基板的尺寸精度。又,於燒 成步驟中’已知沿著收縮抑制層與陶兗生胚層之間的: 面,低溫燒成陶瓷材料與無機材料會互相產生化學反應而 生成反應層。 a 5 1356665 ,藉此,從複合 所要之多層陶瓷 其次,例如會施以喷吹(blasting)處理 積層體除去第1及第2收縮抑制層,取出 基板。 驟來製造多層陶瓷基板之製造 能夠以高尺寸精度來製造多層 會成為多層陶瓷基板之生陶瓷 藉由如上述之無收縮步 方法’可特別是在主面方向 陶瓷基板。然而,因為受到
積層體中如導體膜或導通導體(化_一。〇之導體部分的 分布狀況的影響,且受到陶究生胚層的厚度、組成等的影 U㈣基板會產线曲。特別是 目前已知:位於生陶究積層體的主面上之表面導體膜對勉 曲會造成莫大的影響。 為了抑制如此之翹曲,例如在日本專利特開 20〇1-6〇767號公報(專利文獻丨)中,已提出一種在第i及第 2收縮抑制層之間改變厚度的方法。又,在w〇2〇〇2/〇43455 再公表公報(專利文獻2)中,已提出一種在第丨及第2收縮 抑制層之間改變收縮抑制層所含之無機材料粉末粒徑的方 法0 然而’縱然使用上述技術能夠抑制於燒成時所產生之 趣曲’於除去收縮抑制層之時’有時會產生新的翹曲,或 者是魅曲的程度會加大。參照圖6加以說明此狀況。 於圖6,以截面圖表示結束燒成步驟,接著除去第1收 縮抑制層6(以虛線表示)之後的複合積層體i。 複合積層體1具備由複數之陶瓷層3所構成之陶瓷積 層體2 ’該複數之陶瓷層3係由低溫燒成陶瓷材料的燒結體 丄力6665 斤屯成並且經積層而成者。又,於圖6中,省略與陶竞陶 資*積層體2相關所設置之導體膜或導通導體等的圖示。以 刀别覆蓋陶瓷積層體2其相對向之第1主面4及第2主面5 的方式’配置有第丨收縮抑制層6及第2收縮抑制層7。又, 此等第1收縮抑制層6及第2收縮抑制層7與陶瓷積層體2 之間形成有第1反應層8及及第2反應層9。
首先’對著第1收縮抑制層6,施以如箭頭1 〇所示之 噴人處理,於除去第1收縮抑制層ό之時,藉由解放作用 於陶瓷積層體2之壓縮應力,如圖6所示,產生以第丨主 面4側為凸之翹曲。接著,如除去第2收縮抑制層7,則於 第2主面5側也會產生同樣的壓縮應力的解放,其結果, 陶竟積層體2會變成近乎平坦的狀態。 然而,縱然於如此收縮抑制層6及7的除去步驟中, 因為受到陶£積層冑2 +如導體膜或導通導體之導體部分 的分布狀況或、陶£層3的厚度、組成等的影響,有時不 平,的壓縮應力會起作用,故有時以陶£積層冑2所構成 之夕層陶瓷基板會殘留翹曲。又,關於此翹曲,已知對於 位於陶瓷積層體2的主面4及5 Η志釐 叫η夂5上之表面導體膜也會造成 莫大的影響》 專利文獻1 ·日本專利特開2〇〇16〇767號公報 專利文獻2: W02002/043455'再公表公報 【發明内容】 亦即,本發明之目的 係提供一種多層陶瓷基板之製 7 1356665 造方法,其可以抑制如上述因為除去收縮抑制層而產生之 翹曲’本發明之其他目#,係提供一種依據上述之製造方 法所製造出來的多層陶兗基板;本發明之進—步其他目 的,係提供一種多層陶瓷基板的翹曲抑制方法。 本發明之多層陶瓷基板之製造方法,其包含: 準備複合積層體之步驟,該複合積層體包含生陶竟積 層體及第1及帛2收縮抑制層,該生陶曼積層體係將包含 低溫燒成陶瓷材料之複數陶瓷生胚層積層所形成者,該第i 及第2收縮抑制層係分別配置於此陶瓷積層體其相對向之 第1及第2主面上且含有於能夠讓該低溫燒成陶瓷材料燒 結的燒成條件下不會燒結之無機材料的粉末; 燒成步驟,在能夠讓該低溫燒成陶瓷材料燒結的同 時,分別沿著該陶瓷生胚層與該第丨收縮抑制層之間的界 面以及該陶瓷生胚層與該第2收縮抑制層之間的界面,在 能讓該低溫燒成陶瓷材料與該無機材料互相產生化學反應 而生成第1及第2反應層的燒成條件下,燒成該複合積層 .體; 除去步驟,該燒成步驟之後,從該複合積層體除去該 第1及第2收縮抑制層。 於如此之多層陶瓷基板之製造方法,為了解決上述技 術性課題,本發明之特徵在於:除去步驟係包含減少該第i 及第2反應層中至少一者之厚度,藉此讓該第〖及第2反 應層各自之厚度相異之步驟,。 其進一步具備分別於陶瓷積層體的第丨及第2主面上 8 1356665 形成第1及第2表面導體膜之步驟,當第2表面導體膜的 ::做成比第1表面導體膜的面積還要小時,則於除去步 =策較佳為第2反應層的厚度做成比第ι反應層的厚度 還要薄。 在上述情況下,雖然陶瓷積層體的第1及第2主面, 分別具有未形成第i及第2的表面導體臈之第i及第2導 體未形成區域,但較佳為’讓分別位於第ι及第2 形成區域上之第1及第2反應層各 分目的體積實質上能夠相 同的方式來實施除去步驟。 本發明之多層陶宪基板之製造方法中,除去步驟較佳 為以對於收縮抑制層施以喷吹處理之方式來進行。 本發明又適用於依照上述數造方法所製造出來的多層 陶瓷基板。 曰 本發明之多層陶兗基板,其特徵在於:其具備由複數 之陶竟層所構成之陶莞積層體,該複數之陶究層係由低溫 • 燒成陶瓷材料的燒結體所形成並且經積層而成者;且於該 陶究積層體其相對向之第1及第2主面上分別形成第i及 第2反應層,該第丨及第2反應層係由該低溫燒成陶瓷材 料與於能夠讓該低溫燒成陶瓷材料燒結的燒成條件下不會 燒結之無機材料互相產生化學反應所生成,且該第1及第2 反應層各自的厚度相異。 本發明之多層陶瓷基板中,於陶瓷積層體的第1及第2 主面上,分別形成第丨及第2表面導體膜,當第2表面導 體膜的面積比第1表面導體膜的面積還要小時,較佳為第2 9 1356665 反應層的厚度比第1反應層的厚度還要薄。 在上述情況下,雖然陶瓷積層體的第丨及第2主面, 分別具有未形成第1及第2表面導體膜之第i及第2導體 未形成區& ’但是分別位於第i及第2導體未形成區域上 之第1及第2反應層各自的體積,較佳為彼此實質上相同。 進一步,本發明亦適用於抑制具備以下製造方法所製 造出來的多層陶瓷基板的翹曲: 準備複合積層體之步驟,該複合積層體含有生陶瓷積 層體及第1及第2收縮抑制層,該生陶究積層體係將包含 低溫燒成陶瓷材料之複數陶瓷生胚層積層所形成者、該第i 及第2收縮抑制層係分別配置於此陶瓷積層體其相對向之 第1及第2主面上且含有於能夠讓該低溫燒成陶究材料燒 結的燒成條件下不會燒結之無機材料的粉末; k成步驟在犯夠讓該低溫燒成陶瓷材料燒結的同 時’分別沿著㈣究生胚層與該帛丨㈣抑制層之間的界 面以及該陶瓷生胚層與該第2收縮抑制層之間的界面在 能讓該低溫燒成陶瓷材料與該無機材料互相產生化學反應 而生成第1及第2反應層的燒成條件下,燒成該複合積層 體; 除去步驟,該燒成步驟之後,從該複合積層體除去該 第1及第2收縮抑制層。 本發月之夕層陶瓷基板的龜曲抑制方法,其特徵在 於.於準備階段,具備以下步驟·· 以該製造方法預先製造具有既定設計之多層陶瓷基板 1356665 之步驟; 辨識預先製造之該多層陶瓷基板之翹曲狀態之步驟; 視。亥趣曲狀態’決定能夠抑制翹曲之該第1及第2反 應層之各厚度之步驟; θ於之後的正式製造階段,實施該製造方法,同時為了 知到此夠抑制趣曲所決定之該第1及第2反應層之各厚 I係、在該除去步驟’減少該第1及第2反應層中至少-者之厚度。 册於燒成步驟中所生成之反應層,雖然對於陶瓷積層體 曰▼來壓縮應力’但根據本發明,藉由減少第1及第2反 應層中至少—者之厚度,因而可以取得第1及第2反應層 各自施於陶£積層體之壓縮應力的平衡,故能夠抑制多層 陶,基板的翹曲。因此,在能夠提高多層陶瓷基板製造之 成率的同時,也能夠謀求多層陶瓷基板的大面積化,基 於此,能夠提高多層陶兗基板的生產效率。 ,本發明中,於陶瓷積層體的第1及第2主面上,分別 形成第1及第2表面導體膜時,於此等表面導體膜上和 未形成有表面導體膜之導體未形成區域上相比,只薄薄地 成了反應層,或者是幾乎完全未形成反應層。因此,在 形成表面導體膜之區域,和導體未形成區域相&,反應層 帶來的壓縮應力較小。因此,當帛2表面導體膜的面積比 第表面導體膜的面積還要小時,如果第2反應層的厚度 成第1反應層的厚度還要薄,則能夠更適切地抑制多 層陶瓷基板的趣曲。 11 1356665 又,如上所述第2表面導體膜的面積比第^面導體 膜的面積還要小時,如果位於㈣積層體的第丨主面中未 形成第1表面導體膜之第i導體未形成區域上之第1反應 二的體積貞位於第2主面中未形成第2表面導體膜之第2 導體未形成區域上之第2反應層的體積實質上相等時則 能夠更適切地抑制多層陶瓷基板的翹曲。 於本發明之多層陶兗基板之製造方法中,在實施除去
步驟之際,如適用喷吹處理’則藉由調整噴吹材的喷出壓 力或噴出時間或者是喷吹#的粒徑等,能夠輕易地控制反 應層的厚度。 依據本發明之多層陶瓷基板的魅曲抑制方法,為了於 準備階段決定能夠抑频曲之第i及帛2反應層各自之厚 度,並且於之後的正式製造階段得到能夠抑制翹曲所決定 之第1及第2反應層各自之厚度,係於除去步驟減少第工 及第2反應層中至少—者之厚度,故可以作為量產性優異 之輕曲抑制方法。χ,因為不須調整收縮抑制層的厚度, 或者是調整含於收縮抑制層之無機材料粉末的粒徑,故可 以避免步驟管理的繁項。 【實施方式】 圖1至圖5係說明本發明之一實施形態。更詳細來看, 圖1為一併表示本發明之一實施形態的多層陶瓷基板11與 構裝於其上之構裝零件^及13的截面圖。圖2至圖4係 為了說明圖1所示之多層陶瓷基板11之製造方法。圖5(A) 12 1356665 及(B)分別放大表示圖4所示部分a及b。 參照圖卜多層陶瓷基板11具備由複數陶瓷層14所構 成之陶瓷積層體15,該複數陶瓷層14係由低溫燒成陶瓷材 料的燒結體所形成並且經積層之而成者。於陶瓷積層體Η 其相對向之第1主面16及第2主面17上分別形成數個第i 表面導體膜18及第2表面導體膜19。本實施形態中,第2 表面導體膜19的面積係做成(合計面積)比第丨表面導體膜 18的面積(合計面積)還要小。於陶瓷積層體μ的内部,形 成數個内部導體膜2〇及數個導通導體21。 又,陶瓷積層體15的第1主面16及第2主面17上, 分別形成有第1反應層22及第2反應層23。此等反應層 22及23,從後述之製造方法的說明可以明確得知係由低 溫燒成陶兗材料與於能夠讓低溫燒成陶究材料燒結的燒成 仏件下不會燒結之無機材料互相產生化學反應所生成者。 本實施形·中’第2反應層23的厚度係做成比第!反應層 22的厚度還要薄’又’位於第i主面16中未形成第i表面 導體膜18之第1導體未形成區域上之第}反應層22的體 積,被視為與位於第2主面17中未形成第2表面導體膜Η 之第2導體未形成區域上之第i反應層以的體積彼此實質 上相等。關於其理由如後所述。 又,將構裝零件12及13構裝於多層陶瓷基板u上, 使其與於陶竟積層體15的第【主面16上所形成之第4 面導體膜18中之特定者在電力上相連。 其次,參照圖2至圖5,針對多層陶瓷基板11之製造 13
1JJOODD 方法作說明。 耳先,準備於圖2所示之複合積層冑Μ。複合積層體 /、備生陶瓷積層體33,該生陶瓷積層體33係將含有低 溫燒成陶瓷材料之複數陶竟 - 岡丈生胚層32積層所形成者。生陶 =積層體33㈣施後述燒成步驟時會變成㈣積層體⑴ 、生陶瓷積層體33係形成有第!及第2表面導體膜 玉9、内部導體膜2〇以及導 、 汉等逋導體21。又,於圖2所示階段 春巾’此等導體膜18〜2〇及導通導體21係由導電性糊所構成。 於上述生陶瓷積層體33其相對向之第】主面Μ及第2 ::17上’分別配置有第!收縮抑制層34及第2收縮抑 制^〜此等收縮抑制層34及^,含有於能夠讓前述低 溫燒成陶究材料燒結的燒成條件下不會燒結之無機材料的 粉末。 其次’將複合積層體31加以燒成。於圖3表示 後之狀態。燒成步驟係於能夠讓陶究生胚屬32所含… 齡燒成陶究材料燒結的燒成條件下實施。因此,此燒成步: 的結果,生陶曼積層體33會變成燒結的陶究積層體15。此 時,形成導體膜18〜2〇及導通導體21的導電性糊也會燒結。 此燒成步驟中,因第1收縮抑制層34及第2收縮抑制 層35所含之無機材料實質上不會燒結,故第i收縮抑制層 34及第2收縮抑制層35實質上不會收縮。因此,第i枚縮 抑制層34及第2收縮抑制層35,對於生陶究積層體33, 會產生抑制其向主面方向收縮之作用,其結果可以提高燒 結後的陶兗積層體15的尺寸精度。 1356665 又,於上述之燒成步驟中,分別沿著陶瓷生胚層32與 第1收縮抑制層34之間的界面以及陶瓷生胚層32與第2 收縮抑制層35之間的界面,生成第1反應層22及第2反 應層23。此等反應層22及23,係於燒成步驟中,含於陶 瓷生胚層32之低溫燒成陶瓷材料與含於收縮抑制層34及 35之無機材料互相產生化學反應所形成者。此階段中第 1反應層22及第2反應層23,實質上彼此具有相等之厚度。 在此’所謂的化學反應係指低溫燒成陶瓷材料所含之 成为元素與無機材料所含之成分元素互相利用原子能階混 合。此於原子能階的混合,有從低溫燒成陶瓷材料所含之 成分元素與無機材料所含之成分元素形成新的結晶相的情 況,也有並非如此的情況。而未形成結晶相的情況,有含 於低溫燒成陶瓷材料及無機材料中任一者之玻璃相、非晶 相或結晶相之中,其中另一個所含之成分元素擴散、溶解 或固溶的情況。 雖然有時也會於表面導體膜18及19上形成有上述之 反應層22及23,但是其厚度比未形成表面導體膜18及19 之導體未形成區域上的厚度還要薄。再者,於表面導體膜 18及19上形成之反應層22及23,為導電性糊所含之玻璃 成分與收縮抑制層34及35所含之無機材料互相產生化學 反應所形成者。 其次’實施從複合積層體31除去第1收縮抑制層34 及第2收縮抑制層35之除去步驟,藉此,如圖*所示,多 層陶瓷基板11被取出。於此除去步驟中,減少第j反應層 15 1356665 22及第2反應層23中至少一者之厚度,藉此,實施讓第1 反應層22及第2反應層23各自之厚度相異此一本發明特 徵步驟。 本實施形態中,如前所述,因為陶瓷積層體15的第2 主面17上之第2表面導體膜19的面積比第1主面16上之 第1表面導體膜18的面積還要小,如圖5所示,除去步驟 中’第2反應層23的厚度T2比第!反應層22的厚度Tl 還要薄。此乃依據以下理由。 如前所述’於表面導體膜18及19上雖然也會形成有 反應層22及23,但是因為於表面導體膜18及19上形成之 反應層22及23的厚度較薄’因此造成的廢縮應力並不是 太大。因此’作用於位於未形成表面導體膜18及19之導 體未形成區域上之反應層22及23之壓縮應力對多層陶竟 基板11的翹曲造成报大的影響。 其結果’在將第1反應層22所造成之壓縮應力與第2 反應層23所造成之壓縮應力加以比較.時,作用於形成有面 積較小之第2表面導體膜19(亦即,具有面積較大之導體未 形成區域)之第2主面17那一側之第2反應層23所造成之 壓縮應力’變得比作用於形成有面積較大之第1表面導體 膜18(亦即,具有面積較小之導體未形成區域)之第丨主面 1 6那一側之第丨反應層22所造成之壓縮應力還要大。 在此’為了取得此等壓縮應力的平衡,於本實施形態 中’如圖5(B)中虛線及實線所示,主要是藉由減少第2反 應層23的厚度,來讓第2反應層23的厚度T2比第丨反應 16 1356665 層22的厚度T1還要薄。 、,Ό果,較佳為位於第1主面16 中未形成第1表面導體膜 / 之第1導體未形成區域上之笛 反應層22的體積,與位 導體膜19之第2導體切面中未形成第2表面 積實質上相等。 /成區域上之第2反應層23的雜 藉由=!:',較佳係使用喷吹處理。因為喷吹處理 等曰:α的粒輕或者是嘴吹材喷出遷力或喷出時間 等,旎夠輕易地控制第】 反應層22及第2反應層23各自 之厚度Τ1及Τ2。更目.f二,. 一 ^而§,例如,藉由使與壓縮空氣同 、人之氧化紹粉末等嘴吹材的粒徑相異可以調整反應 層22及23的厚唐T1 Ά to 。又,藉由使賦予喷吹氧化鋁粉 :等喷吹材能量之麼縮空氣的麼力相異,也可以調整反應 曰22及23的厚度T1及T2。壓縮空氣較佳為以%〜⑷心 範圍内之壓力與氧化紹粉末等之喷吹材同時喷塗。若以歷 力未满98kPa的壓縮空氣進行處理,則喷塗的壓力過低, 收縮抑制層34及35的除去能力較差,會造成生產性的低 洛。另—方面’若以壓力超過343kpa的壓縮空氣進行處理, 則因為壓力的緣故管嘴提早損耗,又,壓縮空氣的消費量 會增加’運轉費用提高的同時,有時會損壞多層陶曼基板 1卜再者’所謂壓縮空氣的壓力’係指喷塗前之配管内的 壓力。 依據以上之方式,得到如圖4所示之多層陶莞基板u。 量產此種多層陶瓷基板之際,首先,就準備階段而言, 按照一般之製造方法,準備複合積層體,將此複合積詹體 17 丄356665 加以燒成’接著,藉由從複合積層體除去第1及第2收縮 抑制層,先行製造具有既定設計之多層陶瓷基板後,辨識 此先行製k之多層陶瓷基板的翹曲狀態,視其翹曲狀態, 再決疋能夠抑制赵曲之第1及第2反應層各自之厚度。 然後,於之後的正式製造階段,一邊實施上述之製造 方法為了得到能夠抑制翹曲所決定之第丨及第2反應層 各自之厚度,在除去收縮抑制層之步驟,減少第1及第2 反應層中至少一者之厚度。如此一來,便可以在勉曲被抑 制的狀態下量產多層陶瓷基板β 其-人,針對為了確認本發明効果所實施的實驗例作說 明。 將混合了 Si〇2、A12〇3、B2〇3及Ca〇之結晶化玻璃粉 "、氧化鋁粕末以等重量比率混合。然後,相對於此混合 1 100重量份’加入聚乙稀丁路15重量份異丙醇如 重量份及甲苯(T〇丨U〇1)20重量份,以球磨機混合24小時得
到聚料。接著,藉由刮刀(dGetGr blade)法讓裂料成形為片 狀,得到厚度12〇μιη的陶兗生胚片(green sheet)。然後將 此陶瓷生胚片切割為平面尺寸為135mm見方,作為陶瓷層 用生胚片。 另一方面,相對於平均粒徑為丨〇μιη的氧化鋁粉末1〇〇 重量份’加入聚乙烯醇縮丁搭15重量份、異丙醇4〇重量 份及甲苯20重量份,以球磨機混合24小時得到浆料。接 者’藉由到刀法將此敷料成形為片狀,得到厚度12〇_的 陶竟生胚片。然後’將此陶究生胚片切割為平面尺寸為 18 1356665 13 5mm見方,作為收縮抑制層用生胚片。 其次,藉由以表1之「陶瓷層積層數」所示之積層數 來積層陶竟層用生胚片’獲得生陶究積層冑,同時於生陶 竟積層體的第i及第2主面±,以表】之「導體膜的面積 比率」所示之面積比率分別形成表面導體膜。然後,分別 於此生陶兗積層體的第i及第2主面上,每3枚收縮抑制 層用生胚片積層一次,以壓力為5〇MPa及溫度為6〇。〇的條 件來進行加壓,藉由使生胚片加壓密合,得到複合積層體i 其次,於具有在面方向每單位長之翹曲量為〇 〇5%以下 之平坦度且氣礼率為70%的氧化鋁板所構成之托盤上放置 上述複合積層體,以600。〇的溫度加熱3小時之後,藉由以 900 C的溫度燒成1小時,只讓陶瓷積層體燒結。 其次,為了除去亦含有反應層之收縮抑制層,將水與 147kPa的壓縮空氣同時進行12〇秒的喷吹。接著,將調整 成含有平均粒徑30μιη之氧化鋁粉末30%濃度後之漿料,與 經98〜343kPa範圍内之壓力進行壓力調整過之壓縮空氣一 同喷塗120秒以獲得表丨之「反應層的厚度比」所示之反 應層厚度。然後’評價如此之反應層的厚度經調整過後之 多層陶瓷基板的翹曲量。其結果如表1的「基板赵曲量」 所示。 又’表1之「反應層的厚度比為1: 1時的基板翹曲量」 係表示反應層的厚度比為丨:1時,比較例之多層陶竞基板 的魅曲量。 19 1356665 【表i】 試料號碼 1 2 3 4 5 導體膜 的面積 比率 第1主面 60% 60% 50% 40% 60% 第2主面 10% 10% 20% 30% 10% 陶瓷層積層數 10 5 10 5 10 反應層的厚度比 (第1反應層:第2反應層) 6:1 6:1 5:2 4:3 9:4 基板魅曲量 <0.1% <0.1% <0.1% <0.1% <0.1% 反應層的厚度比 為1:1時的基板鍾曲量 0.5% 1.0% 0.45% 0.4% 0.5% 從表1,可知藉由調整反應層的厚度比,能夠讓基板翹 曲量達到未滿〇.1%,且與反應層的厚度比為1 : 1時的基板 赵曲量相比,能夠大幅地降低翹曲量。
【圖式簡單說明】 圖1係一併表示本發明特定實施形態之多層陶瓷基板 -、構裝於其上之構裝零件12及13的截面圖。 圖2係表示用以製造目i所示之多層陶竟基板U所準 備之複合積層體31的截面圖。 圖3係表示圖 截面圖。 2所示之複合積層體31之燒成後狀態的 係表不從圖3所示之複合積層體31除去收縮抑制 20 1356665 層34及35後之狀態的載面圖。 圖5係放大表示圖4的部分A及B。 圖6係表示以本發明之改良對象之習知製造方法來製 造多層陶瓷基板時所準備之複合積層體1在除去一邊之收 縮抑制層6後之狀態的截面圖。
【主要元件符號 說 明 ] 11 多 層 陶 瓷基板 14 陶 瓷 層 15 陶 瓷 積 層 體 16 第 1 主 面 17 第 2 主 面 18 第 1 表 面 導 體 膜 19 第 2 表 面 導 體 膜 20 内 部 導 體 膜 22 第 1 反 應 層 23 第 2 反 應 層 3 1 複 合 積 層 體 32 陶 瓷 生 胚 層 33 生 陶 瓷 積 層 體 3.4 第 1 收 縮 抑 制 層 35 第 2 收 縮 抑 制 層 21

Claims (1)

1356665 十、申請專利範圍: i· 一種多層陶瓷基板之製造方法,其包含: 準傭複合積層體之步驟,該複合積層體包含生陶竞積 層體及第!及第2收縮抑制層,該生陶究積層體係將包含 低溫燒成陶宪材料之複數陶曼生胚層積層所形成者,該第i 及第2收縮抑制層係分別配置於此陶㈣層體其相對向之 第及第2主面上且含有於能夠讓該低溫燒成陶竞材料燒 結的燒成條件下不會燒結之無機材料的粉末; 燒成步㉟,在能夠讓該低溫燒成陶瓷材料燒結的同 時,分別沿著該陶瓷生胚層與該第丨收縮抑制層之間的界 ▲面以及該陶究生胚層與該第2收縮抑制層之間的界面,在 能讓該低溫燒成陶瓷材料與該無機材料互相產生化學反應 而生成第1及第2反應層的燒成條件下,燒成該複合積屏 體; 5 除去步驟,該燒成步驟之後,從該複合積層體除去該 第1及第2收縮抑制層;該除去步驟,係包含減少該第玉 及第2反應層中至少一者之厚度,藉此讓該第丨及第2反 應層各自之厚度相異之步驟。 2·如申請專利範圍第1項之多層陶瓷基板之製造方 法,其進一步具備分別於該陶瓷積層體之第i及第2主面 上形成第1及第2表面導體膜之步驟;其中,該第2表面 導體膜的面積做成比第i表面導體膜的面積還要小,該除 去步驟中’該第2反應層的厚度做成比該第1反應層的厚 度還要薄。 22 1356665 3. 如申請專利範圍第2項之多層陶瓷基板之製造方 法,其中,該陶瓷積層體的第丨及第2主面分別具有未形 成第1及第2表面導體膜之第丨及第2導體未形成區域, 且於該除去步财,分別位於第i及第2導體未形成區域 上之第1及第2反應層之各自的體積實質上做成相同。 4. 如申請專利範圍第丨至3項中任一項之多層陶瓷基板 之製造方法,#中,該除去步驟具備對該收縮抑制層實施 之噴吹處理之步驟。 5. —種多層陶瓷基板,其具備由複數之陶瓷層所構成之 陶瓷積層體,該複數之陶瓷層係由低溫燒成陶瓷材料的燒 結體所形成並且經積層而成者;且於該陶瓷積層體其相對 向之第1及第2主面上分別形成第丨及第2反應層,該第i 及第2反應層係由該低溫燒成陶瓷材料與於能夠讓該低溫 燒成陶瓷材料燒結的燒成條件下不會燒結之無機材料互相 產生化學反應所生成’且該第〗及第2反應層各自的厚度 相異。 6_如申請專利範圍第5項之多層陶瓷基板,其中,於該 陶竟積層體之該第1及第2主面上’分別形成有第丨及第2 表面導體膜’該第2表面導體膜的面積比該第1表面導體 膜的面積還要小’該第2反應層的厚度比該第丨反應層的 厚度還要薄。 ‘ ^ 7.如申請專利範圍第6項之多層陶瓷基板,其中,詨陶 竟積層體之該第1及第2主面’分別具有未形成該第=及 第2表面導體膜之第丨及第2導體未形成區域,I分別位 23 1356665 於該第1及第2導體未形成區域上之該第1及第2反應層 各自的體積彼此實質上相同。 8.—種多層陶瓷基板的翹曲抑制方法,係以具備以下步 驟之製造方法來製造多層陶瓷基板: 準備複合積層體之步驟,該複合積層體含有生陶瓷積 層體及第1及第2收縮抑制層,該生陶瓷積層體係將包含 低溫燒成陶瓷材料之複數陶瓷生胚層積層所形成者、該第1 及第2收縮抑制層係分別配置於此陶瓷積層體其相對向之 第1及第2主面上且含有於能夠讓該低溫燒成陶瓷材料燒 結的燒成條件下不會燒結之無機材料的粉末; 燒成步驟’在能夠讓該低溫燒成陶瓷材料燒結的同 時’分別沿著該陶瓷生胚層與該第1收縮抑制層之間的界 面以及該陶瓷生胚層與該第2收縮抑制層之間的界面,在 能讓該低溫燒成陶瓷材料與該無機材料互相產生化學反應 而生成第1及第2反應層的燒成條件下,燒成該複合積層 B& · 體, 除去步驟’該燒成步驟之後,從該複合積層體除去該 第1及第2收縮抑制層,其中: 於準備階段,具備以下步驟: 以該製造方法預先製造具有既定設計之多層陶瓷基板 之步驟; 辨識預先製造之該多層陶瓷基板之翹曲狀態之步驟; 視該翹曲狀態,決定能夠抑制翹曲之該第1及第2反 應層之各厚度之步驟; 24 1356665 於之後的正式製造階段,實施該製造方法,同時為了 得到能夠抑制翹曲所決定之該第1及第2反應層之各厚 度,係在該除去步驟,減少該第1及第2反應層中至少一 者之厚度。 十一、圖式: 如次頁
25
TW097144827A 2008-01-11 2008-11-20 Multilayer ceramic substrate, method for manufacturing multilayer ceramic substrate and method for suppressing warpage of multilayer ceramic substrate TW200932081A (en)

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2008003866 2008-01-11

Publications (2)

Publication Number Publication Date
TW200932081A TW200932081A (en) 2009-07-16
TWI356665B true TWI356665B (zh) 2012-01-11

Family

ID=40852970

Family Applications (1)

Application Number Title Priority Date Filing Date
TW097144827A TW200932081A (en) 2008-01-11 2008-11-20 Multilayer ceramic substrate, method for manufacturing multilayer ceramic substrate and method for suppressing warpage of multilayer ceramic substrate

Country Status (5)

Country Link
US (1) US8016967B2 (zh)
JP (1) JP4840507B2 (zh)
CN (1) CN101668620B (zh)
TW (1) TW200932081A (zh)
WO (1) WO2009087845A1 (zh)

Families Citing this family (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2009151006A1 (ja) * 2008-06-13 2009-12-17 株式会社村田製作所 セラミック成形体の製造方法
WO2010122822A1 (ja) * 2009-04-21 2010-10-28 株式会社村田製作所 多層セラミック基板の製造方法
JPWO2012049822A1 (ja) 2010-10-14 2014-02-24 パナソニック株式会社 ハイブリッド基板およびその製造方法ならびに半導体集積回路パッケージ
CN102176434A (zh) * 2010-12-24 2011-09-07 苏州达方电子有限公司 气密陶瓷层结构与制造方法

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH05237820A (ja) * 1992-03-02 1993-09-17 Rohm Co Ltd セラミック基板の製造方法
JP2000277914A (ja) * 1999-03-23 2000-10-06 Murata Mfg Co Ltd 多層セラミック基板の製造方法
JP3687484B2 (ja) * 1999-06-16 2005-08-24 株式会社村田製作所 セラミック基板の製造方法および未焼成セラミック基板
JP2002084065A (ja) * 2000-09-07 2002-03-22 Murata Mfg Co Ltd 多層セラミック基板およびその製造方法ならびに電子装置
TW562737B (en) * 2000-11-27 2003-11-21 Murata Manufacturing Co Method of manufacturing ceramic multi-layer substrate, and unbaked composite laminated body
WO2004034758A1 (ja) * 2002-10-10 2004-04-22 Murata Manufacturing Co., Ltd. セラミック多層基板の製造方法
JP4059063B2 (ja) * 2002-11-11 2008-03-12 株式会社村田製作所 セラミック多層基板およびその製造方法
US7790586B2 (en) * 2006-11-15 2010-09-07 Panasonic Corporation Plasma doping method

Also Published As

Publication number Publication date
JP4840507B2 (ja) 2011-12-21
CN101668620A (zh) 2010-03-10
US20100035033A1 (en) 2010-02-11
CN101668620B (zh) 2013-11-06
WO2009087845A1 (ja) 2009-07-16
JPWO2009087845A1 (ja) 2011-05-26
TW200932081A (en) 2009-07-16
US8016967B2 (en) 2011-09-13

Similar Documents

Publication Publication Date Title
TWI356665B (zh)
KR20120025396A (ko) 소성용 세터
TWI816975B (zh) 燒成夾具
JP2023518438A (ja) 多層複合セラミックスプレート及びその製造方法
JP2610375B2 (ja) 多層セラミック基板の製造方法
WO2003036667A1 (fr) Procede de fabrication de composant electronique en ceramique multicouche
TW558727B (en) Manufacturing method of ceramic electronic components and its manufacturing equipment
JP2009126750A (ja) 多結晶透明セラミックス基板の製造方法およびスピネル基板の製造方法
JP2019011238A (ja) 焼成用道具材
JP2856045B2 (ja) セラミック基板の製造方法
TWI314546B (zh)
US20090032168A1 (en) Method for producing ceramic compact
KR20140047607A (ko) AlN 기판 및 그 제조 방법
KR20110093146A (ko) 다공성 금속지지체에 팔라듐계 박막 코팅방법
JPH07240217A (ja) 電解質基板及び平板型セルの製造方法
EP1388527A3 (en) Highly heat-resistant inorganic fiber bonded ceramic component and process for the production thereof
JPH06350254A (ja) 多層セラミック基板の製造方法
JP2006137618A (ja) 誘電体セラミック基板
JP2008159725A (ja) セラミック多層基板およびその製造方法
JPH06172017A (ja) セラミツクス基板用グリーンシート及びセラミツクス基板
KR20110013801A (ko) 세라믹 제조용 세터와 이의 제조 방법
TWI383965B (zh) A ceramic material for a ceramic ceramic container, a method for manufacturing the same, and a method for producing the same
JP2007153645A (ja) フレーク状粉末を用いて成形したナノテク用の積層体とその製造方法
JP2020157649A (ja) シート部材及びセラミック基板の製造方法
CN106032327B (zh) 陶瓷基超材料及其制造方法