JP2006100653A - 配線基板およびその製造方法 - Google Patents

Abstract

【課題】高密度配線が可能で信頼性に優れた配線基板と、このような配線基板を簡便に製造するための製造方法を提供する。
【解決手段】配線基板を、複数のスルーホールを備えたコア基板と、スルーホール内壁面を含むコア基板の裏面の所定部位に配設された二酸化珪素膜と、コア基板の表面の所定部位に形成された二酸化珪素絶縁層と、この二酸化珪素絶縁層の表面と同一面をなすように埋設された複数の配線と、上記スルーホール内に位置する表裏導通層と、この表裏導通層と所望の配線とを接続するビアと、を備えたものとし、上記のスルーホールの少なくとも一部はピッチ２０〜２００μｍの範囲で穿設された内径１０〜１００μｍのスルーホールであり、上記の配線の最小幅は０．１〜１０μｍの範囲とする。
【選択図】 図１

Description

本発明は配線基板とその製造方法に係り、特に高密度配線が可能な配線基板と、このような配線基板を製造するための製造方法に関する。

近年、電子機器の高性能化、小型化、軽量化が進む中で、半導体パッケージの小型化、多ピン化、外部端子のファインピッチ化が求められており、配線基板における高密度化の要求はますます強くなっている。このため、ＬＳＩを直接プリント配線板に実装したり、あるいはＣＳＰ（Ｃｈｉｐ Ｓｉｚｅ Ｐａｃｋａｇｅ）、ＢＧＡ（Ｂａｌｌ Ｇｒｉｄ Ａｒｒａｙ）をプリント配線板に実装するようになってきた。そして、プリント配線板も高密度化に対応するために、コアとなる基板上に、配線およびビア（Ｖｉａ）を１層づつ電気絶縁層を介して多層に積み上げていくビルドアップ配線技術で作製した多層配線基板が使用されるようになってきた。

コア基板には、一般に、基板上下の導体間を電気的に接続するためのスルーホールが設けられており、サブトラクティブ法やアディティブ法で作製した低密度配線を片面あるいは両面に設けたものがコア基板として多層配線基板に用いられている。しかし、従来のスルーホールはドリル加工で孔部が形成されており、微細化の点で孔径に制限があり、配線設計の自由度が限定されるという問題があった。また、スルーホール内部のめっきによる導通は、導体線幅の微細化に伴い、信頼性に問題を生じていた。
このため、コア基板の製造方法として種々の配線方法が提案、実施されるようになり（特許文献１、特許文献２）、これらのコア基板上に配線層を形成した多層配線基板が用いられている。
特開平５−１４４９７８号公報 特開平１１−３４５９３３号公報

しかしながら、コア基板の配線の微細化、狭ピッチ化と共に、コア基板上にビルドアップ法により設ける多層配線層に微細化が要求されるようになり、狭ピッチ化、高密度配線の要求はますます強くなり、従来のコア基板上に従来のプロセスで配線を形成した配線基板では、要求される電気特性と高密度配線のための微細化の要求に対応できなくなっているという問題があった。
また、狭ピッチ化と多ピン化による高密度実装に伴い、配線基板と半導体チップ等との電気的接続は、従来のワイヤーボンディング技術に代わり、半導体チップをフェースダウン実装するフリップチップ技術等が用いられるようになっている。しかし、半導体チップは、ＩＣ、ＬＳＩ等の集積回路素子の高密度化が進むとともに動作速度が年々上昇し、半導体チップ内部で発生するスイッチングノイズが集積回路素子を誤動作させる要因になるという問題があった。このスイッチングノイズを低減させるためには、電源バスラインと接地バスラインとの間にキャパシタを配置することが有効である。

このようなキャパシタやインダクター等の受動素子が必要な場合、半導体チップと同様に、配線基板に外付けで実装することが行なわれている。しかし、キャパシタを外付け部品として配線基板上に配置すると、キャパシタと半導体チップの間の接続距離が長くなって配線インダクタンスが大きくなるため、キャパシタの機能発現が不充分となってしまう。このため、キャパシタ等の受動素子はできるだけ集積回路素子に近いことが求められており、半導体チップに直接形成することが望ましい。しかし、この場合、半導体チップの面積が増大してコスト高となり、また、製造工程が複雑で長くなるため、キャパシタの不良によって半導体チップ自体の製造歩留まりが低下してしまうという問題があった。
本発明は、上記のような実情に鑑みてなされたものであり、高密度配線が可能で信頼性に優れた配線基板と、このような配線基板を簡便に製造するための製造方法を提供することを目的とする。

このような目的を達成するために、本発明の配線基板は、複数のスルーホールを備えたコア基板と、前記スルーホール内壁面を含むコア基板の裏面の所定部位に配設された二酸化珪素膜と、前記コア基板の表面の所定部位に形成された二酸化珪素絶縁層と、該二酸化珪素絶縁層の表面と同一面をなすように埋設された複数の配線と、前記スルーホール内に位置する表裏導通層と、該表裏導通層と所望の前記配線とを接続するビアと、を備え、前記スルーホールの少なくとも一部はピッチ２０〜２００μｍの範囲で穿設された内径１０〜１００μｍのスルーホールであり、前記配線の最小幅は０．１〜１０μｍの範囲であるような構成とした。

本発明の他の態様として、前記二酸化珪素絶縁層は２層以上の多層構造であるような構成とした。
本発明の他の態様として、下層である二酸化珪素絶縁層に埋設された配線と、上層である二酸化珪素絶縁層に埋設された配線とが、上層である二酸化珪素絶縁層を介して一対の電極として対向してなるキャパシタを備えるような構成とした。
本発明の他の態様として、前記キャパシタを構成する一対の電極の一方が、抵抗配線を介して配線に接続しているような構成とした。
本発明の他の態様として、前記抵抗配線は、クロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有するような構成とした。

本発明の他の態様として、前記抵抗配線を介してキャパシタに接続されている前記配線が、前記コア基板のスルーホール内の前記表裏導通層に接続されているような構成とした。
本発明の他の態様として、配線はパターンコイルからなるインダクタを含むような構成とした。
本発明の他の態様として、キャパシタとインダクタからなるフィルタ回路、あるいは、キャパシタと抵抗配線からなるフィルタ回路を具備するような構成とした。
本発明の他の態様として、前記キャパシタは、前記二酸化珪素絶縁層を介して交互に積層された複数対の電極からなるような構成とした。
本発明の他の態様として、前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であるような構成とした。
本発明の他の態様として、前記コア基板は、シリコン基板であるような構成とした。

また、本発明の配線基板の製造方法は、コア基板の表面に二酸化珪素絶縁層を形成する工程と、該二酸化珪素絶縁層の所望部位に配線用の溝部を形成する工程と、該溝部の一部に掛かるように前記二酸化珪素絶縁層とコア基板に微細孔を穿設してスルーホールを形成する工程と、該スルーホール内壁面を含む前記コア基板の裏面の所定の部位に二酸化珪素膜を形成する工程と、該二酸化珪素膜上および前記二酸化珪素絶縁層上に下地導電薄膜を形成する工程と、該下地導電薄膜上に所望のレジストパターンを形成し、前記下地導電薄膜を給電層として電解めっきにより、前記スルーホール内壁面と前記二酸化珪素絶縁層の前記溝部に電解めっき部位を形成する工程と、前記レジストパターンを除去し、前記溝部に電解めっき部位が残るように不要な電解めっき部位と下地導電薄膜を研磨して除去することにより、前記スルーホール内に表裏導通層を形成するとともに、二酸化珪素絶縁層の表面に露出した配線と、該配線と前記表裏導通層とを接続したビアを形成する工程と、を有するような構成とした。

本発明の他の態様として、前記配線を覆うように、前記二酸化珪素絶縁層上に更に第２の二酸化珪素絶縁層を形成する工程と、該第２の二酸化珪素絶縁層の所望部位に配線用の溝部を形成する工程と、下層の所望の配線が露出するように、前記溝部の一部に掛かるようにビア用孔部を形成する工程、および／または、前記溝部の一部に掛かるように、積層状態の二酸化珪素絶縁層とコア基板とに微細孔を穿設してスルーホールとし、該スルーホール内壁面に二酸化珪素膜を形成する工程と、前記ビア用孔部、および／または、前記スルーホール内壁面を含む前記コア基板表面側に下地導電薄膜を形成する工程と、該下地導電薄膜上に所望のレジストパターンを形成し、前記下地導電薄膜を給電層として電解めっきにより、少なくとも第２の二酸化珪素絶縁層の前記溝部に電解めっき部位を形成する工程と、前記レジストパターンを除去し、前記溝部に電解めっき部位が残るように不要な電解めっき部位と下地導電薄膜を研磨して除去することにより、ビアを介して下層の配線や表裏導通層と接続された配線を、第２の二酸化珪素絶縁層の表面に露出した状態で形成する工程と、からなる第２層目形成工程を有し、該第２層目形成工程を１回以上行なって多層構造の配線を形成するような構成とした。

本発明の他の態様として、下層に位置する前記二酸化珪素絶縁層が備える配線の一部に下部電極を形成し、上層に位置する前記二酸化珪素絶縁層が備える配線の一部に上部電極を形成し、上層である前記二酸化珪素絶縁層を介して前記下部電極と前記上部電極が対向するキャパシタを形成するような構成とした。
本発明の他の態様として、前記下地導電薄膜をクロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有するものとし、前記下部電極および／または前記上部電極と配線との間に、前記下地導電薄膜のみからなる抵抗配線を形成するように前記電解めっき部位を研磨することにより、前記キャパシタと前記抵抗配線とからなるフィルタ回路を形成するような構成とした。
本発明の他の態様として、前記キャパシタに接続する配線にパターンコイルからなるインダクタを形成し、該インダクタと前記キャパシタとでフィルタ回路を形成するような構成とした。

本発明の配線基板は、スルーホールとして、ピッチ２０〜２００μｍの範囲で穿設された内径１０〜１００μｍの細径のスルーホールを有し、配線の最小幅が０．１〜１０μｍであるため、高密度配線が可能であり、多層構造とした場合、更なる高密度化が可能であり、また、キャパシタを備える場合には、半導体チップとキャパシタとの接続距離が短くなり配線インダクタンスが小さいものとなって、キャパシタの機能が充分に発現され、さらに、抵抗配線を介してキャパシタと配線を接続したり、配線にインダクターを備える場合には、フィルター回路等を構成することも可能である。
また、本発明の製造方法では、配線用の溝部に電解めっき部位を埋めるようにして配線を形成するので、二酸化珪素絶縁層への溝部形成を高精細とすることにより、配線も高精細なものとすることが容易であり、また、スルーホール内の表裏導通層やビアの形成と同時に配線の形成が可能であり、製造効率が高いものとなる。

以下、本発明の実施の形態について図面を参照して説明する。
［配線基板］
図１は、本発明の配線基板の一実施形態を示す部分縦断面図である。図１において、本発明の配線基板１１は、コア基板１２と、このコア基板１２に穿設された複数のスルーホール１３と、スルーホール１３内に位置する表裏導通層１５と、コア基板１２の表面１２ａに形成された二酸化珪素絶縁層１６ａ，１６ｂと、各二酸化珪素絶縁層１６ａ，１６ｂに、表面が二酸化珪素絶縁層と同一面となるように埋設された配線１７ａ，１７ｂと、上記の表裏導通層１５と配線１７ａとを接続するビア１８ａ、配線１７ａと配線１７ｂとを接続するビア１８ｂとを備えている。そして、コア基板１２の裏面１２ｂには表裏導通層１５が露出している。

配線基板１１を構成するコア基板１２は、複数のスルーホール１３を備え、このスルーホール１３内壁面を含むコア基板１２の裏面１２ｂに二酸化珪素膜１４が形成されたものである。コア基板１２は、ＸＹ方向（コア基板１２の表面に平行な平面）の熱膨張係数が２〜２０ｐｐｍ、好ましくは２．５〜１７ｐｐｍの範囲内であることが望ましい。このようなコア基板１２は、例えば、シリコン、セラミック、ガラス、ガラス−エポキシ複合材料等を用いて作製することができる。尚、本発明では、熱膨張係数はＴＭＡ（サーマルメカニカルアナリシス）により測定するものである。

本発明では、コア基板１２が備える複数のスルーホール１３の少なくとも一部において、その内径が１０〜１００μｍ、好ましくは１０〜５０μｍの範囲、ピッチ（隣接するスルーホールの開口中心の距離）が２０〜２００μｍ、好ましくは３０〜１５０μｍの範囲にある。本発明では、配線の設計に応じてスルーホール１３の内径、ピッチを適宜設定することができる。スルーホール１３は、内径が略同一であるストレート形状、一端の開口径が他端の開口径よりも大きいテーパー形状、中央部の内径が両端の開口径と異なる形状等、いずれであってもよい。このスルーホール１３内に位置する表裏導通層１５により、コア基板１２は表裏の導通がなされている。

コア基板１２に形成されている二酸化珪素膜１４は、その厚みが０．１〜６μｍ、好ましくは０．５〜５μｍ程度である。また、コア基板１２の表面１２ａに形成された各二酸化珪素絶縁層１６ａ，１６ｂは、その厚みが０．１〜６μｍ、好ましくは０．５〜５μｍ程度である。
二酸化珪素絶縁層１６ａに、表面が同一面となるように埋設された配線１７ａは、１層目の配線であり、ビア１８ａを介して、表裏導通層１５に接続されている。また、二酸化珪素絶縁層１６ｂに、表面が同一面となるように埋設された配線１７ｂは、２層目の配線であり、所望の配線１７ｂがビア１８ｂを介して１層目の配線１７ａに接続されている。このような配線１７ａ，１７ｂの最小幅は０．１〜１０μｍの範囲であり、これにより高密度配線が可能である。尚、上下導通のためのビア１８ａ，１８ｂのうち、ビア１８ａは、スルーホール１３内に位置する表裏導通層１５が延設された状態で形成されたものである。
上記のような表裏導通層１５の材質、配線１７ａ，１７ｂの材質、ビア１８ａ，１８ｂの材質は、銅、銀、金等の導電材料とすることができる。
図１に示した配線基板１１は、２層の二酸化珪素絶縁層１６ａ，１６ｂ（２層の配線１７ａ，１７ｂ）を備えたものであるが、本発明では二酸化珪素絶縁層が１層のみであってもよく、また、３層以上の二酸化珪素絶縁層を備えるものであってもよい。

図２は、３層の二酸化珪素絶縁層を備えた本発明の配線基板を示す部分縦断面図である。図２において、本発明の配線基板２１は、コア基板２２と、このコア基板２２に穿設された複数のスルーホール２３と、スルーホール２３内に位置する表裏導通層２５と、コア基板２２の表面２２ａに形成された二酸化珪素絶縁層２６ａ，２６ｂ，２６ｃと、各二酸化珪素絶縁層２６ａ，２６ｂ，２６ｃに、表面が二酸化珪素絶縁層と同一面となるように埋設された配線２７ａ，２７ｂ，２７ｃと、上記の表裏導通層２５と配線２７ａとを接続するビア２８ａ、表裏導通層２５と配線２７ｂとを接続するビア２８ａ，２８ｂ、配線２７ａと配線２７ｂとを接続するビア２８ｂ、配線２７ｂと配線２７ｃとを接続するビア２８ｃとを備えている。また、コア基板２２は、複数のスルーホール２３の内壁面を含むコア基板２２の裏面２２ｂに二酸化珪素膜２４を備えている。そして、コア基板２２の裏面２２ｂには表裏導通層２５が露出している。

この配線基板２１は、３層の二酸化珪素絶縁層２６ａ，２６ｂ，２６ｃ（３層の配線２７ａ，２７ｂ，２７ｃ）を備えている点、および、上下導通のためのビア２８ｂのうち、一部のビア２８ｂはビア２８ａに接続されており、これらのビア２８ａ，２８ｂは、スルーホール２３内に位置する表裏導通層２５が延設された状態で形成されたものである点を除いて、上述の配線基板１１と基本構造は同じである。

図３は、本発明の配線基板の他の実施形態を示す部分縦断面図である。図３において、本発明の配線基板３１は、コア基板３２と、このコア基板３２に穿設された複数のスルーホール３３と、スルーホール３３内に位置する表裏導通層３５と、コア基板３２の表面３２ａに形成された４層の二酸化珪素絶縁層３６ａ，３６ｂ，３６ｃ，３６ｄとを備えている。また、コア基板３２は、複数のスルーホール３３の内壁面を含むコア基板３２の裏面３２ｂに二酸化珪素膜３４を備えている。そして、コア基板３２の裏面３２ｂには表裏導通層３５が露出している。

各二酸化珪素絶縁層３６ａ，３６ｂ，３６ｃ，３６ｄは、それぞれ表面が二酸化珪素絶縁層と同一面となるように埋設された配線３７ａ，３７ｂ，３７ｃ，３７ｄを備えている。これら４層の配線３７ａ，３７ｂ，３７ｃ，３７ｄは、それぞれビア３８ａ，３８ｂ，３８ｃ，３８ｄを介して、下層に位置する表裏導通層３５、配線３７ａ，３７ｂ，３７ｃに接続されている。

４層の配線３７ａ，３７ｂ，３７ｃ，３７ｄのうち、二酸化珪素絶縁層３６ａ，３６ｂに埋設されている配線３７ａ，３７ｂの一部は、対向する電極をなし、キャパシタ４０を構成している。すなわち、１層目の配線３７ａの一部は下部電極４１に接続され、また、２層目の配線３７ｂの一部は上部電極４２に接続されており、下部電極４１と上部電極４２が二酸化珪素絶縁層３６ｂを介して対向することにより、キャパシタ４０が構成されている。下部電極４１、上部電極４２の面積は、電極４１，４２間に位置する二酸化珪素絶縁層３６ｂの厚み、キャパシタ４０に要求される静電容量等に応じて、適宜設定することができる。尚、下部電極４１、上部電極４２の材質は、配線３７ａ，３７ｂと同じである。

このような本発明の配線基板３１では、受動素子であるキャパシタ４０を備えるので、外付けで受動素子を実装する場合に比べて、半導体装置の小型化が可能となる。
この配線基板３１は、キャパシタ４０を備えている点、および、４層の二酸化珪素絶縁層３６ａ，３６ｂ，３６ｃ，３６ｄ（４層の配線３７ａ，３７ｂ，３７ｃ，３７ｄ）を備えている点を除いて、上述の配線基板１１と基本構造が同じである。したがって、コア基板３２、スルーホール３３、二酸化珪素膜３４、表裏導通層３５、二酸化珪素絶縁層３６ａ，３６ｂ，３６ｃ，３６ｄ、配線３７ａ，３７ｂ，３７ｃ，３７ｄ、ビア３８ａ，３８ｂ，３８ｃ，３８ｄは、上述の配線基板１１のコア基板１２、スルーホール１３、二酸化珪素膜１４、表裏導通層１５、二酸化珪素絶縁層１６ａ，１６ｂ、配線１７ａ，１７ｂ、ビア１８ａ，１８ｂと同様とすることができる。

尚、上述の上部電極４２に接続する２層目の配線３７ｂは、ビア３８ａ，３８ｂを介して表裏導通層３５に接続されているが、このビア３８ｂは、上述の配線基板２１のビア２８ｂと同様に、スルーホール３３内に位置する表裏導通層３５が延設された状態で形成されたものであってもよい。また、受動素子としてのキャパシタ４０の配設位置、個数には特に制限はない。

図４は、本発明の配線基板の他の実施形態を示す部分縦断面図である。図４において、本発明の配線基板５１は、コア基板５２と、このコア基板５２に穿設された複数のスルーホール５３と、スルーホール５３内に位置する表裏導通層５５と、コア基板５２の表面５２ａに形成された４層の二酸化珪素絶縁層５６ａ，５６ｂ，５６ｃ，５６ｄとを備えている。また、コア基板５２は、複数のスルーホール５３の内壁面を含むコア基板５２の裏面５２ｂに二酸化珪素膜５４を備えている。そして、コア基板５２の裏面５２ｂには表裏導通層５５が露出している。
各二酸化珪素絶縁層５６ａ，５６ｂ，５６ｃ，５６ｄは、それぞれ表面が二酸化珪素絶縁層と同一面となるように埋設された配線５７ａ，５７ｂ，５７ｃ，５７ｄを備えている。これら４層の配線５７ａ，５７ｂ，５７ｃ，５７ｄは、それぞれビア５８ａ，５８ｂ，５８ｃ，５８ｄを介して、下層に位置する表裏導通層５５、配線５７ａ，５７ｂ，５７ｃに接続されている。

４層の配線５７ａ，５７ｂ，５７ｃ，５７ｄのうち、二酸化珪素絶縁層５６ａ，５６ｂに埋設されている配線５７ａ，５７ｂの一部は、対向する電極をなし、キャパシタ６０を構成している。すなわち、１層目の配線５７ａの一部は抵抗配線６３を介して下部電極６１に接続され、また、２層目の配線５７ｂの一部は上部電極６２に接続されており、下部電極６１と上部電極６２が二酸化珪素絶縁層５６ｂを介して対向することにより、キャパシタ６０が構成されている。下部電極６１、上部電極６２の面積は、電極６１，６２間に位置する二酸化珪素絶縁層５６ｂの厚み、キャパシタ６０に要求される静電容量等に応じて、適宜設定することができる。

尚、下部電極６１、上部電極６２の材質は、配線５７ａ，５７ｂと同じである。また、抵抗配線６３は、クロム、チタン、窒化チタン、ニッケル、バナジウム等の１種、または２種以上を含有するものとすることができ、要求される抵抗特性に応じて、材質、線幅等を設定することができる。
このような本発明の配線基板５１では、受動素子であるキャパシタ６０と抵抗配線６３を備えるので、外付けで受動素子を実装する場合に比べて、半導体装置の小型化が可能となる。また、キャパシタ６０と抵抗配線６３とによりフィルタ回路が形成されている。

上述の配線基板５１は、キャパシタ６０を備えている点、および、４層の二酸化珪素絶縁層５６ａ，５６ｂ，５６ｃ，５６ｄ（４層の配線５７ａ，５７ｂ，５７ｃ，５７ｄ）を備えている点を除いて、上述の配線基板１１と基本構造が同じである。
尚、図示例では、受動素子としてキャパシタ６０と抵抗配線６３を備えているが、受動素子の配設位置、種類、個数には特に制限はない。例えば、受動素子として、パターンコイルからなるインダクタを配線中に備えてもよく、この場合、キャパシタとインダクタからなるフィルタ回路を形成することができる。また、要求される静電容量に応じて、キャパシタを、複数の二酸化珪素絶縁層を介して交互に積層された複数対の電極からなるものとしてもよい。

［配線基板の製造方法］
次に、本発明の配線基板の製造方法を図面を参照しながら説明する。
図５〜図８は、本発明の配線基板の製造方法の一実施形態を、上述の配線基板１１を例として説明するための工程図である。
本発明の配線基板の製造方法では、まず、コア基板１２の表面１２ａに二酸化珪素絶縁層１６ａを形成する（図５（Ａ））。この二酸化珪素絶縁層１６ａは、プラズマＣＶＤ法等の真空成膜法、珪素酸化物の前駆体溶液等を用いた塗布方法等により形成することができる。

次に、二酸化珪素絶縁層１６ａ上に所定の開口部を有するマスクパターン７１を形成し（図５（Ｂ））、このマスクパターン７１をマスクとしてエッチング加工、あるいはサンドブラスト加工により、複数の溝部７２ａを二酸化珪素絶縁層１６ａに形成する（図５（Ｃ））。マスクパターン７１は、従来公知の感光性レジストを用いて形成することができ、例えば、最小の開口部幅が０．１〜１０μｍ程度の微細な開口部を備えたマスクパターン７１を形成することができる。また、エッチング加工は、例えば、ＩＣＰ−ＲＩＥ(Inductively Coupled Plasma − Reactive Ion Etching：誘導結合プラズマ−反応性イオンエッチング)法によるドライエッチング、あるいは、ウエットエッチングにより行なうことができる。形成された溝部７２ａの形状は、形成する配線１７ａの形状に対応したものであり、開口幅の最小幅が０．１〜１０μｍ程度、ピッチＰが０．２μｍ程度の微細な形状まで形成可能である。

次いで、溝部７２ａを覆うように二酸化珪素絶縁層１６ａ上に、所定の開口部を有するマスクパターン７３を形成し（図５（Ｄ））、このマスクパターン７３をマスクとしてエッチング加工により、複数のスルーホール１３を形成する（図６（Ａ））。形成された各スルーホール１３は、各溝部７２ａの一部に掛かるように位置している。エッチング加工は、例えば、ＩＣＰ−ＲＩＥ法によるドライエッチング、あるいは、ウエットエッチングにより行なうことができる。また、サンドブラスト法によりスルーホール１３を形成してもよい。

形成するスルーホール１３の内径は、１０〜１００μｍ、好ましくは５〜５０μｍの範囲、形成ピッチは２０〜２００μｍ、好ましくは３０〜１５０μｍの範囲で適宜設定することができ、マスクパターンの開口部の大きさ、位置により調整することができる。
尚、コア基板１２の裏面１２ｂにもマスクパターンを形成し、両面からサンドブラスト法によりスルーホール１３を形成してもよく、また、二酸化珪素絶縁層１６ａ側からコア基板１２に上述のいずれかの方法により所定の深さで微細孔を形成し、その後、コア基板１２の裏面１２ｂを研磨して微細孔を露出させることによりスルーホール１３を形成してもよい。

次に、スルーホール１３の内壁面を含むコア基板１２の裏面１２ｂに二酸化珪素膜１４を形成する（図６（Ｂ））。この二酸化珪素膜１４は、プラズマＣＶＤ法等の真空成膜法、珪素酸化物の前駆体溶液等を用いた塗布方法等により形成することができる。また、コア基板１２の材質がシリコンである場合、コア基板１２を熱酸化して二酸化珪素膜１４を形成することができる。
次に、二酸化珪素膜１４上と二酸化珪素絶縁層１６ａ上に下地導電薄膜７５ａを形成する（図６（Ｃ））。二酸化珪素膜１４および二酸化珪素絶縁層１６ａは、無電解めっき用の触媒を付与することが困難であり、また、微細なスルーホール１３内部の二酸化珪素膜１４上にも下地導電薄膜を確実に形成するために、本発明では、無電解めっき法を用いずに下地導電薄膜７５ａを形成する。例えば、まず、プラズマを利用したＭＯＣＶＤ（Metal Organic − Chemical Vapor Deposition）を用いて窒化チタン膜を二酸化珪素膜１４および二酸化珪素絶縁層１６ａ上に設けてバリアメタル層とする。次いで、この窒化チタン膜上に、スパッタリング法等により銅、Ｎｉ等の薄膜を形成して下地導電薄膜７５ａを形成する。

次に、コア基板１２の両面（下地導電薄膜７５ａ上）に所望のレジストパターン７６ａを形成し、上記の下地導電薄膜７５ａを給電層として電解めっきにより、スルーホール１３内、および、二酸化珪素絶縁層１６ａの溝部７２ａに電解めっき部位７７ａを形成する（図６（Ｄ））。レジストパターン７６ａは、例えば、感光性のドライフィルムレジストをラミネートし、所望のフォトマスクを介して露光、現像することにより形成することができる。また、電解めっきは、電解銅めっき、電解銀めっき、電解金めっき等により行なうことができる。

次に、レジストパターン７６ａを除去し、その後、溝部７２ａのみに電解めっき部位７７ａが残るように、電解めっき部位７７ａと露出している下地導電薄膜７５ａを研磨して除去する。これにより、溝部７２ａには、配線１７ａが形成され、スルーホール３に充填された電解めっき部位７７ａが表裏導通層１５となり、この表裏導通層１５が延設された状態でビア１８ａが形成され、配線１７ａに接続される（図７（Ａ））。このように表裏導通層１５、配線１７ａ、ビア１８ａは同時に形成され、配線１７ａは二酸化珪素絶縁層１６ａと同一面をなすように埋設されたものとなる。電解めっき部位７７ａと露出している下地導電薄膜７５ａの研磨は、例えば、化学的機械研磨（ＣＭＰ）等により行なうことができる。

尚、下地導電薄膜７５ａを、上述のように窒化チタン膜を介して形成した場合には、下地導電薄膜７５ａとともに窒化チタン膜も除去する。また、本発明の配線基板は、上述のように、二酸化珪素膜４や二酸化珪素絶縁層１６ａ上に窒化チタン膜等のバリアメタル層を備えるものであってもよく、このような形態の配線基板を製造する場合には、下地導電薄膜７５ａのみを除去し、上記の窒化チタン膜を残すようにする。
次に、１層目の二酸化珪素絶縁層１６ａ上に第２の二酸化珪素絶縁層１６ｂを積層する（図７（Ｂ））。この二酸化珪素絶縁層１６ｂも、上述の二酸化珪素絶縁層１６ａと同様に、プラズマＣＶＤ法等の真空成膜法、珪素酸化物の前駆体溶液等を用いた塗布方法等により形成することができる。

次に、二酸化珪素絶縁層１６ｂに配線用の複数の溝部７２ｂを形成する（図７（Ｃ））。この溝部７２ｂの形成は、上述の二酸化珪素絶縁層１６ａへの溝部７２ａの形成と同様に行なうことができる。
次に、下層である二酸化珪素絶縁層１６ａに形成されている所望の配線１７ａが露出するように、二酸化珪素絶縁層１６ｂに所定の大きさで微細孔を穿設してビア用孔部７４を形成する（図７（Ｄ））。ビア用孔部７４は、例えば、溝部７２ｂを覆うように、所定の開口部を有するマスクパターンを二酸化珪素絶縁層１６ｂ上に形成し、このマスクパターンをマスクとしてエッチング加工により形成することができる。エッチング加工としては、例えば、ＩＣＰ−ＲＩＥ法によるドライエッチング、あるいは、ウエットエッチングを用いることができる。また、サンドブラスト法によりビア用孔部７４を形成してもよい。形成するビア用孔部７４の内径は、１０〜１００μｍ、好ましくは５〜５０μｍの範囲で適宜設定することができる。

次に、ビア用孔部７４内を含む二酸化珪素絶縁層１６ｂ上に下地導電薄膜７５ｂを形成し、コア基板１２の両面に所望のレジストパターン７６ｂを形成する（図８（Ａ））。下地導電薄膜７５ｂは、上述の下地導電薄膜７５ａの形成方法と同様にして形成することができる。また、レジストパターン７６ｂの形成は、上述のレジストパターン７６ａの形成方法と同様に行なうことができる。尚、コア基板１２の裏面に形成されたレジストパターン７６ａは、コア基板１２に露出している表裏導通層１５を被覆するように全面に形成された絶縁層となる。
次に、上記の下地導電薄膜７５ｂを給電層として電解めっきにより、ビア用孔部７４内、および、二酸化珪素絶縁層１６ｂの溝部７２ｂに電解めっき部位７７ｂを形成する（図８（Ｂ））。電解めっきによる電解めっき部位７７ｂの形成は、上述の電解めっき部位７７ａの形成方法と同様に行なうことができる。

次に、レジストパターン７６ｂを除去し、その後、溝部７２ｂとビア用孔部７４のみに電解めっき部位７７ｂが残るように電解めっき部位７７ｂと露出している下地導電薄膜７５ｂを研磨して除去する。これにより、溝部７２ｂには配線１７ｂが形成され、ビア用孔部７４にはビア１８ｂが形成され、２層構造の配線基板１１が得られる（図８（Ｃ））。電解めっき部位７７ｂと露出している下地導電薄膜７５ｂの研磨は、例えば、化学的機械研磨（ＣＭＰ）等により行なうことができる。
また、上述の２層目形成工程を必要な数繰り返すことにより、多層構造の配線基板を容易に製造することができる。

図９〜図１０は、本発明の配線基板の製造方法の他の実施形態を、上述の配線基板２１を例として説明するための工程図である。
本発明の配線基板の製造方法では、まず、上述の配線基板１１の製造方法と同様にして、コア基板２２に穿設された複数のスルーホール２３と、コア基板２２の表面２２ａ側に形成された二酸化珪素絶縁層２６ａと、この二酸化珪素絶縁層２６ａに表面が露出するように埋設された複数の配線２７ａと、各スルーホール２３内壁面とコア基板２２の裏面２２ｂに形成された二酸化珪素膜２４と、各スルーホール２３に充填された表裏導通層２５を形成する（図９（Ａ））。
次に、１層目の二酸化珪素絶縁層２６ａ上に第２の二酸化珪素絶縁層２６ｂを積層し、この二酸化珪素絶縁層２６ｂに複数の溝部８２を形成する（図９（Ｂ））。二酸化珪素絶縁層２６ｂも、上述の二酸化珪素絶縁層１６ａと同様に、プラズマＣＶＤ法等の真空成膜法、珪素酸化物の前駆体溶液等を用いた塗布方法等により形成することができる。

次に、下層である二酸化珪素絶縁層２６ａに形成されている配線２７ａが露出するように、二酸化珪素絶縁層２６ｂに所定の大きさで微細孔を穿設してビア用孔部８４を形成し、また、積層状態の二酸化珪素絶縁層２６ａと二酸化珪素絶縁層２６ｂ、およびコア基板２２に新たなスルーホール２３を形成する（図９（Ｃ））。形成された新たなスルーホール２３は、各溝部８２の一部に掛かるように位置している。
新たなスルーホール２３の形成は、上述の二酸化珪素絶縁層１６ａとコア基板１２へのスルーホール１３の形成と同様に行なうことができる。また、ビア用孔部８４の形成は、上述のビア用孔部７４の形成と同様に行うことができる。

次に、新たに形成したスルーホール２３の内壁面に二酸化珪素膜２４を形成し、次いで、二酸化珪素膜２４上と二酸化珪素絶縁層２６ｂ上、および、ビア用孔部８４内に下地導電薄膜８５を形成する（図９（Ｄ））。二酸化珪素膜２４、下地導電薄膜８５は、上述の二酸化珪素膜１４、下地導電薄膜７５ａの形成方法と同様にして形成することができる。
次に、コア基板２２の両面（下地導電薄膜８５上）に所望のレジストパターン８６を形成し、上記の下地導電薄膜８５を給電層として電解めっきにより、スルーホール２３内、ビア用孔部８４内、および、二酸化珪素絶縁層２６ｂの溝部８２に電解めっき部位８７を形成する（図１０（Ａ））。レジストパターン８６の形成、および、電解めっき部位８７の形成は、上述のレジストパターン７６ａの形成方法、電解めっき部位７７ａの形成方法と同様に行なうことができる。

次に、レジストパターン８６を除去し、その後、溝部８２とビア用孔部８４のみに電解めっき部位８７が残るように、電解めっき部位８７と露出している下地導電薄膜８５を研磨して除去する。これにより、溝部８２には配線２７ｂが形成され、ビア用孔部８４にはビア２８ｂが形成され、新たなスルーホール２３に充填された電解めっき部位８７が表裏導通層２５となり、この表裏導通層２５が延設された状態でビア２８ａ，２８ｂが形成され、配線２７ｂに接続されている（図１０（Ｂ））。
次いで、上述の図７（Ｂ）〜図８（Ｃ）と同様の工程により、３層目の二酸化珪素絶縁層２６ｃ、配線２７ｃ、ビア２８ｃを積層して形成することにより、本発明の配線基板２１が得られる（図１０（Ｃ））。

図１１〜図１２は、本発明の配線基板の製造方法の他の実施形態を、上述の配線基板３１を例として説明するための工程図である。
本発明の配線基板の製造方法では、まず、上述の図５（Ａ）〜図６（Ｄ）までの工程と同様にして、コア基板３２の表面３２ａ側に二酸化珪素絶縁層３６ａを形成し、この二酸化珪素絶縁層３６ａに配線用の溝部９２ａを形成し、コア基板３２と二酸化珪素絶縁層３６ａに複数のスルーホール３３を形成し、スルーホール３３の内壁面を含むコア基板３２の裏面３２ｂに二酸化珪素膜３４を形成し、二酸化珪素膜３４上と二酸化珪素絶縁層３６ａ上に下地導電薄膜９５ａを形成し、コア基板３２の両面（下地導電薄膜９５ａ上）に所望のレジストパターン９６ａを形成し、上記の下地導電薄膜９５ａを給電層として電解めっきにより、スルーホール３３の内壁面、および、二酸化珪素絶縁層３６ａの溝部９２ａに電解めっき部位９７ａを形成する（図１１（Ａ））。ただし、上記の溝部９２ａの一部は、配線に接続した電極を形成するための溝部とする。

次に、レジストパターン９６ａを除去し、その後、溝部９２ａのみに電解めっき部位９７ａが残るように、電解めっき部位９７ａと露出している下地導電薄膜９５ａを研磨して除去する。これにより、溝部９２ａには配線３７ａと下部電極４１が形成され、スルーホール３３に充填された電解めっき部位９７ａが表裏導通層３５と、これに連設したビア３８ａとなる（図１１（Ｂ））。
次に、１層目の二酸化珪素絶縁層３６ａ上に第２の二酸化珪素絶縁層３６ｂを積層し、この二酸化珪素絶縁層３６ｂに配線用の複数の溝部９２ｂを形成する（図１１（Ｃ））。ただし、上記の溝部９２ｂの一部は、配線に接続した電極を形成するための溝部とする。二酸化珪素絶縁層３６ｂは、上述の二酸化珪素絶縁層１６ａと同様に、プラズマＣＶＤ法等の真空成膜法、珪素酸化物の前駆体溶液等を用いた塗布方法等により形成することができる。また、溝部９２ｂの形成は、上述の二酸化珪素絶縁層１６ａへの溝部７２ａの形成と同様に行なうことができる。

次いで、上述の図８（Ａ）〜図８（Ｃ）の工程と同様にして、二酸化珪素絶縁層３６ｂに配線３７ｂ、ビア３８ｂと、配線３７ｂに接続した上部電極４２を形成する（図１２（Ａ））。この上部電極４２は、二酸化珪素絶縁層３６ｂを介して上記の下部電極４１と対向する位置に配設され、これにより、キャパシタ４０が形成される。
次いで、上述の図７（Ｂ）〜図８（Ｃ）と同様の工程により、二酸化珪素絶縁層３６ｃ，３６ｄ、配線３７ｃ，３７ｄ、ビア３８ｃ，３８ｄを積層して形成することにより、本発明の配線基板３１が得られる（図１２（Ｂ））。

図１３〜図１４は、本発明の配線基板の製造方法の他の実施形態を、上述の配線基板５１を例として説明するための工程図である。
本発明の配線基板の製造方法では、まず、上述の図５（Ａ）〜図６（Ｂ）までの工程と同様にして、コア基板５２の表面５２ａ側に二酸化珪素絶縁層５６ａを形成し、この二酸化珪素絶縁層５６ａに配線用の溝部１０２を形成し、コア基板５２と二酸化珪素絶縁層５６ａに複数のスルーホール５３を形成し、スルーホール５３の内壁面を含むコア基板５２の裏面５２ｂに二酸化珪素膜５４を形成する（図１３（Ａ））。ただし、上記の溝部１０２の一部は、配線に接続した電極を形成するための溝部とし、また、この電極と配線とを接続するための抵抗配線用の溝部１０２′を備えたものとする。この溝部１０２′は、後述する下地導電薄膜の厚みに相当する深さ（０．０５〜０．２μｍ程度）を有するものとする。

次に、二酸化珪素膜５４上と二酸化珪素絶縁層５６ａ上、および、溝部１０２，１０２′内に下地導電薄膜１０５を形成する（図１３（Ｂ））。下地導電薄膜１０５は、スパッタリング法や蒸着法等の真空成膜法によりクロム、チタン、窒化チタン、ニッケル、バナジウム等の薄膜、あるいは、これらを含有する薄膜（例えば、銅とクロムからなる薄膜）として形成することができる。
次に、コア基板５２の両面（下地導電薄膜１０５上）に所望のレジストパターン１０６を形成し、上記の下地導電薄膜１０５を給電層として電解めっきにより、スルーホール５３内、および、二酸化珪素絶縁層５６ａの溝部１０２，１０２′に電解めっき部位１０７を形成する（図１３（Ｃ））。レジストパターン１０６は、上述のレジストパターン７６ａと同様にして形成することができる。また、電解めっきは、電解銅めっき、電解銀めっき、電解金めっき等により行なうことができる。

次に、レジストパターン１０６を除去し、その後、溝部１０２のみに電解めっき部位１０７が残り、溝部１０２′には下地導電薄膜１０５が残るように、電解めっき部位１０７と露出している不要な下地導電薄膜１０５を研磨して除去する。これにより、溝部１０２には配線５７ａと下部電極６１が形成され、スルーホール５３に充填された電解めっき部位１０７が表裏導通層５５と、これに連設したビア５８ａとなり、溝部１０２′に存在する下地導電薄膜１０５は、下部電極６１と配線５７ａとを接続する抵抗配線６３となる（図１４（Ａ））。
次に、１層目の二酸化珪素絶縁層５６ａ上に、上述の図１１（Ｃ）〜図１２（Ａ）と同様の工程で、二酸化珪素絶縁層５６ｂに配線５７ｂ、ビア５８ｂと、配線５７ｂに接続した上部電極６２を形成する（図１４（Ｂ））。この上部電極６２は、二酸化珪素絶縁層５６ｂを介して上記の下部電極６１と対向する位置に配設され、これにより、キャパシタ６０が形成される。
次いで、上述の図７（Ｂ）〜図８（Ｃ）の工程と同様にして、二酸化珪素絶縁層５６ｃ，５６ｄ、配線５７ｃ，５７ｄ、ビア５８ｃ，５８ｄを積層して形成することにより、本発明の配線基板５１が得られる（図１４（Ｃ））。

このような本発明の配線基板の製造方法は、二酸化珪素絶縁層に形成した複数の溝部に電解めっき部位を埋めるようにして配線を形成するものであり、溝部は、上述のように開口幅０．１μｍ程度、ピッチ０．１μｍ程度の微細な形状まで形成可能であるため、高精細な配線の形成が可能である。また、スルーホールへの表裏導通層の形成と二酸化珪素絶縁層への配線の形成を同時に行なうことができ、また、ビア用孔部へのビアの形成と二酸化珪素絶縁層への配線の形成を同時に行なうことができるので、製造効率が高いものである。さらに、内径が１０〜１００μｍの微細なスルーホールを２０〜２００μｍ程度の狭ピッチで形成することができる。さらに、これらの微細なスルーホール内に欠陥を生じることなく表裏導通層を形成することができる。また、本発明では、無電解めっきによる膜形成が不可能な二酸化珪素絶縁層上に配線を高精細パターンで形成することができる。

次に、具体的実施例を挙げて本発明を更に詳細に説明する。
［実施例１］
厚み３００μｍのシリコン基板を準備し、このシリコン基板の表面に、１０５０℃、１２０分間の熱酸化処理を施して二酸化珪素絶縁層（厚み１μｍ）を形成した。
次に、上記の二酸化珪素絶縁層上にプラズマＣＶＤ法により窒化シリコン膜（厚み５μｍ）を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）製 ＯＦＰＲ−８００）を塗布し、配線および下部電極を形成するためのフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、ＣＦ₄をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。このマスクパターンは、配線用の開口（幅１μｍ）と、この配線用の開口の所望の先端に形成された下部電極用の開口（１００μｍ×１００μｍの正方形）を備えるものであった。

次に、ＩＣＰ−ＲＩＥ装置により、マスクパターンから露出している二酸化珪素絶縁層を、エッチングガスにＳＦ₆を用いてドライエッチングして溝部を形成した。この溝部は、幅１μｍ、深さ０．５μｍの配線用の溝部と、この所望の先端に形成された下部電極用の溝部（直径１００μｍ、深さ０．５μｍ）からなるものであった。
次に、アセトンを用いてマスクパターンを除去した後、二酸化珪素絶縁層に形成した溝部を覆うように、再度、プラズマＣＶＤ法により窒化シリコン膜（厚み５μｍ）を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）製 ＯＦＰＲ−８００）を塗布し、スルーホール形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、ＣＦ₄をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。このマスクパターンは、上記の配線用の溝部の各端部に、直径が３０μｍである円形開口を有するものであり、各円形開口には、配線用の溝部の端部が約３０μｍ露出したものであった。

次に、ＩＣＰ−ＲＩＥ装置により、マスクパターンから露出している二酸化珪素絶縁層と、その下のシリコン基板を、エッチングガスにＳＦ₆を用いてドライエッチングしてスルーホールを形成した。これらのスルーホールは、一方の開口径が３５μｍであり、他方の開口径が２５μｍであるテーパー形状であり、形成ピッチは３５〜１５０μｍの範囲であった。これらのスルーホールには、上記の配線用の溝部の端部が露出したものであった。
次に、アセトンを用いてマスクパターンを除去した。次いで、スルーホールが形成されたシリコン基板に熱酸化処理（１０５０℃、２０分間）を施して、スルーホール内壁面を含むシリコン基板の裏面に二酸化珪素膜を形成した。

次に、上記の二酸化珪素絶縁層および二酸化珪素膜上に、ＭＯＣＶＤ法により窒化チタン膜を形成し、この窒化チタン膜上に、プラズマＣＶＤ法により二酸化珪素膜（膜厚：スルーホール内部で０．５μｍ、シリコン基板表面で４μｍ）を形成した。その後、スパッタリング法により銅薄膜（厚み０．２μｍ）をシリコン基板の下側（二酸化珪素絶縁層が存在しない面）のみに形成して下地導電薄膜とした。
次いで、シリコン基板の両面にドライフィルムレジスト（旭化成（株）製ＡＰＲ）をラミネートした。そして、二酸化珪素絶縁層を備える面のドライフィルムレジストを、上記の溝部（配線用、下部電極用）とスルーホールを露出させるためのフォトマスクを介し露光、現像してレジストパターン（厚み１５μｍ）を形成した。また、他方の面のドライフィルムレジストを、電極パッド形成用のフォトマスクを介し露光、現像してレジストパターン（厚み１５μｍ）を形成した。

次に、これらのレジストパターンをマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、スルーホールを充填し、かつ、二酸化珪素絶縁層に形成された溝部を埋めた電解めっき部位を形成した。
次いで、アセトンを用いてレジストパターンを除去し、その後、化学的機械研磨により、シリコン基板の両面に露出している電解めっき部位と下地導電薄膜、窒化チタン膜を除去し、スルーホール内と、溝部内のみに電解めっき部位を残した。これにより、図１１（Ｂ）に示されるように、溝部に配線と下部電極が形成され、スルーホールには表裏導通層が充填され、これに連設したビアを有する１層目の二酸化珪素絶縁層を形成した。形成された配線は、上記の溝部の形状と同様に微細なパターンであり、かつ、断線のないものであった。
次に、この１層目の二酸化珪素絶縁層上に、上記と同様にして第２の二酸化珪素絶縁層を形成した。

次いで、上記と同様の工程で、第２の二酸化珪素絶縁層に溝部を形成した。この溝部は、幅１μｍ、深さ０．５μｍの配線用の溝部と、この所望の先端に形成された上部電極用の溝部（（１００μｍ×１００μｍ、深さ０．５μｍ）からなるものであった。上部電極用の溝部は、既に１層目の二酸化珪素絶縁層に形成された下部電極に対向する位置に形成され、また、この上部電極用の溝部に連設された配線用の溝部の端部は、１層目の二酸化珪素絶縁層に形成されたビア（表裏導通層に連設されたもの）の上方に位置するものとした。
次に、第２の二酸化珪素絶縁層上に、プラズマＣＶＤ法により窒化シリコン膜（厚み５μｍ）を成膜した。次いで、この窒化シリコン膜上に、ポジ型フォトレジスト（東京応化工業（株）製 ＯＦＰＲ−８００）を塗布し、ビア形成用のフォトマスクを介して露光、現像することによりレジストパターンを形成した。次に、ＣＦ₄をエッチングガスとして、レジストパターンから露出している窒化シリコン膜をドライエッチングし、その後、レジストパターンを専用剥離液で剥離し、窒化シリコンからなるマスクパターンを形成した。次に、ＩＣＰ−ＲＩＥ装置により、マスクパターンから露出している第２の二酸化珪素絶縁層を、エッチングガスにＳＦ₆を用いてドライエッチングしてビア用孔部を形成した。このビア用孔部は、開口径が１０μｍであり、１層目の二酸化珪素絶縁層が備えている配線、ビアが露出するものであった。

次に、アセトンを用いてマスクパターンを除去した後、第２の二酸化珪素絶縁層上に、ＭＯＣＶＤ法により窒化チタン膜を形成し、この窒化チタン膜上に、スパッタリング法により銅薄膜（厚み０．２μｍ）を形成して下地導電薄膜とした。
次いで、下地導電薄膜上、およびシリコン基板の裏面に感光性レジスト（東京応化工業（株）製 ＬＡ９００）を塗布した。そして、下地導電薄膜を被覆している感光性レジストを、第２の二酸化珪素絶縁層に形成した溝部（配線用、上部電極用）とビア用孔部とスルーホールとを露出させるためのフォトマスクを介し露光、現像してレジストパターン（厚み１５μｍ）を形成した。また、他方の面の感光性レジストを露光、現像して全面にレジスト層（厚み１５μｍ）を形成した。

次に、これらのレジストパターン（レジスト層）をマスクとし、上記の下地導電薄膜を給電層として、電解銅めっきを行なった。これにより、第２の二酸化珪素絶縁層に形成された溝部とビア用孔部を埋めた電解めっき部位を形成した。
次いで、アセトンを用いてレジストパターンを除去し、その後、化学的機械研磨により、シリコン基板の表面側に露出している電解めっき部位と下地導電薄膜、窒化チタン膜を除去し、溝部内、ビア用孔部内のみに電解めっき部位を残した。これにより、図１２（Ａ）に示されるように、溝部に配線と上部電極が形成され、ビア用孔部にビアが形成された２層目の二酸化珪素絶縁層を形成した。形成された配線は、上記の溝部の形状と同様に微細なパターンであり、かつ、断線のないものであった。
上記のように形成した下部電極と上部電極が２層目の二酸化珪素絶縁層を介して対向する箇所はキャパシタを構成するものであり、このキャパシタの静電容量を測定した結果、約０．１μＦ／ｃｍ²であり、十分な静電容量をもつことが確認された。

［実施例２］
実施例１における１層目の二酸化珪素絶縁層への溝部形成において、下部電極用の溝部に連設された配線用の溝部に、抵抗配線用の溝部（幅５００μｍ、深さ０．１μｍ）を、１０００μｍの長さ形成し、下地導電薄膜として、スパッタリング法によりクロムと銅からなる下地導電薄膜（厚み０．０５μｍ）を形成した他は、実施例１と同様にして、スルーホールを充填し、かつ、二酸化珪素絶縁層に形成された溝部を埋めた電解めっき部位を形成する工程まで進めた。

次いで、アセトンを用いてレジストパターンを除去し、その後、化学的機械研磨により、シリコン基板の両面に露出している電解めっき部位と下地導電薄膜、窒化チタン膜を除去し、スルーホール内と、溝部内のみに電解めっき部位を残し、抵抗配線用の溝部内に下地導電薄膜を残した。これにより、図１４（Ａ）に示されるように、溝部に配線と下部電極が形成され、下部電極は抵抗配線（クロム／銅）を介して配線に接続され、スルーホールには表裏導通層が充填され、これに連設したビアを有する１層目の二酸化珪素絶縁層を形成した。形成された配線、抵抗配線は、上記の溝部の形状と同様に微細なパターンであり、かつ、断線のないものであった。

次いで、実施例１と同様にして、溝部に配線と上部電極が形成され、ビア用孔部にビアが形成された２層目の二酸化珪素絶縁層を形成した。これにより、図１４（Ｂ）に示されるように、下部電極と上部電極が２層目の二酸化珪素絶縁層を介して対向する箇所がキャパシタを構成するものとした。このキャパシタの静電容量を測定した結果、約０．２μＦ／ｃｍ²であり、十分な静電容量をもつことが確認された。また、このキャパシタは、クロムと銅からなる抵抗配線を介して配線に接続されてフィルタ回路を構成するものであった。

小型で高信頼性が要求される半導体装置や各種電子機器への用途にも適用できる。

本発明の配線基板の一実施形態を示す概略縦断面図である。 本発明の配線基板の他の実施形態を示す概略縦断面図である。 本発明の配線基板の他の実施形態を示す概略縦断面図である。 本発明の配線基板の他の実施形態を示す概略縦断面図である。 本発明の配線基板の製造方法の一実施形態を示す工程図である。 本発明の配線基板の製造方法の一実施形態を示す工程図である。 本発明の配線基板の製造方法の一実施形態を示す工程図である。 本発明の配線基板の製造方法の一実施形態を示す工程図である。 本発明の配線基板の製造方法の他の実施形態を示す工程図である。 本発明の配線基板の製造方法の他の実施形態を示す工程図である。 本発明の配線基板の製造方法の他の実施形態を示す工程図である。 本発明の配線基板の製造方法の他の実施形態を示す工程図である。 本発明の配線基板の製造方法の他の実施形態を示す工程図である。 本発明の配線基板の製造方法の他の実施形態を示す工程図である。

符号の説明

１１，２１，３１，５１…配線基板
１２，２２，３２，５２…コア基板
１３，２３，３３，５３…スルーホール
１４，２４，３４，５４…二酸化珪素膜
１５，２５，３５，５５…表裏導通層
１６ａ，１６ｂ，２６ａ，２６ｂ，２６ｃ，３６ａ，３６ｂ，３６ｃ，３６ｄ，５６ａ，５６ｂ，５６ｃ，５６ｄ…二酸化珪素絶縁層
１７ａ，１７ｂ，２７ａ，２７ｂ，２７ｃ，３６ａ，３７ｂ，３７ｃ，３７ｄ，５７ａ，５７ｂ，５７ｃ，５７ｄ…配線
１８ａ，１８ｂ，２８ａ，２８ｂ，２８ｃ，３８ａ，３８ｂ，３８ｃ，３８ｄ，５８ａ，５８ｂ，５８ｃ，５８ｄ…ビア
４０，６０…キャパシタ
４１，６１…下部電極
４２，６２…上部電極
６３…抵抗配線
７２ａ，７２ｂ，８２，９２ａ，９２ｂ，１０２，１０２′…溝部
７７ａ，７７ｂ，８７，９７ａ，１０７…電解めっき部位

Claims (16)

1. 複数のスルーホールを備えたコア基板と、前記スルーホール内壁面を含むコア基板の裏面の所定部位に配設された二酸化珪素膜と、前記コア基板の表面の所定部位に形成された二酸化珪素絶縁層と、該二酸化珪素絶縁層の表面と同一面をなすように埋設された複数の配線と、前記スルーホール内に位置する表裏導通層と、該表裏導通層と所望の前記配線とを接続するビアと、を備え、前記スルーホールの少なくとも一部はピッチ２０〜２００μｍの範囲で穿設された内径１０〜１００μｍのスルーホールであり、前記配線の最小幅は０．１〜１０μｍの範囲であることを特徴とする配線基板。
2. 前記二酸化珪素絶縁層は２層以上の多層構造であることを特徴とする請求項１に記載の配線基板。
3. 下層である二酸化珪素絶縁層に埋設された配線と、上層である二酸化珪素絶縁層に埋設された配線とが、上層である二酸化珪素絶縁層を介して一対の電極として対向してなるキャパシタを備えることを特徴とする請求項２に記載の配線基板。
4. 前記キャパシタを構成する一対の電極の一方が、抵抗配線を介して配線に接続していることを特徴とする請求項３に記載の配線基板。
5. 前記抵抗配線は、クロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有することを特徴とする請求項４に記載の配線基板。
6. 前記抵抗配線を介してキャパシタに接続されている前記配線が、前記コア基板のスルーホール内の前記表裏導通層に接続されていることを特徴とする請求項４または請求項５に記載の配線基板。
7. 配線はパターンコイルからなるインダクタを含むことを特徴とする請求項１乃至請求項６のいずれかに記載の配線基板。
8. キャパシタとインダクタからなるフィルタ回路、あるいは、キャパシタと抵抗配線からなるフィルタ回路を具備することを特徴とする請求項４乃至請求項７のいずれかに記載の配線基板。
9. 前記キャパシタは、前記二酸化珪素絶縁層を介して交互に積層された複数対の電極からなることを特徴とする請求項３乃至請求項８のいずれかに記載の配線基板。
10. 前記コア基板は、ＸＹ方向の熱膨張係数が２〜２０ｐｐｍの範囲内であることを特徴とする請求項１乃至請求項９のいずれかに記載の配線基板。
11. 前記コア基板は、シリコン基板であることを特徴とする請求項１０に記載の配線基板。
12. コア基板の表面に二酸化珪素絶縁層を形成する工程と、
    該二酸化珪素絶縁層の所望部位に配線用の溝部を形成する工程と、
    該溝部の一部に掛かるように前記二酸化珪素絶縁層とコア基板に微細孔を穿設してスルーホールを形成する工程と、
    該スルーホール内壁面を含む前記コア基板の裏面の所定の部位に二酸化珪素膜を形成する工程と、
    該二酸化珪素膜上および前記二酸化珪素絶縁層上に下地導電薄膜を形成する工程と、
    該下地導電薄膜上に所望のレジストパターンを形成し、前記下地導電薄膜を給電層として電解めっきにより、前記スルーホール内壁面と前記二酸化珪素絶縁層の前記溝部に電解めっき部位を形成する工程と、
    前記レジストパターンを除去し、前記溝部に電解めっき部位が残るように不要な電解めっき部位と下地導電薄膜を研磨して除去することにより、前記スルーホール内に表裏導通層を形成するとともに、二酸化珪素絶縁層の表面に露出した配線と、該配線と前記表裏導通層とを接続したビアを形成する工程と、を有することを特徴とする配線基板の製造方法。
13. 前記配線を覆うように、前記二酸化珪素絶縁層上に更に第２の二酸化珪素絶縁層を形成する工程と、
    該第２の二酸化珪素絶縁層の所望部位に配線用の溝部を形成する工程と、
    下層の所望の配線が露出するように、前記溝部の一部に掛かるようにビア用孔部を形成する工程、および／または、前記溝部の一部に掛かるように、積層状態の二酸化珪素絶縁層とコア基板とに微細孔を穿設してスルーホールとし、該スルーホール内壁面に二酸化珪素膜を形成する工程と、
    前記ビア用孔部、および／または、前記スルーホール内壁面を含む前記コア基板表面側に下地導電薄膜を形成する工程と、
    該下地導電薄膜上に所望のレジストパターンを形成し、前記下地導電薄膜を給電層として電解めっきにより、少なくとも第２の二酸化珪素絶縁層の前記溝部に電解めっき部位を形成する工程と、
    前記レジストパターンを除去し、前記溝部に電解めっき部位が残るように不要な電解めっき部位と下地導電薄膜を研磨して除去することにより、ビアを介して下層の配線や表裏導通層と接続された配線を、第２の二酸化珪素絶縁層の表面に露出した状態で形成する工程と、
    からなる第２層目形成工程を有し、該第２層目形成工程を１回以上行なって多層構造の配線を形成することを特徴とする請求項１２に記載の配線基板の製造方法。
14. 下層に位置する前記二酸化珪素絶縁層が備える配線の一部に下部電極を形成し、上層に位置する前記二酸化珪素絶縁層が備える配線の一部に上部電極を形成し、上層である前記二酸化珪素絶縁層を介して前記下部電極と前記上部電極が対向するキャパシタを形成することを特徴とする請求項１３に記載の配線基板の製造方法。
15. 前記下地導電薄膜をクロム、チタン、窒化チタン、ニッケル、バナジウムの少なくとも１種を含有するものとし、前記下部電極および／または前記上部電極と配線との間に、前記下地導電薄膜のみからなる抵抗配線を形成するように前記電解めっき部位を研磨することにより、前記キャパシタと前記抵抗配線とからなるフィルタ回路を形成することを特徴とする請求項１４に記載の配線基板の製造方法。
16. 前記キャパシタに接続する配線にパターンコイルからなるインダクタを形成し、該インダクタと前記キャパシタとでフィルタ回路を形成することを特徴とする請求項１４または請求項１５に記載の配線基板の製造方法。

Images