KR20120015397A - 인쇄회로기판의 제조 방법 - Google Patents

Abstract

본 발명은 인쇄회로기판의 제조 방법에 대한 것으로, 이 방법은 절연 기판을 준비하는 단계, 상기 절연 기판의 표면에 복수의 회로 패턴홈을 형성하는 단계, 상기 절연 기판의 표면에 제1 금속층을 도금하는 단계, 상기 회로 패턴홈의 상기 제1 금속층을 개방하며 상기 제1 금속층 위에 도금 저항층을 형성하는 단계, 개방되어 있는 상기 회로 패턴홈의 상기 제1 금속층을 씨드층으로 전해도금하여 상기 회로 패턴홈을 매립하는 제2 금속층을 형성하는 단계, 상기 도금 저항층을 제거하는 단계, 그리고 상기 절연 기판의 표면이 노출될 때까지 상기 제1 및 제2 금속층을 식각하는 단계를 포함하며, 상기 도금 저항층은 상기 제2 금속층보다 높은 저항을 가진다. 따라서, 회로 패턴을 기판의 홈을 도금으로 매립하여 형성하면서, 홈 이외의 영역에 도금 저항층을 형성함으로써 매립 회로패턴 사이에 미에칭으로 인한 브릿지가 형성되지 않는다.

Description

인쇄회로기판의 제조 방법{The method for manufacturing the printed circuit board}

본 발명은 인쇄회로기판의 제조 방법에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같

은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.

도 1a 및 도 1b는 일반적인 인쇄회로기판을 도시한 것이다.

도 1a 및 도 1b를 참고하면, 일반적인 인쇄회로기판(10)은 절연성 기판(1) 위에 구리 등과 같은 전도성 재료로 회로 패턴(2, 3)을 형성하고 있다.

이러한 회로 패턴(2, 3)은 형성 방법에 따라 도 1a와 같이 회로 패턴(2)의 측면이 기판(1)의 평면에 대하여 소정의 각도로 기울어지며 형성될 수 있고, 도 1b와 같이 회로 패턴(3)이 기판(1)의 평면에 대하여 수직으로 형성될 수 있다.

그러나 도 1a 및 도 1b와 같이, 기판(1) 위에 회로 패턴(2, 3)이 형성되는 경우, 기판(1) 상면의 표면이 고르지 않아 미세한 회로 패턴(2, 3)을 형성하는데 한계가 있다.

따라서, 최근에는 전자부품의 고성능화 및 소형화에 대응하기 위하여 인쇄회로기판(10)의 두께를 감소시킴과 동시에 기판(1)의 표면을 평탄화할 수 있는 매립 패턴(Buried pattern) 기판이 사용되고 있다.

매립 패턴이 형성된 인쇄회로기판은 기저회로패턴과 컨택부의 형성 구조에 의해 절연 부재와 결합력이 매우 높게 되며, 기저회로패턴 및 컨택부의 피치가 균일하고 미세하게 형성될 수 있다.

실시예는 신호 전달에 유리한 회로 패턴이 형성되는 인쇄회로기판의 제조 방법을 제공한다.

본 발명은 인쇄회로기판의 제조 방법에 대한 것으로, 이 방법은 절연 기판을 준비하는 단계, 상기 절연 기판의 표면에 복수의 회로 패턴홈을 형성하는 단계, 상기 절연 기판의 표면에 제1 금속층을 도금하는 단계, 상기 회로 패턴홈의 상기 제1 금속층을 개방하며 상기 제1 금속층 위에 도금 저항층을 형성하는 단계, 개방되어 있는 상기 회로 패턴홈의 상기 제1 금속층을 씨드층으로 전해도금하여 상기 회로 패턴홈을 매립하는 제2 금속층을 형성하는 단계, 상기 도금 저항층을 제거하는 단계, 그리고 상기 절연 기판의 표면이 노출될 때까지 상기 제1 및 제2 금속층을 식각하는 단계를 포함하며, 상기 도금 저항층은 상기 제2 금속층보다 높은 저항을 가진다.

본 발명에 따르면, 회로 패턴을 기판의 홈을 도금으로 매립하여 형성하면서, 회로 패턴 이외의 영역에 도금 저항층을 형성하여 도금을 선택적으로 수행함으로써 회로 패턴 사이의 영역에 미에칭으로 인한 브릿지가 형성되지 않아 회로 사이에 쇼트를 방지할 수 있다.

도 1a 및 도 1b는 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.
도 3 내지 도 9는 도 2의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 10은 본 발명의 제2 실시예에 따른 인쇄회로기판의 단면도이다.
도 11 내지 도 17은 도 10의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

본 발명은 회로 패턴이 매립형으로 형성되어 있는 인쇄회로기판에 있어서, 회로 패턴이 균일하게 형성되도록 도금저항층을 형성하는 인쇄회로기판을 제시한다.

이하에서는 도 2 내지 도 9를 참고하여 본 발명의 제1 실시예에 따른 인쇄회로 기판을 설명한다.

도 2는 본 발명의 제1 실시예에 따른 인쇄회로기판의 단면도이다.

도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 내에 형성되어 있는 회로 패턴(130)을 포함한다.

상기 절연 플레이트(110)는 단일 회로 패턴이 형성되는 인쇄회로기판의 지지기판일 수 있으나, 복수의 적층 구조를 가지는 인쇄회로기판 중 한 회로 패턴(130)이 형성되어 있는 절연층 영역을 의미할 수도 있다.

상기 절연 플레이트(110)가 복수의 적층 구조 중 한 절연층을 의미하는 경우, 상기 절연 플레이트(110)의 상부 또는 하부에 복수의 회로 패턴(130)이 연속적으로 형성될 수 있다.

상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

상기 절연 플레이트(110)는 복수의 회로 패턴(130)을 형성하기 위한 회로 패턴홈(111)을 포함한다.

상기 회로 패턴홈(111)의 패턴폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 바람직하게는 폭/깊이가 약 10/10μm을 충족할 수 있다.

절연 플레이트(110)의 상기 회로 패턴홈(111)의 내부에는 회로 패턴홈(111)의 형상을 따라서 금속층(120)이 형성되어 있다.

상기 금속층(120)은 씨드층으로서, 구리, 니켈 또는 이들의 함금으로 형성될 수 있다.

상기 금속층(120) 위에 각각의 회로 패턴홈(111)을 매립하는 회로 패턴(130)이 형성되어 있다.

상기 회로 패턴(130)은 알루미늄, 구리, 백금 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 바람직하게는 금속층(120)을 씨드층으로하여 구리를 전해도금함으로써 형성할 수 있다.

도 2의 인쇄회로기판(100)의 경우, 회로 패턴홈(111) 이외의 금속층(120) 위에 도금 저항층(도시하지 않음)을 형성한 뒤 패턴홈(111) 내에만 선택적으로 회로 패턴(130)을 도금한 뒤, 도금 저항층을 제거하고 과도금된 금속층을 식각함으로써 과도금 영역 없이 균일하게 회로 패턴을 형성할 수 있다.

이하에서는 도 3 내지 도 9를 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.

도 3 내지 도 9는 도 2의 인쇄회로기판을 제조하기 위한 제1 방법을 나타내는 단면도이다.

먼저 도 3과 같이 절연 플레이트(110)을 준비하고, 도 4와 같이 상기 절연 플레이트(110)의 상면으로부터 회로 패턴홈(111)을 형성한다.

상기 회로 패턴홈(111)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다.

엑시머 레이저를 통하여 회로 패턴홈(111)을 형성하는 경우, 상기 회로 패턴홈(131)을 동시에 형성하기 위한 패턴 마스크를 형성하고, 상기 패턴 마스크를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.

엑시머 레이저를 이용하여 패턴 마스크(200)를 통해 회로 패턴홈(131)을 형성하는 경우, 패턴홈(111)의 단면은 사다리꼴 또는 직사각형의 형상의 에지를 갖도록 형성된다.

또한, 회로 패턴홈(111)은 엑시머 레이저 이외에 UV 레이저 또는 임프린팅 방법을 통하여 형성할 수도 있다.

다음으로, 회로 패턴홈(111)을 포함하는 절연 플레이트(110)에 디스미어 공정을 수행하여 조도를 부여할 수 있다.

즉, 절연 플레이트(110)의 표면을 부풀린 뒤, 과망간산염을 이용하여 부풀어진 절연 플레이트(110)를 제거하고, 절연 플레이트(110) 표면을 중화시키는 습식 공정을 통하여 조도를 부여한다.

또는, 이와 달리 저진공에서 플라즈마를 이용한 건식 플라즈마 공정을 통하여도 상기 절연 플레이트(110) 표면에 조도가 부여될 수 있다.

다음으로, 도 5와 같이, 상기 절연 플레이트(110) 위에 상기 금속층(120)을 형성한다.

상기 금속층(120)은 무전해 도금 방식으로 형성할 수 있다.

무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층(120)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.

상기 금속층(120)은 구리, 니켈, 팔라듐 또는 크롬을 포함하는 합금으로 형성된다.

다음으로, 도 6과 같이, 회로 패턴홈(111)을 제외한 상기 절연 플레이트(110)의 표면에 도금 저항층(140)을 형성한다.

상기 도금 저항층(140)은 회로 패턴홈(111)을 매립하는 전기 도금 시, 도금 이 진행되지 않는 영역을 정의하며, 금속 산화물, 금속 질화물, 감광성 절연 물질, 열경화 물질 또는 열가소성 물질, 또는 회로 패턴홈을 매립하는 금속, 예를 들어 구리보다 저항이 큰 금속 등일 수 있다.

상기 도금 저항층(140)은 구성하는 물질에 따라 절연 플레이트(110)의 표면에 코팅 방식으로 도포할 수 있으며, 이때, 롤-투-롤(roll-to-roll) 코팅 방식이 적용될 수 있고, 스퍼터링 등의 방법으로 형성할 수도 있다.

상기 도금 저항층(140)은 적용되는 물질에 따라 건조 공정을 수행할 수도 있다.

다음으로, 상기 금속층(10)을 씨드층으로 전도성의 물질을 전해 도금하여 도금층(135)을 형성한다.

상기 도금층(135)은 상기 금속층(120)을 씨드층으로 전해 도금하여 형성할 수 있으며, 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.

상기 도금 저항층(140)이 상기 도금층(135)을 형성하는 물질, 예를 들어 구리보다 저항이 높은 물질로 형성되어, 상기 도금층(135)은 상기 도금 저항층(140)이 형성되어 있는 영역에는 형성되지 않으며, 상기 도금 저항층(140)이 노출하고 있는 상기 회로 패턴홈(111)충진하며 형성된다.

다음으로, 도 8과 같이, 상기 도금 저항층(140)을 제거하여 도금 저항층(140) 하부의 금속층(120)을 노출한다.

상기 도금 저항층(140)은 재료에 따라 NaOH, KOH, N₂CO₃ 또는 아민첨가제류 등의 다양한 용액을 적어도 하나 이상 사용하여 박리할 수 있다.

마지막으로, 도 9와 같이 불필요한 도금층(135) 및 금속층(120)을 식각하고, 패턴홈(111) 내에만 상기 도금층(135)이 남도록 상기 절연 플레이트(110)의 상면이 노출될 때까지 식각하여 회로 패턴(130)을 형성한다.

이와 같이, 상기 회로 패턴홈(111)이 형성되지 않는 영역에 도금 저지를 위한 도금 저항층(140)을 형성하여 상기 회로 패턴홈(111)에만 선택적으로 도금을 수행함으로써, 회로 패턴홈(111) 이외의 절연 플레이트(110) 상면에 제거할 구리층의 두께가 얇아 에칭으로 완전히 제거됨으로써 이웃한 회로 패턴(130) 사이에 쇼트가 발생하지 않는다.

도 10는 본 발명의 제2 실시예에 다른 인쇄회로기판의 단면도이다.

도 10을 참고하면, 본 발명에 따른 인쇄회로기판(200)은 절연 플레이트(210), 상기 절연 플레이트(210) 위에 형성되는 제1 회로 패턴(220), 절연층(230) 및 복수의 제2 회로 패턴(250)을 포함한다.

상기 절연 플레이트(210)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판, 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

상기 절연 플레이트(210) 위에 기저회로패턴으로서, 복수의 제1 회로 패턴(220)이 형성되어 있다.

제1 회로 패턴(220)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제1 회로 패턴(220)이 동박층이고 상기 절연 플레이트(210)가 수지를 포함하는 경우, 제1 회로 패턴(220)과 상기 절연 플레이트(210)는 통상의 CCL(Copper clad laminate)일 수 있다.

한편, 상기 절연 플레이트(210) 위에 상기 제1 회로 패턴(220)을 매립하며 절연층(230)이 형성되어 있다.

상기 절연층(230)은 복수의 절연층(230)으로 형성될 수 있으며, 각각의 절연층(230)은 고분자 수지 등일 수 있다.

상기 절연층(230)은 제1 회로 패턴(220)을 노출하는 비아홀(235) 및 복수의 제2 회로 패턴(250)을 형성하기 위한 회로 패턴홈(231)을 포함한다.

상기 회로 패턴홈(231)의 패턴폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 비아홀(235)의 음각 직경은 약 80 μm 이하, 깊이는 약 100 μm 이하를 충족할 수 있다.

절연층(230)의 복수의 비아홀(235) 및 상기 회로 패턴홈(231)의 내부에는 회로 패턴홈(231)의 형상을 따라서 금속층(240)이 형성되어 있다.

상기 금속층(240)은 씨드층으로서, 구리, 니켈 또는 이들의 함금으로 형성될 수 있다.

상기 금속층(240) 위에 각각의 회로 패턴홈(231) 및 비아홀(235)을 매립하는 제2 회로 패턴(250) 및 비아(251)가 형성되어 있다.

상기 제2 회로 패턴(250) 및 비아(251)는 동시에 형성되며, 알루미늄, 구리, 백금 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 바람직하게는 구리로 형성된다.

상기 제2 회로 패턴(250) 및 비아(251)는 상기 금속층(240)을 씨드층으로 전해동도금을 수행함으로써 형성될 수 있다.

이하에서는 도 11 내지 도 17을 참고하여 도 10의 인쇄회로기판(200)의 제조 방법을 설명한다.

도 11 내지 도 17은 도 10의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.

먼저, 도 11과 같이 절연 플레이트(210) 위에 제1 회로 패턴(220)을 형성하고, 제1 회로 패턴(220)을 매립하며 절연층(230)을 형성한다.

상기 절연 플레이트(210) 및 상기 제1 회로 패턴(220)의 구성은 CCL의 동박층을 제1 회로 패턴(220)의 설계에 따라 식각함으로써 형성할 수 있으며, 이와 달리 세라믹 기판 위에 동박층을 적층한 뒤 식각함으로써 형성할 수도 있다.

이때, 제1 회로 패턴(220)은 도 10과 같이 비아홀(235)을 통해 제2 회로 패턴(250)과 연결되는 패턴도 포함할 수 있다.

상기 절연층(230)은 열경화성 수지를 포함하며, 완전히 경화되지 않은 반 경화 수지를 상기 절연 플레이트(210) 위에 소정 두께로 도포함으로써 형성하고 열 및 압력을 가하여 경화함으로써 형성할 수 있으며, 복수의 층으로 형성하는 것도 가능하다.

다음으로, 도 12와 같이, 절연층(230) 내에 상기 제1 회로 패턴(220)을 노출하는 비아홀(235)을 형성한다. 상기 비아홀(235)은 도 10과 같이 기판의 평면에 대하여 소정 각도로 기울어져 있는 측면을 갖도록 형성될 수 있으며, 이와 달리 기판의 평면에 대하여 수직인 측면을 갖도록 형성될 수도 있다.

상기 비아홀(235)은 레이저를 이용하여 형성될 수도 있으며, 이때, 레이저는 UV 레이저 또는 CO₂레이저 등을 이용하여 형성할 수 있다.

또한, 상기 비아홀(235)은 물리적인 방법, 즉, 드릴 가공 등을 통하여 형성할 수도 있으며, 화학적 방법으로 선택적 식각함으로써 형성할 수도 있다.

다음으로, 도 13과 같이 상기 절연층(230) 내에 제2 회로 패턴(250)을 형성하기 위한 회로 패턴홈(231)을 형성한다.

도 13의 경우, 상기 회로 패턴홈(231)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다.

엑시머 레이저를 통하여 회로 패턴홈(231)을 형성하는 경우, 상기 회로 패턴홈(231)을 동시에 형성하기 위한 패턴 마스크(400)를 형성하고, 상기 패턴 마스크(400)를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.

도 6과 같이, 엑시머 레이저를 이용하여 패턴 마스크(400)를 통해 회로 패턴홈(231)을 형성하는 경우, 패턴홈(231)의 단면은 도 10과 같이 사다리꼴 또는 직사각형의 형상의 에지를 갖도록 형성된다.

이때, 비아홀(235)이 형성되어 있는 영역은 상기 비아홀(235)의 노출된 상면보다 넓은 면적을 가지는 홈을 형성하여 비아홀(235)에 층상 구조를 형성할 수도 있다.

상기 비아홀(235)이 층상 구조로 형성되는 경우, 상기 비아홀(235)의 확장된 상면이 소자를 실장하기 위한 패드로 사용될 수 있어 소자를 실장하는 면적을 확보할 수 있다.

다음으로, 도 14와 같이, 상기 절연층(230) 위에 상기 금속층(240)을 형성한다(S50).

상기 금속층(240)은 무전해 도금 방식으로 형성할 수 있다.

무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층(240)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.

상기 금속층(240)은 구리, 니켈, 팔라듐 또는 크롬을 포함하는 합금으로 형성된다.

다음으로, 도 15와 같이, 회로 패턴홈(231) 및 비아홀(235)을 제외한 상기 절연층(230)의 표면에 도금 저항층(260)을 형성한다.

상기 도금 저항층(260)은 회로 패턴홈(231)을 매립하는 전기 도금 시, 도금 이 진행되지 않는 영역을 정의하며, 금속 산화물, 금속 질화물, 감광성 절연 물질, 열경화 물질 또는 열가소성 물질, 또는 회로 패턴홈을 매립하는 금속, 예를 들어 구리보다 저항이 큰 금속 등일 수 있다.

상기 도금 저항층(260)은 구성하는 물질에 따라 절연층(230)의 표면에 코팅 방식으로 도포할 수 있으며, 이때, 롤-투-롤(roll-to-roll) 코팅 방식이 적용될 수 있고, 스퍼터링 등의 방법으로 형성할 수도 있다.

상기 도금 저항층(260)은 적용되는 물질에 따라 건조 공정을 수행할 수도 있다.

다음으로, 상기 금속층(240)을 씨드층으로 전도성의 물질을 전해 도금하여 도 16의 도금층(255)을 형성한다.

상기 도금층(255)은 상기 금속층(240)을 씨드층으로 전해 도금하여 형성할 수 있으며, 도금 면적에 따라 전류를 제어하면서 도금을 수행할 수 있다.

상기 도금층(255)은 상기 도금 저항층(260)이 형성되어 있는 영역에는 형성되지 않으며, 상기 도금 저항층(260)이 노출하고 있는 상기 회로 패턴홈(231) 및 비아홀(235)을 충진하며 형성된다.

상기 도금층(255)은 전도성이 높은 구리로 형성될 수 있다.

다음으로, 도 17과 같이 상기 도금 저항층(260)을 제거하여 도금 저항층(260) 하부의 금속층(240)을 노출한다.

상기 도금 저항층(260)은 재료에 따라 NaOH, KOH, N₂CO₃ 또는 아민첨가제류 등의 다양한 용액을 적어도 하나 이상 사용하여 박리할 수 있다.

마지막으로, 불필요한 도금층(255) 및 금속층(240)을 식각하고, 패턴홈(231) 및 비아홀(235) 내에만 상기 도금층(255) 및 상기 금속층(240)이 남도록 상기 절연층(230) 표면이 노출될 때까지 식각하여 도 10과 같이 제2 회로 패턴(250) 및 비아(151)를 형성한다.

이와 같이, 상기 절연층(230)이 노출될 때까지 식각하여 상기 회로 패턴홈(231) 및 비아홀(235) 내에만 도금층(255) 및 금속층(240)을 형성하여, 상기 제2 회로 패턴(250) 및 비아(251)를 형성함으로써 제2 회로 패턴(250)이 절연 상태를 유지하며 형성될 수 있다.

이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.

인쇄회로기판 100, 200
절연 플레이트 110, 210
제1 회로 패턴 220
절연층 230
제2 회로 패턴 250

Claims (7)

1. 절연 기판을 준비하는 단계,
   상기 절연 기판의 표면에 복수의 회로 패턴홈을 형성하는 단계,
   상기 절연 기판의 표면에 제1 금속층을 도금하는 단계,
   상기 회로 패턴홈의 상기 제1 금속층을 개방하며 상기 제1 금속층 위에 도금 저항층을 형성하는 단계,
   개방되어 있는 상기 회로 패턴홈의 상기 제1 금속층을 씨드층으로 전해도금하여 상기 회로 패턴홈을 매립하는 제2 금속층을 형성하는 단계,
   상기 도금 저항층을 제거하는 단계, 그리고
   상기 절연 기판의 표면이 노출될 때까지 상기 제1 및 제2 금속층을 식각하는 단계를 포함하는 인쇄회로기판의 제조 방법.
2. 제1항에 있어서,
   상기 도금 저항층은 상기 제2 금속층보다 높은 저항을 가지는 인쇄회로기판의 제조 방법.
3. 제1항 또는 제2항에 있어서,
   상기 회로 패턴홈을 형성하는 단계는,
   레이저를 이용하여 에지를 가지는 상기 회로 패턴홈을 형성하는 인쇄회로기판의 제조 방법.
4. 제1항 또는 제2항에 있어서,
   상기 제2 금속층은 구리를 포함하는 합금으로 형성되며,
   상기 도금 저항층은 상기 구리보다 저항이 높은 금속으로 형성되는 인쇄회로기판의 제조 방법.
5. 제1항 또는 제2항에 있어서,
   상기 도금 저항층은 감광성 고분자, 금속 산화물 또는 금속 질화물을 포함하는 인쇄회로기판의 제조 방법.
6. 제1항 또는 제2항에 있어서,
   상기 절연 기판을 준비하는 단계는,
   절연 플레이트를 준비하는 단계,
   상기 절연 플레이트 위에 동박층을 패터닝하여 기저 회로 패턴을 형성하는 단계, 그리고
   상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 절연층을 형성하는 단계를 포함하며,
   상기 회로 패턴홈은 상기 절연층의 표면에 형성하는 인쇄회로기판의 제조 방법.
7. 제6항에 있어서,
   상기 절연층을 형성한 후, 상기 기저 회로 패턴을 노출하는 비아홀을 상기 절연층에 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.

Images