KR20140016569A

KR20140016569A - 인쇄회로기판 및 그의 제조 방법

Info

Publication number: KR20140016569A
Application number: KR1020120083309A
Authority: KR
Inventors: 김병호; 이상명; 유창우; 서영욱; 서현석
Original assignee: 엘지이노텍 주식회사
Priority date: 2012-07-30
Filing date: 2012-07-30
Publication date: 2014-02-10

Abstract

실시 예에 따른 인쇄회로기판의 제조 방법은 절연 기판을 준비하는 단계; 상기 절연 기판의 표면을 레이저를 통해 가공하여 회로 패턴 홈을 형성하는 단계; 상기 형성된 회로 패턴 홈을 매립하며, 상기 절연 기판의 표면 위로 돌출되는 도금층을 형성하는 단계; 및 상기 절연 기판의 표면이 노출되도록 상기 형성된 도금층을 화학적 물리적 연마하여, 상기 회로 패턴 홈을 매립하는 매립 회로 패턴을 형성하는 단계를 포함하며, 상기 도금층의 화학적 물리적 연마는, 서로 다른 화합물을 포함하는 복수의 슬러리에 의해 복수 회 수행된다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}

본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.

인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같은 전도성 재료로 회로 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.

이러한 인쇄회로기판은 일반적으로 단층 PCB와 PCB를 다층으로 형성한 빌드업 기판(Build-up Board), 즉, 다층 PCB가 있다.

한편, 최근에는 전자부품의 고성능화 및 소형화에 대응하기 위하여 인쇄회로기판의 두께를 감소시킴과 동시에 기판의 표면을 평탄화할 수 있는 매립 패턴(Buried pattern) 기판이 사용되고 있다.

매립 패턴이 형성된 인쇄회로기판은 기저회로패턴과 컨택부의 형성 구조에 의해 절연 부재와 결합력이 매우 높게 되며, 기저회로패턴 및 컨택부의 피치가 균일하고 미세하게 형성될 수 있다.

그러나 매립 패턴을 형성하는 경우, 매립 패턴을 형성하기 위한 도금 과정에서 매립 패턴과 그 이외의 부분에서 도금 두께 차가 발생한다.

이와 같이 도금 두께 차가 발생하면, 이후 에칭 과정이 균일하게 이루어지지 않아 에칭이 일어나지 않는 영역에서는 매립 패턴이 이웃한 패턴과 쇼트되거나 과에칭이 일어난 영역에서는 매립 패턴이 형성되지 않는 경우가 발생한다.

실시 예는, 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.

실시 예는, 서로 다른 슬러리를 이용하여 복수의 연마 공정을 통해 제조되는 인쇄회로기판 및 이의 제조 방법을 제공한다.

제안되는 실시 예에서 이루고자 하는 기술적 과제들은 이상에서 언급한 기술적 과제들로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 제안되는 실시 예가 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

실시 예에 따른 인쇄회로기판은, 적어도 하나의 회로 패턴 홈이 형성되어 있는 절연 기판; 및 상기 절연 기판의 회로 패턴 홈을 매립하는 도금층을 화학적 물리적 연마하여 형성되는 매립 회로 패턴을 포함하고, 상기 매립 회로 패턴은, 서로 다른 화합물을 포함하는 슬러리에 의해 상기 도금층을 복수 회 화학적 물리적 연마하여 형성된다.

또한, 상기 슬러리는, 제 1 연마량을 갖는 화합물을 포함하는 제 1 슬러리와, 상기 제 1 연마량보다 낮은 제 2 연마량을 갖는 화합물을 포함하는 제 2 슬러리로 구성된다.

또한, 상기 매립 회로 패턴은, 단면이 □자형 및 U 자형 중 적어도 하나의 형상을 가지며 형성되어 있다.

또한, 상기 절연 기판은, 절연 플레이트와, 상기 절연 플레이트 위에 형성되어 있는 기저 회로 패턴과, 상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 형성되어 있는 절연층을 포함하며, 상기 회로 패턴 홈은 상기 절연층의 표면에 형성되어 있다.

또한, 상기 절연층은, 상기 기저 회로 패턴을 노출하는 비아 홀을 더 포함한다.

또한, 상기 비아 홀은, 하부 영역을 형성하는 제 1 비아 홀과, 상기 제 1 비아 홀 위에 형성되어 상부 영역을 형성하는 제 2 비아 홀을 포함하며, 상기 제 1 및 2 비아 홀은, 하면에서 상면으로 갈수록 폭이 점차 증가하는 사다리꼴 형상을 가지며, 상기 제 2 비아 홀의 하면은, 상기 제 1 비아 홀의 상면보다 넓은 면적을 가진다.

한편, 실시 예에 따른 인쇄회로기판의 제조 방법은 절연 기판을 준비하는 단계; 상기 절연 기판의 표면을 레이저를 통해 가공하여 회로 패턴 홈을 형성하는 단계; 상기 형성된 회로 패턴 홈을 매립하며, 상기 절연 기판의 표면 위로 돌출되는 도금층을 형성하는 단계; 및 상기 절연 기판의 표면이 노출되도록 상기 형성된 도금층을 화학적 물리적 연마하여, 상기 회로 패턴 홈을 매립하는 매립 회로 패턴을 형성하는 단계를 포함하며, 상기 도금층의 화학적 물리적 연마는, 서로 다른 화합물을 포함하는 복수의 슬러리에 의해 복수 회 수행된다.

또한, 상기 회로 패턴 홈을 형성하는 단계는, 엑시머 레이저를 이용하여, 에지를 가지는 회로 패턴 홈을 형성하는 단계를 포함한다.

또한, 상기 형성된 회로 패턴 홈을 가공하여 상기 회로 패턴 홈의 단면이 곡선형을 가지도록 하는 단계를 더 포함한다.

또한, 상기 매립 회로 패턴을 형성하는 단계는, 상기 회로 패턴 홈의 표면에 제 1 금속층을 형성하는 단계와, 상기 제 1 금속층을 씨드층으로 도금하여, 상기 회로 패턴 홈을 매립하면서 상기 절연 기판 위로 돌출되는 제 2 금속층을 형성하는 단계와, 상기 절연 기판 위로 돌출되는 제 2 금속층을 화학적 물리적 연마하는 단계를 포함한다.

또한, 상기 제 2 금속층을 화학적 물리적 연마하는 단계는, 제 1 연마량을 갖는 화합물을 포함하는 제 1 슬러리를 이용하여 상기 돌출된 제 2 금속층의 일부를 제 1 화학적 물리적 연마하는 단계와, 상기 제 1 연마량보다 낮은 제 2 연마량을 갖는 화합물을 포함하는 제 2 슬러리를 이용하여 상기 돌출되어 있는 잔여 제 2 금속층을 제 2 화학적 물리적 연마하는 단계를 포함한다.

또한, 상기 절연 기판을 준비하는 단계는, 절연 플레이트를 준비하는 단계와, 상기 절연 플레이트 위에 동박층을 패터닝하여 기저 회로 패턴을 형성하는 단계와, 상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 절연층을 형성하는 단계를 포함하며, 상기 회로 패턴 홈은 상기 절연층의 표면에 형성한다.

또한, 상기 절연층을 형성한 후, 상기 기저 회로 패턴을 노출하는 비아 홀을 상기 절연층에 형성하는 단계를 더 포함한다.

또한, 상기 형성된 비아 홀을 매립하는 도전 비아를 형성하는 단계가 더 포함되며, 상기 도전 비아와, 상기 매립 회로 패턴은 동시에 형성된다.

또한, 상기 도전 비아는, 복수의 층을 가지는 층상 구조를 갖는다.

실시 예에 따르면, 대면적 인쇄회로기판의 표면에 도금된 도금층을 높은 연마량의 특성을 갖는 슬러리를 이용하여 제 1 화학적 물리적 연마 작업을 수행하고, 이후에 낮은 연마량의 특성을 갖는 슬러리를 이용하여 제 2 화학적 물리적 연마 작업을 수행함으로써, 일액형 슬러리를 이용한 연마 방법 대비 연마 시간을 단축할 수 있으며, 이에 따라 설비 가동률 향상 및 슬러리 사용량 절감을 통한 비용 절감 효과를 달성할 수 있다.

도 1은 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 단면도이다.
도 2 내지 9는 도 1에 도시된 인쇄회로기판의 제조 방법을 설명하는 도면이다.
도 10은 본 발명의 제 2 실시 예에 따른 인쇄회로기판의 단면도이다.
도 11은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 단면도이다.

아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다.

명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.

그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.

층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.

이하에서는, 도 1 내지 9를 참조하여, 본 발명의 제 1 실시 예에 따른 인쇄회로기판을 설명한다.

도 1은 본 발명의 제 1 실시 예에 따른 인쇄회로기판의 단면도이다.

도 1을 참조하면, 본 발명의 제 1 실시 예에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 제 1 회로 패턴(120), 절연층(130), 도전 비아(160) 및 복수의 제 2 회로 패턴(170)을 포함한다.

절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

상기 절연 플레이트(110) 위에 기저 회로 패턴으로서, 제 1 회로 패턴(120)이 형성된다. 도면상에는 상기 제 1 회로 패턴(120)이 단수 개로 형성된다고 도시하였지만, 이는 일 실시 예에 불과할 뿐, 상기 절연 플레이트(110) 위에는 일정 간격을 두고 복수의 제 1 회로 패턴(120)이 형성될 수 있다.

제1 회로 패턴(120)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제1 회로 패턴(120)이 동박층이고 상기 절연 플레이트(110)가 수지를 포함하는 경우, 제1 회로 패턴(120)과 상기 절연 플레이트(110)는 통상의 CCL(Copper clad laminate)일 수 있다.

한편, 상기 절연 플레이트(110) 위에 상기 제1 회로 패턴(120)을 매립하며 절연층(130)이 형성되어 있다.

상기 절연층(130)은 복수의 절연층(130)으로 형성될 수 있으며, 각각의 절연층(130)은 고분자 수지 등일 수 있다.

상기 절연층(130)은, 복수의 비아 홀(131,135), 회로 패턴 홈(137)을 포함한다.

상기 복수의 비아 홀(131, 135)은 상기 제 1 회로 패턴(120)을 노출하며 형성된다. 상기 복수의 비아 홀은, 상기 제 1 회로 패턴(120) 위에 형성되며, 비아 홀의 하부 영역을 형성하는 제 1 비아 홀(131)과, 상기 제 1 비아 홀(131) 위에 형성되는 제 2 비아 홀(135)을 포함한다.

이때, 상기 제 1 비아 홀(131)의 상부 폭은, 상기 제 2 비아 홀(135)의 하부 폭보다 좁게 형성된다. 이에 따라, 상기 제 1 비아 홀(131) 및 제 2 비아 홀(135)을 포함하는 비아 홀은 층상 구조를 가지게 된다.

상기 복수의 비아 홀(131, 135) 및 회로 패턴 홈(137)의 내부에는 금속층(140)이 형성되어 있다.

상기 금속층(140)은 씨드층으로서, 구리, 니켈 또는 이들의 합금으로 형성될 수 있다.

상기 금속층(140) 위에는 상기 복수의 비아 홀(131, 135)을 매립하는 도전 비아(160)가 형성되고, 상기 회로 패턴 홈(137)을 매립하는 제 2 회로 패턴(170)이 형성되어 있다.

상기 제 2 회로 패턴(170) 및 도전 비아(160)는 동시에 형성되며, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 금속층(140)을 씨드층으로 도금을 수행함으로써 형성될 수 있다.

상기 제 2 회로 패턴(170) 및 도전 비아(160)는 상기 복수의 비아 홀(131, 135) 및 회로 패턴 홈(137)을 매립하는 도금층(150)을 화학적 물리적 연마 작업함으로써 형성된다.

이때, 실시 예에서는 상기 화학적 물리적 연마 작업을 복수 회로 나누어 실시한다.

즉, 우선적으로 높은 연마량을 갖는 슬러리를 이용하여 상기 도금층(150)을 단시간 내에 제 1 화학적 물리적 연마 작업을 하고, 그에 따라 상기 제 1 화학적 물리적 연마 작업에 의해 남아있는 잔여 도금층(150)을 낮은 연마량을 갖는 슬러리를 이용하여 제 2 화학적 물리적 연마 작업을 한다.

즉, 상기와 같이 실시 예에서는 대면적 인쇄회로기판의 표면에 도금된 도금층을 높은 연마량의 특성을 갖는 슬러리를 이용하여 제 1 화학적 물리적 연마 작업을 수행하고, 이후에 낮은 연마량의 특성을 갖는 슬러리를 이용하여 제 2 화학적 물리적 연마 작업을 수행함으로써, 일액형 슬러리를 이용한 연마 방법 대비 연마 시간을 단축할 수 있으며, 이에 따라 설비 가동률 향상 및 슬러리 사용량 절감을 통한 비용을 절감할 수 있다.

이하에서는 도 2 내지 9를 참조하여, 도 1의 인쇄회로기판(100)의 제조 방법을 설명한다.

먼저, 도 2와 같이, 절연 플레이트(110) 위에 제 1 회로 패턴(120)을 형성한다.

상기 절연 플레이트(110) 및 상기 제1 회로 패턴(120)의 구성은 CCL의 동박층을 제1 회로 패턴(120)의 설계에 따라 식각함으로써 형성할 수 있으며, 이와 달리 세라믹 기판 등의 절연 플레이트(110) 위에 동박층을 적층한 뒤 식각함으로써 형성할 수도 있다.

이때, 제1 회로 패턴(120)은 도 2와 같이 제 1 및 제 2 비아 홀(131, 135)을 통해 도전 비아(160)와 연결되는 패턴도 포함할 수 있다.

다음으로, 도 3과 같이, 상기 절연 플레이트(100) 위에 절연층(130)을 형성한다.

상기 절연층(130)은 열경화성 수지를 포함하며, 완전히 경화되지 않은 반 경화 수지를 상기 절연 플레이트(110) 위에 소정 두께로 도포한 뒤 열 및 압력을 가하여 경화함으로써 형성할 수 있으며, 복수의 층으로 형성하는 것도 가능하다.

다음으로, 도 4와 같이, 절연층(130) 내에 상기 제 1 회로 패턴(120)을 노출하는 제 1 비아 홀(131)을 형성한다.

상기 제 1 비아 홀(131)은 도 4와 같이 기판의 평면에 대하여 소정 각도로 기울어져 있는 측면을 갖도록 형성될 수 있으며, 이와 달리 기판의 평면에 대하여 수직인 측면을 갖도록 형성될 수도 있다.

상기 제 1 비아 홀(131)은 도 4에 도시된 것과 같이 레이저(200)를 이용하여 형성될 수도 있으며, 이때, 레이저(200)는 UV 레이저 또는 CO2레이저 등을 이용하여 형성할 수 있다.

또한, 상기 제 1 비아 홀(131)은 물리적인 방법, 즉, 드릴 가공 등을 통하여 형성할 수도 있으며, 화학적 방법으로 선택적 식각함으로써 형성할 수도 있다.

다음으로, 도 5와 같이 상기 절연층(130) 내에 제 2 회로 패턴(170) 및 도전 비아(160)를 형성하기 위한 회로 패턴 홈(137) 및 제 2 비아 홀(137)을 형성한다.

도 5의 경우, 상기 제 2 비아 홀(137) 및 회로 패턴 홈(135)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다.

엑시머 레이저를 통하여 제 2 비아 홀(135) 및 회로 패턴홈(137)을 형성하는 경우, 상기 제 2 비아 홀(135) 및 회로 패턴홈(137)을 동시에 형성하기 위한 패턴 마스크(300)를 형성하고, 상기 패턴 마스크(300)를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.

도 5와 같이, 레이저(200)를 조사하여 절연층(130) 중 제 1 회로 패턴(120) 위에는 제 1 비아 홀(131) 및 제 2 비아 홀(135)이 형성되며, 그 이외의 영역에는 회로 패턴 홈(137)이 형성된다.

이때, 제 2 비아 홀(135)의 하면은 제 1 비아 홀(131)의 상면보다 넓은 면적을 가지게 됨으로써, 전체적인 비아 홀은 층상 구조를 가지게 된다.

이와 같이 비아 홀이 층상 구조로 형성되는 경우, 상기 비아 홀의 확장된 상면이 소자를 실장하기 위한 패드로 사용될 수 있어 소자를 실장하는 면적을 확보할 수 있다.

다음으로, 절연층(130) 위에 도 6과 같이 금속층(140)을 형성한다.

상기 금속층(140)은 상기 인쇄회로기판(100)의 전면에 형성된다. 즉, 금속층(140)은 상기 절연층(130)의 표면, 제 1 및 2 비아 홀(131, 135)의 측면 및 하면, 그리고 회로 패턴 홈(137)의 측면 및 하면에 각각 형성된다.

상기 금속층(140)은 먼저 절연층(130)의 스미어를 제거하고, 상기 금속층(140)과의 접착력을 높이기 위하여 조도를 부여하는 디스미어 공정을 수행한 뒤, 전도성 씨드층인 상기 금속층(140)을 형성한다.

상기 금속층(140)은 무전해 도금 방식으로 형성될 수 있다.

무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층(140)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.

상기 금속층(140)은 구리, 니켈, 팔라듐 또는 크롬을 포함하는 합금으로 형성된다.

다음으로, 도 7과 같이 상기 금속층(140)을 씨드층으로 전도성의 물질을 전해 도금하여 도금층(150)을 형성한다.

상기 도금층(150)은 제 1 및 2 비아 홀(131, 135)과, 회로 패턴 홈(137)을 모두 충진하며 형성된다.

이때, 상기 도금층(150)의 최상층 높이는 서로 다르게 형성될 수 있다. 예를 들어, 회로 패턴 홈(137)이 형성되어 있는 영역의 도금층 높이가 상기 제 1 및 2 비아 홀(131, 135)이 형성된 도금층의 높이보다 높게 형성될 수 있다.

다음으로, 도 8과 같이 제 1 슬러리를 이용하여 상기 도금층(150)에 대한 제 1 화학적 물리적 연마 작업을 수행한다.

이때, 상기 제 1 슬러리는 높은 연마량을 갖는 화합물을 함유한다.

즉, 상기 도금층(150)은 상기 절연층(130)의 표면 위로 돌출되어 형성되는데, 상기 돌출된 영역 중 약 2/3 가량의 도금층(150)은 상기 높은 연마량을 같은 제 1 슬러리에 의해 화학적 물리적 연마된다.

즉, 상기 제 1 슬러리를 이용하여, 상기 절연층(130) 위로 돌출되어 있는 도금층(150)의 60~80%를 화학적 물리적 연마한다.

다음으로, 도 9와 같이 제 2 슬러리를 이용하여 상기 제 1 화학적 물리적 연마 작업 이후 남아있는 잔여 도금층(150)에 대한 제 2 화학적 물리적 연마 작업을 수행하여, 도전 비아(160) 및 제 2 회로 패턴(170)을 형성한다.

이때, 상기 제 2 슬러리는 낮은 연마량을 갖는 화합물을 함유한다.

즉, 화학적 물리적 연마 작업은 상기 절연층(130)의 표면이 노출되는 시점까지 수행된다. 이때, 상기 연마 작업 시, 상기 절연층(130)의 표면과 가까워지게 되면, 상기 절연층(130)에 손상을 방지하기 위해 연마 작업에 대한 정밀성이 요구된다.

이에 따라, 기존에는 낮은 연마량을 갖는 화합물이 함유된 슬러리만을 적용하여 상기 도금층(150)의 연마작업을 수행하였다.

그러나, 실시 예에서는, 상기 금속층 중 일부를 높은 연마량을 갖는 제 1 슬러리를 적용하여 화학적 물리적 연마 작업을 하고, 그에 따라 나머지 일부만을 낮은 연마량을 갖는 제 2 슬러리를 적용하여 상기 잔여 도금층인 나머지 1/3을 화학적 물리적 연마작업을 한다.

즉, 상기 제 2 슬러리를 이용하여 상기 절연층(130) 위에 돌출되어 있는 도금층의 나머지 20~40%를 연마한다.

즉, 실시 예에 따르면, 대면적 인쇄회로기판의 표면에 도금된 도금층을 높은 연마량의 특성을 갖는 슬러리를 이용하여 제 1 화학적 물리적 연마 작업을 수행하고, 이후에 낮은 연마량의 특성을 갖는 슬러리를 이용하여 제 2 화학적 물리적 연마 작업을 수행함으로써, 일액형 슬러리를 이용한 연마 방법 대비 연마 시간을 단축할 수 있으며, 이에 따라 설비 가동률 향상 및 슬러리 사용량 절감을 통한 비용 절감 효과를 달성할 수 있다.

도 10은 본 발명의 제 2 실시 예에 따른 인쇄회로기판을 나타낸 단면도이다.

도 10을 참조하면, 제 2 실시 예에 따른 인쇄회로기판(300)은 절연 플레이트(310), 상기 절연 플레이트(310) 위에 형성되는 제 1 회로 패턴(320), 절연층(330), 도전 비아(360) 및 복수의 제 2 회로 패턴(370)을 포함한다.

절연 플레이트(310)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

상기 절연 플레이트(310) 위에 기저 회로 패턴으로서, 제 1 회로 패턴(320)이 형성된다. 도면상에는 상기 제 1 회로 패턴(320)이 단수 개로 형성된다고 도시하였지만, 이는 일 실시 예에 불과할 뿐, 상기 절연 플레이트(310) 위에는 일정 간격을 두고 복수의 제 1 회로 패턴(320)이 형성될 수 있다.

제1 회로 패턴(320)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제1 회로 패턴(320)이 동박층이고 상기 절연 플레이트(110)가 수지를 포함하는 경우, 제1 회로 패턴(320)과 상기 절연 플레이트(310)는 통상의 CCL(Copper clad laminate)일 수 있다.

한편, 상기 절연 플레이트(310) 위에 상기 제1 회로 패턴(320)을 매립하며 절연층(330)이 형성되어 있다.

상기 절연층(330)은 복수의 절연층(330)으로 형성될 수 있으며, 각각의 절연층(330)은 고분자 수지 등일 수 있다.

상기 절연층(330)은, 비아 홀(도시하지 않음), 회로 패턴 홈(도시하지 않음)을 포함한다.

즉, 제 1 실시 예에서는 복수의 비아 홀이 형성되어 있었지만, 제 2 실시 예에서는 제 1 실시 예에 포함된 제 1 비아 홀만이 형성되어 있다.

이에 따라, 제 2 실시 예에서의 도전 비아(360)은 단층 구조를 가진다.

상기 비아 홀 및 회로 패턴 홈의 내부에는 금속층(340)이 형성되어 있다.

상기 금속층(340)은 씨드층으로서, 구리, 니켈 또는 이들의 합금으로 형성될 수 있다.

상기 금속층(340) 위에는 상기 비아 홀을 매립하는 도전 비아(360)가 형성되고, 상기 회로 패턴 홈을 매립하는 제 2 회로 패턴(370)이 형성되어 있다.

상기 제 2 회로 패턴(370) 및 도전 비아(360)는 동시에 형성되며, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 금속층(340)을 씨드층으로 도금을 수행함으로써 형성될 수 있다.

상기 제 2 회로 패턴(370) 및 도전 비아(360)는 상기 비아 홀 및 회로 패턴 홈을 매립하는 도금층(도시하지 않음)을 화학적 물리적 연마 작업함으로써 형성된다.

이때, 실시 예에서는 상기 연마 작업을 복수 회로 나누어 실시한다.

즉, 우선적으로 높은 연마량을 갖는 슬러리를 이용하여 상기 도금층을 단시간 내에 제 1 화학적 물리적 연마 작업을 하고, 그에 따라 상기 제 1 화학적 물리적 연마 작업에 의해 남아있는 잔여 도금층을 낮은 연마량을 갖는 슬러리를 이용하여 제 2 화학적 물리적 연마 작업을 한다.

즉, 상기와 같이 실시 예에서는 대면적 인쇄회로기판의 표면에 도금된 도금층을 높은 연마량의 특성을 갖는 슬러리를 이용하여 제 1 화학적 물리적 연마 작업을 수행하고, 이후에 낮은 연마량의 특성을 갖는 슬러리를 이용하여 제 2 연마 화학적 물리적 작업을 수행함으로써, 일액형 슬러리를 이용한 연마 방법 대비 연마 시간을 단축할 수 있으며, 이에 따라 설비 가동률 향상 및 슬러리 사용량 절감을 통한 비용을 절감할 수 있다.

도 11은 본 발명의 제 3 실시 예에 따른 인쇄회로기판의 단면도이다.

도 11을 참조하면, 본 발명의 제 3 실시 예에 따른 인쇄회로기판(400)은 절연 플레이트(410), 상기 절연 플레이트(410) 위에 형성되는 제 1 회로 패턴(420), 절연층(430), 도전 비아(460) 및 복수의 제 2 회로 패턴(470)을 포함한다.

절연 플레이트(410)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.

상기 절연 플레이트(410) 위에 기저 회로 패턴으로서, 제 1 회로 패턴(420)이 형성된다. 도면상에는 상기 제 1 회로 패턴(420)이 단수 개로 형성된다고 도시하였지만, 이는 일 실시 예에 불과할 뿐, 상기 절연 플레이트(410) 위에는 일정 간격을 두고 복수의 제 1 회로 패턴(420)이 형성될 수 있다.

제1 회로 패턴(420)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제1 회로 패턴(420)이 동박층이고 상기 절연 플레이트(410)가 수지를 포함하는 경우, 제1 회로 패턴(420)과 상기 절연 플레이트(410)는 통상의 CCL(Copper clad laminate)일 수 있다.

한편, 상기 절연 플레이트(410) 위에 상기 제1 회로 패턴(420)을 매립하며 절연층(430)이 형성되어 있다.

상기 절연층(430)은 복수의 절연층(430)으로 형성될 수 있으며, 각각의 절연층(430)은 고분자 수지 등일 수 있다.

상기 절연층(430)은, 복수의 비아 홀, 회로 패턴 홈을 포함한다.

상기 복수의 비아 홀은 상기 제 1 회로 패턴(420)을 노출하며 형성된다. 상기 복수의 비아 홀은, 상기 제 1 회로 패턴(420) 위에 형성되며, 비아 홀의 하부 영역을 형성하는 제 1 비아 홀과, 상기 제 1 비아 홀 위에 형성되는 제 2 비아 홀을 포함한다.

이때, 상기 제 1 비아 홀의 상부 폭은, 상기 제 2 비아 홀의 하부 폭보다 좁게 형성된다. 이에 따라, 상기 제 1 비아 홀 및 제 2 비아 홀을 포함하는 비아 홀은 층상 구조를 가지게 된다.

상기 복수의 비아 홀 및 회로 패턴 홈의 내부에는 금속층(440)이 형성되어 있다.

상기 금속층(440)은 씨드층으로서, 구리, 니켈 또는 이들의 합금으로 형성될 수 있다.

상기 금속층(440) 위에는 상기 복수의 비아 홀을 매립하는 도전 비아(460)가 형성되고, 상기 회로 패턴 홈을 매립하는 제 2 회로 패턴(470)이 형성되어 있다.

상기 제 2 회로 패턴(470) 및 도전 비아(460)는 동시에 형성되며, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 금속층(440)을 씨드층으로 도금을 수행함으로써 형성될 수 있다.

상기 제 2 회로 패턴(470) 및 도전 비아(460)는 상기 복수의 비아 홀 및 회로 패턴 홈을 매립하는 도금층을 화학적 물리적 연마 작업함으로써 형성된다.

또한, 상기 제 2 회로 패턴(470)은 단면이 곡선을 갖도록 형성되어 있으며, 바람직하게는 단면이 U자 형을 이루도록 형성된다.

상기 제 2 회로 패턴(470)의 패턴 폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 비아 홀의 음각 직경은 약 80 μm 이하, 깊이는 약 100 μm 이하를 충족할 수 있다.

절연층(430)의 복수의 비아 홀 및 상기 회로 패턴 홈의 내부에는 회로 패턴홈의 U자 형상을 따라서 금속층(440)이 형성되어 있다.

상기 제 3 실시 예에 따른 인쇄회로기판(400)의 경우, 절연층(430)의 회로 패턴홈이 곡선형으로 형성되고, 곡선형의 회로 패턴홈을 금속으로 매립함으로써 제2 회로 패턴(470)을 형성한다.

이와 같이, 제2 회로 패턴(470)을 에지 없이 곡선으로 형성함으로써 에지에 저항이 집중되어 신호 노이즈가 발생하는 것을 방지할 수 있으며, 에지에서 발열이 증가하는 것을 감소할 수 있다.

또한, 이상에서는 본 발명의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 발명은 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 발명의 요지를 벗어남이 없이 당해 발명이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형 실시 가능한 것은 물론이고, 이러한 변형 실시들은 본 발명의 기술적 사상이나 전망으로부터 개별적으로 이해되어서는 안 될 것이다.

100, 300, 400: 인쇄회로기판
110, 310, 410: 절연 플레이트
120, 320, 420: 제 1 회로 패턴
130, 330, 430: 절연층
160, 360, 460: 도전 비아
170, 370, 470: 제 2 회로 패턴

Claims

적어도 하나의 회로 패턴 홈이 형성되어 있는 절연 기판; 및
상기 절연 기판의 회로 패턴 홈을 매립하는 도금층을 화학적 물리적 연마하여 형성되는 매립 회로 패턴을 포함하고,
상기 매립 회로 패턴은,
서로 다른 화합물을 포함하는 슬러리에 의해 상기 도금층을 복수 회 화학적 물리적 연마하여 형성되는 인쇄회로기판.
제 1항에 있어서,
상기 슬러리는,
제 1 연마량을 갖는 화합물을 포함하는 제 1 슬러리와,
상기 제 1 연마량보다 낮은 제 2 연마량을 갖는 화합물을 포함하는 제 2 슬러리로 구성되는 인쇄회로기판.
제 1항에 있어서,
상기 매립 회로 패턴은,
단면이 □자형 및 U 자형 중 적어도 하나의 형상을 가지며 형성되어 있는 인쇄회로기판.
제 1항에 있어서,
상기 절연 기판은,
절연 플레이트와,
상기 절연 플레이트 위에 형성되어 있는 기저 회로 패턴과,
상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 형성되어 있는 절연층을 포함하며,
상기 회로 패턴 홈은 상기 절연층의 표면에 형성되어 있는 인쇄회로기판.
제 4항에 있어서,
상기 절연층은,
상기 기저 회로 패턴을 노출하는 비아 홀을 더 포함하는 인쇄회로기판.
제 5항에 있어서,
상기 비아 홀은,
하부 영역을 형성하는 제 1 비아 홀과,
상기 제 1 비아 홀 위에 형성되어 상부 영역을 형성하는 제 2 비아 홀을 포함하며,
상기 제 1 및 2 비아 홀은,
하면에서 상면으로 갈수록 폭이 점차 증가하는 사다리꼴 형상을 가지며,
상기 제 2 비아 홀의 하면은,
상기 제 1 비아 홀의 상면보다 넓은 면적을 가지는 인쇄회로기판
절연 기판을 준비하는 단계;
상기 절연 기판의 표면을 레이저를 통해 가공하여 회로 패턴 홈을 형성하는 단계;
상기 형성된 회로 패턴 홈을 매립하며, 상기 절연 기판의 표면 위로 돌출되는 도금층을 형성하는 단계; 및
상기 절연 기판의 표면이 노출되도록 상기 형성된 도금층을 화학적 물리적 연마하여, 상기 회로 패턴 홈을 매립하는 매립 회로 패턴을 형성하는 단계를 포함하며,
상기 도금층의 화학적 물리적 연마는,
서로 다른 화합물을 포함하는 복수의 슬러리에 의해 복수 회 수행되는 인쇄회로기판의 제조 방법.
제 7항에 있어서,
상기 회로 패턴 홈을 형성하는 단계는,
엑시머 레이저를 이용하여, 에지를 가지는 회로 패턴 홈을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법.
제 8항에 있어서,
상기 형성된 회로 패턴 홈을 가공하여 상기 회로 패턴 홈의 단면이 곡선형을 가지도록 하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
제 7항에 있어서,
상기 매립 회로 패턴을 형성하는 단계는,
상기 회로 패턴 홈의 표면에 제 1 금속층을 형성하는 단계와,
상기 제 1 금속층을 씨드층으로 도금하여, 상기 회로 패턴 홈을 매립하면서 상기 절연 기판 위로 돌출되는 제 2 금속층을 형성하는 단계와,
상기 절연 기판 위로 돌출되는 제 2 금속층을 화학적 물리적 연마하는 단계를 포함하는 인쇄회로기판의 제조 방법.
제 10항에 있어서,
상기 제 2 금속층을 화학적 물리적 연마하는 단계는,
제 1 연마량을 갖는 화합물을 포함하는 제 1 슬러리를 이용하여 상기 돌출된 제 2 금속층의 일부를 제 1 화학적 물리적 연마하는 단계와,
상기 제 1 연마량보다 낮은 제 2 연마량을 갖는 화합물을 포함하는 제 2 슬러리를 이용하여 상기 돌출되어 있는 잔여 제 2 금속층을 제 2 화학적 물리적 연마하는 단계를 포함하는 인쇄회로기판의 제조 방법.
제 11항에 있어서,
상기 제 1 화학적 물리적 연마하는 단계는,
상기 제 1 슬러리를 이용하여 상기 절연 기판 위로 돌출되어 있는 제 2 금속층의 60~80%를 화학적 물리적 연마하는 단계를 포함하며,
상기 제 2 화학적 물리적 연마하는 단계는,
상기 제 1 연마에 의해 남아있는 상기 제 2 금속층의 20~40%를 화학적 물리적 연마하는 단계를 포함하는 인쇄회로기판의 제조 방법.
제 7항에 있어서,
상기 절연 기판을 준비하는 단계는,
절연 플레이트를 준비하는 단계와,
상기 절연 플레이트 위에 동박층을 패터닝하여 기저 회로 패턴을 형성하는 단계와,
상기 기저 회로 패턴을 덮으며, 상기 절연 플레이트 위에 절연층을 형성하는 단계를 포함하며,
상기 회로 패턴 홈은 상기 절연층의 표면에 형성하는 인쇄회로기판의 제조 방법.
제 13항에 있어서,
상기 절연층을 형성한 후, 상기 기저 회로 패턴을 노출하는 비아 홀을 상기 절연층에 형성하는 단계를 더 포함하는 인쇄회로기판의 제조 방법.
제 14항에 있어서,
상기 형성된 비아 홀을 매립하는 도전 비아를 형성하는 단계가 더 포함되며,
상기 도전 비아와, 상기 매립 회로 패턴은 동시에 형성되는 인쇄회로기판의 제조 방법.
제 15항에 있어서,
상기 도전 비아는,
복수의 층을 가지는 층상 구조를 갖는 인쇄회로기판의 제조 방법.