KR101926560B1 - 인쇄회로기판 및 그의 제조 방법 - Google Patents

인쇄회로기판 및 그의 제조 방법 Download PDF

Info

Publication number
KR101926560B1
KR101926560B1 KR1020110135962A KR20110135962A KR101926560B1 KR 101926560 B1 KR101926560 B1 KR 101926560B1 KR 1020110135962 A KR1020110135962 A KR 1020110135962A KR 20110135962 A KR20110135962 A KR 20110135962A KR 101926560 B1 KR101926560 B1 KR 101926560B1
Authority
KR
South Korea
Prior art keywords
dummy
pattern grooves
circuit pattern
layer
area
Prior art date
Application number
KR1020110135962A
Other languages
English (en)
Other versions
KR20130068658A (ko
Inventor
서현석
전기도
이상명
서영욱
유창우
김병호
Original Assignee
엘지이노텍 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지이노텍 주식회사 filed Critical 엘지이노텍 주식회사
Priority to KR1020110135962A priority Critical patent/KR101926560B1/ko
Priority to CN201280069928.4A priority patent/CN104115570B/zh
Priority to US14/365,920 priority patent/US9433107B2/en
Priority to PCT/KR2012/010767 priority patent/WO2013089418A1/en
Priority to TW101147238A priority patent/TW201343015A/zh
Publication of KR20130068658A publication Critical patent/KR20130068658A/ko
Application granted granted Critical
Publication of KR101926560B1 publication Critical patent/KR101926560B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/0296—Conductive pattern lay-out details not covered by sub groups H05K1/02 - H05K1/0295
    • H05K1/0298—Multilayer circuits
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/11—Printed elements for providing electric connections to or between printed circuits
    • H05K1/115—Via connections; Lands around holes or via connections
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/10—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern
    • H05K3/18—Apparatus or processes for manufacturing printed circuits in which conductive material is applied to the insulating support in such a manner as to form the desired conductive pattern using precipitation techniques to apply the conductive material
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/46—Manufacturing multilayer circuits
    • H05K3/4644—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/465—Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits by applying an insulating layer having channels for the next circuit layer
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00—Printed circuits
    • H05K1/02—Details
    • H05K1/09—Use of materials for the conductive, e.g. metallic pattern
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/03—Conductive materials
    • H05K2201/0332—Structure of the conductor
    • H05K2201/0364—Conductor shape
    • H05K2201/0376—Flush conductors, i.e. flush with the surface of the printed circuit
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/09—Shape and layout
    • H05K2201/09209—Shape and layout details of conductors
    • H05K2201/09654—Shape and layout details of conductors covering at least two types of conductors provided for in H05K2201/09218 - H05K2201/095
    • H05K2201/09781—Dummy conductors, i.e. not used for normal transport of current; Dummy electrodes of components
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2201/00—Indexing scheme relating to printed circuits covered by H05K1/00
    • H05K2201/10—Details of components or other objects attached to or integrated in a printed circuit board
    • H05K2201/10007—Types of components
    • H05K2201/10204—Dummy component, dummy PCB or template, e.g. for monitoring, controlling of processes, comparing, scanning
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K2203/00—Indexing scheme relating to apparatus or processes for manufacturing printed circuits covered by H05K3/00
    • H05K2203/03—Metal processing
    • H05K2203/0353—Making conductive layer thin, e.g. by etching
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05K—PRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00—Apparatus or processes for manufacturing printed circuits
    • H05K3/02—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding
    • H05K3/06—Apparatus or processes for manufacturing printed circuits in which the conductive material is applied to the surface of the insulating support and is thereafter removed from such areas of the surface which are not intended for current conducting or shielding the conductive material being removed chemically or electrolytically, e.g. by photo-etch process

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Structure Of Printed Boards (AREA)
  • Manufacturing Of Printed Wiring (AREA)

Abstract

본 발명은 액티브 영역에 형성되어 있는 복수의 매립 회로 패턴, 그리고 상기 액티브 영역 이외의 더미 영역에 균일하게 형성되어 있는 복수의 매립더미 패턴을 포함하는 인쇄회로기판을 제공한다. 따라서, 회로 패턴을 형성할 때, 균일하게 더미 패턴을 함께 형성함으로써 도금 편차가 감소할 수 있다. 또한, 더미 영역에 균일하게 더미 패턴이 형성됨으로써 더미 영역과 액티브영역 사이에 연마 편차가 감소할 수 있어 과연마 없이 액티브 영역에 회로 패턴이 형성될 수 있다.

Description

인쇄회로기판 및 그의 제조 방법{The printed circuit board and the method for manufacturing the same}
본 발명은 인쇄회로기판 및 그의 제조 방법에 관한 것이다.
인쇄회로기판(PCB; Printed Circuit Board)은 전기 절연성 기판에 구리와 같
은 전도성 재료로 회로라인 패턴을 인쇄하여 형성한 것으로, 전자부품을 탑재하기 직전의 기판(Board)을 말한다. 즉, 여러 종류의 많은 전자 소자를 평판 위에 밀집 탑재하기 위해, 각 부품의 장착 위치를 확정하고, 부품을 연결하는 회로 패턴을 평판 표면에 인쇄하여 고정한 회로 기판을 의미한다.
한편, 최근에는 전자부품의 고성능화 및 소형화에 대응하기 위하여 인쇄회로기판의 두께를 감소시킴과 동시에 기판의 표면을 평탄화할 수 있는 매립 패턴(Buried pattern) 기판이 사용되고 있다.
도 1은 일반적인 매립형 인쇄회로기판을 도시한 것이다.
도 1과 같이 매립형 인쇄회로기판(10)은 절연 기판(1)의 표면에 매립 패턴홈(2)을 형성하고, 매립 패턴홈(2)을 도금으로 매립하여 회로 패턴(3)을 형성한다.
매립 패턴(3)이 형성된 인쇄회로기판(10)은 기저회로패턴과 컨택부의 형성 구조에 의해 절연 부재와 결합력이 매우 높게 되며, 기저회로패턴 및 컨택부의 피치가 균일하고 미세하게 형성될 수 있다.
그러나, 매립형 회로 패턴(3)을 도금으로 형성하는 경우, 패턴홈(2)이 형성되어 있는 영역과 이외의 영역 사이에 도금 편차가 발생하여, 도금 후 에칭 시 에칭이 균일하게 진행되지 않는다. 따라서 도 1과 같이 회로 패턴(3)의 일 영역은 에칭이 일어나지 않아 이웃한 회로 패턴과 쇼트가 발생하고, 다른 영역은 과에칭이 일어나 신호 전송에 오류가 발생한다.
실시예는 새로운 구조를 가지는 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 도금 두께 차가 없는 인쇄회로기판 및 그의 제조 방법을 제공한다.
실시예는 액티브 영역에 형성되어 있는 복수의 매립 회로 패턴, 그리고 상기 액티브 영역 이외의 더미 영역에 균일하게 형성되어 있는 복수의 매립더미 패턴을 포함하는 인쇄회로기판을 제공한다.
한편, 실시예는 회로 패턴 및 소자가 형성되는 액티브 영역 및 상기 액티브 영역 이외의 더미 영역을 정의하고 있는 절연 기판을 준비하는 단계, 그리고 상기 액티브 영역에 복수의 회로 패턴을 형성하고, 동시에 상기 더미 영역에 균일하게 배치되도록 복수의 더미 패턴을 형성하는 단계를 포함하는 인쇄회로기판의 제조 방법을 제공한다.
본 발명에 따르면, 회로 패턴을 형성할 때, 균일하게 더미 패턴을 함께 형성함으로써 도금 편차가 감소할 수 있다.
또한, 더미 영역에 균일하게 더미 패턴이 형성됨으로써 더미 영역과 액티브영역 사이에 연마 편차가 감소할 수 있어 과연마 없이 액티브 영역에 회로 패턴이 형성될 수 있다.
도 1은 종래 기술에 따른 인쇄회로기판의 단면도이다.
도 2는 본 발명에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 9는 본 발명의 인쇄회로기판을 제조하기 위한 방법을 나타내는 단면도이다.
도 10은 도 1의 인쇄회로기판의 패널에 대한 평면도이다.
도 11은 도 1의 인쇄회로기판의 각 유닛에 대한 평면도이다.
도 12는 본 발명의 더미 패턴 폭에 따른 연마 특성을 나타내는 그래프이다.
아래에서는 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우 뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
본 발명은 회로 패턴이 매립형으로 형성되어 있는 인쇄회로기판에 있어서, 회로 패턴을 연마를 통해 균일하게 형성하여 이웃한 회로 패턴 사이에 쇼트를 방지하는 방법을 제공한다.
이하에서는 도 2 내지 도 9를 참고하여 본 발명의 실시예에 따른 인쇄회로 기판을 설명한다.
도 2는 본 발명에 따른 인쇄회로기판의 단면도이다.
도 2를 참고하면, 본 발명에 따른 인쇄회로기판(100)은 절연 플레이트(110), 상기 절연 플레이트(110) 위에 형성되는 제1 회로 패턴(120), 절연층(130) 및 복수의 제2 회로 패턴(153)을 포함한다.
상기 인쇄회로기판(100)은 상기 제2 회로 패턴(153) 및 복수의 소자가 실장되는 패드가 형성되어 있는 액티브 영역(AA) 및 더미 패턴(151)을 포함하는 더미 영역(DA)을 포함한다.
더미 영역(DA)은 인쇄회로기판(100)에서 상기 액티브 영역(AA) 이외의 영역으로 정의한다.
상기 더미 영역(DA)은 액티브 영역(AA)과 액티브 영역(AA) 사이에 위치할 수 있으며, 도 2와 같이 액티브 영역(AA)을 둘러 싸며 형성될 수도 있다.
상기 더미 영역(DA)은 액티브 영역(AA)과 전기적으로 절연되어 있다.
상기 절연 플레이트(110)는 열경화성 또는 열가소성 고분자 기판, 세라믹 기판, 유-무기 복합 소재 기판 또는 글라스 섬유 함침 기판일 수 있으며, 고분자 수지를 포함하는 경우, 에폭시계 절연 수지를 포함할 수 있으며, 이와 달리 폴리 이미드계 수지를 포함할 수도 있다.
상기 절연 플레이트(110) 위에 기저회로패턴으로서, 복수의 제1 회로 패턴(120)이 형성되어 있다.
제1 회로 패턴(120)은 전기전도도가 높고, 저항이 낮은 물질로 형성되는데, 얇은 구리층인 동박을 도전층으로 패터닝하여 형성될 수 있으며, 제1 회로 패턴(120)이 동박층이고 상기 절연 플레이트(110)가 수지를 포함하는 경우, 제1 회로 패턴(120)과 상기 절연 플레이트(110)는 통상의 CCL(Copper clad laminate)일 수 있다.
한편, 상기 절연 플레이트(110) 위에 상기 제1 회로 패턴(120)을 매립하며 절연층(130)이 형성되어 있다.
상기 절연층(130)은 복수의 절연층(130)으로 형성될 수 있으며, 각각의 절연층(130)은 고분자 수지 등일 수 있다.
상기 절연층(130) 중 액티브 영역(AA)의 상기 절연층(130)은 상기 제1 회로 패턴(120)을 노출하는 비아홀(131) 및 복수의 제2 회로 패턴(153)을 형성하기 위한 회로 패턴홈(135)을 포함하며, 상기 더미 영역(DA)의 상기 절연층(130)은 상기 더미 패턴(151)을 형성하기 위한 더미 패턴홈(137)을 포함한다.
더미 패턴홈(137)은 더미 영역(DA)에 대하여 균일하게 형성될 수 있으며, 더미 영역 내에 복수의 더미 패턴이 규칙적으로 형성되어 있다.
각각의 더미 패턴(151)은 패턴 폭(d1)이 50 μm 이하를 충족한다.
한편, 상기 절연층(130)의 상기 회로 패턴홈(131)의 패턴폭은 3 내지 25 μm, 패턴의 깊이는 3 내지 25 μm를 충족할 수 있으며, 비아홀(135)의 음각 직경은 약 80 μm 이하, 깊이는 약 100 μm 이하를 충족할 수 있다.
절연층(130)의 복수의 비아홀(131), 상기 회로 패턴홈(135) 및 더미 패턴홈(137)의 내부에는 금속층(140)이 형성되어 있다.
상기 금속층(140)은 씨드층으로서, 구리, 니켈 또는 이들의 함금으로 형성될 수 있다.
상기 금속층(140) 위에 각각의 패턴홈(135, 137) 및 비아홀(131)을 매립하는 제2 회로 패턴(153), 더미 패턴(151) 및 비아(150)가 형성되어 있다.
상기 제2 회로 패턴(153), 더미 패턴(151) 및 비아(150)는 동시에 형성되며, 알루미늄, 구리, 은, 백금, 니켈 또는 팔라듐 중 적어도 하나를 포함하는 합금으로 형성될 수 있으며, 금속층(140)을 씨드층으로하여 도금을 수행함으로써 형성될 수 있다.
도 2와 같은 인쇄회로기판(100)은 제2 회로 패턴(153) 및 비아(150) 등이 형성되는 액티브 영역(AA) 이외에 더미 영역(DA)에도 제2 회로 패턴(153)과 동일한 층으로 복수의 더미 패턴(151)을 형성하고 있다.
이러한 더미 패턴(151)은 제2 회로 패턴(153)과 동일한 공정으로 형성될 수 있으며, 제2 회로 패턴(153)과 동시에 형성되므로, 공정이 증가하지 않으면서, 도금 및 연마 시에 균일하게 진행되어 제2 회로 패턴(153)이 과연마 되는 것으르 방지할 수 있다.
이하에서는 도 3 내지 도 9를 참고하여 도 2의 인쇄회로기판(100)의 제조 방법을 설명한다.
먼저, 도 3과 같이 절연 플레이트(110) 위에 제1 회로 패턴(120)을 형성한다.
상기 절연 플레이트(110) 및 상기 제1 회로 패턴(120)의 구성은 CCL의 동박층을 제1 회로 패턴(120)의 설계에 따라 식각함으로써 형성할 수 있으며, 이와 달리 세라믹 기판 등의 절연 플레이트(110) 위에 동박층을 적층한 뒤 식각함으로써 형성할 수도 있다.
이때, 제1 회로 패턴(120)은 도 2와 같이 비아홀(131)을 통해 제2 회로 패턴(153)과 연결되는 패턴도 포함할 수 있다.
다음으로 상기 절연 플레이트(110) 위에 상기 제1 회로 패턴(120)을 매립하며 도 4의 절연층(130)을 형성한다.
상기 절연층(130)은 열경화성 수지를 포함하며, 완전히 경화되지 않은 반 경화 수지를 상기 절연 플레이트(110) 위에 소정 두께로 도포한 뒤 열 및 압력을 가하여 경화함으로써 형성할 수 있으며, 복수의 층으로 형성하는 것도 가능하다.
다음으로, 도 5와 같이, 절연층(130) 내에 상기 제1 회로 패턴(120)을 노출하는 비아홀(131)을 형성한다. 상기 비아홀(131)은 도 5와 같이 기판의 평면에 대하여 소정 각도로 기울어져 있는 측면을 갖도록 형성될 수 있으며, 이와 달리 기판의 평면에 대하여 수직인 측면을 갖도록 형성될 수도 있다.
상기 비아홀(131)은 도 5에 도시된 것과 같이 레이저(200)를 이용하여 형성될 수도 있으며, 이때, 레이저(200)는 UV 레이저 또는 CO2레이저 등을 이용하여 형성할 수 있다.
또한, 상기 비아홀(131)은 물리적인 방법, 즉, 드릴 가공 등을 통하여 형성할 수도 있으며, 화학적 방법으로 선택적 식각함으로써 형성할 수도 있다.
다음으로, 도 6과 같이 상기 절연층(130) 내에 회로 패턴(153) 및 더미 패턴(151)을 형성하기 위한 패턴홈(135, 137)을 형성한다. 도 6의 경우, 상기 패턴홈(135)은 자외선 영역의 파장을 가지는 레이저빔을 발사하는 엑시머 레이저(excimer laser)를 사용하여 형성할 수 있다. 상기 엑시머 레이저는 KrF 엑시머 레이저(크립톤 불소, 중심파장 248nm), 또는 ArF 엑시머 레이저(아르곤 불소, 중심파장 193nm) 등이 적용될 수 있다.
엑시머 레이저를 통하여 회로 패턴홈(135)을 형성하는 경우, 상기 회로 패턴홈(135) 및 더미 패턴홈(137)을 동시에 형성하기 위한 패턴 마스크(300)를 형성하고, 상기 패턴 마스크(300)를 통해 상기 엑시머 레이저를 선택적으로 조사함으로써 형성할 수 있다.
도 6과 같이, 레이저(200)를 조사하여 더미 영역(DA)에는 더미 패턴(151)을 형성하기 위한 더미 패턴홈(137)이 형성되며, 액티브 영역(AA)에는 제2 회로 패턴(153)이 형성된다.
상기 더미 패턴홈(137)은 더미 영역 내에 균일하게 배치될 수 있으며, 패턴홈의 폭이 50 μm 이하를 충족하도록 형성한다.
상기 비아홀(131)이 형성되어 있는 영역은 상기 비아홀(131)의 노출된 상면보다 넓은 면적을 가지는 홈을 형성하여 비아홀(131)에 층상 구조를 형성할 수 있다.
이와 같이 비아홀(131)이 층상 구조로 형성되는 경우, 상기 비아홀(131)의 확장된 상면이 소자를 실장하기 위한 패드로 사용될 수 있어 소자를 실장하는 면적을 확보할 수 있다.
다음으로, 절연층(130) 위에 도 7과 같이 금속층(140)을 형성한다.
상기 금속층(140)은 상기 인쇄회로기판(100)의 전면에 형성되며, 즉, 액티브 영역(AA) 및 더미 영역(DA)에 걸쳐 형성된다.
상기 금속층(140)은 먼저 절연층(130)의 스미어를 제거하고, 상기 금속층(140)과의 접착력을 높이기 위하여 조도를 부여하는 디스미어 공정을 수행한 뒤, 전도성 씨드층인 상기 금속층(140)을 형성한다.
상기 금속층(140)은 무전해 도금 방식으로 형성할 수 있다.
무전해 도금 방식은 탈지 과정, 소프트 부식 과정, 예비 촉매 처리 과정, 촉매처리 과정, 활성화 과정, 무전해 도금 과정 및 산화방지 처리 과정의 순서로 처리하여 진행할 수 있다. 또한, 상기 금속층(140)은 플라즈마를 이용하여 금속 입자를 스퍼터링함으로써 형성할 수도 있다.
상기 금속층(140)은 구리, 니켈, 팔라듐 또는 크롬을 포함하는 합금으로 형성된다.
다음으로, 상기 금속층(140)을 씨드층으로 전도성의 물질을 전해 도금하여 도 8의 도금층(155)을 형성한다.
상기 도금층(155)은 상기 더미 영역(DA)의 더미 패턴홈(137) 및 액티브 영역(AA)의 회로 패턴홈(135), 더미 패턴홈(137) 및 비아홀(131)을 모두 충진하며 형성되어 도금층(155)의 최상층 높이가 균일하게 형성될 수 있다.
이때, 상기 도금층(155)은 전도성이 높은 구리로 형성될 수 있다.
마지막으로, 도 9와 같이 상기 절연층(130) 위의 도금층(155)을 제거하기 위하여 화학적물리적 식각을 수행한다.
즉, 도 9를 참고하면, 연마기 위에 상기 인쇄회로기판(100)을 배치하고, pH9이상의 염기성 분위기, 바람직하게는 암모니아가 주 성분이고 과산화수소가 소량 첨가된 슬러리를 사용하여 상기 과도금된 도금층(155)을 연마한다.
상기 연마기는 회전하며 상기 과도금된 도금층과 슬러리의 물리적 식각을 유도한다.
따라서, 도 9와 같이 상기 화학적 물리적 식각에 의해 절연층(130)이 노출될 때까지 상기 도금층(155)이 식각되며 절연층(130) 위에 잔재하는 도금층(155) 없이 연마가 종료된다.
상기 연마기는 상기 인쇄회로기판(100)으로 열이 전달되도록 열선이 형성될 수 있다.
화학적 물리적 식각에 의해 사이즈가 가로/세로510/410mm 이상인 인쇄회로기판(100)을 동시에 식각할 수 있어 대면적의 도금층 제거 공정이 가능하다.
이와 같이, 상기 절연층(130)이 노출될 때까지 식각하여 상기 패턴홈(135, 137) 및 비아홀(131) 내에만 도금층(155)을 형성하여, 상기 제2 회로 패턴(153), 더미 패턴(151) 및 비아(150)를 형성함으로써 제2 회로 패턴(153)이 절연 상태를 유지하며 형성될 수 있으며, 상기 액티브 영역(AA)과 상기 더미 영역(DA)이 절연된다.
상기 더미 영역(DA)에 더미 패턴홈(137)을 형성하고, 더미 패턴(151)을 제2 회로 패턴(153)과 동시에 형성함으로써, 도금층(155) 형성 시, 도금 편차가 발생하지 않아 에칭이 균일하게 진행될 수 있으며, 제2 회로 패턴(153)이 정확하게 형성될 수 있다.
이하에서는 도 10 및 도 11을 참고하여, 본 발명의 적용예를 설명한다.
도 10은 도 1의 인쇄회로기판의 패널에 대한 평면도이다.
도 10은 제조 과정 하에서, 동시에 공정이 수행되는 복수의 인쇄회로기판 유닛(UNIT)을 포함하는 하나의 패널(500)을 도시한 것이다.
도 10의 패널(500)은 복수의 인쇄회로기판 유닛이 형성되는 액티브 영역(AA) 및 상기 액티브 영역(AA)을 둘러싸고 있는 더미 영역(DA)을 포함한다.
상기 액티브 영역(AA)은 분리되지 않은 복수의 인쇄회로기판 유닛을 포함하고 있으며, 후 공정으로 각각의 인쇄회로기판 유닛별로 절단하여 개별적으로 사용된다.
상기 더미 영역(DA)은 상기 액티브 영역(AA)과 소정 거리만큼 이격되어 전기적으로 분리되어 있으며, 상기 더미 영역(DA)이 상기 액티브 영역(AA) 이외의 상기 패널(500) 부분에 형성되어 있다.
이때, 도 2와 같이 액티브 영역(AA)의 회로 패턴과 동시에 균일하게 더미 패턴을 형성함으로써 액티브 영역(AA)의 회로 패턴이 도금 편차 없이 형성되어 과에칭 또는 미에칭이 발생하지 않는다.
도 11은 도 1의 인쇄회로기판의 각 유닛에 대한 평면도이다.
도 11의 한 패널(500)을 각각의 인쇄회로기판 유닛으로 절단한 것으로서, 도 11의 인쇄회로기판 유닛(UNIT)은 복수의 액티브 영역(AA) 및 복수의 더미 영역(DA)을 포함한다.
이때, 더미 영역(DA)은 액티브 영역(AA)과 액티브 영역(AA)의 사이 또는 액티브 영역(AA) 이외의 영역을 의미한다.
각각의 인쇄회로기판 유닛은 복수의 더미 영역(DA)을 포함하며, 각각의 더미 영역(DA)은 도 2에서 설명한 바와 같이, 액티브 영역(AA)의 제2 회로 패턴과 동시에 형성되는 복수의 더미 패턴을 포함한다.
따라서, 액티브 영역(AA)의 회로 패턴이 도금 편차 없이 형성됨으로써 과에칭 또는 미에칭이 발생하지 않고 균일하게 형성될 수 있다.
도 12는 본 발명의 더미 패턴 폭에 따른 연마 특성을 나타내는 그래프이다.
도 12를 참고하면, 더미 패턴의 폭을 조절하면서 제2 회로 패턴의 과연마 상태를 관찰한 것이다.
그래프를 참고하면, 더미 영역 내에 균일하게 형성되는 더미 패턴의 폭이 50 μm 이하일 때, 과연마 특성이 우수한 것을 관측할 수 있다.
따라서, 더미 패턴의 폭을 50 μm 이하로 제어함으로써 화학적 물리적 식각 시에 회로 패턴의 과연마를 방지하면서 매립 회로 패턴을 균일하게 형성할 수 있다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
인쇄회로기판 100
절연 플레이트 110
제1 회로 패턴 120
절연층 130

Claims (14)

  1. 절연 플레이트;
    상기 절연 플레이트 위에 배치된 제 1 회로 패턴;
    상기 제 1 회로 패턴을 덮으며 상기 절연 플레이트 위에 배치되고, 표면에 복수의 회로 패턴 홈 및 복수의 더미 패턴 홈이 형성된 절연층;
    상기 절연층의 상기 복수의 회로 패턴 홈 내에 배치되는 복수의 제 2 회로 패턴; 및
    상기 절연층의 상기 복수의 더미 패턴 홈 내에 배치되는 복수의 더미 패턴을 포함하고,
    상기 절연층의 상면은,
    중앙에 위치하여 복수의 인쇄회로기판 유닛이 배치되는 복수의 유닛 영역을 포함한 제 1 영역과, 외곽에 위치하여 상기 제 1 영역의 주위를 둘러싸며 배치되는 제 2 영역과, 상기 제 1 및 2 영역 사이에 위치하여 상기 제 1 영역으로부터 상기 제 2 영역을 일정 거리 이격 시키는 제 3 영역을 포함하고,
    상기 제 1 영역 내의 상기 복수의 유닛 영역 각각은,
    복수의 액티브 영역과,
    상기 복수의 액티브 영역 사이에 각각 위치하는 복수의 더미 영역을 포함하고,
    상기 복수의 회로 패턴 홈 및 상기 복수의 제 2 회로 패턴은,
    상기 각각의 유닛 영역 내에 포함된 상기 복수의 액티브 영역 상에 위치하고,
    상기 복수의 더미 패턴 홈 및 상기 복수의 더미 패턴은,
    상기 각각의 유닛 영역 내에 포함된 상기 복수의 더미 영역 및 상기 제 2 영역 상에 위치하고,
    상기 복수의 더미 패턴 각각은,
    50μm 이하의 폭을 가지는 인쇄회로기판.
  2. 제1항에 있어서,
    상기 복수의 제 2 회로 패턴과 상기 복수의 더미 패턴 각각은,
    상기 복수의 회로 패턴 홈 및 상기 복수의 더미 패턴 홈의 내벽을 따라 배치되는 금속층과,
    상기 금속층 상에 배치되고, 상기 복수의 회로 패턴 홈 및 상기 복수의 더미 패턴 홈을 매립하는 도금층을 포함하는 인쇄회로기판.
  3. 제2항에 있어서,
    상기 도금층은 상기 금속층을 씨드층으로 도금하여 형성되는 인쇄회로기판.
  4. 삭제
  5. 제1항에 있어서,
    상기 절연층은 상기 제 1 회로 패턴을 노출하는 비아홀을 더 포함하는 인쇄회로기판.
  6. 삭제
  7. 삭제
  8. 절연 플레이트를 준비하는 단계;
    상기 절연 플레이트 위에 동박층을 패터닝하여 제 1 회로 패턴을 형성하는 단계;
    상기 절연 플레이트 위에 상기 제 1 회로 패턴을 덮는 절연층을 형성하는 단계;
    상기 절연층의 표면에 복수의 회로 패턴 홈 및 복수의 더미 패턴 홈을 형성하는 단계; 및
    상기 복수의 회로 패턴 홈 및 상기 복수의 더미 패턴 홈 내에 각각 복수의 제 2 회로 패턴 및 복수의 더미 패턴을 형성하는 단계를 포함하고,
    상기 절연층의 상면은,
    중앙에 위치하여 복수의 인쇄회로기판 유닛이 배치되는 복수의 유닛 영역을 포함한 제 1 영역과, 외곽에 위치하여 상기 제 1 영역의 주위를 둘러싸며 배치되는 제 2 영역과, 상기 제 1 및 2 영역 사이에 위치하여 상기 제 1 영역으로부터 상기 제 2 영역을 일정 거리 이격시키는 제 3 영역을 포함하고,
    상기 제 1 영역 내의 상기 복수의 유닛 영역 각각은,
    복수의 액티브 영역과,
    상기 복수의 액티브 영역 사이에 각각 위치하는 복수의 더미 영역을 포함하고,
    상기 복수의 회로 패턴 홈 및 상기 복수의 제 2 회로 패턴은,
    상기 각각의 유닛 영역 내에 포함된 상기 복수의 액티브 영역 상에 위치하고,
    상기 복수의 더미 패턴 홈 및 상기 복수의 더미 패턴은,
    상기 각각의 유닛 영역 내에 포함된 상기 복수의 더미 영역 및 상기 제 2 영역 상에 위치하고,
    상기 복수의 더미 패턴 각각은,
    50μm 이하의 폭을 가지는 인쇄회로기판의 제조 방법.
  9. 제8항에 있어서,
    상기 복수의 제 2 회로 패턴 및 상기 복수의 더미 패턴을 형성하는 단계는,
    상기 복수의 회로 패턴홈 및 상기 복수의 더미 패턴 홈의 표면에 금속층을 도금하는 단계와,
    상기 금속층을 씨드층으로 도금하여, 상기 복수의 회로 패턴 홈 및 상기 복수의 더미 패턴 홈을 매립하는 도금층을 형성하는 단계와,
    물리적화학적 식각을 통하여 상기 절연층의 표면이 노출되도록 상기 복수의 회로 패턴 홈 및 상기 복수의 더미 패턴 홈 이외의 상기 금속층 및 상기 도금층을 제거하는 단계를 포함하는 인쇄회로기판의 제조 방법.
  10. 제9항에 있어서,
    상기 복수의 회로 패턴 홈 및 상기 복수의 더미 패턴홈은,
    레이저를 이용하여 형성하는 인쇄회로기판의 제조 방법.
  11. 제9항에 있어서,
    상기 물리적화학적 식각을 수행하는 단계는,
    PH9 이상의 염기성 분위기에서 슬러리를 이용하여 상기 도금층을 제거하는 인쇄회로기판의 제조 방법.
  12. 제11항에 있어서,
    상기 염기성 분위기는 암모니아와 과산화수소를 슬러리와 혼합하여 형성하는
    인쇄회로기판의 제조 방법.
  13. 삭제
  14. 삭제
KR1020110135962A 2011-12-15 2011-12-15 인쇄회로기판 및 그의 제조 방법 KR101926560B1 (ko)

Priority Applications (5)

Application Number Priority Date Filing Date Title
KR1020110135962A KR101926560B1 (ko) 2011-12-15 2011-12-15 인쇄회로기판 및 그의 제조 방법
CN201280069928.4A CN104115570B (zh) 2011-12-15 2012-12-12 印刷电路板及其制造方法
US14/365,920 US9433107B2 (en) 2011-12-15 2012-12-12 Printed circuit board and method of manufacturing the same
PCT/KR2012/010767 WO2013089418A1 (en) 2011-12-15 2012-12-12 Printed circuit board and method of manufacturing the same
TW101147238A TW201343015A (zh) 2011-12-15 2012-12-13 印刷電路板及其製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020110135962A KR101926560B1 (ko) 2011-12-15 2011-12-15 인쇄회로기판 및 그의 제조 방법

Publications (2)

Publication Number Publication Date
KR20130068658A KR20130068658A (ko) 2013-06-26
KR101926560B1 true KR101926560B1 (ko) 2018-12-10

Family

ID=48612803

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020110135962A KR101926560B1 (ko) 2011-12-15 2011-12-15 인쇄회로기판 및 그의 제조 방법

Country Status (5)

Country Link
US (1) US9433107B2 (ko)
KR (1) KR101926560B1 (ko)
CN (1) CN104115570B (ko)
TW (1) TW201343015A (ko)
WO (1) WO2013089418A1 (ko)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP6932475B2 (ja) * 2015-03-26 2021-09-08 住友ベークライト株式会社 有機樹脂基板の製造方法、有機樹脂基板および半導体装置
TWI701979B (zh) * 2019-05-17 2020-08-11 欣興電子股份有限公司 線路板及其製作方法
CN110489009A (zh) 2019-08-01 2019-11-22 武汉华星光电半导体显示技术有限公司 触控面板及其显示装置

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890447B1 (ko) 2007-12-27 2009-03-26 주식회사 코리아써키트 매립형 인쇄회로기판 제조방법

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP4553466B2 (ja) * 2000-09-05 2010-09-29 パナソニック株式会社 プリント回路基板
KR100396883B1 (ko) 2000-11-23 2003-09-02 삼성전자주식회사 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법
JP2002359452A (ja) 2001-03-29 2002-12-13 Sumitomo Bakelite Co Ltd フレキシブル回路プリント配線板の製造方法
TWI278263B (en) * 2006-02-15 2007-04-01 Phoenix Prec Technology Corp Circuit board structure and method for fabricating the same
KR100761706B1 (ko) * 2006-09-06 2007-09-28 삼성전기주식회사 인쇄회로기판 제조방법
TWI380756B (en) * 2007-01-25 2012-12-21 Unimicron Technology Corp Circuit structure and process thereof
KR20100048278A (ko) 2008-10-30 2010-05-11 엘지이노텍 주식회사 인쇄회로기판 제조방법
KR101067207B1 (ko) 2009-04-16 2011-09-22 삼성전기주식회사 트렌치 기판 및 그 제조방법
KR101109323B1 (ko) 2009-10-20 2012-01-31 삼성전기주식회사 인쇄회로기판의 제조방법
TWI418268B (zh) * 2009-12-10 2013-12-01 Unimicron Technology Corp 內埋式線路板及其製造方法

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100890447B1 (ko) 2007-12-27 2009-03-26 주식회사 코리아써키트 매립형 인쇄회로기판 제조방법

Also Published As

Publication number Publication date
US9433107B2 (en) 2016-08-30
WO2013089418A1 (en) 2013-06-20
KR20130068658A (ko) 2013-06-26
CN104115570A (zh) 2014-10-22
US20140360761A1 (en) 2014-12-11
CN104115570B (zh) 2017-08-04
TW201343015A (zh) 2013-10-16

Similar Documents

Publication Publication Date Title
KR101987374B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101382811B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101926560B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101987367B1 (ko) 인쇄회로기판 및 그의 제조 방법
US9585258B2 (en) Method and device of manufacturing printed circuit board having a solid component
KR101262486B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101172175B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101067157B1 (ko) 인쇄회로기판의 제조방법
KR101715941B1 (ko) 인쇄회로기판의 제조 방법
KR101987359B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101996930B1 (ko) 인쇄회로기판 및 그의 제조 방법
TW201334646A (zh) 印刷電路板及其製造方法
KR101144573B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101231362B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20130046716A (ko) 인쇄회로기판 및 그의 제조 방법
KR101134873B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR101199112B1 (ko) 인쇄회로기판 및 그의 제조 방법
KR20140016569A (ko) 인쇄회로기판 및 그의 제조 방법
KR20140044033A (ko) 인쇄회로기판 및 그의 제조 방법
KR20140044032A (ko) 인쇄회로기판 및 그의 제조 방법
TWI542268B (zh) 印刷電路板的製造方法
KR20120012676A (ko) 인쇄회로기판 및 그의 제조 방법
TWI574593B (zh) 製造印刷電路板的裝置及方法
KR20120009989A (ko) 인쇄회로기판 및 그의 제조 방법
KR20150127823A (ko) 인쇄회로기판 및 그의 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant