KR100396883B1 - 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법 - Google Patents

화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법 Download PDF

Info

Publication number
KR100396883B1
KR100396883B1 KR10-2000-0070008A KR20000070008A KR100396883B1 KR 100396883 B1 KR100396883 B1 KR 100396883B1 KR 20000070008 A KR20000070008 A KR 20000070008A KR 100396883 B1 KR100396883 B1 KR 100396883B1
Authority
KR
South Korea
Prior art keywords
slurry
chemical mechanical
mechanical polishing
copper
layer
Prior art date
Application number
KR10-2000-0070008A
Other languages
English (en)
Other versions
KR20020040091A (ko
Inventor
이종원
윤보언
하상록
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR10-2000-0070008A priority Critical patent/KR100396883B1/ko
Priority to US09/899,627 priority patent/US20020061635A1/en
Priority to JP2001326649A priority patent/JP2002184729A/ja
Publication of KR20020040091A publication Critical patent/KR20020040091A/ko
Application granted granted Critical
Publication of KR100396883B1 publication Critical patent/KR100396883B1/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/31—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to form insulating layers thereon, e.g. for masking or by using photolithographic techniques; After treatment of these layers; Selection of materials for these layers
    • H01L21/3205—Deposition of non-insulating-, e.g. conductive- or resistive-, layers on insulating layers; After-treatment of these layers
    • H01L21/321—After treatment
    • H01L21/32115—Planarisation
    • H01L21/3212—Planarisation by chemical mechanical polishing [CMP]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer
    • H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having at least one potential-jump barrier or surface barrier, e.g. PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic System or AIIIBV compounds with or without impurities, e.g. doping materials
    • H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
    • H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09G—POLISHING COMPOSITIONS; SKI WAXES
    • C09G1/00—Polishing compositions
    • C09G1/04—Aqueous dispersions
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • C—CHEMISTRY; METALLURGY
    • C23—COATING METALLIC MATERIAL; COATING MATERIAL WITH METALLIC MATERIAL; CHEMICAL SURFACE TREATMENT; DIFFUSION TREATMENT OF METALLIC MATERIAL; COATING BY VACUUM EVAPORATION, BY SPUTTERING, BY ION IMPLANTATION OR BY CHEMICAL VAPOUR DEPOSITION, IN GENERAL; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL
    • C23F—NON-MECHANICAL REMOVAL OF METALLIC MATERIAL FROM SURFACE; INHIBITING CORROSION OF METALLIC MATERIAL OR INCRUSTATION IN GENERAL; MULTI-STEP PROCESSES FOR SURFACE TREATMENT OF METALLIC MATERIAL INVOLVING AT LEAST ONE PROCESS PROVIDED FOR IN CLASS C23 AND AT LEAST ONE PROCESS COVERED BY SUBCLASS C21D OR C22F OR CLASS C25
    • C23F3/00—Brightening metals by chemical means
    • C23F3/04—Heavy metals
    • C23F3/06—Heavy metals with acidic solutions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
    • H01L21/71—Manufacture of specific parts of devices defined in group H01L21/70
    • H01L21/768—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics
    • H01L21/76838—Applying interconnections to be used for carrying current between separate components within a device comprising conductors and dielectrics characterised by the formation and the after-treatment of the conductors
    • H01L21/76877—Filling of holes, grooves or trenches, e.g. vias, with conductive material
    • H01L21/76879—Filling of holes, grooves or trenches, e.g. vias, with conductive material by selective deposition of conductive material in the vias, e.g. selective C.V.D. on semiconductor material, plating

Abstract

본 발명은 구리 금속배선의 화학기계적 연마에 사용되는 슬러리 및 이를 이용한 구리 금속배선 제조방법에 관한 것이다. 본 발명은 산화제, pH 조절제, 킬레이트 시약 및 탈이온수를 포함하고, 연마제를 함유하지 않는 화학기계적 연마용 슬러리를 제공한다. 또한 본 발명은, 반도체 기판 상에 형성된 층간절연막에 소정 배선모양의 리세스 영역을 형성하는 단계와, 상기 리세스 영역이 형성된 상기 결과물의 전면에 단차를 따라 배리어막을 형성하는 단계와, 상기 배리어막 상에 단차를 따라 구리 씨드층을 형성하는 단계 및 상기 리세스 영역 내에만 상기 구리 씨드층이 잔류하도록 상기 슬러리를 사용하여 화학기계적 연마하여 상기 배리어막을 노출시키는 단계를 포함하는 구리 금속배선 제조방법을 제공한다.

Description

화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선 제조방법{Slurry for chemical mechanical polishing and manufacturing method of copper metal interconnection layer using the same}
본 발명은 화학기계적 연마용 슬러리에 관한 것으로, 더욱 상세하게는 구리 금속배선의 화학기계적 연마에 사용되는 슬러리에 관한 것이다.
반도체의 고성능화, 고집적화에 따라 디바이스 설계 및 제조에 있어서, 다층배선구조가 필수적으로 요구되고 있다. 이러한 다층배선구조에서는 절연막 형성, 금속배선 증착 등 하나의 공정이 끝난 후 사진 식각 공정 등의 다음 공정을 용이하게 진행하기 위해 베이스층(base layer)을 평탄화하는 화학기계적 연마(Chemical Mechanical Polishing) 공정이 필요하다. 이때 연마작용 및 연마효율을 향상시키기위해서는 슬러리가 반드시 사용되어야 한다. 일반적으로 화학기계적 연마는 화학액과 연마입자로 구성된 슬러리(Slurry)의 화학적 작용과, 연마기의 기계적 작용의 조합에 의해 수행된다. 일반적인 화학기계적 연마용 슬러리는 웨이퍼 표면과 패드가 접촉할 때 이 접촉면 사이의 미세한 틈 사이로 유동하여 슬러리 내부에 있는 연마제와 패드의 표면 돌기들에 의해 기계적인 작용이 이루어지고, 슬러리내의 화학성분에 의해서 화학적인 제거작용이 이루어진다.
반도체 배선 기술에 있어서는 동작속도를 높이기 위하여 낮은 저항과 낮은 기생 커패시턴스를 가지도록 하여 반도체 소자의 RC값(저항과 커패시턴스의 곱)을 줄여주는 것이 중요하다. 구리(Cu)는 알루미늄(Al)과 비교하여 비저항이 낮다. 따라서 구리를 이용한 금속배선 공정은 반도체 디자인룰이 0.18㎛ 이하로 가면서 배선 저항과 기생 커패시턴스를 줄이기 위하여 급속하게 사용되고 있다. 그런데, 알루미늄 등과 같이 금속배선물질을 기판의 전면에 형성한 후 통상의 사진 식각 공정에 따라 패터닝하여 금속배선층을 형성하는 것과 달리, 구리(Cu)는 패터닝공정의 어려움으로 인하여 다른 방법으로 금속배선층을 형성하게 된다. 즉, 기판상의 층간절연막내에 미리 금속배선이 형성될 영역을 형성한 후, 이 영역에 금속배선물질을 매립하여 금속배선층을 형성하게 되며, 이를 실현하기 위해 소위 "다마신(Damascene)" 공정이 주로 사용된다. 다마신 공정을 이용한 금속배선 구조에는 라인 다마신 구조와 듀얼 다마신 구조 등이 있다. 여기서, 라인 다마신 구조는 층간절연막의 표면으로부터 소정 깊이의 트랜치가 라인 형상으로 형성되며, 이 트랜치내에 배선금속층이 형성된 구조를 말한다. 듀얼 다마신 구조는 트랜치 영역내에 라인 형상으로 매립되어 형성되는 금속배선과 하부의 도전층과의 연결을 위해 콘택홀 또는 비어홀을 매립하는 형상의 콘택과의 결합된 구조를 말한다.
종래의 구리 배선 형성방법은 층간절연막에 라인형상의 트랜치 영역을 형성하고, 전면에 단차를 따라 배리어막을 형성한 후, 물리기상증착법(Physical Vapor Deposition)을 이용하여 구리(Cu) 씨드층을 형성하고, 상기 결과물 상에 전기도금 (electroplating) 방식을 이용하여 트렌치가 완전히 매립될 정도로 두껍게 도금층을 형성한 후, 화학기계적 연마하여 구리 금속배선을 형성하는 방법을 사용하였다. 그러나, 이와 같은 다마신 구조를 갖는 금속배선 형성방법은 첫째, 많은 양의 구리 배선을 제거해 주어야 하기 때문에 생산성(through-put)이 감소하고, 공정비용이 증가한다. 둘째, 연마량이 많아짐에 따라 기판상에서 화학기계적 연마공정의 균일도의 악화에 의해 최종적으로 형성되는 기판내 금속배선층의 두께가 위치에 따라 변하는 단점이 있다. 셋째, 화학기계적 연마공정으로 구리(Cu)막을 제거할 때 금속배선층 패턴의 밀도 차이에 따라 절연층의 침식 현상이 발생하여 기판내 금속배선층간의 두께를 변화시켜 제품의 불량을 유발하게 된다. 넷째, 씨드층과 배리어막의 연마속도가 다를 경우, 씨드층과 배리어막을 각각 다른 슬러리를 사용하여 연마하여야 하는데, 이는 화학기계적 연마공정을 복잡하게 만들고 제조비용이 증가하게 된다.
이러한 화학기계적 연마 공정의 문제점으로 인하여 최근에는 구리 씨드층을 형성하고, 화학기계적 연마를 진행하여 배선을 형성하고자 하는 트렌치 내에 형성된 구리 씨드층만을 남기고 상부의 구리 씨드층을 연마, 제거한 후, 전기도금법을이용하여 트렌치 내의 구리 씨드층에만 선택적으로 구리 도금층을 형성하여 구리배선층을 형성하는 방법이 연구되고 있다. 그러나, 종래의 알루미나 또는 실리카와 같은 연마제를 함유하는 슬러리를 사용하여 구리 씨드층의 화학기계적 연마를 진행할 경우, 배선영역인 트렌치 내에 연마제(연마 입자)가 잔류하게 되는데, 이러한 연마제는 쉽게 제거가 되지 않는 문제점이 있다. 이러한 문제점은 반도체 소자가 고집적화될수록 더욱 심화되며, 배선만 형성하는 라인 다마신 공정보다는 배선과 콘택 플러그까지 한번에 형성하는 듀얼 다마신 공정에서 더욱 심각하다. 또한 이러한 연마제는 상기와 같은 웨이퍼의 오염뿐만 아니라, 웨이퍼의 스크래치, 심할 경우에는 금속배선의 리프팅 등도 유발하기도 한다.
도 1은 연마제를 함유하는 종래의 슬러리를 사용하여 구리 씨드층을 화학기계적 연마한 후의 모습을 도시한 단면도로서, 트렌치 내의 구리 씨드층 상에 연마제가 잔류하고 있음을 보여주고 있다. 도 1에서, 참조번호 10은 층간절연막을, 12는 트렌치를, 14는 배리어막을, 16은 구리씨드층을 각각 나타낸다.
본 발명이 이루고자 하는 기술적 과제는 연마제에 의한 웨이퍼의 오염 또는 스크래치 등을 억제할 수 있는 화학기계적 연마용 슬러리를 제공함에 있다.
본 발명이 이루고자 하는 다른 기술적 과제는 리세스(또는 트렌치)된 영역 내에 연마제가 잔류하는 것을 방지할 수 있는 구리 금속배선 제조방법을 제공한다.
도 1은 연마제를 함유하는 종래의 슬러리를 사용하여 구리 씨드층을 화학기계적 연마한 후의 모습을 도시한 단면도이다.
도 2 내지 도 5는 본 발명의 화학기계적 연마용 슬러리를 사용하여 구리 금속배선을 형성하는 방법을 공정순서에 따라 도시한 단면도들이다.
상기 기술적 과제를 달성하기 위하여 본 발명은, 산화제, pH 조절제, 킬레이트 시약 및 탈이온수를 포함하고, 연마제를 함유하지 않는 것을 특징으로 하는 화학기계적 연마용 슬러리를 제공한다.
상기 슬러리는 구리 금속배선의 화학기계적 연마에 사용되는 슬러리이다.
상기 산화제로는 과산화수소, 철 계열의 산화제 또는 암모늄 계열의 산화제을 사용하는 것이 바람직하다.
상기 슬러리의 pH는 2 내지 11 정도인 것이 바람직하다.
상기 슬러리의 pH는 산성 또는 염기성 용액을 사용하여 조절한다.
상기 킬레이트 시약은 구연산, 사과산, 글루콘산, 갈산, 타닌산, EDTA, BTA, NHEDTA, NTA, DTPA 또는 EDG인 것이 바람직하다.
상기 다른 기술적 과제를 달성하기 위하여 본 발명은, 먼저 (a) 반도체 기판 상에 형성된 층간절연막에 소정 배선모양의 리세스 영역을 형성한다. 이어서, (b) 상기 리세스 영역이 형성된 상기 결과물의 전면에 단차를 따라 배리어막을 형성한다. 이어서, (c) 상기 배리어막 상에 단차를 따라 구리 씨드층을 형성한다. 다음에, (d) 상기 리세스 영역 내에만 상기 구리 씨드층이 잔류하도록 연마제를 함유하지 않는 본 발명의 슬러리를 사용하여 화학기계적 연마하여 상기 배리어막을 노출시킨다.
여기서, 상기 구리 금속배선 제조방법은 상기 (d) 단계 후, 전기도금방식을 이용하여 상기 리세스 영역에 형성된 상기 구리 씨드층 상에 구리 도금층을 형성하는 단계 및 상기 리세스 영역 상부의 돌출된 구리 도금층과 배리어막을 평탄화하여 상기 리세스 영역 내에 매립된 구리 금속배선층을 형성하는 단계를 더 포함할 수있다.
이하, 첨부된 도면을 참조하여 본 발명에 따른 바람직한 실시예를 상세하게 설명하기로 한다. 그러나, 이하의 실시예는 이 기술분야의 통상적인 지식을 가진 자에게 본 발명이 충분히 이해되도록 제공되는 것으로서 본 발명의 범위를 한정하는 것으로 해석되어져서는 아니된다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.
본 발명의 바람직한 실시예에 따른 화학기계적 연마용 슬러리는 구리(Cu) 금속배선 제조공정에 사용되는 슬러리에 관한 것으로, 특히 연마제를 함유하지 않는 화학기계적 연마용 슬러리에 관한 것이다. 즉, 종래의 슬러리에는 알루미나(Al2O3) 또는 실리카(Silica)와 같은 연마제가 필수적으로 포함되어 있어, 연마제가 화학기계적 연마 후 웨이퍼 내에 잔류하거나 또는 웨이퍼 표면에 스크래치를 유발하였다. 그러나, 본 발명의 바람직한 실시예에 따른 슬러리에는 연마제가 포함되지 않으므로 연마제에 의해 유발되는 상기와 같은 문제점이 제거되게 된다.
본 발명의 바람직한 실시예에 따른 화학기계적 연마용 슬러리는 산화제, pH 조절제, 킬레이트 시약 및 탈이온수를 포함한다.
상기 산화제로는 과산화수소(H2O2), 철(ferric) 계열의 산화제 또는 암모늄(ammonium) 계열의 산화제를 사용하는 것이 바람직하다. 산화제로서 과산화수소를 사용하는 경우, 과산화수소는 1 중량% 내지 20 중량% 정도 첨가하며, 더욱 바람직하게는 1 중량% 내지 10 중량% 정도 첨가하는 것이 바람직하다. 산화제로서Fe(NO3)3또는 Fe(PO4)3와 같은 철 계열의 산화제를 사용하는 경우, 철 계열의 산화제는 0.01 중량% 내지 5 중량% 정도 첨가하며, 더욱 바람직하게는 0.01 중량% 내지 1 중량% 정도 첨가하는 것이 바람직하다. 산화제로서 NH4(NO3) 또는 NH4(PO4)와 같은 암모늄 계열의 산화제를 사용하는 경우, 암모늄 계열의 산화제는 0.01 중량% 내지 5 중량% 정도 첨가하며, 더욱 바람직하게는 0.01 중량% 내지 1 중량% 정도 첨가하는 것이 바람직하다.
본 발명의 바람직한 실시예에 따른 화학기계적 연마용 슬러리의 pH는 2 내지 11 정도인 것이 바람직하다. 슬러리의 pH는 산성 또는 염기성 용액으로 조절한다. 산성의 pH 조절제로는 황산(H2SO4), 질산(HNO3), 염산(HCl) 또는 인산(H3PO4) 등의 산성 용액을 사용한다. 염기성의 pH 조절제로는 수산화칼륨(KOH) 또는 수산화암모늄(NH4OH) 등의 염기성 용액을 사용한다.
상기 킬레이트 시약으로는 구연산(citric acid), 사과산(malic acid), 글루콘산(gluconic acid), 갈산(gallic acid), 타닌산(tannic acid), EDTA(ethylenediaminetetraacetic acid), BTA(benzotriazole), NHEDTA, NTA(nitrilotriacetic acid), DPTA 또는 EDG 등을 사용한다. 킬레이트 시약은 0.001 중량% 내지 1 중량% 정도 첨가하며, 더욱 바람직하게는 0.001 중량% 내지 0.1 중량% 정도 첨가하는 것이 바람직하다.
본 발명의 바람직한 실시예에 따른 화학기계적 연마용 슬러리의 물질 제거속도 특성을 살펴보면, 구리는 1000 내지 2000Å/min, 탄탈륨(Ta)은 200 내지500Å/min, 탄탈륨나이트라이드(TaN)는 200 내지 500Å/min, PE-TEOS(Plasma Enhanced-Tetra Ethyl Ortho Silicate)는 50Å/min 이하의 제거속도를 갖는다.
이하, 본 발명의 바람직한 실시예에 따른 화학기계적 연마용 슬러리을 사용하여 금속배선을 형성하는 방법에 관하여 설명한다.
도 2 내지 도 5는 본 발명의 화학기계적 연마용 슬러리를 사용하여 구리 금속배선을 형성하는 방법을 공정순서에 따라 도시한 단면도들이다.
도 2를 참조하면, 반도체 기판(미도시) 상에 형성된 층간절연막(20) 상에 사진 식각 공정을 이용하여 리세스 영역을 형성한다. 상기 리세스 영역은 라인 다마신 구조에서는 층간절연막(20)내에 일정한 깊이를 갖는 배선모양의 트렌치(22)일 수 있으며, 듀얼 다마신 구조에서는 층간절연막(20)을 관통하여 하부층, 예컨대 반도체 기판(미도시) 또는 하부배선층(미도시)을 노출시키는 콘택홀 또는 비아홀일 수 있으며, 이들 콘택홀 또는 비아홀과 함께 트렌치(22)가 함께 형성된 것일 수도 있다. 이하 리세스 영역으로서 트렌치를 예를 들어 설명한다.
이어서, 트렌치(22)가 형성된 층간절연막(20)의 전면에 단차를 따라 배리어막(24)을 형성한다. 배리어막(24)은 탄탈륨, 탄탈륨나이트라이드, 티타늄(Ti), 티타늄나이트라이드(TiN)와 같이 금속의 확산을 방지하고, 층간절연막과 금속배선 사이의 접착층으로 작용할 수 있는 물질을 사용하여 형성하는 것이 바람직하다.
다음에, 배리어막(24) 상에 스퍼터링과 같은 물리기상증착(Physical Vapor Deposition)법을 이용하여 구리(Cu)를 증착하여 구리 씨드층(26)을 단차를 따라 형성한다.
도 3을 참조하면, 본 발명의 연마제를 함유하지 않는 슬러리을 사용하여 화학기계적 연마를 진행한다. 이때, 배선을 형성하고자 하는 트렌치(22) 내에 형성된 구리 씨드층(26)만을 남기고 상부의 구리 씨드층(26)을 연마, 제거하여 트렌치(22)가 형성되지 않은 영역의 배리어막(24)의 표면이 노출되도록 한다. 화학기계적 연마가 진행된 후에는 트렌치(22) 내에만 구리 씨드층(26a)이 존재하게 된다. 종래의 연마제를 함유하는 슬러리는 화학기계적 연마 후, 배선이 형성될 트렌치(22) 내에 연마제를 잔류시키게 되므로 웨이퍼 오염, 심한 경우 배선의 리프팅 등의 문제를 야기할 수 있으며, 또한 연마제는 웨이퍼의 스크래치를 유발한다. 그러나 본 발명의 연마제를 함유하지 않은 슬러리를 사용하여 화학기계적 연마를 진행하게 되면, 이러한 연마제(연마 입자)에 의한 웨이퍼의 스크래치, 트렌치 내의 연마제의 잔류 등의 문제점을 방지할 수 있다.
도 4를 참조하면, 상기 결과물 상에 통상의 전기도금방식을 이용하여 구리 도금층(28)을 도포한다. 이때, 구리 씨드층(26a)이 남아있는 영역에서만 전기도금이 일어나므로, 트렌치(22) 내에만 구리 도금층(28)이 형성된다. 상기 전기도금을 이용하여 형성하는 구리 도금층(28)의 두께는 트렌치(22)를 매립할 수 있을 정도면 충분하다.
도 5를 참조하면, 화학기계적 연마 공정을 실시하여 트렌치(22) 상부의 돌출된 구리 도금층(28)과 배리어막(24)을 제거하여 트렌치(22) 내에 매립된 구리 금속배선층(28a)을 형성한다.
이상, 본 발명의 바람직한 실시예를 들어 상세하게 설명하였으나, 본 발명은상기 실시예에 한정되지 않으며, 본 발명의 기술적 사상내에서 당 분야에서 통상의 지식을 가진 자에 의하여 많은 변형이 가능함은 명백하다.
본 발명에 의한 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선 제조방법에 의하면,
첫째, 각종 결함(defect)의 원인을 제공하는 연마제를 함유하지 않음으로써 연마제의 잔류에 의한 웨이퍼의 오염 또는 연마제에 의한 스크래치 등의 결함을 최소화하여 제품의 불량을 낮출 수 있다. 즉, 슬러리에 연마제를 첨가하지 않음으로써 구리 씨드층의 화학기계적 연마 후, 배선이 형성될 리세스 영역 내에 연마제가 남는 문제점이 없어지고, 연마제에 의한 웨이퍼의 스크래치 등이 감소한다.
둘째, 슬러리에 연마제를 첨가하지 않음으로써 슬러리의 제조단가가 낮아지고, 아울러 화학기계적 연마의 공정단가가 낮아진다.
셋째, 배선이 형성될 리세스 영역 내에만 구리 도금층이 형성되므로, 구리 도금층을 필요 이상으로 두껍게 형성하지 않아도 되고, 따라서 구리 금속배선의 화학기계적 연마량이 크게 감소한다.
넷째, 적은 양의 구리 도금층을 화학기계적 연마하기 때문에 화학기계적 연마의 균일도가 우수하고, 기판내 금속배선층의 두께 변화량을 줄일 수 있다. 또한 과도한 화학기계적 연마를 하지 않아도 되므로 디슁이나 층간절연막의 침식과 같은 현상을 방지할 수 있다.

Claims (17)

  1. 화학 기계적 연마용 슬러리로서, 상기 슬러리는 산화제, pH 조절제, 킬레이트 시약 및 탈이온수를 포함하며, 연마제는 함유하고 있지 않는 것을 특징으로 하는 화학기계적 연마용 슬러리.
  2. 제1항에 있어서, 상기 슬러리는 구리 금속배선의 화학기계적 연마에 사용되는 슬러리임을 특징으로 하는 화학기계적 연마용 슬러리.
  3. 제1항에 있어서, 상기 산화제는 과산화수소, 철 계열의 산화제 또는 암모늄 계열의 산화제인 것을 특징으로 하는 화학기계적 연마용 슬러리.
  4. 제3항에 있어서, 상기 과산화수소는 1 내지 20 중량% 정도 첨가되는 것을 특징으로 하는 화학기계적 연마용 슬러리.
  5. 제3항에 있어서, 상기 철 계열의 산화제는 0.01 내지 5 중량% 정도 첨가되는 것을 특징으로 하는 화학기계적 연마용 슬러리.
  6. 제3항에 있어서, 상기 암모늄 계열의 산화제는 0.01 내지 5 중량% 정도 첨가되는 것을 특징으로 하는 화학기계적 연마용 슬러리.
  7. 제1항에 있어서, 상기 슬러리의 pH는 2 내지 11 정도인 것을 특징으로 하는 화학기계적 연마용 슬러리.
  8. 제1항에 있어서, 상기 pH 조절제는 산성 또는 염기성 용액인 것을 특징으로 하는 화학기계적 연마용 슬러리.
  9. 제8항에 있어서, 상기 산성 용액은 황산, 질산, 염산 또는 인산 용액이고, 상기 염기성 용액은 수산화칼륨 또는 수산화암모늄 용액인 것을 특징으로 하는 화학기계적 연마용 슬러리.
  10. 제1항에 있어서, 상기 킬레이트 시약은 구연산, 사과산, 글루콘산, 갈산, 타닌산, EDTA, BTA, NHEDTA, NTA, DTPA 또는 EDG인 것을 특징으로 하는 화학기계적 연마용 슬러리.
  11. 제1항에 있어서, 상기 킬레이트 시약은 0.001 내지 1 중량% 정도 첨가되는 것을 특징으로 하는 화학기계적 연마용 슬러리.
  12. (a) 반도체 기판 상에 형성된 층간절연막에 소정 배선모양의 리세스 영역을 형성하는 단계;
    (b) 상기 리세스 영역이 형성된 상기 결과물의 전면에 단차를 따라 배리어막을 형성하는 단계;
    (c) 상기 배리어막 상에 단차를 따라 구리 씨드층을 형성하는 단계; 및
    (d) 상기 리세스 영역 내에만 상기 구리 씨드층이 잔류하도록 제1항의 슬러리를 사용하여 화학기계적 연마하여 상기 배리어막을 노출시키는 단계를 포함하는 것을 특징으로 하는 구리 금속배선 제조방법.
  13. 제12항에 있어서, 상기 (d) 단계 후, 전기도금방식을 이용하여 상기 리세스 영역에 형성된 상기 구리 씨드층 상에 구리 도금층을 형성하는 단계; 및
    상기 리세스 영역 상부의 돌출된 구리 도금층과 배리어막을 평탄화하여 상기 리세스 영역 내에 매립된 구리 금속배선층을 형성하는 단계를 더 포함하는 것을 특징으로 하는 구리 금속배선 제조방법.
  14. 제12항에 있어서, 상기 리세스 영역은 상기 층간절연막의 표면으로부터 일정 깊이로 리세스된 라인형상의 트렌치 영역을 포함하는 것을 특징으로 하는 구리 금속배선 제조방법.
  15. 제12항에 있어서, 상기 리세스 영역은 상기 층간절연막의 표면으로부터 일정 깊이로 리세스된 라인형상의 트렌치 영역과 상기 층간절연막을 관통하는 콘택홀 또는 비아홀 영역이 결합된 것을 포함하는 것을 특징으로 하는 구리 금속배선 제조방법.
  16. 제12항에 있어서, 상기 배리어막은 금속의 확산을 방지하고, 층간절연막과 금속배선 사이의 접착층으로 작용할 수 있는 물질을 사용하여 형성하는 것을 특징으로 하는 구리 금속배선 제조방법.
  17. 제12항에 있어서, 상기 (c) 단계는 물리기상증착법을 이용하여 구리 씨드층을 형성하는 것을 특징으로 하는 구리 금속배선 제조방법.
KR10-2000-0070008A 2000-11-23 2000-11-23 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법 KR100396883B1 (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR10-2000-0070008A KR100396883B1 (ko) 2000-11-23 2000-11-23 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법
US09/899,627 US20020061635A1 (en) 2000-11-23 2001-07-05 Solution for chemical mechanical polishing and method of manufacturing copper metal interconnection layer using the same
JP2001326649A JP2002184729A (ja) 2000-11-23 2001-10-24 化学機械研磨用スラリーおよびこれを用いた銅配線製造方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR10-2000-0070008A KR100396883B1 (ko) 2000-11-23 2000-11-23 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법

Publications (2)

Publication Number Publication Date
KR20020040091A KR20020040091A (ko) 2002-05-30
KR100396883B1 true KR100396883B1 (ko) 2003-09-02

Family

ID=19700920

Family Applications (1)

Application Number Title Priority Date Filing Date
KR10-2000-0070008A KR100396883B1 (ko) 2000-11-23 2000-11-23 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법

Country Status (3)

Country Link
US (1) US20020061635A1 (ko)
JP (1) JP2002184729A (ko)
KR (1) KR100396883B1 (ko)

Families Citing this family (28)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW591089B (en) * 2001-08-09 2004-06-11 Cheil Ind Inc Slurry composition for use in chemical mechanical polishing of metal wiring
US6953389B2 (en) * 2001-08-09 2005-10-11 Cheil Industries, Inc. Metal CMP slurry compositions that favor mechanical removal of oxides with reduced susceptibility to micro-scratching
CN100336179C (zh) * 2002-04-30 2007-09-05 日立化成工业株式会社 研磨液及研磨方法
KR20030092787A (ko) * 2002-05-31 2003-12-06 장명식 다공성 연마 패드를 구비하는 연마 장치 및 이를 이용한연마방법
KR20040000009A (ko) * 2002-06-19 2004-01-03 주식회사 하이닉스반도체 플라티늄-ｃｍｐ용 용액
KR100440471B1 (ko) * 2002-10-02 2004-07-14 아남반도체 주식회사 반도체 소자 제조 방법
KR100881751B1 (ko) * 2002-12-30 2009-02-06 주식회사 하이닉스반도체 반도체 장치의 캐패시터 제조방법
US8530359B2 (en) 2003-10-20 2013-09-10 Novellus Systems, Inc. Modulated metal removal using localized wet etching
US8372757B2 (en) 2003-10-20 2013-02-12 Novellus Systems, Inc. Wet etching methods for copper removal and planarization in semiconductor processing
US8158532B2 (en) * 2003-10-20 2012-04-17 Novellus Systems, Inc. Topography reduction and control by selective accelerator removal
US7972970B2 (en) 2003-10-20 2011-07-05 Novellus Systems, Inc. Fabrication of semiconductor interconnect structure
KR100587601B1 (ko) * 2003-12-15 2006-06-08 매그나칩 반도체 유한회사 반도체소자의 평탄화방법
JPWO2007020939A1 (ja) * 2005-08-16 2009-02-26 ビタミンＣ６０バイオリサーチ株式会社 研磨スラリー
US7605082B1 (en) 2005-10-13 2009-10-20 Novellus Systems, Inc. Capping before barrier-removal IC fabrication method
US20080020680A1 (en) * 2006-07-24 2008-01-24 Cabot Microelectronics Corporation Rate-enhanced CMP compositions for dielectric films
US20100252530A1 (en) * 2009-04-03 2010-10-07 E. I. Du Pont De Nemours And Company Etchant composition and method
CN102484061B (zh) 2009-09-02 2015-08-19 诺发系统有限公司 降低的各向同性蚀刻剂材料消耗及废料产生
KR20130071508A (ko) * 2011-12-15 2013-07-01 엘지이노텍 주식회사 인쇄회로기판의 제조 방법
KR101987367B1 (ko) 2011-12-15 2019-06-11 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
KR20130068659A (ko) * 2011-12-15 2013-06-26 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
WO2013089415A1 (en) * 2011-12-15 2013-06-20 Lg Innotek Co., Ltd. Method and device of manufacturing printed circuit board
WO2013089439A1 (en) * 2011-12-15 2013-06-20 Lg Innotek Co., Ltd. The printed circuit board and the method for manufacturing the same
KR101926560B1 (ko) * 2011-12-15 2018-12-10 엘지이노텍 주식회사 인쇄회로기판 및 그의 제조 방법
CN104451691A (zh) * 2014-11-25 2015-03-25 河北工业大学 一种适用于低下压力的铜化学机械精抛光液
TWI535835B (zh) * 2015-02-05 2016-06-01 盟智科技股份有限公司 化學機械拋光漿液
CN105200433B (zh) * 2015-09-09 2019-03-01 深圳市宏达威表面处理技术有限公司 不锈钢液体抛光蜡及其制备方法
CN109161897A (zh) * 2018-09-18 2019-01-08 苏州市金翔钛设备有限公司 一种用于铜钛合金的抛光剂及其制备方法
CN114121793B (zh) * 2021-11-26 2023-04-25 长电集成电路(绍兴)有限公司 一种多层金属布线层及其制备方法、封装结构

Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1121546A (ja) * 1996-12-09 1999-01-26 Cabot Corp 銅系基板に有用な化学的・機械的研磨用スラリー
KR19990074301A (ko) * 1998-03-09 1999-10-05 윤종용 반도체 장치의 평탄화 식각 방법
JP2000012543A (ja) * 1998-06-23 2000-01-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000124216A (ja) * 1998-10-13 2000-04-28 Nec Corp 半導体装置の製造方法
KR20000035614A (ko) * 1998-11-24 2000-06-26 윌리엄 비. 켐플러 기계화학적 평면화에 사용되는 과산소-함유 슬러리의안정화
US6140239A (en) * 1998-11-25 2000-10-31 Advanced Micro Devices, Inc. Chemically removable Cu CMP slurry abrasive

Family Cites Families (13)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP3397501B2 (ja) * 1994-07-12 2003-04-14 株式会社東芝 研磨剤および研磨方法
US5897375A (en) * 1997-10-20 1999-04-27 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for copper and method of use in integrated circuit manufacture
US6001730A (en) * 1997-10-20 1999-12-14 Motorola, Inc. Chemical mechanical polishing (CMP) slurry for polishing copper interconnects which use tantalum-based barrier layers
US6264851B1 (en) * 1998-03-17 2001-07-24 International Business Machines Corporation Selective seed and plate using permanent resist
US6063306A (en) * 1998-06-26 2000-05-16 Cabot Corporation Chemical mechanical polishing slurry useful for copper/tantalum substrate
US6083840A (en) * 1998-11-25 2000-07-04 Arch Specialty Chemicals, Inc. Slurry compositions and method for the chemical-mechanical polishing of copper and copper alloys
US6162728A (en) * 1998-12-18 2000-12-19 Texas Instruments Incorporated Method to optimize copper chemical-mechanical polishing in a copper damascene interconnect process for integrated circuit applications
JP4049978B2 (ja) * 1999-09-15 2008-02-20 三星電子株式会社 メッキを用いた金属配線形成方法
US6313038B1 (en) * 2000-04-26 2001-11-06 Micron Technology, Inc. Method and apparatus for controlling chemical interactions during planarization of microelectronic substrates
US6368484B1 (en) * 2000-05-09 2002-04-09 International Business Machines Corporation Selective plating process
US6858540B2 (en) * 2000-05-11 2005-02-22 Applied Materials, Inc. Selective removal of tantalum-containing barrier layer during metal CMP
US6511912B1 (en) * 2000-08-22 2003-01-28 Micron Technology, Inc. Method of forming a non-conformal layer over and exposing a trench
US6709316B1 (en) * 2000-10-27 2004-03-23 Applied Materials, Inc. Method and apparatus for two-step barrier layer polishing

Patent Citations (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH1121546A (ja) * 1996-12-09 1999-01-26 Cabot Corp 銅系基板に有用な化学的・機械的研磨用スラリー
KR19990074301A (ko) * 1998-03-09 1999-10-05 윤종용 반도체 장치의 평탄화 식각 방법
JP2000012543A (ja) * 1998-06-23 2000-01-14 Hitachi Ltd 半導体集積回路装置の製造方法
JP2000124216A (ja) * 1998-10-13 2000-04-28 Nec Corp 半導体装置の製造方法
KR20000035614A (ko) * 1998-11-24 2000-06-26 윌리엄 비. 켐플러 기계화학적 평면화에 사용되는 과산소-함유 슬러리의안정화
US6140239A (en) * 1998-11-25 2000-10-31 Advanced Micro Devices, Inc. Chemically removable Cu CMP slurry abrasive

Also Published As

Publication number Publication date
US20020061635A1 (en) 2002-05-23
KR20020040091A (ko) 2002-05-30
JP2002184729A (ja) 2002-06-28

Similar Documents

Publication Publication Date Title
KR100396883B1 (ko) 화학기계적 연마용 슬러리 및 이를 이용한 구리 금속배선제조방법
KR100715073B1 (ko) 결함 감소를 위해 평탄화처리된 구리 세정 방법
US20040192052A1 (en) Viscous protective overlayers for planarization of integrated circuits
US7208404B2 (en) Method to reduce Rs pattern dependence effect
KR20130019332A (ko) 텅스텐 연마용 ｃｍｐ 슬러리 조성물
US20020177318A1 (en) Copper polish slurry for reduced interlayer dielectric erosion and method of using same
KR100390204B1 (ko) 연마방법 및 연마액
TW574346B (en) Composition for metal CMP with low dishing and overpolish insensitivity
US20120329279A1 (en) CMP Slurry/Method for Polishing Ruthenium and Other Films
US7084059B2 (en) CMP system for metal deposition
JP2010108985A (ja) 研磨方法
US6867142B2 (en) Method to prevent electrical shorts between tungsten interconnects
JP2008153246A (ja) 半導体装置の製造方法
TW407342B (en) Planarization method of damascene structure
US6413869B1 (en) Dielectric protected chemical-mechanical polishing in integrated circuit interconnects
KR100396878B1 (ko) 도금을 이용한 금속배선 형성방법 및 그에 따라 제조된반도체 소자
JP2005072238A (ja) 半導体装置の製造方法
US6699785B2 (en) Conductor abrasiveless chemical-mechanical polishing in integrated circuit interconnects
KR100321156B1 (ko) 반도체 소자의 금속배선 형성방법
US6616510B2 (en) Chemical mechanical polishing method for copper
JP2001257188A (ja) 半導体集積回路装置の製造方法
EP1350266B1 (en) Conductor chemical-mechanical polishing in integrated circuit interconnects
WO2001004941B1 (en) Fabrication process for dishing-free cu damascene structures
US20020173140A1 (en) Conductor chemical-mechanical polishing in integrated circuit interconnects
TW588416B (en) Metal layer planarization method for preventing pattern density effect

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20120801

Year of fee payment: 10

FPAY Annual fee payment

Payment date: 20130731

Year of fee payment: 11

FPAY Annual fee payment

Payment date: 20140731

Year of fee payment: 12

LAPS Lapse due to unpaid annual fee