KR101067157B1 - 인쇄회로기판의 제조방법 - Google Patents

인쇄회로기판의 제조방법 Download PDF

Info

Publication number
KR101067157B1
KR101067157B1 KR1020090109763A KR20090109763A KR101067157B1 KR 101067157 B1 KR101067157 B1 KR 101067157B1 KR 1020090109763 A KR1020090109763 A KR 1020090109763A KR 20090109763 A KR20090109763 A KR 20090109763A KR 101067157 B1 KR101067157 B1 KR 101067157B1
Authority
KR
South Korea
Prior art keywords
layer
solder resist
resist layer
trench
circuit board
Prior art date
Application number
KR1020090109763A
Other languages
English (en)
Other versions
KR20110052989A (ko
Inventor
박정우
고영관
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020090109763A priority Critical patent/KR101067157B1/ko
Publication of KR20110052989A publication Critical patent/KR20110052989A/ko
Application granted granted Critical
Publication of KR101067157B1 publication Critical patent/KR101067157B1/ko

Links

Images

Classifications

    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/40Forming printed elements for providing electric connections to or between printed circuits
    • H05K3/4038Through-connections; Vertical interconnect access [VIA] connections
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K1/00Printed circuits
    • H05K1/02Details
    • H05K1/11Printed elements for providing electric connections to or between printed circuits
    • H05K1/115Via connections; Lands around holes or via connections
    • H05K1/116Lands, clearance holes or other lay-out details concerning the surrounding of a via
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05KPRINTED CIRCUITS; CASINGS OR CONSTRUCTIONAL DETAILS OF ELECTRIC APPARATUS; MANUFACTURE OF ASSEMBLAGES OF ELECTRICAL COMPONENTS
    • H05K3/00Apparatus or processes for manufacturing printed circuits
    • H05K3/46Manufacturing multilayer circuits
    • H05K3/4644Manufacturing multilayer circuits by building the multilayer layer by layer, i.e. build-up multilayer circuits
    • H05K3/4682Manufacture of core-less build-up multilayer circuits on a temporary carrier or on a metal foil

Abstract

본 발명은 인쇄회로기판의 제조방법에 관한 것으로, (A) 캐리어에 솔더 레지스트층을 형성하는 단계, (B) 상기 솔더 레지스트층에 트렌치 회로층을 형성하는 단계, (C) 베이스 회로층이 형성된 베이스 기판의 상부에 절연층 및 상기 트렌치 회로층이 상기 절연층과 마주하도록 배치된 상기 솔더 레지스트층을 적층하는 단계, 및 (D) 상기 트렌치 회로층과 상기 베이스 회로층을 연결하는 비아를 형성하는 단계를 포함하는 것을 특징으로 하며, 캐리어에 솔더 레지스트층을 형성한 상태에서 절연층을 매개로 베이스 기판에 적층되기 때문에, 표면이 평탄하고 두께편차가 없는 솔더 레지스트층의 형성이 가능하게 된다.
캐리어, 솔더 레지스트층, 트렌치 회로층, 두께편차, 평탄

Description

인쇄회로기판의 제조방법{A fabricating method of printed circuit board}
본 발명은 인쇄회로기판의 제조방법에 관한 것이다.
인쇄회로기판은 각종 열경화성 합성수지로 이루어진 보드의 일면 또는 양면에 동선으로 배선한 후 보드 상에 IC 또는 전자부품들을 배치 고정하고 이들간의 전기적 배선을 구현하여 절연체로 코팅한 것이다.
일반적으로, 이러한 인쇄회로기판은 빌드업 공정(build-up process)에 빌드업층을 형성한 후, 최외층 회로층을 보호하기 위한 솔더 레지스트층이 적층함으로써 제조된다.
도 1에는 종래기술에 따른 인쇄회로기판의 단면도가 도시되어 있다.
도 1에 도시한 바와 같이, 종래기술에 따른 인쇄회로기판(10)은 베이스 회로층(14)이 형성된 베이스 기판(12)에 층간연결비아(18), 이와 연결된 랜드(20a)를 포함하는 최외층 회로층(20)이 형성된 절연층(16)을 적층되고, 그 상부에 솔더 레지스트층(22)이 형성된 구조를 갖는다.
이러한 인쇄회로기판(12)은, 베이스 기판(12)에 절연층(16)을 적층한 후, 층 간연결비아를 포함하는 최외층 회로층(20)을 절연층(16)에 형성한 후, 액상의 솔더 레지스트층(22)을 도포함으로써 제조된다. 한편, 도시하지는 않았으나, 솔더 레지스트층(22)을 도포한 이후에는, 최외층 회로층(20) 중에 패드부를 노출시키는 오픈부를 가공하는 공정이 수행된다.
그러나, 종래기술에 의하면, 비아홀 가공공정과 도금공정을 거치면서 인쇄회로기판에는 휨이 발생하게 되고, 휨이 발생된 인쇄회로기판의 상부에 솔더 레지스트층(22)을 도포하는 경우, 솔더 레지스트층(22)에 두께편차가 발생하고 표면이 평탄하지 않은 문제점이 있었다. 특히, 절연층(16)에 양각의 형태로 형성된 최외층 회로층(20)은 솔더 레지스트층(22)의 두께편차를 심화시키는 문제를 초래하였다. 이러한 솔더 레지스트층(22)의 두께편차는 최외층 회로층(20) 중에서 패드부를 노출시키기 위해 오픈부를 가공하는 경우, 가공오차에 의한 패드부와 오픈부의 불일치 문제를 초래할 뿐만 아니라, 오픈부에 의해 노출된 패드부에 솔더볼과 같은 외부접속단자를 정확한 위치에 형성하는 것을 어렵게 하였다.
본 발명은 상기와 같은 문제점을 해결하기 위해 안출된 것으로서, 본 발명의 목적은 솔더 레지스트층의 두께편차를 최소화할 수 있는 인쇄회로기판의 제조방법을 제공하기 위한 것이다.
본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법은, (A) 캐리어에 솔더 레지스트층을 형성하는 단계, (B) 상기 솔더 레지스트층에 트렌치 회로층을 형성하는 단계, (C) 베이스 회로층이 형성된 베이스 기판의 상부에 절연층 및 상기 트렌치 회로층이 상기 절연층과 마주하도록 배치된 상기 솔더 레지스트층을 적층하는 단계, 및 (D) 상기 트렌치 회로층과 상기 베이스 회로층을 연결하는 비아를 형성하는 단계를 포함하는 것을 특징으로 한다.
여기서, 상기 (A) 단계에서, 상기 솔더 레지스트층은 상기 캐리어에 액상의 솔더 레지스트를 도포하거나, 필름 타입의 솔더 레지스트를 적층하여 형성되는 것을 특징으로 한다.
또한, 상기 (B) 단계는, (B1) 상기 솔더 레지스트층에 트렌치를 가공하는 단계, (B2) 도금공정을 수행하여 상기 트렌치 내부를 포함하여 도금층을 형성하는 단계, 및 (B3) 상기 솔더 레지스트층의 상부에 형성된 상기 도금층을 제거하여 트렌치 회로층을 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 베이스 기판과 상기 솔더 레지스트층은 반경화 상태의 상기 절연 층을 이용하여 적층부착되는 것을 특징으로 한다.
또한, 상기 (D) 단계는, (D1) 상기 솔더 레지스트층에 오픈부를 가공하고, 상기 오픈부에 의해 노출된 상기 절연층에 비아홀을 가공하는 단계, (D2) 도금공정을 수행하여 상기 비아홀의 내부를 포함하여 도금층을 형성하는 단계, 및 (D3) 상기 솔더 레지스트층의 오픈부를 포함하여 상부에 형성된 상기 도금층을 제거하여, 비아를 포함하는 랜드패드를 형성하는 단계를 포함하는 것을 특징으로 한다.
또한, 상기 (D1) 단계에서, 상기 오픈부와 상기 비아홀은 동시에 가공되는 것을 특징으로 한다.
또한, 상기 (D3) 단계 이후에, (D4) 상기 랜드패드에 표면처리층을 형성하는 단계를 더 포함하는 것을 특징으로 한다.
본 발명의 특징 및 이점들은 첨부도면에 의거한 다음의 상세한 설명으로부터 더욱 명백해질 것이다.
이에 앞서, 본 명세서 및 청구범위에 사용된 용어나 단어는 통상적이고 사전적인 의미로 해석되어서는 아니되며, 발명자가 그 자신의 발명을 가장 최선의 방법으로 설명하기 위해 용어의 개념을 적절하게 정의할 수 있다는 원칙에 입각하여 본 발명의 기술적 사상에 부합되는 의미와 개념으로 해석되어야만 한다.
본 발명에 따르면, 캐리어에 솔더 레지스트층을 형성한 상태에서 절연층을 매개로 베이스 기판에 적층되기 때문에, 표면이 평탄하고 두께편차가 없는 솔더 레 지스트층의 형성이 가능하게 된다.
또한, 본 발명에 따르면, 솔더 레지스트층을 베이스 기판에 적층하고 난 후에, 비아홀을 가공하는 과정에서 솔더 레지스트층에 랜드패드를 노출시키는 오픈부가 일괄 형성되기 때문에, 오픈부를 형성하기 위한 추가공정이 필요 없게 된다.
본 발명의 목적, 특정한 장점들 및 신규한 특징들은 첨부된 도면들과 연관되어지는 이하의 상세한 설명과 바람직한 실시예들로부터 더욱 명백해질 것이다. 본 명세서에서 각 도면의 구성요소들에 참조번호를 부가함에 있어서, 동일한 구성 요소들에 한해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 번호를 가지도록 하고 있음에 유의하여야 한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.
도 2 내지 도 11은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다. 이하, 이를 참조하여 본 실시예에 따른 인쇄회로기판의 제조방법에 대해 설명하기로 한다.
먼저, 도 2에 도시한 바와 같이, 캐리어(110)의 상부에 솔더 레지스트 층(112)을 형성한다. 이때, 솔더 레지스트층(112)은 액상의 솔더 레지스트를 도포하거나, 필름 타입의 솔더 레지스트를 적층하여 형성되는데, 표면이 평탄한 캐리어(110)를 기초로 하여 형성되기 때문에, 휨이 발생된 베이스 기판에 솔더 레지스트층을 형성하는 종래의 제조방법에 비해 두께편차가 없고 평탄한 표면을 갖는 솔더 레지스트층(112)을 형성할 수 있게 된다. 여기서, 캐리어(110)는 평탄한 표면을 가지며, 솔더 레지스트층(112)을 지지할 수 있는 어떠한 부재라도 사용가능하다.
다음, 도 3에 도시한 바와 같이, 솔더 레지스트층(112)에 트렌치(trench; 114)를 가공한다.
이때, 트렌치(114)는 Nd-YAG(Neodymium-doped Yttrium Aluminum Garnet) 레이저, CO2 레이저, 펄스 UV(ultra-violet) 엑시머 레이저와 같은 레이저 가공(laser ablation) 또는 임프린트 몰드에 의한 임프린트(imprint) 공법에 의해 형성된다.
다음, 도 4에 도시한 바와 같이, 트렌치(114)의 내부를 포함하여 도금공정을 수행하여 도금층(116)을 형성한다. 이때, 도금층(116)은 무전해 도금공정과 전해 도금공정에 의해 형성된다.
다음, 도 5에 도시한 바와 같이, 트렌치(114) 내부를 도금하는 과정에서 솔더 레지스트층(112)의 상부로 과잉 형성된 도금층(116)을 제거하여, 솔더 레지스트 층(112)과 동일한 표면높이를 갖는 트렌치 회로층(음각패턴)(118)을 형성한다.
이때, 솔더 레지스트층(112)의 상부로 과잉 형성된 도금층(116)은 버프(buff)연마, 샌드벨트(sand belt), 폴리싱 연마와 같은 기계적 연마, 화학적 연마(에칭 포함), 또는 화학기계적 연마(CMP) 중에서 택일하거나 조합하여 제거할 수 있다.
다음, 도 6에 도시한 바와 같이, 베이스 회로층(122)이 형성된 베이스 기판(120)의 상부에 절연층(124) 및 트렌치 회로층(118)이 상기 절연층(124)과 마주하도록 배치된 솔더 레지스트층(112)을 적층한다.
본 단계는, 반경화 상태의 절연층(124)을 사이에 두고, 일면에 베이스 회로층(122)이 형성된 베이스 기판(120)을 배치하고, 타면에 트렌치 회로층(118)이 형성된 솔더 레지스트층(112)을 배치한 상태에서, 절연층(124)의 접착력을 이용하여 베이스 기판(120)과 솔더 레지스트층(112)을 가압 적층함으로써 수행된다.
이때, 트렌치 회로층(118)은 후술하는 공정에서 비아(132)와 연결되는 랜드패드(134)의 일부인 랜드부(118a)를 포함한다.
다음, 도 7에 도시한 바와 같이, 캐리어(110)를 제거한다. 이때, 캐리어(110)는 사용되는 재질에 따라 다양한 방법에 의해 제거가능하며, 예를 들어 메탈 재질이 캐리어(110)로 사용된 경우, 에칭공정을 수행하여 제거가능하다.
다음, 도 8에 도시한 바와 같이, 솔더 레지스트층(112)에 오픈부(126)를 가공하고, 오픈부(126)에 의해 노출된 절연층(124)에 비아홀(128)을 가공한다.
이때, 오픈부(126)와 비아홀(128)은 별개로 가공하는 것도 가능하나, 공정신속성을 고려하여 동시에 가공하는 것이 바람직하다. 여기서, 오픈부(126)와 비아홀(128)은 트렌치 회로층(118) 중에서 랜드부(118a)와 인접한 위치에 가공되는 것이 바람직하며, 예를 들어 레이저 가공 또는 드릴링 공정에 의해 형성된다.
한편, 본 단계에서는 비아홀(128)을 가공하는 과정에서 오픈부(126)를 일괄 형성하기 때문에, 종래기술과 같이 솔더 레지스트층(112)을 적층한 후, 패드부를 노출시키는 오픈부를 가공할 필요가 없게 된다.
다음, 도 9에 도시한 바와 같이, 도금공정을 수행하여 비아홀(128)의 내부를 포함하여 도금층(130)을 형성한다.
다음, 도 10에 도시한 바와 같이, 비아홀(128)의 내부를 도금하는 과정에서 솔더 레지스트층(112)의 상부 및 오픈부(126)에 형성된 도금층(130)을 제거하여, 비아(132)를 포함하는 랜드패드(134)를 형성한다. 이때, 랜드패드(134)는 트렌치 회로층(118)의 랜드부(118a)를 포함하여 비아(132)의 상부에 형성되어, 외부접속단자가 형성되는 패드부의 역할을 수행하게 된다.
마지막으로, 도 11에 도시한 바와 같이, 랜드패드(134)의 상부에 표면처리 층(136)을 형성한다. 여기서, 표면처리층(136)은 오픈부(126)에 의해 노출된 랜드패드(134)의 부식 및 산화를 방지하기 위한 것으로, 예를 들어 니켈(Ni) 도금층 또는 니켈 합금 도금층으로 형성되거나, 상기 니켈 도금층 또는 상기 니켈 합금 도금층의 상부에 팔라듐(Pd) 도금층, 금 (Au)도금층, 또는 상기 팔라듐 도금층 및 상기 금 도금층이 순차적으로 형성된 구조를 가지며, 얇은 두께로 형성된다.
이상 본 발명을 구체적인 실시예를 통하여 상세히 설명하였으나, 이는 본 발명을 구체적으로 설명하기 위한 것으로, 본 발명에 따른 인쇄회로기판의 제조방법은 이에 한정되지 않으며, 본 발명의 기술적 사상 내에서 당해 분야의 통상의 지식을 가진 자에 의해 그 변형이나 개량이 가능함은 명백하다고 할 것이다.
본 발명의 단순한 변형 내지 변경은 모두 본 발명의 영역에 속하는 것으로 본 발명의 구체적인 보호 범위는 첨부된 특허청구범위에 의하여 명확해질 것이다.
도 1은 종래기술에 따른 인쇄회로기판의 단면도이다.
도 2 내지 도 11은 본 발명의 바람직한 실시예에 따른 인쇄회로기판의 제조방법을 공정순서대로 도시한 공정단면도이다.
<도면의 주요부분에 대한 부호의 설명>
110 : 캐리어 112 : 솔더 레지스트층
114 : 트렌치 118 : 트렌치 회로층
120 : 베이스 기판 122 : 베이스 회로층
124 : 절연층 126 : 오픈부
128 : 비아홀 132 : 비아
134 : 랜드패드 136 : 표면처리층

Claims (7)

  1. (A) 캐리어에 솔더 레지스트층을 형성하는 단계;
    (B) 상기 솔더 레지스트층에 트렌치 회로층을 형성하는 단계;
    (C) 베이스 회로층이 형성된 베이스 기판의 상부에 절연층 및 상기 트렌치 회로층이 상기 절연층과 마주하도록 배치된 상기 솔더 레지스트층을 적층하는 단계;
    (D) 상기 캐리어를 제거하는 단계; 및
    (E) 상기 트렌치 회로층과 상기 베이스 회로층을 연결하는 비아를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  2. 청구항 1에 있어서,
    상기 (A) 단계에서,
    상기 솔더 레지스트층은 상기 캐리어에 액상의 솔더 레지스트를 도포하거나, 필름 타입의 솔더 레지스트를 적층하여 형성되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  3. 청구항 1에 있어서,
    상기 (B) 단계는,
    (B1) 상기 솔더 레지스트층에 트렌치를 가공하는 단계;
    (B2) 도금공정을 수행하여 상기 트렌치 내부를 포함하여 도금층을 형성하는 단계; 및
    (B3) 상기 솔더 레지스트층의 상부에 형성된 상기 도금층을 제거하여 트렌치 회로층을 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  4. 청구항 1에 있어서,
    상기 베이스 기판과 상기 솔더 레지스트층은 반경화 상태의 상기 절연층을 이용하여 적층부착되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  5. 청구항 1에 있어서,
    상기 (E) 단계는,
    (E1) 상기 솔더 레지스트층에 오픈부를 가공하고, 상기 오픈부에 의해 노출된 상기 절연층에 비아홀을 가공하는 단계;
    (E2) 도금공정을 수행하여 상기 비아홀의 내부를 포함하여 도금층을 형성하는 단계; 및
    (E3) 상기 솔더 레지스트층의 오픈부를 포함하여 상부에 형성된 상기 도금층을 제거하여, 비아를 포함하는 랜드패드를 형성하는 단계;
    를 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  6. 청구항 5에 있어서,
    상기 (E1) 단계에서,
    상기 오픈부와 상기 비아홀은 동시에 가공되는 것을 특징으로 하는 인쇄회로기판의 제조방법.
  7. 청구항 5에 있어서,
    상기 (E3) 단계 이후에,
    (E4) 상기 랜드패드에 표면처리층을 형성하는 단계;
    를 더 포함하는 것을 특징으로 하는 인쇄회로기판의 제조방법.
KR1020090109763A 2009-11-13 2009-11-13 인쇄회로기판의 제조방법 KR101067157B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020090109763A KR101067157B1 (ko) 2009-11-13 2009-11-13 인쇄회로기판의 제조방법

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020090109763A KR101067157B1 (ko) 2009-11-13 2009-11-13 인쇄회로기판의 제조방법

Publications (2)

Publication Number Publication Date
KR20110052989A KR20110052989A (ko) 2011-05-19
KR101067157B1 true KR101067157B1 (ko) 2011-09-22

Family

ID=44362774

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020090109763A KR101067157B1 (ko) 2009-11-13 2009-11-13 인쇄회로기판의 제조방법

Country Status (1)

Country Link
KR (1) KR101067157B1 (ko)

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287761B1 (ko) 2011-11-10 2013-07-18 삼성전기주식회사 인쇄회로기판 및 그의 제조방법

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
WO2019154822A1 (en) * 2018-02-06 2019-08-15 Bjoersell Sten Manufacture of electronic circuits
CN111586995B (zh) * 2020-06-16 2021-06-25 上海泽丰半导体科技有限公司 一种多层有机基板及制作方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061953A (ko) * 2004-12-02 2006-06-09 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR20070059945A (ko) * 2005-12-07 2007-06-12 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법
KR100887393B1 (ko) 2007-08-23 2009-03-06 삼성전기주식회사 인쇄회로기판 제조방법

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20060061953A (ko) * 2004-12-02 2006-06-09 삼성전기주식회사 얇은 코어층을 갖는 인쇄회로기판 제조방법
KR20070059945A (ko) * 2005-12-07 2007-06-12 신꼬오덴기 고교 가부시키가이샤 배선 기판의 제조 방법 및 전자 부품 실장 구조체의 제조방법
KR100887393B1 (ko) 2007-08-23 2009-03-06 삼성전기주식회사 인쇄회로기판 제조방법

Cited By (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101287761B1 (ko) 2011-11-10 2013-07-18 삼성전기주식회사 인쇄회로기판 및 그의 제조방법

Also Published As

Publication number Publication date
KR20110052989A (ko) 2011-05-19

Similar Documents

Publication Publication Date Title
KR100867148B1 (ko) 인쇄회로기판 및 그 제조방법
KR101319808B1 (ko) 경연성 인쇄회로기판 제조 방법
KR101067031B1 (ko) 인쇄회로기판 및 그 제조방법
KR101015704B1 (ko) 칩 내장 인쇄회로기판 및 그 제조방법
JP4171499B2 (ja) 電子装置用基板およびその製造方法、並びに電子装置およびその製造方法
KR101077380B1 (ko) 인쇄회로기판 및 그 제조방법
US20150014027A1 (en) Wiring board and method for manufacturing the same
JP4703680B2 (ja) 埋込型印刷回路基板の製造方法
KR102194722B1 (ko) 패키지 기판, 패키지 기판의 제조 방법 및 이를 포함하는 적층형 패키지
TWI449483B (zh) 印刷電路板及其製造方法
JP4028863B2 (ja) 基板製造方法
CN108886025B (zh) 半导体封装基板及其制造方法
KR101067157B1 (ko) 인쇄회로기판의 제조방법
TWI442528B (zh) 半導體封裝之製造方法
JP2004119729A (ja) 回路装置の製造方法
US20120255764A1 (en) Printed circuit board and manufacturing method thereof
KR100908986B1 (ko) 코어리스 패키지 기판 및 제조 방법
KR101926560B1 (ko) 인쇄회로기판 및 그의 제조 방법
JP2004119730A (ja) 回路装置の製造方法
KR100925669B1 (ko) 코어리스 패키지 기판 제조 공법에 의한 솔더 온 패드 제조방법
KR100803960B1 (ko) 패키지 온 패키지 기판 및 그 제조방법
JP2001358257A (ja) 半導体装置用基板の製造方法
KR20100053983A (ko) 회로형성용 캐리어 부재 및 이를 이용한 인쇄회로기판의 제조방법
KR20060132182A (ko) 적층 패키지용 인쇄회로기판의 제조방법
KR20080100111A (ko) 고밀도 패키지 기판 제조 방법

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20140701

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20150707

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20160701

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20170703

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20180702

Year of fee payment: 8